[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN117317110A - 一种布线基板及其制备方法、发光面板、显示装置 - Google Patents

一种布线基板及其制备方法、发光面板、显示装置 Download PDF

Info

Publication number
CN117317110A
CN117317110A CN202210707207.7A CN202210707207A CN117317110A CN 117317110 A CN117317110 A CN 117317110A CN 202210707207 A CN202210707207 A CN 202210707207A CN 117317110 A CN117317110 A CN 117317110A
Authority
CN
China
Prior art keywords
metal
substrate
layer
metal layer
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210707207.7A
Other languages
English (en)
Inventor
胡海峰
曾亭
肖涛
张小祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Ruisheng Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Ruisheng Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Ruisheng Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202210707207.7A priority Critical patent/CN117317110A/zh
Priority to PCT/CN2023/094319 priority patent/WO2023246374A1/zh
Publication of CN117317110A publication Critical patent/CN117317110A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00
    • H01L25/0753—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0364—Manufacture or treatment of packages of interconnections

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本公开实施例提供一种布线基板及其制备方法、发光面板、显示装置。布线基板包括：包括：衬底；多条金属走线，位于衬底的一侧，金属走线包括相互接触的第一金属层和第二金属层，第一金属层位于第二金属层与衬底之间，第二金属层的侧壁与衬底之间的角度大于或等于90°，金属走线与衬底的接触面面积大于或等于第二金属层的与第一金属层相对的表面的面积。本公开的技术方案，不再存在金属走线与衬底接触的表面内缩的问题，增大了金属走线与衬底的接触面积，提升了金属走线与衬底的附着力，减小了金属走线脱落的风险。

Description

一种布线基板及其制备方法、发光面板、显示装置
技术领域
本公开涉及显示技术领域，尤其涉及一种布线基板及其制备方法、发光面板、显示装置。
背景技术
液晶显示(LCD)是最早普及、技术比较成熟的显示技术，但是随着对面板技术性能要求的提高，LCD很难满足未来的需求。有机发光二极体显示(OLED)是继LCD后的新一代显示技术，技术已经很成熟。Mini LED(次毫米发光二极管芯片)和Micro LED(微型发光二极管芯片)拥有更低功耗、更快反应、更长寿命、更好色彩饱和对比度等优良性能。随着技术的突破，Mini LED和Micro LED将成为继LCD、OLED之后的下一代显示技术。
Mini LED背光可以应用于电视、监视器、电脑等显示产品，Mini LED背光产品的基材可以分为玻璃基材和PCB基材，然而PCB基材本身存在散热性差、易翘曲等问题，而玻璃基无此问题，未来前景更大。
发明内容
本公开实施例提供一种布线基板及其制备方法、发光面板、显示装置，以解决或缓解现有技术中的一项或更多项技术问题。
作为本公开实施例的第一个方面，本公开实施例提供一种布线基板，包括：
衬底；
多条金属走线，位于衬底的一侧，金属走线包括相互接触的第一金属层和第二金属层，第一金属层位于第二金属层与衬底之间，第二金属层的侧壁与衬底之间的角度大于或等于90°，金属走线与衬底的接触面面积大于或等于第二金属层的与第一金属层相对的表面的面积。
在一些实施例中，
第二金属层在衬底上的正投影位于第一金属层在衬底上的正投影的范围内；或者，
第一金属层在衬底上的正投影落入第二金属层在衬底上的正投影内，且在平行于衬底的平面上，第二金属层的部分与衬底直接接触。
在一些实施例中，布线基板还包括保护层，保护层至少覆盖金属走线的侧壁。
在一些实施例中，保护层的材质为金属氧化物。
在一些实施例中，金属氧化物中的金属为所述金属走线包含的至少一种金属材料。
在一些实施例中，布线基板还包括绝缘层，绝缘层位于衬底的朝向金属走线的一侧，绝缘层的远离衬底的一侧与衬底之间的距离大于或等于金属走线的远离衬底的一侧与衬底之间的距离，绝缘层设置有第一开孔，第一开孔暴露出金属走线的部分表面。
在一些实施例中，保护层还包括位于金属走线的远离衬底一侧表面上的部分，保护层设置有第二开孔，第二开孔位于金属走线的远离衬底一侧的表面上，第二开孔在衬底上的正投影位于金属走线在衬底上的正投影的范围内，第二开孔与第一开孔存在交叠区域，交叠区域暴露出金属走线的部分表面。
在一些实施例中，布线基板还包括氧化防护层，氧化防护层位于金属走线的暴露区域，氧化防护层与金属走线直接接触，氧化防护层的材质包括镍和金，氧化防护层的厚度范围为4μm～5μm。
在一些实施例中，绝缘层的远离衬底的一侧表面与金属走线的远离衬底的一侧的表面之间的段差小于或等于10μm。
在一些实施例中，绝缘层的材质为白色油墨。
在一些实施例中，第一金属层的厚度与第二金属层的厚度之比的范围为1:20～1:25。
在一些实施例中，第一金属层的厚度的范围为0.2μm～0.4μm，第二金属层的厚度的范围为5μm～8μm。
作为本公开实施例的第三个方面，本公开实施例提供一种布线基板的制备方法，包括：
在衬底的一侧形成光刻胶层，对光刻胶层进行图案化处理，形成光刻胶图案区和镂空区，镂空区无光刻胶；
在衬底的朝向光刻胶层的一侧沉积第一金属薄膜，第一金属薄膜的厚度与光刻胶层的厚度的比值小于或等于1/30，位于镂空区的第一金属薄膜构成第一金属层，光刻胶图案区的光刻胶侧壁与衬底之间的角度小于或等于90°；
通过电镀工艺，至少在第一金属层的背离衬底的表面形成第二金属层；
去除光刻胶层，得到金属走线，金属走线包括在镂空区内叠层设置的第一金属层和第二金属层。
在一些实施例中，光刻胶层的厚度的范围为10μm～16μm。
在一些实施例中，方法还包括：
对金属走线进行氧化处理，形成保护薄膜；
采用网版印刷工艺，在衬底的朝向金属走线的一侧形成绝缘层，绝缘层设置有第一开孔，保护薄膜的部分表面通过第一开孔暴露；
采用酸洗制程，去除通过第一开孔暴露的保护薄膜而形成第二开孔，金属走线的部分表面通过第二开孔暴露。
在一些实施例中，还包括：
对金属走线暴露的表面进行化镍金。
作为本公开实施例的第三个方面，本公开实施例提供一种发光面板，包括本公开任一实施例中的布线基板，还包括多个发光二极管芯片，多个发光二极管芯片与金属走线对应连接。
作为本公开实施例的第四个方面，本公开实施例提供一种显示装置，包括本公开任一实施例中的发光面板。
本公开实施例的技术方案，不再存在金属走线与衬底接触的表面内缩的问题，增大了金属走线与衬底的接触面积，提升了金属走线与衬底的附着力，减小了金属走线脱落的风险。
上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本公开进一步的方面、实施方式和特征将会是容易明白的。
附图说明
在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本公开的一些实施方式，而不应将其视为是对本公开范围的限制。
图1为一种布线基板的制备过程示意图；
图2为本公开一实施例中布线基板的局部结构示意图；
图3为图2中的M部分的放大示意图；
图4为图2在一个实施例中的A-A截面结构示意图；
图5为图2在另一个实施例中的A-A截面结构示意图；
图6a为本公开一实施例布线基板中形成光刻胶层后的示意图；
图6b为本公开一实施例布线基板中形成第一金属薄膜后的示意图；
图6c为本公开一实施例布线基板中形成第二金属层后的示意图；
图6d为本公开一实施例布线基板中去除光刻胶层上表面的第一金属薄膜后的示意图；
图6e为本公开一实施例布线基板中去除光刻胶层后的示意图；
图7a为本公开另一实施例布线基板中去除光刻胶层上表面的第一金属薄膜后的示意图；
图7b为为本公开另一实施例布线基板中去除光刻胶层后的示意图；
图8a为本公开一实施例布线基板中形成保护薄膜后的示意图；
图8b为本公开一实施例布线基板中形成绝缘层后的示意图；
图8c为本公开一实施例布线基板中形成保护层后的示意图。
附图标记说明：
11、衬底；12、缓冲层；13、光刻胶层；131、镂空区；14、第一金属薄膜；141、第一金属层；151、第二金属层；16、保护层；161、第二开孔；17、绝缘层；171、第一开孔；18、氧化防护层；50、金属走线。
具体实施方式
在下文中，仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样，在不脱离本公开的精神或范围的情况下，可通过各种不同方式修改所描述的实施例，不同的实施例在不冲突的情况下可以任意结合。因此，附图和描述被认为本质上是示例性的而非限制性的。
图1为一种布线基板的制备过程示意图。如图1所示，在衬底11上沉积缓冲层12；在缓冲层12上沉积第一金属薄膜14；在第一金属薄膜14的背离衬底11的一侧涂覆光刻胶，对光刻胶进行曝光显影后，形成光刻胶层13，光刻胶层13包括光刻胶图案区和镂空区131；采用电镀工艺，在镂空区131内的第一金属薄膜14上生长第二金属层151；剥离光刻胶层13，对位于第二金属层151之外的第一金属薄膜14进行刻蚀，形成第一金属层141，第一金属层141位于第一金属层151与衬底11之间。如图1所示，金属走线包括叠层设置的第一金属层141和第二金属层151。如图1中(e)所示，在对第一金属薄膜14进行刻蚀时，由于刻蚀工艺的原因，形成的第一金属层141相比于第二金属层151内缩，使得第一金属层141与缓冲层12的接触面积减小，进而，金属走线与缓冲层12的接触面积小于第二金属层151底面的面积，降低了第一金属层141与衬底11的附着力，存在第一金属层141脱落的风险。
图2为本公开一实施例中布线基板的局部结构示意图，图3为图2中的M部分的放大示意图，图4为图2在一个实施例中的A-A截面结构示意图，图5为图2在另一个实施例中的A-A截面结构示意图。在一种实施方式中，如图2、图4和图5所示，布线基板可以包括衬底11和多条金属走线50，多条金属走线50位于衬底11的一侧，金属走线50包括相互接触的第一金属层141和第二金属层151，第一金属层141位于衬底11和第二金属层151之间。示例性地，第二金属层151的侧壁与衬底11之间的角度大于或等于90°。金属走线50与衬底11的接触面面积大于或等于第二金属层151的与第一金属层141相对的表面的面积。例如，在图4和图5中，第二金属层151与第一金属层141相对的表面的宽度为w，金属走线50与衬底11接触的表面的宽度大于或等于w，从而，金属走线50与衬底11的接触面面积大于或等于第二金属层151的与第一金属层141相对的表面的面积。
本公开实施例的布线基板中，如图4和图5所示，第一金属层141位于第二金属层151与衬底11之间，第二金属层151的侧壁与衬底11之间的角度大于或等于90°，金属走线50与衬底11的接触面面积大于或等于第二金属层151的与第一金属层141相对的表面的面积。这样的结构，不再存在金属走线50与衬底11接触的表面内缩的问题，增大了金属走线与衬底的接触面积，提升了金属走线50与衬底11的附着力，减小了金属走线50脱落的风险。
在一种实施方式中，如图4所示，第二金属层151的侧壁与衬底11之间的角度等于90°，第二金属层151在衬底11上的正投影位于第一金属层141在衬底上的正投影的范围内，从而，金属走线50与衬底11接触的表面的宽度w0等于第二金属层151的与第一金属层141相对的表面的宽度w，亦即，金属走线50与衬底11接触的表面面积等于第二金属层151的与第一金属层141相对的表面的面积。
在一种实施方式中，如图5所示，第二金属层151的侧壁与衬底11之间的角度大于90°，第二金属层151包裹第一金属层141。示例性地，第一金属层141在衬底11上的正投影落入第二金属层151在衬底11上的正投影内，且在平行于衬底11的平面上，第二金属层151位于第一金属层141之外的部分与衬底11直接接触，从而，金属走线50与衬底11接触的表面的宽度w0大于第二金属层151的与第一金属层141相对的表面的宽度w，进而，金属走线50与衬底11接触的表面面积大于第二金属层151的与第一金属层141相对的表面的面积。
示例性地，第一金属层141的侧壁大体垂直于衬底11，也就是说，第一金属层141的侧壁在允许的误差范围内与衬底11垂直。
示例性地，衬底11的材质可以包括玻璃，例如，衬底的材质为玻璃。
在一种实施方式中，如图4和图5所示，布线基板还包括保护层16，保护层16至少覆盖金属走线50的侧壁。保护层16可以对金属走线50起到保护作用，防止后续制程对金属走线50的氧化和侵蚀。
在一种实施方式中，如图4和图5所示，布线基板还可以包括绝缘层17。绝缘层17位于衬底11的朝向金属走线50的一侧，绝缘层17至少位于金属走线50之外的区域，也就是说，绝缘层17至少填充在相邻的金属走线50之间。保护层16至少位于金属走线50的侧壁与绝缘层17之间。
通过设置绝缘层17，使得每条金属走线50的侧壁还可以被绝缘层17包围，进一步避免水氧接触金属走线50侧壁，避免金属走线50被氧化和侵蚀，避免了导电不良，提高了产品的性能。
在一种实施方式中，第一金属层141的材质包括铜，例如第一金属层141的材质为铜金属。第二金属层151的材质包括铜，例如第二金属层151的材质包括铜金属。这种材料的走线，电阻率低、导电性好。
示例性地，保护层16的材质可以为金属氧化物，示例性地，保护层16的材质为金属走线的材质对应的氧化物。例如，金属走线的材质可以为铜金属，保护层16的材质可以包括氧化铜，氧化铜可以防止金属走线在后续制程中被进一步氧化。保护层16的厚度可以根据需要设置。
示例性地，金属氧化物中的金属为所述金属走线包含的至少一种金属材料，例如保护层16是通过对金属走线的表面进行氧化处理形成的。例如，对保护层16进行高温高氧处理，保护层16表面的一层金属与氧气发生化学反应，形成金属氧化物材质的保护层16。
绝缘层17的材质可以根据需要选择，只要可以保护金属走线50，防止金属走线50被侵蚀和氧化即可。
在一种实施方式中，绝缘层17的材质可以为有机材料，这样更容易得到所需厚度的绝缘层17。示例性地，绝缘层17的材质可以为白色油墨。白色油墨具有反射性功能，这就是的绝缘层17不仅可以起到保护的作用，而且绝缘层17还可以起到反射的作用，将发射到衬底11一侧的光线朝向出光侧反射，提高光能的利用率。
在一种实施方式中，第一金属层的厚度与第二金属层的厚度之比的范围为1:20～1:25。示例性地，第一金属层141的厚度的范围为0.2μm～0.4μm(包括端点值)。例如，第一金属层141的厚度可以为0.3μm。第二金属层151的厚度的范围为5μm～8μm(包括端点值)，例如第二金属层151的厚度可以为6.5μm。第二金属层151通过电镀工艺得到，因此，第二金属层151的厚度可以达到5μm～8μm，满足了厚度要求。
需要说明的是，膜层的厚度为膜层在垂直于其承载表面方向上的尺寸。
在一种实施方式中，如图2、图4和图5所示，绝缘层17的远离衬底11的一侧与衬底11之间的距离大于或等于金属走线50的远离衬底11的一侧与衬底11之间的距离，也就是说，绝缘层17的上表面与金属走线50的上表面齐平，或者，绝缘层17的上表面高于金属走线50的上表面。从而，绝缘层17至少可以对金属走线50的整个侧壁起到保护作用，进一步防止金属走线50被侵蚀或氧化。
如图4和图5所示，绝缘层17的远离衬底11的一侧与衬底11之间的距离等于金属走线50的远离衬底11的一侧与衬底11之间的距离，从而，绝缘层17可以完全覆盖金属走线50。绝缘层17可以对金属走线50的整个表面起到保护作用。
如图4和图5所示，绝缘层17设置有第一开孔171，第一开孔171暴露出金属走线50的部分表面。金属走线50暴露的表面可以以用来与发光二极管芯片或微型驱动芯片连接。
在一种实施方式中，保护层16还包括位于金属走线50的远离衬底11一侧表面上的部分。从而，金属走线50的外表面(侧表面和上表面)被保护层16覆盖，保护层16的外表面被绝缘层17覆盖。从而，保护层16和绝缘层17对金属走线50起到双重保护的作用，进一步提高了金属走线50的抗氧化和抗侵蚀性。
如图4和图5所示，保护层16设置有第二开孔161，第二开孔161位于金属走线50的远离衬底11一侧的表面上。第二开孔161在衬底11上的正投影位于金属走线50在衬底11上的正投影的范围内。第二开孔161与第一开孔171存在交叠区域，交叠区域暴露出金属走线50的部分表面。
示例性地，第二开孔161位于第一开孔171内，也就是说，第二开孔161在衬底11上的正投影位于第一开孔171在衬底11上的正投影的范围内。
在一种实施方式中，如图4和图5所示，布线基板还可以包括氧化防护层18，氧化防护层18位于金属走线50的暴露区域，氧化防护层18与金属走线50直接接触，氧化防护层18覆盖金属走线50的暴露区域。氧化防护层18可以防止金属走线50的暴露区域被氧化。
示例性地，氧化防护层18的材质包括镍和金，氧化防护层18的厚度范围为4μm～5μm。需要说明的是，通过固晶工艺，发光二极管芯片或微型驱动芯片通过氧化防护层18与金属走线50连接。这样的氧化防护层18不仅可以更好地防止金属走线50被氧化侵蚀，而且还可以提高固晶良率。
在一种实施方式中，如图4和图5所示，绝缘层17的远离衬底11的一侧表面与金属走线50的远离衬底11的一侧的表面之间的段差d小于或等于10μm。这样的设置，有利于后期的固晶工艺，提高固晶效率。
本公开实施例中，金属走线50的未暴露区域被保护层16和绝缘层17双重保护，金属走线50的暴露区域被氧化防护层18保护，防止了布线基板在制备过程中被氧化侵蚀，提高了布线基板的性能。
示例性的，发光二极管芯片可以为次毫米发光二极管(Mini Light EmittingDiode，简称Mini LED)芯片，或者，可以为微型发光二极管(Micro Light Emitting Diode，简称Micro LED)芯片。
需要说明的是，金属走线50被氧化防护层18覆盖的各个区域以及对应区域上方氧化防护层18可以构成焊盘。具体地，经过回流焊工艺后，每个焊盘与电子元件的一个引脚可以通过焊接金属实现电连接，焊接金属可以包括锡，电子元件可以包括发光二极管芯片、微型驱动芯片、传感器芯片等中的至少一种。
在一种实施方式中，如图2和图3所示，布线基板可以包括第一焊盘组102、第二焊盘组104，金属走线包括电源信号线103。第一焊盘组102包括供电焊盘Pwr和输出焊盘Out；可选地，第一焊盘组102与微型驱动芯片002耦接。电源信号线103与供电焊盘Pwr耦接。第二焊盘组104与发光二极管芯片003耦接。第二焊盘组104包括相互电连接的多个子焊盘组104'，每个子焊盘组104'至少包括第一子焊盘41和第二子焊盘42，每个第二焊盘组104所含至少一个子焊盘组104'的第一子焊盘41与电源信号线103耦接，每个第二焊盘组104所含至少一个子焊盘组104'的第二子焊盘42与一个第一焊盘组102中的输出焊盘Out耦接。第一焊盘组102和第二焊盘组104连接同一根电源信号线103。
如图2和图3所示，金属走线还可以包括第一连接引线106，一条电源信号线103包括多个子段103'，相邻的两个子段103'可以通过一个第一连接引线106相互连接。电源信号线103的线宽为0.35mm，子段103'的线宽W1可以大于0.35mm且小于等于1.85mm。
如图2和图3所示，金属走线还可以包括第二连接引线107，可选地，第二连接引线107与第一连接引线106为一体结构。
示例性地，如图3所示，第一焊盘组102还包括地址焊盘Di和接地焊盘Gnd，属于同一第一焊盘组102的地址焊盘Di与供电焊盘Pwr在第一方向X上间隔设置、并与输出焊盘Out在第二方向Y上间隔设置，第二方向Y与第一方向X垂直。接地焊盘Gnd与供电焊盘Pwr在第二方向Y上间隔设置、并与输出焊盘Out在第一方向X上间隔设置。示例性地，输出焊盘Out位于第一焊盘组102的左上角，地址焊盘Di位于第一焊盘组102的左下角，接地焊盘Gnd位于第一焊盘组102的右上角，供电焊盘Pwr位于第一焊盘组102的右下角。
可选地，每个第一焊盘组102可以与一个微型驱动芯片002耦接，每个第二焊盘组104与多个发光二极管芯片003耦接。在一些实施例中，地址焊盘Di可接收地址信号，以用于选通相应地址的微型驱动芯片002。供电焊盘Pwr可为微型驱动芯片002提供第一工作电压和通信数据，该通信数据可用于控制相应发光元件的发光亮度。输出焊盘Out可在不同的时段内分别输出中继信号和驱动信号，可选地，中继信号为提供给下一级第一焊盘组102中的地址焊盘Di的地址信号，驱动信号为驱动电流，用于驱动与该输出焊盘Out所在第一焊盘组102耦接的发光元件发光。接地焊盘Gnd接收公共电压信号。
在一些实施例中，如图2所示，金属走线还包括地址信号线108，一条地址信号线108可以与第一焊盘组102的地址焊盘Di耦接。
如图3所示，金属走线还包括级联线109，第一焊盘组102的数量为多个个，级联线109被配置为连接属于同一焊盘区的第n级第一焊盘组102的输出焊盘Out和第(n+1)级第一焊盘组102的地址焊盘Di，n为正整数，以通过级联线109将第n级第一焊盘组102的输出焊盘Out输出的中继信号提供给第(n+1)级第一焊盘组102的地址焊盘Di。
如图2所示，金属走线还包括反馈信号线110，一条反馈信号线110与多级第一焊盘组102中最后一个第一焊盘组102的输出焊盘Out耦接。
如图2和图3所示，金属走线还可以包括公共电压信号线111，一条公共电压信号线111与一个焊盘区内全部第一焊盘组102的接地焊盘Gnd耦接。公共电压信号线111的线宽W2可以大于1mm且小于等于2.5mm。
在图2和图3中，电源信号线103、第一连接引线106、第二连接引线107、地址信号线108、级联线109、反馈信号线110和公共电压信号线111，这些不同的金属走线采用了不同的填充进行了表示，需要说明的是，电源信号线103、第一连接引线106、第二连接引线107、地址信号线108、级联线109、反馈信号线110和公共电压信号线111是采用同样的工艺同时形成的。
示例性地，如图2所示，金属走线还包括位于外围的防静电(ESD)走线112，用于对布线基板进行防静电保护。具体的，防静电走线112位于任意信号线、任意连接线、任意走线以及第一焊盘组102、第二焊盘组104的外围，并构成环状结构。
本公开实施例还提供一种发光面板，发光面板可以包括本公开任一实施例中的布线基板，还包括发光二级管芯片，发光二级管芯片与对应的金属走线连接。
本公开实施例还提供一种显示装置，该显示装置包括本公开任一实施例中的发光面板。
本公开实施例中的发光面板可以作为显示面板装配于显示装置中，也可以作为光源装配于显示装置中，显示装置可以为：电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪、可穿戴显示设备等任何具有显示功能的产品或部件。
本公开实施例中的发光面板同样可以作为发光光源使用在照明产品中。
本公开实施例还提供一种布线基板的制备方法，布线基板的制备方法可以包括：
在衬底的一侧形成光刻胶层，对光刻胶层进行图案化处理，形成光刻胶图案区和镂空区，镂空区无光刻胶；
在衬底的朝向光刻胶层的一侧沉积第一金属薄膜，第一金属薄膜的厚度与光刻胶层的厚度之比小于或等于1/30，位于镂空区的第一金属薄膜构成第一金属层，光刻胶图案区的光刻胶侧壁与衬底之间的角度小于或等于90°；
通过电镀工艺，至少在第一金属层的背离衬底的表面形成第二金属层；
去除光刻胶层，得到金属走线，金属走线包括在镂空区内叠层设置的第一金属层和第二金属层。
在一种实施方式中，光刻胶层的厚度的范围为10μm～16μm。
在一种实施方式中，布线基板的制备方法还包括：对金属走线进行氧化处理，形成保护薄膜；采用网版印刷工艺，在衬底的朝向金属走线的一侧形成绝缘层，绝缘层设置有第一开孔，保护薄膜的部分表面通过第一开孔暴露；采用酸洗制程，去除通过第一开孔暴露的保护薄膜而形成第二开孔，金属走线的部分表面通过第二开孔暴露。
在一种实施方式中，布线基板的制备方法还可以包括：对金属走线暴露的表面进行化镍金。
下面通过本公开一实施例中布线基板的制备过程进一步说明本公开实施例的技术方案。可以理解的是，本文中所说的“图案化”，当图案化的材质为无机材质或金属时，“图案化”包括涂覆光刻胶、掩膜曝光、显影、刻蚀、剥离光刻胶等工艺，当图案化的材质为有机材质时，“图案化”包括掩模曝光、显影等工艺，本文中所说的蒸镀、沉积、涂覆、涂布等均是相关技术中成熟的制备工艺。
在衬底11的一侧形成光刻胶层13，对光刻胶层13进行图案化处理，形成光刻胶图案区和多个镂空区131。图6a为本公开一实施例布线基板中形成光刻胶层后的示意图，如图6a所示，可以在衬底11的一侧沉积缓冲层12，在缓冲层12的背离衬底11的一侧涂覆光刻胶，采用掩膜对光刻胶进行曝光并显影后形成光刻胶层13，光刻胶层13包括光刻胶图案区和多个镂空区131。示例性地，光刻胶层13的侧壁与衬底11之间的角度β可以小于或等于90°，也就是说，光刻胶图案区的光刻胶的截面形状为矩形或倒梯形。图6a中示出的光刻胶图案区的光刻胶的侧壁与衬底11之间的角度β等于90°。光刻胶层13的厚度的范围可以为10μm～16μm(包括端点值)，例如，光刻胶层13的厚度可以为13μm。示例性地，缓冲层12可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或更多种，可以是单层、多层或复合层。缓冲(Buffer)层可以提高衬底11的抗水氧能力。
在衬底11的朝向光刻胶层13的一侧沉积第一金属薄膜14。示例性地，第一金属薄膜14的厚度与光刻胶层13的厚度的比值小于或等于1/30。由于第一金属薄膜14的厚度远远小于光刻胶层13的厚度，所以，位于镂空区131的第一金属薄膜14与位于光刻胶层13的背离衬底11一侧表面的第一金属薄膜14互不连接，位于镂空区131的第一金属薄膜14构成第一金属层141，如图6b所示，图6b为本公开一实施例布线基板中形成第一金属薄膜后的示意图。示例性地，第一金属薄膜14的厚度可以为0.2μm～0.4μm，从而，第一金属薄膜14与光刻胶层13厚度相差比较大，这样就可以避免镂空区131内的第一金属薄膜14与光刻胶层13上表面的第一金属薄膜14粘连。另外，角度β小于或等于90°，从而在采用沉积工艺形成第一金属薄膜14时，可以避免镂空区131内的第一金属薄膜14与光刻胶层13上表面的第一金属薄膜14粘连。示例性地，第一金属层可以叫做种子层。
通过电镀工艺，至少在第一金属层141的背离衬底11的表面形成第二金属层151，如图6c所示，图6c为本公开一实施例布线基板中形成第二金属层后的示意图。示例性地，可以将形成有第一金属薄膜14的衬底11放入电镀溶液中，给位于各镂空区131内的第一金属层141通电，从而，在各第一金属层141的表面可以生长出第二金属层151。由于本实施例中角度β等于90°，所以，采用沉积工艺形成第一金属层141后，第一金属层141的上表面裸露而侧表面与光刻胶接触，因此，第二金属层151形成在第一金属层141的上表面，如图6c所示。第二金属层151的厚度的范围为5μm～8μm(包括端点值)。金属走线包括在镂空区131内叠层设置的第一金属层141和第二金属层151，第一金属层141位于第二金属层151与衬底11之间。示例性地，第二金属层可以叫做电镀层。第二金属层151和第一金属层141的材质可以均为铜金属，虽然第一金属层141和第二金属层151材质相同，由于第一金属层141采用沉积方式形成，第二金属层151采用电镀工艺形成，在显微镜下，第一金属层141和第二金属层151为两层。
去除光刻胶层13。具体包括：通过刻蚀工艺去除位于光刻胶层13上表面的第一金属薄膜14，如图6d所示，图6d为本公开一实施例布线基板中去除光刻胶层上表面的第一金属薄膜后的示意图；剥离光刻胶层13，得到金属走线，如图6e所示，图6e为本公开一实施例布线基板中去除光刻胶层后的示意图。
本公开实施例中，采用图6a～图6e的工艺形成第一金属层141和第二金属层151，这个过程中只采用了一个掩膜(Mask)就形成了第一金属层141和第二金属层151，并且第二金属层151的厚度可以达到5μm～8μm，实现了金属走线所需的厚度范围。相比于现有技术中为了得到所需厚度范围的金属的方案，本公开形成第一金属层141和第二金属层151的方法只采用了一个掩膜，相比于现有技术至少节约了5张掩膜，大大减少了掩膜的数量，降低了成本，提升了产品竞争力。另外，形成第一金属层141不再采用刻蚀工艺，避免了侧壁内缩的问题，提升了金属走线与衬底11的附着力，降低了金属走线脱落的风险，提高了固晶良率，提升了产品性能。
在图6a～图6e的过程中，光刻胶图案区的光刻胶侧壁与衬底之间的角度β等于90°，形成的第一金属层141的侧壁与衬底11之间的角度也为90°，第二金属层151的侧壁与衬底11之间的角度也为90°。
图7a为本公开另一实施例布线基板中去除光刻胶层上表面的第一金属薄膜后的示意图，图7b为为本公开另一实施例布线基板中去除光刻胶层后的示意图。在一个实施例中，如图7a和图7b所示，光刻胶图案区的光刻胶侧壁与衬底之间的角度β小于90°，也就是说，光刻胶图案区的光刻胶的截面形状为倒梯形，在采用沉积工艺形成第一金属层141后，第一金属层141的宽度小于镂空区131底边的宽度，从而，第一金属层141的侧壁与光刻胶之间存在间隙。在电镀工艺中，第一金属层141被通电后，第一金属层141的侧表面和上表面均可以生长出电镀金属层，从而，第二金属层151形成在第一金属层141的侧表面和上表面，如图7a和图7b所示。在电镀过程中，第二金属层151沿着光刻胶的侧壁生长，从而，第二金属层151的侧壁与衬底11之间的角度α大于90°。
在得到金属走线后，布线基板的制备方法还可以包括如下步骤：
对金属走线进行氧化处理，形成保护薄膜，如图8a所示，图8a为本公开一实施例布线基板中形成保护薄膜后的示意图。可以对金属走线进行高温高氧处理，在金属走线的外露表面形成一层金属氧化物作为保护薄膜16’，如图8a所示。从而，保护薄膜16’可以对金属走线50进行保护，避免后续制程中金属走线50进一步氧化风险。示例性地，第一金属层141和第二金属层151的材质可以为铜，保护薄膜可以为氧化铜(CuO)。可以理解的是，第一金属层141和第二金属层151的材质并不限于铜金属，还可以为其它金属，对应地，保护薄膜的材质可以为对应的金属氧化物。在其他实施例中，可以在金属走线的外表面单独形成一层保护薄膜，例如保护薄膜的材质可以包括氧化硅、氮化硅、氮氧化硅中的一种。
采用网版印刷的工艺，在衬底11的朝向金属走线50的一侧形成绝缘层17。示例性地，金属走线50在衬底11上的正投影位于绝缘层17在衬底11上的正投影的范围内，也就是说，绝缘层17覆盖金属走线50的外表面。示例性地，保护薄膜16’覆盖金属走线50的外表面，绝缘层17覆盖保护薄膜16’的外表面。绝缘层17设置有第一开孔171，保护薄膜16’的部分表面通过第一开孔171暴露，如图8b所示，图8b为本公开一实施例布线基板中形成绝缘层后的示意图。绝缘层17的远离衬底11的一侧与衬底11之间的距离大于金属走线50的远离衬底11的一侧与衬底11之间的距离。采用网版印刷的工艺，可以一次性形成绝缘层17以及第一开孔171，避免采用掩膜曝光。示例性地，可以在衬底11的朝向金属走线的一侧涂覆第一保护薄膜，采用掩膜、曝光并显影来形成绝缘层17。示例性地，绝缘层17的材质可以为具有反射性能的白色油墨。
采用酸洗制程，去除通过第一开孔171暴露的保护薄膜而形成第二开孔161，从而形成保护层16，金属走线50的部分表面通过第二开孔161暴露，如图8c所示，图8c为本公开一实施例布线基板中形成保护层后的示意图。形成保护层后，在第一开孔171之外的位置，保护层16覆盖金属走线50的外表面，绝缘层70覆盖保护层16的外表面。
采用化镍金制程，在金属走线50的通过第二开孔161暴露的表面生长镍金层，镍金层可以作为氧化防护层18，如图4所示。例如，在通过第二开孔161暴露的金属走线50的表面上先通过化学镀的方式制作镍(Ni)层，镍层的厚度为3μm～5μm；然后通过置换反应在镍层的表面镀金(Au)层，金层的厚度约为0.03μm，从而得到氧化防护层18，氧化防护层18包括镍层和金层。氧化防护层18在布线基板衬底上的正投影位于各第二金属层151在布线基板衬底上的正投影的范围内，氧化防护层18穿过第二开孔161与第二金属层151直接接触连接。氧化防护层18的材质可以包括镍，例如，氧化防护层18的材质可以为镍金(NiAu)层。氧化防护层18的厚度可以为4μm～5μm(包括端点值)。
本公开实施例的布线基板的制备方法，相比于现有技术中为了得到所需厚度范围的金属走线的方案，只采用了一个掩膜，大大减少了掩膜的数量，降低了成本，提升了产品竞争力。另外，形成第一金属层的过程中不再采用刻蚀工艺，提升了第一金属层与衬底的附着力，降低了金属走线脱落的风险，提高了固晶良率，提升了产品性能。
在本说明书的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者多个该特征。在本公开的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本公开中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接，还可以是通信；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本公开中的具体含义。
在本公开中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度小于第二特征。
上文的公开提供了许多不同的实施方式或例子用来实现本公开的不同结构。为了简化本公开，上文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本公开。此外，本公开可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。
以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到其各种变化或替换，这些都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。

Claims (18)

1.一种布线基板，其特征在于，包括：
衬底；
多条金属走线，位于所述衬底的一侧，所述金属走线包括相互接触的第一金属层和第二金属层，所述第一金属层位于所述第二金属层与所述衬底之间，所述第二金属层的侧壁与所述衬底之间的角度大于或等于90°，所述金属走线与所述衬底的接触面面积大于或等于所述第二金属层的与所述第一金属层相对的表面的面积。
2.根据权利要求1所述的布线基板，其特征在于，
所述第二金属层在所述衬底上的正投影位于所述第一金属层在所述衬底上的正投影的范围内；或者，
所述第一金属层在所述衬底上的正投影落入所述第二金属层在所述衬底上的正投影内，且在平行于所述衬底的平面上，所述第二金属层的部分与所述衬底直接接触。
3.根据权利要求1所述的布线基板，其特征在于，所述布线基板还包括保护层，所述保护层至少覆盖所述金属走线的侧壁。
4.根据权利要求3所述的布线基板，其特征在于，所述保护层的材质为金属氧化物。
5.根据权利要求4所述的布线基板，其特征在于，所述金属氧化物中的金属为所述金属走线包含的至少一种金属材料。
6.根据权利要求3所述的布线基板，其特征在于，所述布线基板还包括绝缘层，所述绝缘层位于所述衬底的朝向所述金属走线的一侧，所述绝缘层的远离所述衬底的一侧与所述衬底之间的距离大于或等于所述金属走线的远离所述衬底的一侧与所述衬底之间的距离，所述绝缘层设置有第一开孔，所述第一开孔暴露出所述金属走线的部分表面。
7.根据权利要求6所述的布线基板，其特征在于，所述保护层还包括位于所述金属走线的远离所述衬底一侧表面上的部分，所述保护层设置有第二开孔，所述第二开孔位于所述金属走线的远离所述衬底一侧的表面上，所述第二开孔在所述衬底上的正投影位于所述金属走线在所述衬底上的正投影的范围内，所述第二开孔与所述第一开孔存在交叠区域，所述交叠区域暴露出所述金属走线的部分表面。
8.根据权利要求6所述的布线基板，其特征在于，所述布线基板还包括氧化防护层，所述氧化防护层位于所述金属走线的暴露区域，所述氧化防护层与所述金属走线直接接触，所述氧化防护层的材质包括镍和金，所述氧化防护层的厚度范围为4μm～5μm。
9.根据权利要求6所述的布线基板，其特征在于，所述绝缘层的远离所述衬底的一侧表面与所述金属走线的远离所述衬底的一侧的表面之间的段差小于或等于10μm。
10.根据权利要求6所述的布线基板，其特征在于，所述绝缘层的材质为白色油墨。
11.根据权利要求1所述的布线基板，其特征在于，所述第一金属层的厚度与所述第二金属层的厚度之比的范围为1:20～1:25。
12.根据权利要求11所述的布线基板，其特征在于，所述第一金属层的厚度的范围为0.2μm～0.4μm，所述第二金属层的厚度的范围为5μm～8μm。
13.一种布线基板的制备方法，其特征在于，包括：
在衬底的一侧形成光刻胶层，对所述光刻胶层进行图案化处理，形成光刻胶图案区和镂空区，所述镂空区无光刻胶；
在所述衬底的朝向所述光刻胶层的一侧沉积第一金属薄膜，所述第一金属薄膜的厚度与所述光刻胶层的厚度的比值小于或等于1/30，位于所述镂空区的第一金属薄膜构成第一金属层，所述光刻胶图案区的光刻胶侧壁与所述衬底之间的角度小于或等于90°；
通过电镀工艺，至少在所述第一金属层的背离所述衬底的表面形成第二金属层；
去除所述光刻胶层，得到金属走线，所述金属走线包括在所述镂空区内叠层设置的所述第一金属层和所述第二金属层。
14.根据权利要求13所述的方法，其特征在于，所述光刻胶层的厚度的范围为10μm～16μm。
15.根据权利要求13所述的方法，其特征在于，所述方法还包括：
对所述金属走线进行氧化处理，形成保护薄膜；
采用网版印刷工艺，在所述衬底的朝向所述金属走线的一侧形成绝缘层，所述绝缘层设置有第一开孔，所述保护薄膜的部分表面通过所述第一开孔暴露；
采用酸洗制程，去除通过所述第一开孔暴露的所述保护薄膜而形成第二开孔，所述金属走线的部分表面通过所述第二开孔暴露。
16.根据权利要求15所述的方法，其特征在于，还包括：
对所述金属走线暴露的表面进行化镍金。
17.一种发光面板，包括权利要求1-12中任一项所述的布线基板，还包括多个发光二极管芯片，多个发光二极管芯片与所述金属走线对应连接。
18.一种显示装置，其特征在于，包括权利要求17所述的发光面板。
CN202210707207.7A 2022-06-21 2022-06-21 一种布线基板及其制备方法、发光面板、显示装置 Pending CN117317110A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210707207.7A CN117317110A (zh) 2022-06-21 2022-06-21 一种布线基板及其制备方法、发光面板、显示装置
PCT/CN2023/094319 WO2023246374A1 (zh) 2022-06-21 2023-05-15 布线基板及其制备方法、发光面板、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210707207.7A CN117317110A (zh) 2022-06-21 2022-06-21 一种布线基板及其制备方法、发光面板、显示装置

Publications (1)

Publication Number Publication Date
CN117317110A true CN117317110A (zh) 2023-12-29

Family

ID=89259098

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210707207.7A Pending CN117317110A (zh) 2022-06-21 2022-06-21 一种布线基板及其制备方法、发光面板、显示装置

Country Status (2)

Country Link
CN (1) CN117317110A (zh)
WO (1) WO2023246374A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109581765A (zh) * 2018-10-26 2019-04-05 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
CN112309836B (zh) * 2019-08-01 2022-10-28 京东方科技集团股份有限公司 一种背板及其制备方法、背光模组和显示装置
CN111613629B (zh) * 2020-06-28 2022-09-09 武汉华星光电技术有限公司 一种导电膜层、导电膜层制备方法及显示装置

Also Published As

Publication number Publication date
WO2023246374A1 (zh) 2023-12-28

Similar Documents

Publication Publication Date Title
WO2020207013A1 (en) Array substrate, manufacturing method thereof, and display apparatus
CN111524927B (zh) 驱动基板及其制备方法和显示装置
CN110993775B (zh) 一种背板及其制作方法、背光模组、显示面板
JP7485467B2 (ja) 駆動基板及びその製作方法並びに表示装置
WO2022056842A1 (zh) 阵列基板及其制备方法、显示面板和背光模组
CN114156395B (zh) 阵列基板及其制备方法、显示面板和背光模组
CN113745393B (zh) 显示基板、显示面板和显示装置
CN114114762B (zh) 显示基板及其制作方法、显示装置
CN117317110A (zh) 一种布线基板及其制备方法、发光面板、显示装置
CN117317111A (zh) 一种布线基板及其制备方法、发光面板、显示装置
CN117317112A (zh) 一种发光面板及其制备方法、发光面板、显示装置
WO2022001425A1 (zh) 发光基板及其制备方法、显示装置
CN113851489A (zh) 驱动背板的制作方法、驱动背板及显示装置
CN117497675A (zh) 一种布线基板及其制备方法、发光面板、显示装置
CN117673237A (zh) 一种布线基板及其制备方法、发光面板和显示装置
US20240322099A1 (en) Wiring substrate, manufacturing method thereof, light-emitting substrate, and display device
US20240395853A1 (en) Driving substrate, light-emitting apparatus and method for manufacturing the same
CN118053836A (zh) 布线基板及其制作方法、显示背板以及显示装置
WO2024044912A1 (zh) 布线基板及其制造方法、发光基板及显示装置
EP4447625A1 (en) Circuit board, light-emitting substrate, backlight module, display panel, and display device
CN116941335A (zh) 线路板及其制备方法和功能背板
CN117810346A (zh) 一种布线基板及其制备方法、发光面板、背光模组和显示装置
CN116154087A (zh) 布线基板及其制备方法、发光面板、背光模组和显示装置
CN116529885A (zh) 发光基板及其制备方法、显示装置
WO2024245346A1 (zh) 桥接膜、绑定元件及显示模组

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination