CN117241619A - 显示面板和显示装置 - Google Patents

Abstract

本申请提供了一种显示面板和显示装置，解决了现有技术中显示面板中信号线之间耦合电容增大导致显示效果变差的问题。其中，显示面板包括：衬底和多个像素电路，多个像素电路位于衬底上，且呈阵列排布；像素电路包括第三晶体管、第四晶体管、第五晶体管和第六晶体管，位于同一列且相邻的两个像素电路中，一个像素电路中的第三晶体管和第五晶体管位于像素电路的第一侧，第四晶体管和第六晶体管位于像素电路的第二侧，另一个像素电路中的第四晶体管和第六晶体管位于像素电路的第一侧，第三晶体管和第五晶体管位于像素电路的第二侧；第一侧和第二侧为沿行方向相对的两侧。

Description

显示面板和显示装置

技术领域

本申请涉及显示技术领域，具体涉及一种显示面板和显示装置。

背景技术

在显示行业，为了实现高分辨率和低功耗，不断压缩像素电路布线空间，导致显示面板中的信号线之间的耦合电容增大，影响显示效果。

发明内容

有鉴于此，本申请实施例提供了一种显示面板和显示装置，以解决现有技术中显示面板中信号线之间耦合电容增大导致显示效果变差的问题。

本申请第一方面提供了一种显示面板，包括：衬底；

多个像素电路，位于衬底上，且呈阵列排布；像素电路包括第三晶体管、第四晶体管、第五晶体管和第六晶体管，位于同一列且相邻的两个像素电路中，一个像素电路中的第三晶体管和第五晶体管位于像素电路的第一侧，第四晶体管和第六晶体管位于像素电路的第二侧，另一个像素电路中的第四晶体管和第六晶体管位于像素电路的第一侧，第三晶体管和第五晶体管位于像素电路的第二侧；第一侧和第二侧为沿行方向相对的两侧。

结合第一方面，在一些可能的实现方式中，像素电路还包括驱动晶体管，显示面板还包括多个发光器件，第三晶体管连接于数据信号线和驱动晶体管的第一极之间，第四晶体管连接于驱动晶体管的第二极和控制端之间，第五晶体管连接于第一电源信号线和驱动晶体管的第一极之间，第六晶体管连接于驱动晶体管的第二极和对应的发光器件的第一端之间；

可选地，第三晶体管的控制端和第四晶体管的控制端连接至第二扫描信号线；

可选地，第五晶体管的控制端和第六晶体管的控制端连接至发光控制信号线；

可选地，数据信号线的延伸方向平行于列方向；第二扫描信号线的延伸方向平行于行方向；发光控制信号线的延伸方向平行于行方向；

可选地，第三晶体管为数据写入晶体管，第四晶体管为阈值补偿晶体管，第五晶体管为第一发光控制晶体管，第六晶体管为第二发光控制晶体管。

结合第一方面，在一些可能的实现方式中，显示面板还包括位于衬底上的多条数据信号线，多条数据信号线沿列方向延伸，且沿行方向排列；位于同一列且相邻的两个像素电路中的第三晶体管连接至不同的数据信号线；

可选地，同一列像素电路中，奇数位像素电路连接同一数据信号线，偶数位像素电路连接同一数据信号线，奇数位像素电路和偶数位像素电路连接至不同的数据信号线。

结合第一方面，在一些可能的实现方式中，像素电路还包括第一晶体管和第二晶体管，位于同一行且相邻的两个像素电路中，奇数位像素电路中的第一晶体管和偶数位像素电路中的第一晶体管相邻设置，或者，奇数位像素电路中的第二晶体管和偶数位像素电路中的第二晶体管相邻设置；

可选地，相邻两行像素电路中，上一行像素电路中的第二晶体管的控制端与下一行像素电路中的第一晶体管的控制端电连接至同一扫描信号线。

结合第一方面，在一些可能的实现方式中，显示面板还包括位于衬底上的第一初始化信号线和第二初始化信号线，像素电路还包括驱动晶体管，显示面板还包括多个发光器件，第一晶体管连接于第一初始化信号线和驱动晶体管的控制端之间，第二晶体管连接于第二初始化信号线和对应的发光器件的第一端之间；

可选的，第一初始化信号线包括第一子初始化信号线和第二子初始化信号线，第二初始化信号线包括第三子初始化信号线和第四子初始化信号线；第一子初始化信号线和第三子初始化信号线在列方向上交替排布，第二子初始化信号线和第四子初始化信号线在行方向上交替排布；

可选的，多条扫描信号线包括第一扫描信号线和第三扫描信号线，第一晶体管的控制端连接第一扫描信号线，第二晶体管的控制端连接第三扫描信号线；

可选的，像素电路还包括存储电容，存储电容连接于驱动晶体管的控制端和第一电源信号线之间。

结合第一方面，在一些可能的实现方式中，显示面板还包括位于衬底上的多个导电层，多个导电层包括与像素电路连接的电源信号线和数据信号线；电源信号线包括第一电源信号线区段，像素电路还包括驱动晶体管和与驱动晶体管的控制端连接的栅极连接线；在垂直于衬底的方向上，至少部分第一电源信号线区段的正投影位于栅极连接线的正投影和数据信号线的正投影之间。

结合第一方面，在一些可能的实现方式中，电源信号线还包括第二电源信号线区段，与第一电源信号线区段位于不同导电层，第二电源信号线区段和第一电源信号线区段连接；在垂直于衬底的方向上，部分第二电源信号线区段的正投影位于栅极连接线的正投影和数据信号线的正投影之间。

结合第一方面，在一些可能的实现方式中，多个导电层还包括第三电源信号线区段，第三电源信号线区段与第一电源信号线区段连接；第三电源信号线区段包括位于不同导电层并电连接的第二电源信号线子区段和第三电源信号线子区段，第二电源信号线子区段在衬底上的正投影和第三电源信号线子区段在衬底上的正投影至少部分重叠；

可选的，在垂直于衬底的方向上，第三电源信号线子区段的正投影覆盖栅极连接线的正投影；可选的，第三电源信号线区段还包括第一电源信号线子区段，与第二电源信号线子区段电连接，第一电源信号线子区段和第一电源信号线区段位于同一导电层；

可选的，多个导电层包括依次叠置在衬底同侧的第二导电层、第三导电层和第四导电层，第一电源信号线区段和第一电源信号线子区段位于第二导电层，栅极连接线和第二电源信号线子区段位于第三导电层，第三电源信号线子区段和数据信号线和第三电源信号线区段位于第四导电层。

结合第一方面，在一些可能的实现方式中，多个导电层包括第四导电层，多个导电层还包括位于第四导电层远离衬底的一侧的第一电极层，第一电极层包括多个第一电极单元，在垂直于衬底的方向上，第一电极单元的正投影和第四导电层的正投影的预定区域重叠，预定区域关于第一电极单元的中心对称；

可选的，显示面板还包括多个发光器件，发光器件包括位于衬底上且沿远离衬底的方向层叠设置的第一电极、发光层和第二电极，发光器件的第一电极为第一电极单元。

本申请第二方面提供了一种显示装置，包括上述任一实施例提供的显示面板。

根据本申请实施例提供的显示面板和显示装置，在像素电路组成的阵列中，位于同一列且相邻的两个像素电路中，一个像素电路中的第三晶体管和第五晶体管位于像素电路的第一侧，第四晶体管和第六晶体管位于像素电路的第二侧，另一个像素电路中的第四晶体管和第六晶体管位于像素电路的第一侧，第三晶体管和第五晶体管位于像素电路的第二侧；第一侧和第二侧为沿行方向相对的两侧。如此，位于同一列且相邻的两个像素电路分别与不同的数据信号线连接时，无需跨过电源信号线，从而减小电源信号线和数据信号线之间的交叠面积，降低二者间的耦合，减小电信号损失，提升显示效果。

附图说明

图1为本申请一实施例提供的显示面板的截面结构示意图。

图2为图1所示显示面板中的像素电路的电路图。

图3a-图3e为本申请第一实施例提供的显示面板中部分膜层的俯视结构示意图。

图4a-图4b为本申请第二实施例提供的显示面板中部分膜层的俯视结构示意图。

图4c为沿图4a和图4b中A1A2线的截面结构示意图。

具体实施方式

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

如背景技术中提到的，为了实现高分辨率和低功耗，不断压缩像素电路的布线空间，导致信号线之间的距离减小，进而使得信号线之间的耦合电容增大，影响显示效果。

有鉴于此，本申请实施例提供了一种显示面板和显示装置，通过对显示面板中电子元件的位置关系和/或信号线布线方式的优化，降低了信号线之间的耦合电容，提升了显示效果。

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

图1为本申请一实施例提供的显示面板的截面结构示意图。如图1所示，显示面板包括阵列排布的像素电路10和多种信号线(图中未示出)。每个像素电路10与多种信号线连接。每种信号线接入不同电信号，以实现不同功能，使得像素电路10能够驱动发光器件20按照预定亮度发光。

具体而言，显示面板包括衬底11和依次叠置在衬底11同侧的多个导电层，相邻导电层之间通过绝缘层电绝缘。导电层为图案化结构，多个导电层中的第一部分图案化结构形成多种信号线。第二部分图案化结构通过贯穿绝缘层的转接孔电连接，形成电子器件，包括晶体管和电容。电子器件按照预定连接关系连接，得到像素电路10。

图2为图1所示显示面板中的像素电路的电路图。结合图1和图2所示，多条信号线包括电源信号线Elvdd、数据信号线Vdata、扫描信号线(包括第一扫描信号线Scan1、第二扫描信号线Scan2和第三扫描信号线Scan3)、第一初始化信号线Vref1、第二初始化信号线Vref2和发光控制信号线Em中的部分或全部。

像素电路10包括多个晶体管和至少一个电容C，例如七个晶体管和一个电容C，七个晶体管和一个电容C按照预定连接关系连接成像素电路10，以驱动有机电致发光器件(Organic Light-Emitting Diode，OLED)按照预定灰阶发光。应当理解，OLED也可以替换为量子点发光器件(Quantum Dot Light Emitting Diode，QLED)。像素电路10可包括第一晶体管T1至第七晶体管T7中的部分或全部。

具体而言，如图2所示，第二晶体管T2的控制端(例如栅极)连接第三扫描信号线Scan3，第二晶体管T2的第一极连接第一初始化信号线Vref1，第二晶体管T2的第二极连接发光器件(例如OLED)的第一电极(例如阳极)。第一晶体管T1的控制端连接第一扫描信号线Scan1，第一晶体管T1的第一极连接第二初始化信号线Vref2，第一晶体管T1的第二极连接第七晶体管T7的控制端。第三晶体管T3的控制端连接第二扫描信号线Scan2，第三晶体管T3的第一极连接数据信号线Vdata，第三晶体管T3的第二极连接第七晶体管T7的第一极。第五晶体管T5的控制端连接发光控制信号线Em，第五晶体管T5的第一极连接电源信号线Elvdd，第五晶体管T5的第二极连接第七晶体管T7的第一极。第四晶体管T4的控制端连接第二扫描信号线Scan2，第四晶体管T4的第一极连接第七晶体管T7的第二极，第四晶体管T4的第二极连接第七晶体管T7的控制端。第六晶体管T6的控制端连接发光控制信号线Em，第六晶体管T6的第一极连接第七晶体管T7的第二极，第六晶体管T6的第二极连接发光器件的第一极(例如阳极)。第七晶体管T7的控制端连接存储电容C的第一电极。存储电容C的第二电极连接电源信号线Elvdd。

其中，第七晶体管T7用作驱动晶体管(DTFT)。第一扫描信号线Scan1接入第一扫描信号，用于选通第一晶体管T1，以将第二初始化信号线Vref2中的第二初始化信号提供至第七晶体管T7的控制端和电容C的第一电极，实现对第七晶体管T7的控制端的复位，实现对电容的复位。第二扫描信号线Scan2接入第二扫描信号，用于选通第三晶体管T3和第四晶体管T4，以将数据信号线Vdata中的数据信号提供至第七晶体管T7的第一极，实现对数据信号的选通，通过第四晶体管T4对第七晶体管T7的阈值电压进行补偿。第三扫描信号线Scan3接入第三扫描信号，用于选通第二晶体管T2，以将第一初始化信号线Vref1中的第一初始化信号提供至发光器件(例如OLED)的第一电极，实现对发光器件(例如OLED)的复位。发光控制信号线Em接入发光控制信号，用于选通第五晶体管T5和第六晶体管T6，以使第七晶体管T7产生驱动电流传输至发光器件，点亮发光器件。

图3a-图3e为本申请第一实施例提供的显示面板中部分膜层的俯视结构示意图。图3a-图3e分别示出了显示面板中相邻或不相邻的两个导电层的叠层结构。图3a-图3e示出的叠层结构对应显示面板的同一正投影区域。

结合图3a-图3e所示，在本实施例中，显示面板包括依次叠置在衬底11上的有源层和多个导电层。多个导电层可包括第一导电层M1、第二导电层M2、第三导电层M3、第四导电层M4和第五导电层中的部分或全部。第一导电层至第五导电层可以是金属层。第五导电层可以是第一电极层，用于形成发光器件OLED的一个电极。第一导电层至第五导电层沿远离衬底11的方向依次层叠设置。有源层和多个导电层之间可设置有绝缘层。

其中，扫描信号线Scan和发光控制信号线Em设置在第一导电层M1，并沿行方向x延伸。

第一初始化信号线Vref1和第二初始化信号线Vref2分别设置在一个或多个导电层。例如，第一初始化信号线Vref1和第二初始化信号线Vref2均占用两个导电层，在两个导电层中形成交叉网状结构。第一初始化信号线Vref1包括第一子初始化信号线Vref11和第二子初始化信号线Vref12，第二初始化信号线Vref2包括第三子初始化信号线Vref21和第四子初始化信号线Vref22。第一子初始化信号线Vref11和第三子初始化信号线Vref21沿行方向x延伸，且在列方向y上交替排布，可位于同一导电层，例如第二导电层M2。第二子初始化信号线Vref12和第四子初始化信号线Vref22沿列方向y延伸，且在行方向x上交替排布，可位于同一导电层，例如第三导电层M3。各信号线可呈直线或曲线形式沿各自的延伸方向延伸。延伸方向为大体的延伸方向。第一子初始化信号线Vref11和第二子初始化信号线Vref12电连接且形成交叉网状结构。第三子初始化信号线Vref21和第四子初始化信号线Vref22电连接且形成交叉网状结构。

数据信号线Vdata设置在第四导电层M4，沿列方向y延伸。多条数据信号线Vdata沿行方向x排列。

电源信号线Elvdd设置在多个导电层，例如第二导电层M2、第三导电层M3和第四导电层M4。

需要说明的是，上述各信号线所在导电层和延伸方向仅为示例性的，本申请对此不作限定。

其中，参阅图3a，有源层(如半导体层P-Si)和第一导电层M1交叠的区域形成晶体管。在本实施例中，位于同一列且相邻的两个像素电路10中，例如第一像素电路101和第二像素电路102。第一像素电路101中的第三晶体管T3和第五晶体管T5位于第一像素电路101的第一侧(如图3a中的左侧)，第四晶体管T4和第六晶体管T6位于第一像素电路101的第二侧(如图3a中的右侧)，第一侧和第二侧为沿行方向x相对的两侧。第二像素电路102中的第四晶体管T4和第六晶体管T6位于第二像素电路102的第一侧(如图3a中的左侧)，第三晶体管T3和第五晶体管T5位于第二像素电路102的第二侧(如图3a中的右侧)。

其中，第一像素电路101的第一侧和第二像素电路102的第一侧为同一侧。第一像素电路101的第二侧和第二像素电路102的第二侧为同一侧。

优选的，同一像素电路10中，第三晶体管T3和第四晶体管T4沿行方向x排列。优选的，同一像素电路10中，第五晶体管T5和第六晶体管T6沿行方向x排列。

第一像素电路101中的第三晶体管T3、第四晶体管T4、第五晶体管T5和第六晶体管T6，与第二像素电路102中第三晶体管T3、第四晶体管T4、第五晶体管T5和第六晶体管T6进行镜像翻转设计。

具体而言，扫描信号线Scan包括第一扫描信号线Scan1、第二扫描信号线Scan2和第三扫描信号线Scan3中的部分或全部。在本实施例中，前一行像素电路10的第三扫描信号线Scan3，可复用为后一行像素电路10的第一扫描信号线Scan1。第一扫描信号线Scan1、第二扫描信号线Scan2、发光控制信号线Em和第三扫描信号线Scan3沿列方向y顺次排布。第一扫描信号线Scan1和有源层(如半导体层P-Si)交叠的位置形成第一晶体管T1和第二晶体管T2，第二扫描信号线Scan2和有源层(如半导体层P-Si)交叠的位置形成第三晶体管T3和第四晶体管T4，发光控制信号线Em和有源层(如半导体层P-Si)交叠的位置形成第五晶体管T5和第六晶体管T6。

优选的，位于同一列且相邻的两个像素电路10中，上一行像素电路中的第二晶体管T2和下一行像素电路中的第一晶体管T1沿行方向x排列。

优选的，同一像素电路10中，第一晶体管T1位于像素电路10的第一侧(如图3a中的左侧)，第二晶体管T2位于像素电路10的第二侧(如图3a中的右侧)。

显示面板还包括多个发光器件OLED。第三晶体管T3连接于数据信号线Vdata和驱动晶体管DTFT的第一极之间，第四晶体管T4连接于驱动晶体管DTFT的第二极和控制端之间，第五晶体管T5连接于第一电源信号线Elvdd和驱动晶体管DTFT的第一极之间，第六晶体管T6连接于驱动晶体管DTFT的第二极和对应的发光器件OLED的第一端(可为阳极)之间。发光器件OLED的第二端(可为阴极)可与第二电源信号线电连接。第一电源信号线Elvdd和第二电源信号线中的一者可传输高电压，另一者可传输低电压。第一电源信号线Elvdd可传输高电压。第二电源信号线可传输低电压。

在一些实施例中，同一像素电路10中，第三晶体管T3的控制端和第四晶体管T4的控制端电连接。第三晶体管T3的控制端和第四晶体管T4的控制端连接至第二扫描信号线Scan2。同一像素电路10中，第五晶体管T5的控制端和第六晶体管T6的控制端电连接。第五晶体管T5的控制端和第六晶体管T6的控制端连接至发光控制信号线Em。

在一些实施例中，数据信号线Vdata的延伸方向平行于列方向y，第二扫描信号线Scan2的延伸方向平行于行方向x，发光控制信号线Em的延伸方向平行于行方向x。

在一些实施例中，第三晶体管T3为数据写入晶体管，第四晶体管T4为阈值补偿晶体管，第五晶体管T5为第一发光控制晶体管，第六晶体管T6为第二发光控制晶体管。

根据本申请实施例提供的显示面板和显示装置，在像素电路组成的阵列中，位于同一列且相邻的两个像素电路中，一个像素电路中的第三晶体管和第五晶体管位于像素电路的第一侧，第四晶体管和第六晶体管位于像素电路的第二侧，另一个像素电路中的第四晶体管和第六晶体管位于像素电路的第一侧，第三晶体管和第五晶体管位于像素电路的第二侧；第一侧和第二侧为沿行方向相对的两侧。如此，位于同一列且相邻的两个像素电路分别与不同的数据信号线连接时，无需跨过电源信号线，从而减小电源信号线和数据信号线之间的交叠面积，降低二者间的耦合，减小电信号损失，提升显示效果。

可选地，位于同一列且相邻的两个像素电路10中的第三晶体管T3连接至不同的数据信号线Vdata。

在一些实施例中，同一列像素电路中，奇数位像素电路10连接同一数据信号线Vdata，偶数位像素电路连接同一数据信号线Vdata，奇数位像素电路和偶数位像素电路连接至不同的数据信号线Vdata。

例如，如图3e所示，显示面板的多条数据信号线Vdata包括多条第一数据信号线Vdata1和多条第二数据信号线Vdata2，多条第一数据信号线Vdata1和多条第二数据信号线Vdata2在行方向x上交替排布。同一列像素电路对应两条数据信号线，即一条第一数据信号线Vdata1和一条第二数据信号线Vdata2。奇数位像素电路连接第一数据信号线Vdata1，则偶数位像素电路连接第二数据信号线Vdata2。或者，奇数位像素电路连接第二数据信号线Vdata2，则偶数位像素电路连接第一数据信号线Vdata1。

根据本实施例提供的显示面板，通过设置同一列像素电路中，奇数位像素电路10连接同一数据信号线Vdata，偶数位像素电路连接同一数据信号线Vdata，奇数位像素电路和偶数位像素电路连接至不同的数据信号线Vdata，使得在数据信号写入阶段，相邻两行像素电路10(例如奇数行和偶数行的像素电路10)同时写入数据信号，从而增加充电时间。

在一些实施例中，位于同一行且相邻的两个像素电路中，例如，第一像素电路101和第三像素电路103，奇数位像素电路中的第一晶体管T1和偶数位像素电路中的第一晶体管T1相邻设置，或者，奇数位像素电路中的第二晶体管T2和偶数位像素电路中的第二晶体管T2相邻设置。这种情况下，行方向x上相邻像素电路10之间可以仅设置一条初始化信号线，例如，第四子初始化信号线Vref22。如此，可以降低初始化信号线对数据信号线Vdata的干扰，减少数据信号线Vdata上的信号损失。

位于同一行且相邻的两个像素电路中，奇数位像素电路中的第一晶体管T1和偶数位像素电路中的第一晶体管T1镜像对称；奇数位像素电路中的第二晶体管T2和偶数位像素电路中的第二晶体管T2镜像对称。

相邻两行像素电路中，上一行像素电路中的第二晶体管T2的控制端与下一行像素电路中的第一晶体管T1的控制端电连接至同一扫描信号线，例如上一行像素电路中的第二晶体管T2的控制端连接至第三扫描信号线Scan3，下一行像素电路中的第一晶体管T1的控制端电连接至第一扫描信号线Scan1，上一行像素电路中的第二晶体管T2的控制端连接的第三扫描信号线Scan3可复用为下一行像素电路中的第一晶体管T1的控制端连接的第一扫描信号线Scan1。

结合图3a、图3c和图3d所示，第一晶体管T1连接于第一初始化信号线Vref1和驱动晶体管DTFT的控制端之间。第二晶体管T2连接于第二初始化信号线Vref2和对应的发光器件OLED的第一端之间。具体而言，第一晶体管T1的控制端连接第一扫描信号线Scan1，第二晶体管T2的控制端连接第三扫描信号线Scan3。第一初始化信号线Vref1和第二初始化信号线Vref2为不同的信号线，传输的初始化电压不同。

在一些实施例中，像素电路还包括存储电容C，存储电容C连接于驱动晶体管DTFT的控制端和第一电源信号线Elvdd之间。

在一些实施例中，参阅图3b和图3c所示，电源信号线Elvdd包括第一电源信号线区段Elvdd1。第一电源信号线区段Elvdd1例如可以设置在第二导电层M2中。像素电路10还包括与驱动晶体管DTFT的控制端连接的栅极连接线G。栅极连接线G例如可以设置在第三导电层M3。结合图3b和图3e所示，在垂直于衬底11的方向z上，至少部分第一电源信号线区段Elvdd1的正投影位于栅极连接线G的正投影和数据信号线Vdata的正投影之间。

其中，第一电源信号线区段Elvdd1可以理解为图2中的电源信号线Elvdd的一段。例如，第一电源信号线区段Elvdd1可以是在相关技术中的电源信号线Elvdd的基础上延长出来的一段。

栅极连接线G连接驱动晶体管DTFT的控制端。栅极连接线G可连接驱动晶体管DTFT的控制端和第一晶体管T1的第二极。栅极连接线G可连接驱动晶体管DTFT的控制端和第四晶体管T4的第二极。

在垂直于衬底11的方向z上，至少部分第一电源信号线区段Elvdd1的正投影位于栅极连接线G的正投影和数据信号线Vdata的正投影之间，相当于在栅极连接线G和数据信号线Vdata之间插入了部分电源信号线Elvdd。

数据信号线Vdata接入数据信号，栅极连接线G连接驱动晶体管DTFT的控制端，数据信号线Vdata逐行向各行像素电路传输数据信号时数据信号为变化的信号，数据信号线Vdata和栅极连接线G之间容易产生电容耦合。通过在栅极连接线G和数据信号线Vdata之间插入部分电源信号线Elvdd，即第一电源信号线区段Elvdd1，由于电源信号线Elvdd中接入的是恒定的电源信号，使得第一电源信号线区段Elvdd1可以在栅极连接线G和数据信号线Vdata之间形成格挡，从而降低栅极连接线G和数据信号线Vdata之间的耦合电容，改善显示不良问题，提升显示效果。

电源信号线Elvdd还可以包括第三电源信号线区段，第三电源信号线区段和第一电源信号线区段Elvdd1连接。第三电源信号线区段和第一电源信号线区段Elvdd1的整体组成电源信号线Elvdd。

其中，第三电源信号线区段可以设置在多个导电层，例如如图3b、图3c和图3e所示，第三电源信号线区段包括相互连接的第一电源信号线子区段Elvdd31、第二电源信号线子区段Elvdd32和第三电源信号线子区段Elvdd33中的部分或全部。第二电源信号线子区段Elvdd32和第三电源信号线子区段Elvdd33位于不同导电层。第一电源信号线子区段Elvdd31位于第二导电层M2，第二电源信号线子区段Elvdd32位于第三导电层M3，第三电源信号线子区段Elvdd33位于第四导电层M4。第二电源信号线子区段Elvdd32在衬底11上的正投影和第三电源信号线子区段Elvdd33在衬底11上的正投影至少部分重叠，以形成并联结构，从而降低电源信号线Elvdd的内阻，降低电压损失。

在一些实施例中，如图3d所示，在垂直于衬底11的方向z上，第三电源信号线子区段Elvdd33在衬底11上的正投影覆盖栅极连接线G的正投影。如此，可以降低数据信号线Vdata对栅极连接线G的侧向影响。

第一电源信号线子区段Elvdd31与第二电源信号线子区段Elvdd32电连接，第一电源信号线子区段Elvdd31和所述第一电源信号线区段Elvdd1位于同一导电层，例如第二导电层M2。栅极连接线G和第二电源信号线子区段Elvdd32位于第三导电层M3。第三电源信号线子区段Elvdd33和数据信号线Vdata位于第四导电层M4。

在一些实施例中，如图3e所示，多个导电层包括第一电极层，第一电极层例如为第五导电层M5。第一电极层包括多个第一电极单元30。在垂直于衬底11的方向z上，第一电极单元30的正投影和第四导电层M4的正投影的预定区域重叠，预定区域关于第一电极单元30的中心对称。预定区域为第四导电层M4与第一电极单元30的重叠区域。

具体而言，发光器件包括位于衬底11上且沿远离衬底11的方向层叠设置的第一电极(例如可为阳极)、发光层和第二电极(例如可为阴极)，发光器件的第一电极为第一电极单元30。

第四导电层M4包括数据信号线Vdata和第三电源信号线子区段Elvdd33，数据信号线Vdata和第三电源信号线子区段Elvdd33均沿列方向y延伸。其中，数据信号线Vdata包括第一数据信号线Vdata1和第二数据信号线Vdata2。第一数据信号线Vdata1、第三电源信号线子区段Elvdd33和第二数据信号线Vdata2在行方向x上顺次排布。

在垂直于衬底11的方向上，第一电极单元30的正投影覆盖第一数据信号线Vdata1、第三电源信号线子区段Elvdd33和第二数据信号线Vdata2整体的预定区域。根据第一电极单元30的面积的不同，预定区域的面积也不同，相应地，预定区域所包含的第一数据信号线Vdata1、第三电源信号线子区段Elvdd33和第二数据信号线Vdata2三者的面积也不同。

根据本实施例提供的阵列基板，通过设置预定区域关于第一电极单元30的中心对称，可以确保后续形成于第一电极单元30上的发光器件的出光更均匀，改善视角色偏问题。

预定区域的面积尽可能地大。在一示例中，第一电极单元30的正投影的面积和预定区域的面积的比值大于或等于1/10，并且小于或等于1。这种情况下，可以尽可能地确保第一电极单元30的平整度，从而进一步改善视角色偏问题。

图4a-图4b为本申请第二实施例提供的显示面板中部分膜层的俯视结构示意图。图4a-图4b分别示出了显示面板中相邻或不相邻的两个导电层的叠层结构。图4a-图4b示出的叠层结构对应显示面板的同一正投影区域。其中，图4c为沿图4a和图4b中A1A2线的截面结构示意图。

如图4a-图4c所示，本实施例提供的显示面板和图3a-图3e所示显示面板的区别在于，在本实施例中，电源信号线Elvdd还包括第二电源信号线区段Elvdd2，第二电源信号线区段Elvdd2与第一电源信号线区段Elvdd1位于不同导电层。例如，在第一电源信号线区段Elvdd1位于第二导电层M2的情况下，第二电源信号线区段Elvdd2可以位于第三导电层M3。第二电源信号线区段Elvdd2和第一电源信号线区段Elvdd1连接。图4a-图4c对应的技术方案中的有源层(如半导体层P-Si)和第一导电层M1的结构图可与图3a-图3e对应的技术方案中的有源层(如半导体层P-Si)和第一导电层M1的结构图相同或相似。

在垂直于衬底11的方向z上，部分第二电源信号线区段Elvdd2的正投影位于栅极连接线G的正投影和数据信号线Vdata的正投影之间。如此，相当于在栅极连接线G和数据信号线Vdata(具体可以是第一数据信号线Vdata1)之间进一步插入部分第二电源信号线区段Elvdd2，第二电源信号线区段Elvdd2连接第一电源信号线区段Elvdd1，即第二电源信号线区段Elvdd2中接入的也是恒定的电源信号。第二电源信号线区段Elvdd2也可以在栅极连接线G和数据信号线Vdata之间形成格挡，进一步降低栅极连接线G和数据信号线Vdata之间的耦合电容，改善显示不良问题，提升显示效果。

结合图4b和图4c所示，显示面板还包括数据信号线连接线Vdata10，连接数据信号线Vdata和像素电路中第三晶体管T3的第一极。在一些实施例中，数据信号线连接线Vdata10在衬底上的正投影和数据信号线Vdata在衬底上的正投影至少部分交叠。

具体而言，如图4b和图4c所示，数据信号线连接线Vdata10设置在第三导电层M3。数据信号线连接线Vdata10包括第一数据信号线连接线Vdata11和第二数据信号线连接线Vdata12，第一数据信号线连接线Vdata11连接第一数据信号线Vdata1和列方向y上奇数位像素电路中第三晶体管T3的第一极，第二数据信号线连接线Vdata12连接第二数据信号线Vdata2和列方向y上偶数位像素电路中第三晶体管T3的第一极。

本申请还提供了一种显示装置，包括上述任一实施例提供的显示面板。显示装置可包括手机、笔记本电脑、平板电脑、可穿戴设备等。

为了例示和描述的目的已经给出了以上描述。此外，此描述不意图将本申请的实施例限制到在此公开的形式。尽管以上已经讨论了多个示例方面和实施例，但是本领域技术人员将认识到其某些变型、修改、改变、添加和子组合。

Claims (10)

1.一种显示面板，其特征在于，包括：

衬底；

多个像素电路，位于所述衬底上，且呈阵列排布；所述像素电路包括第三晶体管、第四晶体管、第五晶体管和第六晶体管，位于同一列且相邻的两个像素电路中，一个像素电路中的第三晶体管和第五晶体管位于所述像素电路的第一侧，第四晶体管和第六晶体管位于所述像素电路的第二侧，另一个像素电路中的第四晶体管和第六晶体管位于所述像素电路的第一侧，第三晶体管和第五晶体管位于所述像素电路的第二侧；所述第一侧和所述第二侧为沿行方向相对的两侧。

2.根据权利要求1所述的显示面板，其特征在于，所述像素电路还包括驱动晶体管，所述显示面板还包括多个发光器件，

所述第三晶体管连接于数据信号线和所述驱动晶体管的第一极之间，所述第四晶体管连接于所述驱动晶体管的第二极和控制端之间，所述第五晶体管连接于第一电源信号线和所述驱动晶体管的第一极之间，所述第六晶体管连接于所述驱动晶体管的第二极和对应的所述发光器件的第一端之间；

优选的，所述第三晶体管的控制端和所述第四晶体管的控制端连接至第二扫描信号线；

优选的，所述第五晶体管的控制端和所述第六晶体管的控制端连接至发光控制信号线；

优选的，所述数据信号线的延伸方向平行于所述列方向；所述第二扫描信号线的延伸方向平行于所述行方向；所述发光控制信号线的延伸方向平行于所述行方向；

优选的，所述第三晶体管为数据写入晶体管，所述第四晶体管为阈值补偿晶体管，所述第五晶体管为第一发光控制晶体管，所述第六晶体管为第二发光控制晶体管。

3.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括位于所述衬底上的多条数据信号线，所述多条数据信号线沿列方向延伸，且沿行方向排列；位于同一列且相邻的两个像素电路中的所述第三晶体管连接至不同的所述数据信号线；

优选的，同一列所述像素电路中，奇数位像素电路连接同一数据信号线，偶数位像素电路连接同一数据信号线，奇数位像素电路和偶数位像素电路连接至不同的数据信号线。

4.根据权利要求1-3中任一项所述的显示面板，其特征在于，所述像素电路还包括第一晶体管和第二晶体管，位于同一行且相邻的两个像素电路中，奇数位像素电路中的第一晶体管和偶数位像素电路中的第一晶体管相邻设置，或者，奇数位像素电路中的第二晶体管和偶数位像素电路中的第二晶体管相邻设置；

优选的，相邻两行像素电路中，上一行像素电路中的第二晶体管的控制端与下一行像素电路中的第一晶体管的控制端电连接至同一扫描信号线。

5.根据权利要求4所述的显示面板，其特征在于，所述显示面板还包括位于所述衬底上的第一初始化信号线和第二初始化信号线，所述像素电路还包括驱动晶体管，所述显示面板还包括多个发光器件，

所述第一晶体管连接于所述第一初始化信号线和所述驱动晶体管的控制端之间，所述第二晶体管连接于所述第二初始化信号线和对应的所述发光器件的第一端之间；

优选的，所述第一初始化信号线包括第一子初始化信号线和第二子初始化信号线，所述第二初始化信号线包括第三子初始化信号线和第四子初始化信号线；所述第一子初始化信号线和所述第三子初始化信号线沿所述行方向延伸，且在所述列方向上交替排布，所述第二子初始化信号线和所述第四子初始化信号线沿所述列方向延伸，且在所述行方向上交替排布；

优选的，所述多条扫描信号线包括第一扫描信号线和第三扫描信号线，所述第一晶体管的控制端连接所述第一扫描信号线，第二晶体管的控制端连接所述第三扫描信号线；

优选的，所述像素电路还包括存储电容，所述存储电容连接于所述驱动晶体管的控制端和第一电源信号线之间。

6.根据权利要求1-3中任一项所述的显示面板，其特征在于，所述显示面板还包括位于所述衬底上的多个导电层，所述多个导电层包括与所述像素电路连接的电源信号线和数据信号线；

所述电源信号线包括第一电源信号线区段，所述像素电路还包括驱动晶体管和与所述驱动晶体管的控制端连接的栅极连接线；在垂直于所述衬底的方向上，至少部分所述第一电源信号线区段的正投影位于所述栅极连接线的正投影和所述数据信号线的正投影之间。

7.根据权利要求6所述的显示面板，其特征在于，所述电源信号线还包括第二电源信号线区段，与所述第一电源信号线区段位于不同导电层，所述第二电源信号线区段和所述第一电源信号线区段连接；在垂直于所述衬底的方向上，部分所述第二电源信号线区段的正投影位于所述栅极连接线的正投影和所述数据信号线的正投影之间。

8.根据权利要求6所述的显示面板，其特征在于，所述多个导电层还包括第三电源信号线区段，所述第三电源信号线区段与所述第一电源信号线区段连接；所述第三电源信号线区段包括位于不同导电层并电连接的第二电源信号线子区段和第三电源信号线子区段，所述第二电源信号线子区段在所述衬底上的正投影和所述第三电源信号线子区段在所述衬底上的正投影至少部分重叠；

优选的，在垂直于所述衬底的方向上，所述第三电源信号线子区段的正投影覆盖所述栅极连接线的正投影；

优选的，所述第三电源信号线区段还包括第一电源信号线子区段，与所述第二电源信号线子区段电连接，所述第一电源信号线子区段和所述第一电源信号线区段位于同一导电层；

优选的，所述多个导电层包括依次叠置在所述衬底同侧的第二导电层、第三导电层和第四导电层，所述第一电源信号线区段和所述第一电源信号线子区段位于所述第二导电层，所述栅极连接线和所述第二电源信号线子区段位于所述第三导电层，所述第三电源信号线子区段和所述数据信号线位于所述第四导电层。

9.根据权利要求1-3中任一项所述的显示面板，其特征在于，所述多个导电层包括第四导电层，所述多个导电层还包括位于所述第四导电层远离所述衬底的一侧的第一电极层，所述第一电极层包括多个第一电极单元，在垂直于所述衬底的方向上，所述第一电极单元的正投影和所述第四导电层的正投影的预定区域重叠，所述预定区域关于所述第一电极单元的中心对称；

优选的，所述显示面板还包括多个发光器件，所述发光器件包括位于所述衬底上且沿远离所述衬底的方向层叠设置的第一电极、发光层和第二电极，所述发光器件的第一电极为所述第一电极单元。

10.一种显示装置，其特征在于，包括权利要求1-9中任一项所述的显示面板。