CN117240278B - 一种功率开关控制电路和电子设备 - Google Patents

Abstract

本申请涉及电路领域，公开了一种功率开关控制电路和电子设备，该功率开关控制电路包括：功率开关和控制电路，所述功率开关的背栅端和源端、漏端之间均断开，所述控制电路设置于所述功率开关的栅端和背栅端之间；在无源的情况下，所述控制电路导通，使所述功率开关的背栅端与栅端之间导通，关断所述功率开关。该功率开关控制电路不仅能够实现完全关断功率开关，还能够避免引入额外电路对控制电路进行保护，从而使得本申请的功率开关控制电路的结构更加简单实用。

Description

一种功率开关控制电路和电子设备

技术领域

本申请涉及电路领域，尤其涉及一种功率开关控制电路和电子设备。

背景技术

MOS管（MOSFET）是金属氧化物半导体场效应管，功率开关（功率MOS管）是大功率MOS器件。随着电子电力技术的发展，功率MOS管以其高频性能好、开关损耗小、输入阻抗高、驱动功率小、驱动电路简单等优点，在用于电源，电机，汽车电子等设备的开关电源电路中，作为开关得到了越来越广泛的应用。但是，现有技术难以在无源情况下关断功率开关。

综上所述，需要提供一种能够在无源情况下完全关断功率开关的功率开关控制电路。

发明内容

本申请提出一种功率开关控制电路和电子设备，可以在无源情况下完全关断功率开关。

第一方面，本申请提出一种功率开关控制电路，包括：功率开关和控制电路，所述功率开关的背栅端和源端、漏端之间均断开，所述控制电路设置于所述功率开关的栅端和背栅端之间；

在无源的情况下，所述控制电路导通，使所述功率开关的背栅端与栅端之间导通，关断所述功率开关。

可选地，所述控制电路包括第一NMOS管，所述第一NMOS管的漏端与所述功率开关的栅端相连接，源端与所述功率开关的背栅端相连接。

可选地，所述控制电路还包括第二NMOS管，

所述第二NMOS管设置于所述第一NMOS管的源端与所述功率开关的背栅端之间，所述第二NMOS管的漏端与所述第一NMOS管的源端相连接，所述第二NMOS管的源端与所述功率开关的背栅端相连接。

可选地，还包括第一电阻；

所述第一电阻设置于所述第二NMOS管的栅端与所述功率开关的背栅端之间。

可选地，所述第二NMOS管为低压耗尽型，所述第一NMOS管为高压耗尽型。

可选地，还包括第二电阻；

所述第二电阻设置于所述第一NMOS管的栅端与所述功率开关的背栅端之间。

可选地，还包括衬底选择电路，所述衬底选择电路分别与所述功率开关的背栅端、源端和漏端相连接，用于将所述背栅端与源端和漏端中电压较低的一端导通。

可选地，还包括第一开关，所述第一开关的一端与所述第二NMOS管的栅端相连接，所述第一开关的另一端与负电压端相连接。

可选地，还包括单向导通电路，所述单向导通电路设置于所述第二NMOS管的栅端与源端之间，电流导通方向为自所述第二NMOS管的源端传输至所述第二NMOS管的栅端。

可选地，所述单向导通电路包括：一个二极管或串联的多个二极管，所述二极管的正极与所述第二NMOS管的源端相连接，负极与所述第二NMOS管的栅端相连接。

可选地，还包括第二开关，所述第二开关与所述第二电阻并联。

可选地，还包括电流镜，所述电流镜设置于所述第一开关与所述负电压端之间。

可选地，还包括第一电容，所述第一电容与所述第一电阻并联。

可选地，还包括第二电容，所述第二电容设置于所述第一NMOS管的栅端与所述功率开关的栅端之间。

第二方面，还提供了一种电子设备，包括第一方面任一项所述的种功率开关控制电路。

本申请的优点在于：由于功率开关的背栅端和源端、漏端之间均断开，通过将控制电路设置于功率开关的栅端和背栅端之间，能够在无源的情况下控制功率开关的栅端与背栅端的导通和关断状态，实现在无源的情况下控制功率开关的栅端与背栅端的导通，从而使栅端与背栅端之间呈现低阻态，以此，关闭功率开关，使得功率开关的源端与漏端之间呈现高阻态，从而实现完全关断功率开关。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方案的目的，而并不认为是对本申请的限制。而且在整个附图中，用同样的参考符号表示相同的部件。在附图中：

图1是本申请提供的一种功率开关控制电路的示意图；

图2是本申请提供的另一种功率开关控制电路的结构示意图（一）；

图3是本申请提供的另一种功率开关控制电路的结构示意图（二）；

图4是本申请提供的另一种功率开关控制电路的结构示意图（三）；

图5是本申请提供的另一种功率开关控制电路的结构示意图（四）；

图6是本申请提供的另一种功率开关控制电路的结构示意图（五）；

图7是本申请提供的另一种功率开关控制电路的结构示意图（六）；

图8是本申请提供的另一种功率开关控制电路的结构示意图（七）；

图9是本申请提供的另一种功率开关控制电路的结构示意图（八）；

图10是本申请提供的另一种功率开关控制电路的结构示意图（九）；

图11是本申请提供的另一种功率开关控制电路的结构示意图（十）；

图12是本申请提供的另一种功率开关控制电路的结构示意图（十一）。

具体实施方式

下面将参照附图更详细接地端描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。需要注意的是，除非另有说明，本申请使用的技术术语或者科学术语应当为本申请所属领域技术人员所理解的通常意义。

对于功率开关（Power MOSFET），在高压应用下，直接用无源器件如电阻作为下拉控制功率开关的导通和关断，会产生较大的持续的功耗开销。使用普通的NMOS管来控制功率开关的导通和关断，虽然在低压应用场景下实现起来较为简单，但在高压应用下，需要额外复杂的线路来保护该NMOS管。并且，现有技术中，需要很多复杂的电路来实现无源情况下关断功率开关的目的。

为解决上述问题，本申请实施例提出的一种功率开关控制电路和电子设备。由于功率开关的背栅端和源端、漏端之间均断开，通过将控制电路设置于功率开关的栅端和背栅端之间，能够在无源的情况下控制功率开关的栅端与背栅端的导通和关断状态，实现在无源的情况下控制功率开关的栅端与背栅端的导通，从而使栅端与背栅端之间呈现低阻态，以此，关闭功率开关，使得功率开关的源端与漏端之间呈现高阻态，从而实现完全关断功率开关。此外，本申请的控制电路还能够避免引入额外电路对控制电路进行保护，从而使得本申请的控制电路的结构更加简单实用。

实施例一

如图1所示，为本申请实施例提供的一种功率开关控制电路的示意图，功率开关控制电路包括：功率开关MN0和控制电路100，功率开关MN0的背栅端VSUB和源端VOUT、漏端VIN之间均断开，控制电路100设置于功率开关MN0的栅端VSW和背栅端VSUB之间；在无源的情况下，控制电路100导通，使功率开关MN0的背栅端VSUB与栅端VSW之间导通，关断功率开关MN0。

其中，功率开关MN0可以是任意N型功率MOSEFET（N型功率MOS管），可选地，为N型高压功率MOS管。功率器件的背栅端VSUB（Body引脚）可理解为用于控制功率MOS管工作状态以实现特定功能的引脚。

控制电路100可以是用于对功率开关MN0的栅端VSW对其背栅端VSUB的导通和断开状态进行调整的电路结构，且本实施例对其具体结构不做具体限定，只要其能够调整功率开关MN0的栅端VSW对背栅端VSUB之间的导通和断开状态即可。

由于功率开关MN0的背栅端VSUB和源端VOUT、漏端VIN之间均断开，通过将控制电路100设置于功率开关的栅端VSW和背栅端VSUB之间，能够在无源的情况下控制功率开关MN0的栅端VSUB与背栅端VSUB的导通和关断状态，实现在无源的情况下控制功率开关MN0的栅端VSW与背栅端VSUB的导通，从而使栅端VSW与背栅端VSUB之间呈现低阻态，以此，关闭功率开关MN0，使得功率开关MN0的源端VOUT与漏端VIN之间呈现高阻态，从而实现完全关断功率开关MN0。

图2示出本申请实施例提供的另一种功率开关控制电路的结构示意图，如图2所示，控制电路100可以包括第一NMOS管MN1，第一NMOS管MN1的漏端与功率开关MN0的栅端VSW相连接，源端与功率开关MN0的背栅端VSUB相连接。

设置包括第一NMOS管MN1的控制电路100，在无源情况下，可以通过控制与第一NMOS管MN1的栅端相连接的VA电位端的电压，从而使第一NMOS管MN1导通。如，将VA电位端与功率开关MN0的背栅端VSUB相连接，使第一NMOS管MN1在栅极电压uGS=0时导通。如此，在无缘情况下，使功率开关MN0的栅端VSW与背栅端VSUB导通，从而关断功率开关MN0。通过第一NMOS管MN1控制栅端VSW与背栅端VSUB的导通或关断，能够避免引入额外电路对控制电路100进行保护，从而使得控制电路100的结构更加简单实用。

图3示出本申请实施例提供的另一种功率开关控制电路的结构示意图，如图3所示，控制电路100还包括第二NMOS管MN2，第二NMOS管MN2设置于第一NMOS管MN1的源端与功率开关MN0的背栅端VSUB之间，第二NMOS管MN2的漏端与第一NMOS管MN1的源端相连接，第二NMOS管MN2的源端与功率开关MN0的背栅端VSUB相连接。

设置包括第二NMOS管MN2的控制电路100，在无源情况下，可以控制第一NMOS管MN1和第二NMOS管MN2均导通，使功率开关MN0的栅端VSW与背栅端VSUB导通，从而关断功率开关MN0，如此，通过第二NMOS管MN2控制栅端VSW与背栅端VSUB的导通或关断，能够避免引入额外电路对控制电路100进行保护，从而使得控制电路100的结构更加简单实用。

在一些实施例中，第二NMOS管MN2可以为低压耗尽型，第一NMOS管MN1可以为高压耗尽型。

在相同的条件下，相较于高压耗尽型NMOS器件，低压耗尽型NMOS器件具有更低的漏端电压和绝对值更小的阈值电压，更容易导通，所以在有源情况下，第二NMOS管MN2采用低压耗尽型NMOS相较于采用其他类型的MOS器件可靠性更高。第一NMOS管MN1采用高压耗尽型，在有源情况下更容易导通，从而更容易控制功率开关MN0关断，并且第一NMOS管MN1采用高压耗尽型，其源端和漏端均可承受高压，因此能够对控制电路100进行高压防护，从而使得第二NMOS管MN2可使用阈值更低，面积更小的低压耗尽型NMOS实现。

在一些实施例中，如图4所示，控制电路100还可以包括第一电阻R1，第一电阻R1设置于第二NMOS管MN2的栅端与功率开关MN0的背栅端VSUB之间。

本实施例中，通过设置位于第二NMOS管MN2的栅端与功率开关MN0的背栅端VSUB之间的第一电阻R1，能够将第二NMOS管MN2的栅端电位下拉至功率开关MN0的背栅端VSUB电位，使第二NMOS管MN2的栅端电位与其源端电位相等，从而能够简单可靠地使第二NMOS管MN2处于导通状态。如此，第二NMOS管MN2的导通无需进行额外的控制器件和控制操作，能够降低关断功率开关MN0所需的功耗。

第二NMOS管MN2第一NMOS管MN1。

进一步地，如图5所示，控制电路100还可以包括第二电阻R2，第二电阻R2设置于第一NMOS管MN1的栅端与功率开关MN0的背栅端VSUB之间。

本实施例中，通过设置第一NMOS管MN1的栅端与功率开关MN0的背栅端VSUB之间的第二电阻R2，能够将第一NMOS管MN1的栅端电位下拉至功率开关MN0的背栅端VSUB电位，使第一NMOS管MN1的栅端电位与其源端电位相等，如此，无需进行额外的控制器件和控制操作，就能够简单可靠地使第一NMOS管MN1处于导通状态，无需再增加电源就能控制功率开关MN0关断，从而无额外的功率开销。

在一些实施例中，如图6所示，功率开关控制电路还可以包括衬底选择电路200，衬底选择电路200分别与功率开关MN0的背栅端VSUB、源端VOUT和漏端VIN相连接，用于将背栅端VSUB与源端VOUT和漏端VIN中电压较低的一端导通。

通过设置衬底选择电路200，可以将功率开关MN0的背栅端VSUB连通到源端VOUT和漏端VIN中更低电位的一端，在功率开关MN0的漏端VIN有源的场景下，功率开关MN0的栅端VSW会被第二NMOS管MN2和第一NMOS管MN1这两个导通状态的耗尽型NMOS器件低阻连接到功率开关MN0的背栅端VSUB，且功率开关MN0的背栅端VSUB又与其源端VOUT连通，从而使功率开关MN0处在截止状态，功率开关MN0的漏端VIN到源端VOUT呈现高阻态，实现功率开关MN0的关断目的。如此，通过衬底选择电路200以将功率开关MN0的背栅端VSUB连通到源端VOUT和漏端VIN中更低电位的一端从而使功率开关MN0处在截止状态，能够使功率开关控制电路在有源情况下更容易将功率开关MN0关断，且降低功耗。

进一步地，如图7所示，控制电路100还可以包括第一开关SW1，第一开关SW1的一端与第二NMOS管MN2的栅端相连接，第一开关SW1的另一端与负电压端VNEG相连接。

其中，负电压端VNEG是相对的负电压，其用于表示电路中的最低电势位置，并不一定连接负电压，例如也可以是零点电位等。

设置分别连接第二NMOS管MN2的栅端和负电压端VNEG的第一开关SW1，第一开关SW1导通的情况下，可以迅速拉低第二NMOS管MN2的栅端电位，从而可以通过VC电位端控制第一开关SW1的导通和关断，以更加便捷地调整功率开关MN0的背栅端VSUB电压，使第二NMOS管MN2快速关断和导通，在第一NMOS管MN1导通的情况下，可以快速调整功率开关MN0的导通和关断状态。而对于功率开关MN0，只需要在其栅端给定任意高于0电位的正电压，即可使功率开关MN0导通，如此，能够降低功率开关MN0的驱动电压，使功率开关MN0能够以更低的功耗工作，还能够降低功率开关控制电路的整体功耗，增强该功率开关控制电路的经济性能。

图8示出本申请实施例提供的另一种功率开关控制电路的结构示意图，如图8所示，控制电路100还可以包括单向导通电路101，单向导通电路101设置于第二NMOS管MN2的栅端与源端之间。电流导通方向为自第二NMOS管MN2的源端传输至第二NMOS管MN2的栅端。设置包括单向导通电路101的控制电路100，可以比如防止高压场景下，由于第二NMOS管MN2的栅极电压太高而击穿第二NMOS管MN2，从而在高压场景下保护第二NMOS管MN2，如此，也可进一步提高控制电路100的安全性和稳定性。

具体地，单向导通电路101可以包括一个二极管或串联的多个二极管，二极管的正极与第二NMOS管MN2的源端相连接，负极与第二NMOS管MN2的栅端相连接。如此，采用二极管形成单向导通电路，电路结构简单，并且由于二极管也可以分压，因此在限流的基础上，使用一个或串联的多个二极管能够进一步地保护第二NMOS管MN2的栅极和源极。如图8所示，单向导通电路101可以具体包括第一二极管D1和第二二极管D2；其中，第一二极管D1的正极与第二NMOS管MN2的源端相连接，负极与第二二极管D2的正极相连接；第二二极管D2的负极与第二NMOS管MN2的栅端相连接。

可以理解的是，上述单向导通电路101的结构只是本实施例的一种实施方式，本实施例并不以此为限，例如也可也使用MOS管。

在另一些实施例中，如图9所示，控制电路100还可以包括第二开关SW2，第二开关SW2与第二电阻R2并联。

通过控制端VD控制第二开关SW2的导通和关断，而第二开关SW2在导通的情况下能够对第一NMOS管MN1的栅端形成强下拉，如此，在有源情况下，控制端VD为高电平，使第二开关SW2导通，与第一NMOS管MN1的栅端连接的VA电位端对功率开关MN0的背栅端VSUB保持低阻通路，从而保护第一NMOS管MN1。

在一些实施例中，如图10所示，控制电路100还可以包括电流镜I，电流镜I设置于第一开关SW1与负电压端VNEG之间。电流镜I的输入端与第一开关SW1相连接，输出端与负电压端VNEG相连接。

通过设置电流镜I可以避免负电压端VNEG的电压被上拉，如此，避免对第二NMOS管MN2的关断产生影响，增加控制电路100的稳定性。

控制电路100还可以包括第一电容C1，如图11所示，第一电容C1与第一电阻R1并联。

第一电容C1能够做为第二NMOS管MN2的栅端和源端的去耦电容，并且第一电容C1可以和第一电阻R1组成滤波电路，第一电容C1还能够与电流镜I配合从而起到延时关断第二NMOS管MN2的作用，从而保护第二NMOS管MN2，增强控制电路100的稳定性。

控制电路100还可以包括第二电容C2，如图12所示，第二电容C2设置于第一NMOS管MN1的栅端与功率开关MN0的栅端之间。

第二电容C2可以作为第一NMOS管MN1的漏端和栅端的去耦电容，如此，减少了功率开关MN0的栅端对第一NMOS管MN1的影响。

下面，结合附图对本申请实施例提供的功率开关控制电路进行详细阐述。

对于N型功率MOS管，若其栅端VSW对背栅端VSUB呈低阻通路，则此N型功率MOS管处于关断（截止）状态，若其栅端VSW对背栅端VSUB呈现高组态，在此状态下，通过调整栅端的电压，使栅端电压与源端电压的差大于等于阈值电压（Vth），改变N型功率MOS管的状态，则可以使此N型功率MOS管由关断（截止）状态被调整到导通状态，使其漏端（输入端）对源端（输出端）之间呈现低阻通路。本申请的功率开关控制电路很好地使用了N型功率MOS管的上述特性。对于本申请的功率开关MN0和控制电路100，由于是在控制电路100中将第二NMOS管MN2和第一NMOS管MN1串联介入到功率开关MN0的栅端VSW到背栅端VSUB支路。因此，若第二NMOS管MN2和第一NMOS管MN1都呈现导通状态，则能够使功率开关MN0的栅端VSW对其背栅端VSUB呈低阻通路，从而使此时的功率开关MN0处在关断（截止）状态；若第二NMOS管MN2和第一NMOS管MN1中任意一个器件截止，则能够使功率开关MN0的栅端VSW对其背栅端VSUB呈现高阻态，从而使功率开关MN0由截止状态调整到导通状态，功率开关MN0的漏端VIN对源端VOUT之间也就呈现低阻通路。第二NMOS管MN2的栅端接VB电位端，VB电位端通过第一电阻R1连接到功率开关MN0的背栅端VSUB，即VSUB电位端，同时，VB电位端还通过第一开关SW1与接到负电压端VNEG。第一NMOS管MN1的栅端接VA电位端，VA电位端通过第二电阻R2连接到功率开关MN0的背栅端VSUB（VSUB电位端）。

在无源情况下，即图12中的各节点（VSW电位端、VSUB电位端、VIN电位端、VOUT电位端、VA电位端、VB电位端、VC电位端和VD电位端）电位均一致，此时，第二NMOS管MN2和第一NMOS管MN1均处在导通状态，使功率开关MN0的栅端VSW对背栅端VSUB呈现低阻态，则功率开关MN0处在截止状态（完全关断）。

在有源情况下，现有技术使用单级高压耗尽型NMOS管控制功率开关，其受限于工艺的特殊性，必须额外考虑高压耗尽型NMOS管需要绝对值更大的阈值电压，以及相同条件下，高压耗尽型NMOS管导通阻抗会更大，而截止阻抗也会更小。虽然也可以使用PMOS管来控制功率开关，其在低压应用场景较为简单，但是在高压应用场景下，需要额外的电路对该PMOS管进行有效保护并引入更复杂的线路解决有源功耗的问题。

而本申请在功率开关MN0的漏端有源，即VIN电位端有源情况下，VA电位端和VB电位端分别通过第二电阻R2和第一电阻R1下拉到功率开关MN0背栅端VSUB的电位，通过衬底选择电路200能够将功率开关MN0的背栅端VSUB电位端连通到功率开关MN0的漏端VIN和源端VOUT中电位更低的一端。在VIN电位端有源的场景下，功率开关MN0的栅端VSW会被第二NMOS管MN2和第一NMOS管MN1两个导通状态的耗尽型NMOS器件低阻连接到功率开关MN0的背栅端VSUB，由于衬底选择电路200使功率开关MN0的背栅端VSUB又与其源端VOUT连通，此时功率开关MN0处在截止状态，其漏端VIN到源端VOUT呈现高阻态。

当通过VC电位端控制第一开关，使其处于断路（断开）状态，则功率开关MN0的栅端VSW对背栅端VSUB存在低阻通路，使功率开关MN0处在截止状态。

当VC电位端控制第一开关SW1使其处于导通（闭合）状态，使功率开关MN0的栅端VSW对背栅端VSUB存在高阻态，由于负电压端VNEG的负压电位能够使第二NMOS管MN2进入到截止区，因此功率开关MN0的栅端VSW可以给定任意高于0电位的正电压，就能使功率开关MN0的漏端VIN与源端VOUT之间呈现低阻通路。由于功率开关MN0的栅端VSW对背栅端VSUB以及对接地端（零电位）呈现高阻态，所以用于驱动功率开关MN0栅端VSW的模块可以以更低的功耗工作，从而在有源情况下控制功率开关MN0关断无需额外功率开销，不仅降低了控制电路的整体功耗，也减小了控制电路的面积。

在高压应用场景下，为保证功率开关MN0的漏端VIN和源端VOUT之间有更低导通阻抗，功率开关MN0的尺寸及沟道宽长比都会取很大的值，同时也会将功率开关MN0的栅端VSW电位提高到VOUT+VGS|MN0的数值，典型的功率开关MN0驱动电压（VGS|MN0）通常取值在5V左右。在功率开关MN0的漏端VIN和源端VOUT之间呈现低阻通路时，通过VC电位端控制的第一开关SW1处于导通（闭合）状态，通过VB电位端通过第一开关SW1下拉到负电压端VNEG电位，由于负电压端VNEG使得第二NMOS管MN2的栅端电位为负压电位，因此该负压电位能够使第二NMOS管MN2进入到截止区。

即使功率开关MN0的漏端VIN和源端VOUT反接，即功率开关MN0的源端VOUT有源，漏端VIN无源或漏端VIN电平低于源端VOUT的电平，由于控制电路将功率开关MN0的栅端VSW通过第一NMOS管MN1和第二NMOS管MN2短接到功率开关MN0的背栅端VSUB，而其背栅端VSUB通过衬底选择电路200对漏端VIN呈现低阻态，因此使得功率开关MN0的栅端VSW对背栅端VSUB呈现低阻状态（导通状态），进而使功率开关MN0的源端VOUT对漏端VIN仍然呈现高阻状态，从而实现了防止功率开关MN0反接，且电路结构简单。并且，为了应对高压应用，第一开关SW1也可以使用高压NMOS器件来实现，无需使用高压耗尽型NMOS实现。

实施例二

本申请还提供一种电子设备，包括如上所述的功率开关控制电路。该电子设备可以但不限于为包括上述衬底选择电路的电路板、芯片等，例如可以是单片机，也可以是包括该衬底选择电路的其它电子产品，本实施例对其不做具体限定。

本实施例提供的电子设备，应用上述的功率开关控制电路，也基于上述功率开关控制电路相同的构思，故至少能够实现上述的有益效果，且上述任意实施方式均可应用于本实施例提供的电子设备中，在此不再赘述。

应该注意的是上述实施例对本申请进行说明而不是对本申请进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围，其均应涵盖在本申请的权利要求和说明书的范围当中。尤其是，只要不存在结构冲突，各个实施例中所提到的各项技术特征均可以任意方式组合起来。

在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的器件或步骤。位于器件之前的单词“一”或“一个”不排除存在多个这样的器件。本申请可以借助于包括有若干不同器件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。

以上，仅为本申请较佳的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (14)

1.一种功率开关控制电路，其特征在于，包括：功率开关和控制电路，所述功率开关的背栅端和源端、漏端之间均断开，所述控制电路设置于所述功率开关的栅端和背栅端之间；

在无源的情况下，所述控制电路导通，使所述功率开关的背栅端与栅端之间导通，关断所述功率开关；

所述控制电路包括第一NMOS管，所述第一NMOS管的漏端与所述功率开关的栅端相连接，源端与所述功率开关的背栅端相连接；所述第一NMOS管为高压耗尽型。

2.如权利要求1所述的功率开关控制电路，其特征在于，所述控制电路还包括第二NMOS管；

所述第二NMOS管设置于所述第一NMOS管的源端与所述功率开关的背栅端之间，所述第二NMOS管的漏端与所述第一NMOS管的源端相连接，所述第二NMOS管的源端与所述功率开关的背栅端相连接。

3.如权利要求2所述的功率开关控制电路，其特征在于，还包括第一电阻；

所述第一电阻设置于所述第二NMOS管的栅端与所述功率开关的背栅端之间。

4.如权利要求2所述的功率开关控制电路，其特征在于，所述第二NMOS管为低压耗尽型。

5.如权利要求1-4任一项所述的功率开关控制电路，其特征在于，还包括第二电阻；

所述第二电阻设置于所述第一NMOS管的栅端与所述功率开关的背栅端之间。

6.如权利要求1所述的功率开关控制电路，其特征在于，还包括衬底选择电路，所述衬底选择电路分别与所述功率开关的背栅端、源端和漏端相连接，用于将所述背栅端与源端和漏端中电压较低的一端导通。

7.如权利要求2至4任一项所述的功率开关控制电路，其特征在于，还包括第一开关，所述第一开关的一端与所述第二NMOS管的栅端相连接，所述第一开关的另一端与负电压端相连接。

8.如权利要求7所述的功率开关控制电路，其特征在于，还包括单向导通电路，所述单向导通电路设置于所述第二NMOS管的栅端与源端之间，电流导通方向为自所述第二NMOS管的源端传输至所述第二NMOS管的栅端。

9.如权利要求8所述的功率开关控制电路，其特征在于，所述单向导通电路包括：一个二极管或串联的多个二极管，所述二极管的正极与所述第二NMOS管的源端相连接，负极与所述第二NMOS管的栅端相连接。

10.如权利要求5所述的功率开关控制电路，其特征在于，还包括第二开关，所述第二开关与所述第二电阻并联。

11.如权利要求7所述的功率开关控制电路，其特征在于，还包括电流镜，所述电流镜设置于所述第一开关与所述负电压端之间。

12.如权利要求3所述的功率开关控制电路，其特征在于，还包括第一电容，所述第一电容与所述第一电阻并联。

13.如权利要求1所述的功率开关控制电路，其特征在于，还包括第二电容，所述第二电容设置于所述第一NMOS管的栅端与所述功率开关的栅端之间。

14.一种电子设备，其特征在于，包括权利要求1-13任一项所述的功率开关控制电路。