CN117238897B - Igbt器件结构及其制备方法 - Google Patents
Igbt器件结构及其制备方法 Download PDFInfo
- Publication number
- CN117238897B CN117238897B CN202311466900.0A CN202311466900A CN117238897B CN 117238897 B CN117238897 B CN 117238897B CN 202311466900 A CN202311466900 A CN 202311466900A CN 117238897 B CN117238897 B CN 117238897B
- Authority
- CN
- China
- Prior art keywords
- circuit board
- igbt
- chip
- bonding pad
- igbt device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 7
- 229910000679 solder Inorganic materials 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 230000005611 electricity Effects 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 54
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000001514 detection method Methods 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及半导体技术领域。本发明涉及一种IGBT器件结构及其制备方法。IGBT器件结构包括:电路板;第一芯片,位于电路板上;第一芯片内具有IGBT器件;第二芯片,位于第一芯片的上方;第二芯片包括PNP三极管;PNP三极管的集电极经由电路板与IGBT发射极电连接,PNP三极管的基极经由电路板与IGBT栅极电连接。本发明的IGBT器件结构,当IGBT器件结构短路发生时,PNP三极管会处于放大状态,将IGBT器件的IGBT栅极和IGBT发射极短接,关断IGBT器件,降低电流,不需要降低IGBT器件的电流密度即可保证IGBT器件的短路能力,会降低IGBT器件的导通损耗,提高IGBT器件的工作效率。
Description
技术领域
本发明涉及半导体技术领域,特别是涉及一种IGBT器件结构及其制备方法。
背景技术
IGBT(Insulated Gate Bipolar Transistor,绝缘栅双极型晶体管) 器件通常应用于电机,变频器,PFC等多种大电流应用领域,在大多数IGBT领域中,需要IGBT器件能够有10us的短路时间,为保IGBT证器件有10us的短路时间,需降低IGBT器件电流密度,这样会极大的增加IGBT器件的导通损耗,使得IGBT器件的工作效率降低。
通常当IGBT器件短路发生时,需要通过外围过流检测电路,当外围过流检测电路检测到大电路时,会将信号传递至MCU(Microcontroller Unit,微控制单元),MCU会将控制信号发送至驱动芯片(Driver IC),驱动芯片控制IGBT器件关断,降低电流,减少器件发热,避免烧毁。然而,上述方式需要比较复杂的外围过流检测电路,会导致整体结构比较复杂,生产成本较高;外围检测电路因为需要检测信号,传递信号需要一定时间,因此对IGBT抗短路能力有较高要求。
发明内容
鉴于上述现有技术的不足,本发明的目的在于提供一种IGBT器件结构及其制备方法,旨在解决现有IGBT器件为了达到IGBT器件的短路能力,需要降低IGBT器件的电流密度,从而极大的增加IGBT器件的导通损耗,使得IGBT器件的工作效率降低的问题;以及为了及时关断IGBT器件,减少器件发热,避免烧毁,需要复杂的外围过流检测电路,从而导致的整体结构比较复杂,生产成本较高,对IGBT抗短路能力有较高要求的问题。
第一方面,本发明提供了一种IGBT器件结构,包括:
电路板;
第一芯片,位于所述电路板上;所述第一芯片内具有IGBT器件,所述IGBT器件包括IGBT栅极、IGBT发射极和IGBT集电极;
第二芯片,位于所述第一芯片的上方;所述第二芯片包括PNP三极管,所述PNP三极管包括发射极、集电极和基极;所述PNP三极管的集电极经由所述电路板与所述IGBT发射极电连接,所述PNP三极管的基极经由所述电路板与所述IGBT栅极电连接。
本发明的IGBT器件结构中,通过将包括所述IGBT 器件的所述第一芯片和具有所述PNP三极管的所述第二芯片键合到同一个所述电路板上,并将所述PNP三极管连接至IGBT器件的IGBT发射极和IGBT栅极之间,当所述IGBT器件结构短路发生时,所述PNP三极管会处于放大状态,将所述IGBT器件的IGBT栅极和IGBT发射极短接,关断所述IGBT器件,降低电流,不需要降低IGBT器件的电流密度即可保证IGBT器件的短路能力,会降低IGBT器件的导通损耗,提高IGBT器件的工作效率;同时,由于所述IGBT器件在所述PNP三极管的协助下可以自己关断,使得所述IGBT器件具有更快的关断速度和更高的电流密度。又所述PNP三极管与所述IGBT器件通过电路板相连接,可以通过调节连接节点的位置,调整连接电阻,从而达到调整所述PNP三极管放大状态时所述IGBT器件的短路电流,使得IGBT器件结构有更为广泛的使用范围。
在其中一个实施例中,所述电路板的正面设有多个焊盘,多个所述焊盘包括间隔排布的第一焊盘、第二焊盘、第三焊盘和第四焊盘;所述第一焊盘与所述PNP三极管的集电极相连接,所述第二焊盘与所述IGBT发射极相连接,所述第三焊盘与所述PNP三极管的基极相连接,所述第四焊盘与所述IGBT栅极相连接;第一焊盘与所述第二焊盘经由所述电路板电连接;所述第三焊盘与所述第四焊盘经由所述电路板电连接。
在其中一个实施例中,所述IGBT器件结构还包括多条连接导线,多条所述连接导线包括:
第一连接导线,所述第一连接导线一端与所述第一焊盘相连接,另一端与所述PNP三极管的集电极相连接;
第二连接导线,所述第二连接导线一端与所述第二焊盘相连接,另一端与所述IGBT发射极相连接;
第三连接导线,所述第三连接导线一端与所述第三焊盘相连接,另一端与所述PNP三极管的基极相连接;
第四连接导线,所述第四连接导线一端与所述第四焊盘相连接,另一端与所述IGBT栅极相连接。
在其中一个实施例中,所述IGBT器件结构还包括:
介质保护层,位于所述电路板的背面;
多个焊球,多个所述焊球均位于所述电路板的背面,并贯穿所述介质保护层,延伸至所述介质保护层远离所述电路板的一侧;
多个连接柱,位于所述电路板内,自所述电路板的正面延伸至所述电路板的背面,以将多个所述焊球与所述第一焊盘、所述第二焊盘、所述第三焊盘和所述第四焊盘一一对应电连接。
在其中一个实施例中,所述IGBT器件结构还包括:
第一DAF层,位于所述电路板与所述第一芯片之间;
第二DAF层,位于所述第二芯片与所述第一芯片之间。
第二方面,本发明还提供了一种IGBT器件结构的制备方法,包括:
提供电路板;
提供第一芯片,将所述第一芯片键合于所述电路板的正面;所述第一芯片内具有IGBT器件,所述IGBT器件包括IGBT栅极、IGBT发射极和IGBT集电极;
提供第二芯片,将所述第二芯片键合于所述第一芯片的上方;所述第二芯片包括PNP三极管,所述PNP三极管包括发射极、集电极和基极;
将所述PNP三极管的集电极经由所述电路板与所述IGBT发射极电连接,并将所述PNP三极管的基极经由所述电路板与所述IGBT栅极电连接。
本发明的IGBT器件结构的制备方法中,通过将包括所述IGBT 器件的所述第一芯片和具有所述PNP三极管的所述第二芯片键合到同一个所述电路板上,并将所述PNP三极管连接至IGBT器件的IGBT发射极和IGBT栅极之间,当所述IGBT器件结构短路发生时,所述PNP三极管会处于放大状态,将所述IGBT器件的IGBT栅极和IGBT发射极短接,关断所述IGBT器件,降低电流,不需要降低IGBT器件的电流密度即可保证IGBT器件的短路能力,会降低IGBT器件的导通损耗,提高IGBT器件的工作效率;同时,由于所述IGBT器件在所述PNP三极管的协助下可以自己关断,使得所述IGBT器件具有更快的关断速度和更高的电流密度。又所述PNP三极管与所述IGBT器件通过电路板相连接,可以通过调节连接节点的位置,调整连接电阻,从而达到调整所述PNP三极管放大状态时所述IGBT器件的短路电流,使得IGBT器件结构有更为广泛的使用范围。
在其中一个实施例中,所述电路板的正面设有多个焊盘,多个所述焊盘包括间隔排布的第一焊盘、第二焊盘、第三焊盘和第四焊盘;第一焊盘与所述第二焊盘经由所述电路板电连接;所述第三焊盘与所述第四焊盘经由所述电路板电连接;将所述PNP三极管的集电极经由所述电路板与所述IGBT发射极电连接,并将所述PNP三极管的基极经由所述电路板与所述IGBT栅极电连接包括:
将所述第一焊盘与所述PNP三极管的集电极相连接,将所述第二焊盘与所述IGBT发射极相连接,将所述第三焊盘与所述PNP三极管的基极相连接,并将所述第四焊盘与所述IGBT栅极相连接。
在其中一个实施例中,将所述第一焊盘与所述PNP三极管的集电极相连接,将所述第二焊盘与所述IGBT发射极相连接,将所述第三焊盘与所述PNP三极管的基极相连接,并将所述第四焊盘与所述IGBT栅极相连接包括:
形成多条连接导线,多条所述连接导线包括:第一连接导线、第二连接导线、第三连接导线及第四连接导线;所述第一连接导线一端与所述第一焊盘相连接,另一端与所述PNP三极管的集电极相连接;所述第二连接导线一端与所述第二焊盘相连接,另一端与所述IGBT发射极相连接;所述第三连接导线一端与所述第三焊盘相连接,另一端与所述PNP三极管的基极相连接;所述第四连接导线一端与所述第四焊盘相连接,另一端与所述IGBT栅极相连接。
在其中一个实施例中,将所述PNP三极管的集电极经由所述电路板与所述IGBT发射极电连接,并将所述PNP三极管的基极经由所述电路板与所述IGBT栅极电连接之后,还包括:
于所述电路板内形成多个连接柱,多个所述连接柱均自所述电路板的正面延伸至所述电路板的背面;多个所述连接柱与所述第一焊盘、所述第二焊盘、所述第三焊盘和所述第四焊盘一一对应电连接;
于所述电路板的背面形成多个焊球,多个所述焊球与多个所述连接柱一一对一个接触;
于所述电路板的背面形成介质保护层,所述介质保护层的厚度小于所述焊球的高度。
在其中一个实施例中,提供第一芯片,将所述第一芯片键合于所述电路板的正面包括:于所述电路板的正面形成第一DAF层;提供所述第一芯片,并将所述第一芯片键合于所述第一DAF层远离所述电路板的表面;
提供第二芯片,将所述第二芯片键合于所述第一芯片的上方包括:于所述第一芯片远离所述第一DAF层的表面形成第二DAF层;提供所述第二芯片,并将所述第二芯片键合于所述第二DAF层远离所述第一芯片的表面。
附图说明
为了更清楚地说明本发明实施例或传统技术中的技术方案,下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明一实施例中提供的IGBT器件结构的截面结构示意图;
图2为本发明一实施例中提供的IGBT器件结构中的IGBT器件与PNP三极管相连接后的等效电路图;
图3为另一实施例中提供的IGBT器件结构的制备方法的流程图;
图4至图8为另一实施例中提供的IGBT器件结构的制备方法中各步骤所得结构的截面结构示意图。
附图标记说明:
10、电路板;11、第一芯片;111、IGBT器件;12、第二芯片;121、PNP三极管;13、焊盘;14、连接导线;15、介质保护层;16、焊球;17、连接柱;18、第一DAF层;19、第二DAF层。
具体实施方式
为了便于理解本发明,下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是,本发明可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本发明。
应当明白,当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分,这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此,在不脱离本发明教导之下,下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分;举例来说,可以将第一掺杂类型成为第二掺杂类型,且类似地,可以将第二掺杂类型成为第一掺杂类型;第一掺杂类型与第二掺杂类型为不同的掺杂类型,譬如,第一掺杂类型可以为P型且第二掺杂类型可以为N型,或第一掺杂类型可以为N型且第二掺杂类型可以为P型。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等,在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此,示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外,器件也可以包括另外地取向(譬如,旋转90度或其它取向),并且在此使用的空间描述语相应地被解释。
在此使用时,单数形式的“一”、“一个”和“所述/该”也可以包括复数形式,除非上下文清楚指出另外的方式。还应明白,当术语“组成”和/或“包括”在该说明书中使用时,可以确定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。同时,在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。
在一个实施例中,请参阅图1及图2,本发明提供了一种IGBT器件结构,所述IGBT器件结构包括:
电路板10;
第一芯片11,所述第一芯片11位于所述电路板10上;所述第一芯片11内具有IGBT器件111,所述IGBT器件111包括IGBT栅极G、IGBT发射极E1和IGBT集电极C1;
第二芯片12,所述第二芯片位于所述第一芯片11的上方;所述第二芯片12包括PNP三极管121,所述PNP三极管121包括发射极E2、集电极C2和基极B;所述PNP三极管121的集电极C2经由所述电路板10与所述IGBT发射极E1电连接,所述PNP三极管121的基极B经由所述电路板10与所述IGBT栅极G电连接。
本发明的IGBT器件结构中,通过将包括所述IGBT 器件111的所述第一芯片11和具有所述PNP三极管121的所述第二芯片12键合到同一个所述电路板10上,并将所述PNP三极管121连接至IGBT器件111的IGBT发射极E1和IGBT栅极G之间,当所述IGBT器件结构短路发生时,所述PNP三极管121会处于放大状态,将所述IGBT器件111的IGBT栅极G和IGBT发射极E短接,关断所述IGBT器件111,降低电流,不需要降低IGBT器件111的电流密度即可保证IGBT器件111的短路能力,会降低IGBT器件111的导通损耗,提高IGBT器件111的工作效率;同时,由于所述IGBT器件111在所述PNP三极管121的协助下可以自己关断,使得所述IGBT器件111具有更快的关断速度和更高的电流密度。又所述PNP三极管121与所述IGBT器件111通过电路板10相连接,可以通过调节连接节点(譬如,所述IGBT发射极E1的连接点与所述PNP三极管121的集电极C2的连接点)的位置,调整连接电阻(由于所述电路板10本身具有电阻,调节连接节点的位置,可以调整两个连接节点之间电路板10的长度,从而可以实现对连接电阻的调节),从而达到调整所述PNP三极管121放大状态时所述IGBT器件111的短路电流,使得IGBT器件结构有更为广泛的使用范围。此外,本发明的IGBT器件结构还可以改善发热,提升功率密度,进而提升IGBT器件结构的器件性能。
作为示例,所述电路板10可以为绝缘电路板(譬如,玻璃板或陶瓷板等等),也可以为PCB(Printed circuit board,印刷电路板)板。
作为示例,请继续参阅图1及图2,所述电路板10的正面可以设有多个焊盘13,多个所述焊盘13可以包括间隔排布的第一焊盘(未标示出)、第二焊盘(未标示出)、第三焊盘(未标示出)和第四焊盘(未标示出);所述第一焊盘与所述PNP三极管121的集电极C2相连接,所述第二焊盘与所述IGBT发射极E1相连接,所述第三焊盘与所述PNP三极管121的基极B相连接,所述第四焊盘与所述IGBT栅极G相连接;第一焊盘与所述第二焊盘经由所述电路板10电连接;所述第三焊盘与所述第四焊盘经由所述电路板10电连接。
作为示例,所述焊盘13可以但不仅限于均为金属焊盘,譬如,铜焊盘或铝焊盘等等。
作为示例,请继续参阅图1及图2,所述IGBT器件结构还包括多条连接导线14,多条所述连接导线14可以包括:
第一连接导线(未标示出),所述第一连接导线一端与所述第一焊盘相连接,另一端与所述PNP三极管111的集电极C2相连接;
第二连接导线(未标示出),所述第二连接导线一端与所述第二焊盘相连接,另一端与所述IGBT发射极E1相连接;
第三连接导线(未标示出),所述第三连接导线一端与所述第三焊盘相连接,另一端与所述PNP三极管121的基极B相连接;
第四连接导线(未标示出),所述第四连接导线一端与所述第四焊盘相连接,另一端与所述IGBT栅极G相连接。
作为示例,所述连接导线14可以均为金属导线,譬如金线等等;所述连接导线14可以通过打线工艺而形成。
作为示例,请继续参阅图1,所述IGBT器件结构还可以包括:
介质保护层15,所述介质保护层15位于所述电路板10的背面;
多个焊球16,多个所述焊球16均位于所述电路板10的背面,并贯穿所述介质保护层15,延伸至所述介质保护层15远离所述电路板10的一侧;
多个连接柱17,多个所述连接柱17均位于所述电路板10内,自所述电路板10的正面延伸至所述电路板10的背面,以将多个所述焊球16与所述第一焊盘、所述第二焊盘、所述第三焊盘和所述第四焊盘一一对应电连接。
作为示例,所述介质保护层15可以包括绝缘保护层,所述介质保护层15可以包括但不仅限于氧化硅层、氮化硅层或氮氧化硅层等等。
作为示例,所述焊球16可以包括但不仅限于金属焊球,譬如,锡焊球等等。
作为示例,所述连接柱17可以包括金属连接柱,譬如,铜柱、铝柱或锡柱等等。
作为示例,请继续参阅图1,所述IGBT器件结构还可以包括:
第一DAF(Die Attach Film)层18,所述第一DAF层18位于所述电路板10与所述第一芯片11之间;所述第一DAF层18用于将所述第一芯片11键合于所述电路板10上;
第二DAF层19,所述第二DAF层19位于所述第二芯片12与所述第一芯片11之间;所述第二DAF层19用于将所述第二芯片12键合于所述第一芯片11上。
作为示例,以650V(伏)、50A(安)的IGBT的TO247封装为例,所述IGBT器件111短路时,电流为920A,耐量为3μs;TO247铜框架(即所述电路板10)上距离所述IGBT发射极E1上方0.9mm设置打线的焊盘到所述PNP三极管121的基极B打线的焊盘之间的电阻为0.0225ohm,当短路发生时,产生的压降为V=I*R=920A*0.0225Ω=20.7V,所述PNP三极管121处于放大状态,所述IGBT栅极G1和所述IGBT发射极E1将短接,电流下降,保护器件。
在另一个实施例中,请参阅图3,本发明还提供了一种IGBT器件结构的制备方法,包括:
S10:提供电路板;
S20:提供第一芯片,将所述第一芯片键合于所述电路板的正面;所述第一芯片内具有IGBT器件,所述IGBT器件包括IGBT栅极、IGBT发射极和IGBT集电极;
S30:提供第二芯片,将所述第二芯片键合于所述第一芯片的上方;所述第二芯片包括PNP三极管,所述PNP三极管包括发射极、集电极和基极;
S40:将所述PNP三极管的集电极经由所述电路板与所述IGBT发射极电连接,并将所述PNP三极管的基极经由所述电路板与所述IGBT栅极电连接。
本发明的IGBT器件结构的制备方法中,通过将包括所述IGBT 器件的所述第一芯片和具有所述PNP三极管的所述第二芯片键合到同一个所述电路板上,并将所述PNP三极管连接至IGBT器件的IGBT发射极和IGBT栅极之间,当所述IGBT器件结构短路发生时,所述PNP三极管会处于放大状态,将所述IGBT器件的IGBT栅极和IGBT发射极短接,关断所述IGBT器件,降低电流,不需要降低IGBT器件的电流密度即可保证IGBT器件的短路能力,会降低IGBT器件的导通损耗,提高IGBT器件的工作效率;同时,由于所述IGBT器件在所述PNP三极管的协助下可以自己关断,使得所述IGBT器件具有更快的关断速度和更高的电流密度。又所述PNP三极管与所述IGBT器件通过电路板相连接,可以通过调节连接节点的位置,调整连接电阻,从而达到调整所述PNP三极管放大状态时所述IGBT器件的短路电流,使得IGBT器件结构有更为广泛的使用范围。此外,本发明的IGBT器件结构还可以改善发热,提升功率密度,进而提升IGBT器件结构的器件性能。
在步骤S10中,请参阅图3中的S10步骤及图4,提供电路板10。
作为示例,所述电路板10可以为绝缘电路板(譬如,玻璃板或陶瓷板等等),也可以为PCB(Printed circuit board,印刷电路板)板。
作为示例,所述电路板10的正面可以设有多个焊盘13,多个所述焊盘13可以包括间隔排布的第一焊盘、第二焊盘、第三焊盘和第四焊盘;所述第一焊盘与所述第二焊盘经由所述电路板10电连接;所述第三焊盘与所述第四焊盘经由所述电路板10电连接;。
作为示例,所述焊盘13可以但不仅限于均为金属焊盘,譬如,铜焊盘或铝焊盘等等。
在步骤S20中,请参阅图3中的S20步骤及图2和图5,提供第一芯片11,将所述第一芯片11键合于所述电路板10的正面;所述第一芯片11内具有IGBT器件111,所述IGBT器件111包括IGBT栅极G、IGBT发射极E1和IGBT集电极C1。
作为示例,可以借助DAF工艺将所述第一芯片11键合于所述电路板10的正面;具体可以包括如下步骤:
S201:于所述电路板10的正面形成第一DAF层18;
S202:提供所述第一芯片11,并将所述第一芯片11键合于所述第一DAF层18远离所述电路板10的表面。
在步骤S30中,请参阅图3中的S30步骤及图1和图6,提供第二芯片12,将所述第二芯片12键合于所述第一芯片11的上方;所述第二芯片12包括PNP三极管121,所述PNP三极管121包括发射极E2、集电极C2和基极B。
作为示例,可以借助DAF工艺将所述第二芯片12键合于所述第一芯片11的上方,具体可以包括如下步骤:
S301:于所述第一芯片11远离所述第一DAF层18的表面形成第二DAF层19;
S302:提供所述第二芯片12,并将所述第二芯片12键合于所述第二DAF层19远离所述第一芯片11的表面。
在步骤S40中,请参阅图3中的S40步骤及图1和图7,将所述PNP三极管121的集电极C2经由所述电路板10与所述IGBT发射极E1电连接,并将所述PNP三极管121的基极B经由所述电路板10与所述IGBT栅极G电连接。
作为示例,步骤S40中,将所述PNP三极管121的集电极C2经由所述电路板10与所述IGBT发射极E1电连接,并将所述PNP三极管121的基极B经由所述电路板10与所述IGBT栅极G电连接可以包括如下步骤:
将所述第一焊盘与所述PNP三极管121的集电极C2相连接,将所述第二焊盘与所述IGBT发射极E1相连接,将所述第三焊盘与所述PNP三极管121的基极B相连接,并将所述第四焊盘与所述IGBT栅极G相连接。
具体的,将所述第一焊盘与所述PNP三极管121的集电极C2相连接,将所述第二焊盘与所述IGBT发射极E1相连接,将所述第三焊盘与所述PNP三极管121的基极B相连接,并将所述第四焊盘与所述IGBT栅极G相连接可以包括如下步骤:
形成多条连接导线14,多条所述连接导线14包括:第一连接导线、第二连接导线、第三连接导线及第四连接导线;所述第一连接导线一端与所述第一焊盘相连接,另一端与所述PNP三极管121的集电极C2相连接;所述第二连接导线一端与所述第二焊盘相连接,另一端与所述IGBT发射极E1相连接;所述第三连接导线一端与所述第三焊盘相连接,另一端与所述PNP三极管121的基极B相连接;所述第四连接导线一端与所述第四焊盘相连接,另一端与所述IGBT栅极G相连接。
作为示例,可以采用打线工艺形成所述连接导线14;所述连接导线14可以均为金属导线,譬如金线等等。
作为示例,请参阅图8,将所述PNP三极管121的集电极C2经由所述电路板10与所述IGBT发射极E1电连接,并将所述PNP三极管121的基极B经由所述电路板10与所述IGBT栅极G电连接之后,即步骤S40之后,还可以包括:
S50:于所述电路板10内形成多个连接柱17,多个所述连接柱17均自所述电路板10的正面延伸至所述电路板10的背面;多个所述连接柱17与所述第一焊盘、所述第二焊盘、所述第三焊盘和所述第四焊盘一一对应电连接;
S60:于所述电路板10的背面形成多个焊球16,多个所述焊球16与多个所述连接柱17一一对一个接触;
S70:于所述电路板10的背面形成介质保护层15,所述介质保护层15的厚度小于所述焊球16的高度。
作为示例,步骤S50中,于所述电路板10内形成多个连接柱17可以包括如下步骤:
S501:于所述电路板10内形成多个连接通孔,所述连接通孔自所述电路板10的正面延伸至所述电路板10的背面,并暴露出所述焊盘13;
S502:于所述连接通孔内形成所述连接柱17;具体的,可以采用但不仅限于沉积工艺或电镀工艺等形成所述连接柱17。
作为示例,所述连接柱17可以包括金属连接柱,譬如,铜柱、铝柱或锡柱等等。
作为示例,可以采用但不仅限于沉积、电镀或键合工艺形成所述焊球16;所述焊球16可以包括但不仅限于金属焊球,譬如,锡焊球等等。
作为示例,步骤S70中,于所述电路板10的背面形成介质保护层15可以包括:
S701:于所述电路板10的背面形成介质保护材料层,所述介质保护材料层覆盖所述焊球16;
S701:回刻去除部分所述介质保护材料层,以得到所述介质保护层15。
应该理解的是,虽然如上的各实施例所涉及的流程图中的各个步骤按照箭头的指示依次显示,但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明,这些步骤的执行并没有严格的顺序限制,这些步骤可以以其它的顺序执行。而且,如上的各实施例所涉及的流程图中的至少一部分步骤可以包括多个步骤或者多个阶段,这些步骤或者阶段并不必然是在同一时刻执行完成,而是可以在不同的时刻执行,这些步骤或者阶段的执行顺序也不必然是依次进行,而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对申请专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种IGBT器件结构,其特征在于,包括:
电路板;
第一芯片,位于所述电路板上;所述第一芯片内具有IGBT器件,所述IGBT器件包括IGBT栅极、IGBT发射极和IGBT集电极;
第二芯片,位于所述第一芯片的上方;所述第二芯片包括PNP三极管,所述PNP三极管包括发射极、集电极和基极;所述PNP三极管的集电极经由所述电路板与所述IGBT发射极电连接,所述PNP三极管的基极经由所述电路板与所述IGBT栅极电连接。
2.根据权利要求1所述的IGBT器件结构,其特征在于,所述电路板的正面设有多个焊盘,多个所述焊盘包括间隔排布的第一焊盘、第二焊盘、第三焊盘和第四焊盘;所述第一焊盘与所述PNP三极管的集电极相连接,所述第二焊盘与所述IGBT发射极相连接,所述第三焊盘与所述PNP三极管的基极相连接,所述第四焊盘与所述IGBT栅极相连接;第一焊盘与所述第二焊盘经由所述电路板电连接;所述第三焊盘与所述第四焊盘经由所述电路板电连接。
3.根据权利要求2所述的IGBT器件结构,其特征在于,所述IGBT器件结构还包括多条连接导线,多条所述连接导线包括:
第一连接导线,所述第一连接导线一端与所述第一焊盘相连接,另一端与所述PNP三极管的集电极相连接;
第二连接导线,所述第二连接导线一端与所述第二焊盘相连接,另一端与所述IGBT发射极相连接;
第三连接导线,所述第三连接导线一端与所述第三焊盘相连接,另一端与所述PNP三极管的基极相连接;
第四连接导线,所述第四连接导线一端与所述第四焊盘相连接,另一端与所述IGBT栅极相连接。
4.根据权利要求2所述的IGBT器件结构,其特征在于,所述IGBT器件结构还包括:
介质保护层,位于所述电路板的背面;
多个焊球,多个所述焊球均位于所述电路板的背面,并贯穿所述介质保护层,延伸至所述介质保护层远离所述电路板的一侧;
多个连接柱,位于所述电路板内,自所述电路板的正面延伸至所述电路板的背面,以将多个所述焊球与所述第一焊盘、所述第二焊盘、所述第三焊盘和所述第四焊盘一一对应电连接。
5.根据权利要求1至4中任一项所述的IGBT器件结构,其特征在于,所述IGBT器件结构还包括:
第一DAF层,位于所述电路板与所述第一芯片之间;
第二DAF层,位于所述第二芯片与所述第一芯片之间。
6.一种IGBT器件结构的制备方法,其特征在于,包括:
提供电路板;
提供第一芯片,将所述第一芯片键合于所述电路板的正面;所述第一芯片内具有IGBT器件,所述IGBT器件包括IGBT栅极、IGBT发射极和IGBT集电极;
提供第二芯片,将所述第二芯片键合于所述第一芯片的上方;所述第二芯片包括PNP三极管,所述PNP三极管包括发射极、集电极和基极;
将所述PNP三极管的集电极经由所述电路板与所述IGBT发射极电连接,并将所述PNP三极管的基极经由所述电路板与所述IGBT栅极电连接。
7.根据权利要求6所述的IGBT器件结构的制备方法,其特征在于,所述电路板的正面设有多个焊盘,多个所述焊盘包括间隔排布的第一焊盘、第二焊盘、第三焊盘和第四焊盘;第一焊盘与所述第二焊盘经由所述电路板电连接;所述第三焊盘与所述第四焊盘经由所述电路板电连接;将所述PNP三极管的集电极经由所述电路板与所述IGBT发射极电连接,并将所述PNP三极管的基极经由所述电路板与所述IGBT栅极电连接包括:
将所述第一焊盘与所述PNP三极管的集电极相连接,将所述第二焊盘与所述IGBT发射极相连接,将所述第三焊盘与所述PNP三极管的基极相连接,并将所述第四焊盘与所述IGBT栅极相连接。
8.根据权利要求7所述的IGBT器件结构的制备方法,其特征在于,将所述第一焊盘与所述PNP三极管的集电极相连接,将所述第二焊盘与所述IGBT发射极相连接,将所述第三焊盘与所述PNP三极管的基极相连接,并将所述第四焊盘与所述IGBT栅极相连接包括:
形成多条连接导线,多条所述连接导线包括:第一连接导线、第二连接导线、第三连接导线及第四连接导线;所述第一连接导线一端与所述第一焊盘相连接,另一端与所述PNP三极管的集电极相连接;所述第二连接导线一端与所述第二焊盘相连接,另一端与所述IGBT发射极相连接;所述第三连接导线一端与所述第三焊盘相连接,另一端与所述PNP三极管的基极相连接;所述第四连接导线一端与所述第四焊盘相连接,另一端与所述IGBT栅极相连接。
9.根据权利要求7所述的IGBT器件结构的制备方法,其特征在于,将所述PNP三极管的集电极经由所述电路板与所述IGBT发射极电连接,并将所述PNP三极管的基极经由所述电路板与所述IGBT栅极电连接之后,还包括:
于所述电路板内形成多个连接柱,多个所述连接柱均自所述电路板的正面延伸至所述电路板的背面;多个所述连接柱与所述第一焊盘、所述第二焊盘、所述第三焊盘和所述第四焊盘一一对应电连接;
于所述电路板的背面形成多个焊球,多个所述焊球与多个所述连接柱一一对一个接触;
于所述电路板的背面形成介质保护层,所述介质保护层的厚度小于所述焊球的高度。
10.根据权利要求6至9中任一项所述的IGBT器件结构的制备方法,其特征在于,
提供第一芯片,将所述第一芯片键合于所述电路板的正面包括:于所述电路板的正面形成第一DAF层;提供所述第一芯片,并将所述第一芯片键合于所述第一DAF层远离所述电路板的表面;
提供第二芯片,将所述第二芯片键合于所述第一芯片的上方包括:于所述第一芯片远离所述第一DAF层的表面形成第二DAF层;提供所述第二芯片,并将所述第二芯片键合于所述第二DAF层远离所述第一芯片的表面。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311466900.0A CN117238897B (zh) | 2023-11-07 | 2023-11-07 | Igbt器件结构及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311466900.0A CN117238897B (zh) | 2023-11-07 | 2023-11-07 | Igbt器件结构及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117238897A CN117238897A (zh) | 2023-12-15 |
CN117238897B true CN117238897B (zh) | 2024-01-23 |
Family
ID=89093000
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311466900.0A Active CN117238897B (zh) | 2023-11-07 | 2023-11-07 | Igbt器件结构及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117238897B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN203103298U (zh) * | 2013-02-25 | 2013-07-31 | 佛山市蓝箭电子股份有限公司 | 一种带栅极保护的igbt器件 |
CN109192774A (zh) * | 2018-09-06 | 2019-01-11 | 江苏中科君芯科技有限公司 | 栅极双箝位的igbt器件 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8164162B2 (en) * | 2009-06-11 | 2012-04-24 | Force Mos Technology Co., Ltd. | Power semiconductor devices integrated with clamp diodes sharing same gate metal pad |
-
2023
- 2023-11-07 CN CN202311466900.0A patent/CN117238897B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN203103298U (zh) * | 2013-02-25 | 2013-07-31 | 佛山市蓝箭电子股份有限公司 | 一种带栅极保护的igbt器件 |
CN109192774A (zh) * | 2018-09-06 | 2019-01-11 | 江苏中科君芯科技有限公司 | 栅极双箝位的igbt器件 |
Also Published As
Publication number | Publication date |
---|---|
CN117238897A (zh) | 2023-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7443014B2 (en) | Electronic module and method of assembling the same | |
US6642576B1 (en) | Power semiconductor device having layered structure of power semiconductor elements and terminal members | |
US9035453B2 (en) | Semiconductor device | |
CN103051312B (zh) | 低阻抗栅极控制方法和设备 | |
US20080042164A1 (en) | Power semiconductor component | |
US10361136B2 (en) | Semiconductor device and semiconductor module provided with same | |
EP2862202A1 (en) | Substrate for mounting multiple power transistors thereon and power semiconductor module | |
CN211700263U (zh) | 多基岛引线框架以及电机驱动芯片的封装结构 | |
JP4032622B2 (ja) | 半導体素子及びこれを用いた半導体装置と変換器 | |
CN117238897B (zh) | Igbt器件结构及其制备方法 | |
JP4706551B2 (ja) | パワー半導体素子及びパワーモジュール | |
JP2000058820A (ja) | パワー半導体素子及びパワーモジュール | |
US20180191337A1 (en) | Insulated gate semiconductor device and method for manufacturing insulated gate semiconductor device | |
US6445013B1 (en) | Gate commutated turn-off semiconductor device | |
KR102296270B1 (ko) | 양면 냉각 파워 모듈 및 이의 제조방법 | |
JPH07254699A (ja) | 絶縁ゲート型半導体装置及びそれを用いた電力変換装置 | |
JP2009152364A (ja) | 半導体装置及びその製造方法 | |
JP4085639B2 (ja) | 半導体装置およびその製造方法 | |
JP4797445B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
US11355424B2 (en) | Multi-chip package | |
CN117476634A (zh) | Igbt器件结构及其制备方法 | |
CN115425007A (zh) | 一种芯片连接件及功率模块 | |
US4984051A (en) | Semiconductor device having directly connected source terminal | |
US20020139991A1 (en) | Semiconductor device | |
US20240120309A1 (en) | Power electronic device and method for fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |