CN116682724B - 一种半导体结构、形成方法及相关器件 - Google Patents
一种半导体结构、形成方法及相关器件 Download PDFInfo
- Publication number
- CN116682724B CN116682724B CN202310674827.XA CN202310674827A CN116682724B CN 116682724 B CN116682724 B CN 116682724B CN 202310674827 A CN202310674827 A CN 202310674827A CN 116682724 B CN116682724 B CN 116682724B
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- marking groove
- marking
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 82
- 239000004065 semiconductor Substances 0.000 title claims abstract description 61
- 239000010410 layer Substances 0.000 claims abstract description 373
- 239000000758 substrate Substances 0.000 claims abstract description 219
- 239000002346 layers by function Substances 0.000 claims abstract description 54
- 230000008569 process Effects 0.000 claims abstract description 49
- 239000013078 crystal Substances 0.000 claims abstract description 39
- 238000001259 photo etching Methods 0.000 claims abstract description 38
- 238000005530 etching Methods 0.000 claims description 24
- 238000000227 grinding Methods 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 238000001465 metallisation Methods 0.000 claims description 11
- 238000000206 photolithography Methods 0.000 claims description 10
- 229910021332 silicide Inorganic materials 0.000 claims description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 3
- 239000011241 protective layer Substances 0.000 claims description 3
- 238000003746 solid phase reaction Methods 0.000 claims description 3
- 239000003550 marker Substances 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 2
- 230000000694 effects Effects 0.000 abstract description 13
- 239000000463 material Substances 0.000 description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 7
- 238000005498 polishing Methods 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 239000010936 titanium Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000011575 calcium Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 239000011572 manganese Substances 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 229910052791 calcium Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 229910021645 metal ion Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 229910052712 strontium Inorganic materials 0.000 description 2
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000011104 metalized film Substances 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
- H01L21/3043—Making grooves, e.g. cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
本发明实施例提供了一种半导体结构、形成方法及相关器件，所述半导体结构的形成方法包括：提供衬底；在所述衬底上形成标记凹槽；在所述标记凹槽的侧壁和底部形成反光层；在所述衬底朝向所述标记凹槽一侧形成覆盖所述衬底表面的外延层；以所述标记凹槽内的反光层为标记，在所述衬底的正面和/或背面套刻所述标记凹槽，形成器件功能层。本发明实施例能够同时提升晶面和晶背工艺的套刻精度，提高光刻对准效果，进而提高半导体器件的良率。
Description
技术领域
本发明实施例涉及半导体技术领域，具体涉及一种半导体结构、形成方法及相关器件。
背景技术
随着半导体技术的发展，为得到具有大功率需求的半导体器件，可以采用BCD(Bipolar CMOS DMOS)工艺，将三种不同器件集成到同一个芯片上，或者，形成具有超结耐压层的超结器件(Super Junction，SJ)。其中，在制备半导体器件的过程中，通常会在衬底上形成一个用于标记位置的标记结构，该标记结构被称为零层标记(Zero Mark，ZM)，当在衬底的正面、背面形成器件层时，可以将零层标记作为后续形成各种器件层的参考位置，即：晶面、晶背的光刻对准(Alignment)及套刻(Overlay)标记，并且，当在衬底的背面形成器件层时，也可以将零层标记作为衬底背面的研磨停止标记。
然而，现有技术中制备的零层标记形成的半导体器件性能不佳，影响半导体器件良率。
发明内容
有鉴于此，本发明实施例提供一种半导体结构、形成方法及相关器件，以提高标记结构的光刻对准效果及套刻精度，提升半导体器件性能，进而提高半导体器件良率。
本发明实施例提供一种半导体结构的形成方法，包括：
提供衬底；
在所述衬底上形成标记凹槽；
在所述标记凹槽的侧壁和底部形成反光层；
在所述衬底朝向所述标记凹槽一侧形成覆盖所述衬底表面的外延层；
以所述标记凹槽内的反光层为标记，在所述衬底的正面和/或背面套刻所述标记凹槽，形成器件功能层。
可选的，所述反光层的厚度大于或等于4nm。
可选的，所述反光层的材料为金属化物。
可选的，所述在所述衬底朝向所述标记凹槽一侧形成覆盖所述衬底表面的外延层的步骤中，所述标记凹槽两侧的外延层不相接；
所述以所述标记凹槽内的反光层为标记，在所述衬底的正面和/或背面套刻所述标记凹槽，形成器件功能层，具体为，以所述标记凹槽内的反光层为标记，在所述衬底的正面套刻所述标记凹槽，形成器件功能层。
可选的，所述器件功能层包括：晶面功能层；
所述以所述标记凹槽内的反光层为标记，在所述衬底的正面套刻所述标记凹槽，形成器件功能层，具体为，以所述标记凹槽内的反光层为标记，在所述外延层上形成晶面功能层。
可选的，所述在所述衬底朝向所述标记凹槽一侧形成覆盖所述衬底表面的外延层的步骤中，所述标记凹槽两侧的外延层相接或不相接；其中，在所述标记凹槽两侧的外延层相接时，相接部分的所述外延层具有与所述标记凹槽位置对应的凹陷，所述凹陷的底部高于所述衬底的表面；
所述以所述标记凹槽内的反光层为标记，在所述衬底的正面和/或背面套刻所述标记凹槽，形成器件功能层，具体为，以所述标记凹槽内的反光层为标记，在所述衬底的背面套刻所述标记凹槽，形成器件功能层。
可选的，所述在所述衬底朝向所述标记凹槽一侧形成覆盖所述衬底表面的外延层之后，所述以所述标记凹槽内的反光层为标记，在所述衬底的背面套刻所述标记凹槽，形成器件功能层之前，还包括：
以所述标记凹槽内的反光层为停止层，减薄所述衬底的背面。
可选的，所述以所述标记凹槽内的反光层为标记，在所述衬底的背面套刻所述标记凹槽，包括：
根据所述标记凹槽内的反光层，在所述衬底背面形成图形化的第二光刻掩膜层，所述第二光刻掩膜层的开口对应所述标记凹槽；
去除所述开口暴露的衬底，直至暴露所述反光层，形成扩展孔。
可选的，所述器件功能层包括：重新布线层；
所述以所述标记凹槽内的反光层为标记，在所述衬底的背面套刻所述标记凹槽，形成器件功能层，还包括，在所述衬底背面形成重新布线层，所述重新布线层包括填充在所述扩展孔中的导电插塞。
可选的，所述衬底上形成有硬掩膜层，所述在所述衬底上形成标记凹槽，包括：
在所述硬掩膜层上形成图形化的第一光刻掩膜层，所述第一光刻掩膜层暴露标记凹槽的预设位置，并覆盖所述硬掩膜层的其他区域；
以所述第一光刻掩膜层为掩膜，刻蚀去除所述第一光刻掩膜层所暴露的硬掩膜层；
以所述第一光刻掩膜层或刻蚀后的硬掩膜层为掩膜，去除部分厚度的衬底，在所述预设位置形成标记凹槽。
可选的，所述在所述标记凹槽的侧壁和底部形成反光层，具体为，以所述第一光刻掩膜层和/或刻蚀后的硬掩膜层为保护层，采用金属化工艺在所述标记凹槽的侧壁和底部形成反光层。
可选的，所述在所述标记凹槽的侧壁和底部形成反光层之后，所述在所述衬底朝向所述标记凹槽一侧形成覆盖所述衬底表面的外延层之前，还包括：
研磨去除所述衬底表面的第一光刻掩膜层和/或硬掩膜层。
本发明实施例还提供一种半导体结构，包括：
衬底；
位于所述衬底的标记凹槽，所述标记凹槽的侧壁和底部包括反光层；
位于所述衬底朝向所述标记凹槽一侧，覆盖所述衬底表面的外延层；
位于所述衬底的正面和/或背面的器件功能层。
可选的，所述反光层的厚度大于或等于4nm。
可选的，所述反光层的材料为金属化物。
可选的，当所述器件功能层位于所述衬底正面，所述标记凹槽两侧的外延层不相接。
可选的，当所述器件功能层位于所述衬底背面，所述标记凹槽两侧的外延层相接或不相接；
在所述标记凹槽两侧的外延层相接时，相接部分的所述外延层具有与所述标记凹槽位置对应的凹陷，所述凹陷的底部高于所述衬底的表面。
本发明实施例还提供一种封装结构，所述封装结构包括上述所述的半导体结构。
本发明实施例还提供一种芯片，所述芯片包括上述所述的半导体结构，或者，所述芯片包括上述所述的封装结构。
本发明实施例还提供一种集成电路结构，所述集成电路结构包括上述所述的半导体结构，或者，所述集成电路结构包括上述所述的封装结构。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例提供了一种半导体结构、形成方法及相关器件，所述半导体结构的形成方法包括：提供衬底；在所述衬底上形成标记凹槽；在所述标记凹槽的侧壁和底部形成反光层；在所述衬底朝向所述标记凹槽一侧形成覆盖所述衬底表面的外延层；以所述标记凹槽内的反光层为标记，在所述衬底的正面和/或背面套刻所述标记凹槽，形成器件功能层。
可以看出，本发明实施例在衬底中形成标记凹槽，进而通过在标记凹槽的侧壁和底部形成反光层，其中，在对衬底的正面和/或背面进行套刻时，可以以所述标记凹槽内的反光层为标记，基于反光层展现的光影变化，更加显著的提示所述标记凹槽所在的位置，进而提升晶面和/或晶背的光刻对准效果和套刻精度，并且，在对衬底的背面执行刻蚀或研磨工艺时，也可以将所述反光层作为停止层，从而准确标识晶背刻蚀或研磨的停止位置，提升半导体器件的制备良率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为一种半导体结构的形成方法中各步骤对应的结构示意图；
图2至图13为本发明实施例提供的半导体结构的形成方法中各步骤对应的结构示意图；
图14为本发明实施例提供的一种半导体结构的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
由背景技术可知，现有技术中制备的零层标记形成的半导体器件性能不佳，影响半导体器件良率。现结合图1示出的一种半导体结构的形成方法中各步骤对应的结构示意图，分析零层标记形成的半导体器件性能不佳的原因。
具体的，参考图1示出的一种半导体结构的形成方法中各步骤对应的结构示意图：首先，在衬底10上形成硬掩膜材料层11，以保护衬底表面；进而在硬掩膜材料层11上形成光刻掩膜层12；通过刻蚀工艺，去除光刻掩膜层12所暴露的硬掩模材料层和部分厚度的衬底，在衬底10上形成硬掩膜层11'和位于衬底10的沟槽13，在一个具体示例中，所述沟槽可以是具有倒梯形轮廓的凹槽；进而，去除光刻掩膜层12和硬掩模层11'；在衬底10上生长外延层14，所述外延层(EPI)可以是非选择性生长在所述衬底10上。
需要说明的是，在外延层的非选择性生长过程中，如图1所示，衬底内的沟槽中也会对应生长外延层，并且，由于具有倒梯形轮廓的沟槽顶部尺寸较小，底部尺寸较大，随外延层生长，在沟槽内部会形成孔洞15，或者，在沟槽上的外延层14顶部形成与沟槽对应的台阶状形貌16。其中，在上述半导体结构的形成流程中，零层标记可以为沟槽内所形成的外延层的孔洞15，也可以为外延层顶部与沟槽对应的台阶状形貌16。
可以理解的是，无论衬底中的沟槽为倒梯形轮廓或者其他形状，在衬底上非选择性生长外延层时，沟槽内的孔洞会随着外延层厚度的增加，逐渐趋于弥合状态，进而在外延层的顶部产生与沟槽对应的台阶状形貌。但是，当外延层的厚度不断增加，弥合状态的空洞15的透光性会逐渐变差，导致后续光刻工艺透过外延层与前层的对准标记进行对准的能力也随着逐渐减弱，即：光刻对准(Alignment)的效果和套刻(Overlay)的精度变差。并且，随着外延层厚度的增加，也使得图1中台阶状形貌16(即零层标记)不明显或消失，使得后续的器件结构对准效果不佳，进而影响器件的性能，导致制备的半导体器件良率不高。而且，在晶背工艺中，由于孔洞较小，也会导致其折射或反射的光影不准确，进而导致后续的器件结构的对准效果不佳，并且，由于衬底上生长具有一定厚度的外延层，也使得台阶状形貌的零层标记在晶背工艺中的效果不明显，影响晶背的套刻精度，降低制备的半导体器件良率。
有鉴于此，本发明实施例提出一种半导体结构、形成方法及相关器件，所述方法包括：提供衬底；在所述衬底上形成标记凹槽；在所述标记凹槽的侧壁和底部形成反光层；在所述衬底朝向所述标记凹槽一侧形成覆盖所述衬底表面的外延层；以所述标记凹槽内的反光层为标记，在所述衬底的正面和/或背面套刻所述标记凹槽，形成器件功能层。
可以看出，本发明实施例在衬底中形成标记凹槽，进而通过在标记凹槽的侧壁和底部形成反光层，其中，在对衬底的正面和/或背面进行套刻时，可以以所述标记凹槽内的反光层为标记，基于反光层展现的光影变化，更加显著的提示所述标记凹槽所在的位置，进而提升晶面和/或晶背的光刻对准效果和套刻精度，并且，在对衬底的背面执行刻蚀或研磨工艺时，也可以将所述反光层作为停止层，准确标识晶背刻蚀或研磨的停止位置，提高半导体器件的制备良率。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图13是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
参考图2，提供衬底100。
所述衬底100用于为形成零层标记提供工艺基础。
其中，所述衬底100的材料可以均为硅。在其他实施例中，所述衬底100的材料例如可以为硅、锗、碳化硅、砷化镓或镓化铟中的一种或多种，或者，所述衬底还可以为绝缘体上的硅衬底或者绝缘体上的锗衬底。所述衬底100内还可以形成有半导体器件，例如，PMOS晶体管、CMOS晶体管、NMOS晶体管、电阻器、电容器或电感器等中的一种或多种。在进一步的示例中，所述衬底100表面还可以形成有界面层，所述界面层的材料例如可以为氧化硅、氮化硅或氮氧化硅等，用于隔离保护所述衬底100的表面。
具体的，所述衬底100包括相对的顶面和底面，所述衬底100的顶面还可以包括硬掩膜层110，所述硬掩膜层可以作为界面层和后续工艺中的停止层，避免衬底在后续工艺中受到损伤，所述硬掩膜层的材料例如可以为氮化硅、氧化硅、或氮氧化硅中的一种或多种。其中，在具体的实施例中，所述硬掩膜层的材料为多种时，所述硬掩膜层可以为多种材料的叠层，例如，氮化硅和氧化硅的叠层。
参照图3，在所述衬底上形成标记凹槽120。
其中，所述标记凹槽120用于指示器件的参考位置。在一个可选示例中，可以利用标记凹槽指示器件的边缘位置，或者，指示器件的划片区域等，从而在后续器件结构的形成时，能够基于标记凹槽所在的位置进行套刻。
在一个可选实现中，所述标记凹槽可以基于光刻和刻蚀工艺形成。具体的，可以首先在所述衬底上形成图形化的第一光刻掩膜层(图中未示出)，该第一光刻掩膜层可以暴露标记凹槽的预设位置，并覆盖衬底的其他区域，之后，以所述第一光刻掩膜层为掩膜，刻蚀去除所述第一光刻掩膜层所暴露的部分厚度的衬底，进而在该预设位置形成标记凹槽。
在具体的示例中，若所述衬底表面形成有硬掩膜层110时，相应的第一光刻掩膜层(图中未示出)形成在所述硬掩膜层110上，所述光刻掩膜层暴露标记凹槽的预设位置，并覆盖硬掩膜层110的其他区域，之后，以所述第一光刻掩膜层为掩膜，刻蚀去除所述第一光刻掩膜层所暴露的硬掩膜层110，并进一步以所述第一光刻掩膜层或刻蚀后的硬掩膜层为掩膜，去除部分厚度的衬底，进而在该预设位置形成标记凹槽。
其中，所述刻蚀可以为湿法刻蚀工艺、干法刻蚀工艺或湿法刻蚀与干法刻蚀相结合的工艺，本发明在此不做具体的限定。
参照图4，在所述标记凹槽120的侧壁和底部形成反光层130；
其中，所述反光层130可以是用于实现光学效果的结构，以在晶面和/或晶背的套刻工艺中起识别作用。例如：进行研磨或刻蚀时，通过识别反光层，确定研磨或刻蚀的停止位置；又例如：进行套刻时，通过反光层折射或者反射的光影，确定标记凹槽的位置，以实现对器件结构的对准。
需要说明的是，基于所述反光层的存在，能够避免该标记凹槽120的侧壁和底部生长外延层，从而使得所述外延层选择性生长在所述衬底的表面，且选择性避开所述反光层的表面，在一个示例中，所述反光层的材料可以与待生长的外延层材料晶格不匹配甚至晶格结构相差极大，从而实现外延层的选择性生长。所述反光层的材料可以为金属化物，在包含多种材料时，所述反光层也可以为多个材料层的叠层。
在可选示例中，所述反光层的厚度可以大于或等于4nm，使得光线不能透过所述反光层，从而降低所述反光层的透射率，保证所述反光层能够更好的发生折射或反射，进而对晶面和/或晶背进行光刻时，得到的反射或者折射的光影更加清晰，提高套刻精度，提高光刻对准效果。
在一个具体的实现中，所述反光层的材料为金属化物。具体的，在所述衬底为硅时，所述金属化物可以为含有钛(Ti)、钴(Co)、钨(W)、镍(Ni)、锰(Mn)、铟(In)、铬(Cr)、锶(Sr)、钙(Ca)等中的一种或多种的金属硅化物，从而实现对光的折射或反射。所述金属化物可以采用金属化工艺形成，具体的，可以采用等离子体退火方法使溅射的金属膜(例如Ti膜)与标记凹槽所暴露的衬底发生固相反应，直接生成低阻态的金属化薄膜，即金属硅化物。
其中，需要说明的是，为使得所述反光层仅形成在所述标记凹槽的侧壁和底部，所述衬底的其他区域可以通过覆盖保护层的方式隔离保护起来。在具体示例中，利用第一光刻掩膜层和硬掩膜材料层进行刻蚀形成标记凹槽时，可以保留所述第一光刻掩膜层和/或刻蚀后的硬掩膜层，从而以所述第一光刻掩膜层和/或刻蚀后的硬掩膜层为保护层，执行在所述标记凹槽的侧壁和底部形成外延阻挡层的流程，避免衬底顶面的区域被同时处理。例如，以所述第一光刻掩膜层和/或刻蚀后的硬掩膜层为保护层，采用金属化工艺在所述标记凹槽的侧壁和底部形成反光层。
在保留所述第一光刻掩膜层和/或硬掩膜层的示例中，在形成所述反光层后，参考图5，可以进一步研磨去除所述第一光刻掩膜层和/或硬掩膜层。
参考图6，在所述衬底100朝向所述标记凹槽120一侧形成覆盖所述衬底表面的外延层140；
所述外延层140用于为在衬底100上形成对应的器件结构提供工艺基础，例如，所述外延层可以用于形成BCD器件和/或超结器件(SJ)中的PN结的交替层，或者，所述外延层可以用于形成器件阱区、器件的源漏区等，本发明在此不做具体的限定。
所述外延层的材料可以与所述衬底相同材料，也可以是与所述衬底晶格相匹配的其他材料。例如，在所述衬底为硅时，所述外延层可以为硅、锗硅等。在可选示例中，所述外延层例如可以为硅、锗、碳化硅等中的一种或多种。
需要说明的是，基于所述标记凹槽中存在反光层，所述外延层可以选择性生长在所述衬底的表面，且选择性避开所述反光层的表面，进而标记凹槽内能够留有足够的空间作为孔洞，使得在衬底上进行后续的套刻等工艺时，能够产生明显的光影变化，以体现所述标记凹槽的位置。
在一个可选示例中，在所述衬底朝向所述标记凹槽一侧形成覆盖所述衬底表面的外延层的步骤中，所述外延层在所述标记凹槽两侧可以呈现为不相接的状态，如图6为所述标记凹槽两侧的外延层不相接时的结构，进而在衬底的正面进行套刻时，由于所述反光层不透光，且所述反光层发生折射或反射时具有清晰的光影，可以将所述反光层130看作光刻对准的零层标记，基于所述反光层准确确定标记凹槽的位置。
在另一可选示例中，所述标记凹槽两侧的衬底表面进行外延层的形成时，所述外延层在形成过程中具有向标记凹槽的方向弥合的趋势。在所述衬底朝向所述标记凹槽一侧形成覆盖所述衬底表面的外延层的步骤中，所述外延层在所述标记凹槽两侧可以呈现为相接或不相接的状态，如图6所示结构，基于所述标记凹槽底部和侧壁形成的反光层在光照作用下折射或反射的光影，可以将所述反光层130看作零层标记，从而准确确定标记凹槽的位置。
其中，图7为所述标记凹槽两侧的外延层140相接时的结构，基于所述标记凹槽120内未形成有外延层，在形成了较大的孔洞的同时，相接部分的所述外延层具有与所述标记凹槽位置对应的凹陷150，所述凹陷的底部高于所述衬底表面。在一个具体示例中，如图7所示，该凹陷150具有较大高度h，可以表现为类倒三角形貌。
需要说明的是，对应图7，参考图8，还可以研磨去除预设厚度的外延层。在形成外延层后，可以通过研磨工艺去除预设厚度的外延层，以保证所述外延层表面的均一性。其中，所述研磨工艺例如可以为机械研磨、化学研磨、或，化学机械研磨。
参照图9至图12，以所述标记凹槽120内的反光层130为标记，在所述衬底100的正面和/或背面套刻所述标记凹槽120，形成器件功能层。其中，图9至图12为基于图6的结构形成的结构示意图。
对于晶面工艺，在形成所述外延层后，可以基于零层标记所标识的位置，在衬底的正面执行器件层结构的形成流程。例如，可以在所述外延层基础上逐层形成BCD器件和/或超结器件(SJ)等。在一个具体示例中，由于所述反光层不透光，且所述反光层发生折射或反射时具有清晰的光影，从而能够以所述标记凹槽内的反光层为标记，在所述衬底的正面套刻所述标记凹槽，形成器件功能层。
在一个可选示例中，参照图9，所述器件功能层可以包括晶面功能层160，在一个具体示例中，可以以所述标记凹槽120内的反光层130为标记，在所述外延层140上形成晶面功能层160。
所述晶面功能层160为在晶圆的衬底上用于实现器件功能所需的层结构，基于不同层结构能够形成不同的器件结构。
需要说明的是，参考图10，由于半导体集成电路的功能需求越来越高，也使得在所述晶面功能层160上利用键合工艺进一步键合承载基板170，所述承载基板170可以是对应另一芯片结构的基板。其中，在所述晶面功能层160与所述承载基板170之间会存在键合界面。
对于晶背工艺，在形成所述外延层后，可以基于零层标记，在衬底的背面执行器件层结构的形成流程。在一个具体示例中，基于所述标记凹槽底部和侧壁形成的反光层在光照作用下折射或反射的光影，从而能够以所述标记凹槽内的反光层为标记，在所述衬底的背面套刻所述标记凹槽，形成器件功能层。
可以理解的是，在进行晶背套刻工艺时，为实现减少器件电阻、降低功耗等作用，需要对衬底的背面进行减薄。基于反光层会展现光影变化，在一个可选示例中，参考图11，还可以以所述标记凹槽120内的反光层130为停止层，减薄所述衬底100的背面。其中，对衬底100背面的减薄可以采用例如研磨工艺实现，所述研磨工艺例如可以为机械研磨、化学研磨或化学机械研磨(CMP)。
在以所述标记凹槽120内的反光层130为标记，在所述衬底100的背面套刻所述标记凹槽120的流程中，作为一种可选实现，参考图12，根据所述标记凹槽120内的反光层130，在所述衬底100背面形成图形化的第二光刻掩膜层(图中未示出)，所述第二光刻掩膜层(图中未示出)的开口对应所述标记凹槽120；
其中，通过所述反光层折射的光影，能够确定所述标记凹槽的位置，进而在所述衬底背面形成对应所述标记凹槽的开口，为形成不同器件结构提供工艺基础。在一个示例中，可以通过光刻工艺形成所述开口。具体的，可以在所述衬底的背面形成光刻胶掩膜，所述光刻胶掩膜可以通过光刻和显影工艺形成，从而可以暴露所述衬底背面的对应所述标记凹槽的区域。
去除所述开口暴露的衬底100，直至暴露所述反光层130，形成扩展孔180。
所述扩展孔180可以是通过刻蚀工艺形成的。其中，刻蚀工艺可以为湿法刻蚀、干法刻蚀或湿法刻蚀和干法刻蚀的结合，本发明在此不做具体的限定。
需要说明的是，在图12的示例中，在形成所述扩展孔后，可以进一步去除所述第二光刻掩膜层(图中未示出)。在一个具体示例中，所述第二光刻掩膜层可以是采用研磨工艺进行去除。
在一个可选示例中，所述器件功能层可以包括重新布线层(RDL)。在晶背工艺中，重新布线层可以作为芯片与封装之间的接口界面，该重新布线层的材料可以为导电材料，例如铜(Cu)，通过重新布线层能够在衬底背面连接不同的器件层结构。
进一步的，在保留所述扩展孔180的示例中，参照图13，还可以在所述衬底100背面形成重新布线层190，所述重新布线层190包括填充在所述扩展孔中的导电插塞200。
所述重新布线层190可以是基于溅射工艺形成于衬底背面的导电层结构，基于衬底背面的扩展孔的存在，重新布线层能够填充该扩展孔，形成导电插塞200，从而实现器件层结构的电性连接。
需要说明的是，本发明实施例中反光层130的材料为金属化物，因此，在形成的导电插塞与反光层连接的情况下，能够有效抑制金属离子在所述衬底的扩散，从而降低器件的接触电阻。
可以看出，本发明实施例在衬底中形成标记凹槽，进而通过在标记凹槽的侧壁和底部形成反光层，其中，在对衬底的正面和/或背面进行套刻时，可以以所述标记凹槽内的反光层为标记，基于反光层展现的光影变化，更加显著的提示所述标记凹槽所在的位置，进而提升晶面和/或晶背的光刻对准效果和套刻精度，并且，在对衬底的背面执行刻蚀或研磨工艺时，也可以将所述反光层作为停止层，准确标识晶背刻蚀或研磨的停止位置，从而提升半导体器件的制备良率。
在本发明的另一实施例中，提供了一种半导体结构，所述半导体结构可以基于前述所述的方法形成，参考图14，为所述半导体结构的可选结构示意图，所述半导体结构包括：
衬底300；位于所述衬底300的标记凹槽310，所述标记凹槽310的侧壁和底部包括反光层320；位于所述衬底300朝向所述标记凹槽310一侧，覆盖所述衬底表面的外延层330；位于所述衬底300正面的器件功能层340和/或背面的器件功能层350。
其中，所述衬底300的材料可以均为硅。在其他实施例中，所述衬底300的材料例如可以为硅、锗、碳化硅、砷化镓或镓化铟中的一种或多种，或者，所述衬底还可以为绝缘体上的硅衬底或者绝缘体上的锗衬底。所述衬底300内还可以形成有半导体器件，例如，PMOS晶体管、CMOS晶体管、NMOS晶体管、电阻器、电容器或电感器等中的一种或多种。在进一步的示例中，所述衬底300表面还可以形成有界面层，所述界面层的材料例如可以为氧化硅、氮化硅或氮氧化硅等，用于隔离保护所述衬底300的表面。
所述标记凹槽310用于指示器件的参考位置。例如，在晶背工艺中，可以利用标记凹槽指示器件的边缘位置，或者，指示器件的划片区域等，从而在后续器件结构的形成时，能够基于标记凹槽所在的位置进行套刻。
所述反光层320可以是用于实现光学效果的结构，在晶背套刻工艺中，可以在晶背套刻时起识别作用。例如：进行晶背研磨或刻蚀时，通过识别反光层，确定晶背研磨或刻蚀的停止位置；又例如：进行晶背套刻时，通过反光层折射或者反射的光影，确定标记凹槽的位置，以实现对器件结构的对准。
在可选示例中，所述反光层的厚度大于或等于4nm，以保证所述反光层能够更好的发生折射或反射，使得对晶背进行光刻时，得到的反射或者折射的光影更加清晰，从而提高对晶圆背面的套刻精度，提高光刻对准效果。使得在进行晶背光刻时，光不能够透过所述反光层，降低所述反光层的透射率，保证所述反光层反射或者折射的光影的清晰度。
在一个具体的实现中，所述反光层的材料可以为金属化物。具体的，在所述衬底为硅时，所述金属化物可以为掺杂有钛(Ti)、钴(Co)、钨(W)、镍(Ni)、锰(Mn)、铟(In)、铬(Cr)、锶(Sr)、钙(Ca)等中的一种或多种的金属硅化物，从而实现对光的折射或反射。
所述外延层330用于为在衬底300上形成对应的器件结构提供工艺基础，例如，所述外延层可以用于形成BCD器件和/或超结器件(SJ)中的PN结的交替层，或者，所述外延层可以用于形成器件阱区、器件的源漏区等，本发明在此不做具体的限定。
所述外延层的材料可以与所述衬底相同材料，也可以是与所述衬底晶格相匹配的其他材料。例如，在所述衬底为硅时，所述外延层可以为硅、锗硅等。在可选示例中，所述外延层例如可以为硅、锗等中的一种或多种。
需要说明的是，基于所述标记凹槽中存在反光层，所述外延层可以选择性生长在所述衬底的表面，且选择性避开所述反光层的表面，进而标记凹槽内能够留有足够的空间作为孔洞，使得在衬底上进行后续的套刻等工艺时，也能够产生明显的光影变化，以体现所述标记凹槽的位置。从而，可以以具有反光层的所述标记凹槽作为零层标记，形成器件层结构。
在一个可选示例中，若以标记凹槽内的反光层为标记，在衬底的正面套刻所述标记凹槽时，所述外延层在所述标记凹槽两侧可以呈现为不相接的状态，当在衬底的正面进行套刻时，由于所述反光层不透光，且所述反光层发生折射或反射时具有清晰的光影，因此，可以将所述反光层看作光刻对准的零层标记，从而基于所述反光层准确确定标记凹槽的位置。
在另一可选示例中，所述标记凹槽两侧的衬底表面进行外延层的形成时，所述外延层在形成过程中具有向标记凹槽的方向弥合所述标记凹槽的趋势，若以标记凹槽内的反光层为标记，在衬底的背面套刻所述标记凹槽时，所述外延层在所述标记凹槽两侧可以呈现为相接或不相接的状态，基于所述标记凹槽底部和侧壁形成的反光层在光照作用下折射或反射的光影，进行晶背的光刻对准和套刻时，可以将所述反光层看作零层标记，从而准确确定标记凹槽的位置。并且，基于所述反光层的存在，在晶背工艺中，对衬底进行减薄时，也可以将所述反光层作为刻蚀的停止层，以指示衬底刻蚀的停止位置。
其中，当所述标记凹槽两侧的外延层相接时，基于所述标记凹槽内未形成有外延层，在形成了较大的孔洞的同时，相接部分的所述外延层具有与所述标记凹槽位置对应的凹陷，所述凹陷的底部高于所述衬底表面。在一个具体示例中，该凹陷具有较大高度，可以表现为类倒三角形貌。
所述位于衬底300正面的器件功能层340和所述位于衬底300背面的器件功能层350为用于实现器件功能所需的层结构，基于不同层结构能够形成不同的器件结构，器件功能层340可以例如晶面功能层等，器件功能层350可以例如晶背功能层等。其中，所述晶面功能层可以为在所述衬底正面基础上形成的器件结构，由于半导体集成电路的功能需求越来越高，使得在所述晶面功能层上进一步键合承载基板；所述晶背功能层可以为在所述衬底背面基础上形成的器件结构，在一个可选示例中，所述晶背功能层可以是基于减薄后的衬底背面形成；在一个具体示例中，所述晶背功能层可以是重新布线层，以用于在衬底背面实现键合工艺。其中，所述衬底300的背面具有暴露反光层320的扩展孔，当在衬底背面形成重新布线层，所述重新布线层能够填充所述扩展孔形成导电插塞360，并且，由于所述反光层320的材料为金属化物，从而能够有效抑制金属离子在所述衬底的扩散。
需要说明的是，上述所述的半导体结构，可参照方法部分的相应说明，说明书中关联的各部分均可对应参照，此处不再赘述。
可以理解的是，基于本发明实施例中，在衬底中形成标记凹槽，进而通过在标记凹槽的侧壁和底部形成反光层，其中，在对衬底的正面和/或背面进行套刻时，可以以所述标记凹槽内的反光层为标记，基于反光层展现的光影变化，更加显著的提示所述标记凹槽所在的位置，进而提升晶面和/或晶背的光刻对准效果和套刻精度，并且，在对衬底的背面执行刻蚀或研磨工艺时，也可以将所述反光层作为停止层，准确标识晶背刻蚀或研磨的停止位置，从而进一步提升半导体器件的制备良率。
在本发明进一步的实施例中，还提供了一种封装结构，所述封装结构可以包括上述实施例提供的半导体结构。
在本发明进一步的实施例中，还提供了一种芯片，所述芯片可以包括上述实施例提供的半导体结构，或者，在进一步的示例中，所述芯片可以包括上述实施例提供的封装结构。
在本发明进一步的实施例中，还提供了一种集成电路结构，所述集成电路结构可以包括上述实施例提供的半导体结构，或者，在进一步的示例中，所述集成电路结构可以包括上述实施例提供的封装结构。
上文描述了本发明实施例提供的多个实施例方案，各实施例方案介绍的各可选方式可在不冲突的情况下相互结合、交叉引用，从而延伸出多种可能的实施例方案，这些均可认为是本发明实施例披露、公开的实施例方案。
虽然本发明实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (18)
1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底；
在所述衬底上形成标记凹槽；
在所述标记凹槽的侧壁和底部形成反光层，其中，所述反光层的材料为金属硅化物，所述反光层采用等离子体退火方法使溅射的金属膜与标记凹槽所暴露的衬底发生固相反应，生成金属硅化物；
在所述衬底朝向所述标记凹槽一侧形成覆盖所述衬底表面的外延层；
以所述标记凹槽内的反光层为标记，在所述衬底的正面和/或背面套刻所述标记凹槽，形成器件功能层；
其中，所述反光层作为停止层，用于标识所述衬底的背面的刻蚀或研磨的停止位置。
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述反光层的厚度大于或等于4nm。
3.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述在所述衬底朝向所述标记凹槽一侧形成覆盖所述衬底表面的外延层的步骤中，所述标记凹槽两侧的外延层不相接；
所述以所述标记凹槽内的反光层为标记，在所述衬底的正面和/或背面套刻所述标记凹槽，形成器件功能层，具体为，以所述标记凹槽内的反光层为标记，在所述衬底的正面套刻所述标记凹槽，形成器件功能层。
4.根据权利要求3所述的半导体结构的形成方法，其特征在于，所述器件功能层包括：晶面功能层；
所述以所述标记凹槽内的反光层为标记，在所述衬底的正面套刻所述标记凹槽，形成器件功能层，具体为，以所述标记凹槽内的反光层为标记，在所述外延层上形成晶面功能层。
5.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述在所述衬底朝向所述标记凹槽一侧形成覆盖所述衬底表面的外延层的步骤中，所述标记凹槽两侧的外延层相接或不相接；其中，在所述标记凹槽两侧的外延层相接时，相接部分的所述外延层具有与所述标记凹槽位置对应的凹陷，所述凹陷的底部高于所述衬底的表面；
所述以所述标记凹槽内的反光层为标记，在所述衬底的正面和/或背面套刻所述标记凹槽，形成器件功能层，具体为，以所述标记凹槽内的反光层为标记，在所述衬底的背面套刻所述标记凹槽，形成器件功能层。
6.根据权利要求5所述的半导体结构的形成方法，其特征在于，所述在所述衬底朝向所述标记凹槽一侧形成覆盖所述衬底表面的外延层之后，所述以所述标记凹槽内的反光层为标记，在所述衬底的背面套刻所述标记凹槽，形成器件功能层之前，还包括：
以所述标记凹槽内的反光层为停止层，减薄所述衬底的背面。
7.根据权利要求6所述的半导体结构的形成方法，其特征在于，所述以所述标记凹槽内的反光层为标记，在所述衬底的背面套刻所述标记凹槽，包括：
根据所述标记凹槽内的反光层，在所述衬底背面形成图形化的第二光刻掩膜层，所述第二光刻掩膜层的开口对应所述标记凹槽；
去除所述开口暴露的衬底，直至暴露所述反光层，形成扩展孔。
8.根据权利要求7所述的半导体结构的形成方法，其特征在于，所述器件功能层包括：重新布线层；
所述以所述标记凹槽内的反光层为标记，在所述衬底的背面套刻所述标记凹槽，形成器件功能层，还包括，在所述衬底背面形成重新布线层，所述重新布线层包括填充在所述扩展孔中的导电插塞。
9.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述衬底上形成有硬掩膜层，所述在所述衬底上形成标记凹槽，包括：
在所述硬掩膜层上形成图形化的第一光刻掩膜层，所述第一光刻掩膜层暴露标记凹槽的预设位置，并覆盖所述硬掩膜层的其他区域；
以所述第一光刻掩膜层为掩膜，刻蚀去除所述第一光刻掩膜层所暴露的硬掩膜层；
以所述第一光刻掩膜层或刻蚀后的硬掩膜层为掩膜，去除部分厚度的衬底，在所述预设位置形成标记凹槽。
10.根据权利要求9所述的半导体结构的形成方法，其特征在于，所述在所述标记凹槽的侧壁和底部形成反光层，具体为，以所述第一光刻掩膜层和/或刻蚀后的硬掩膜层为保护层，采用金属化工艺在所述标记凹槽的侧壁和底部形成反光层。
11.根据权利要求10所述的半导体结构的形成方法，其特征在于，所述在所述标记凹槽的侧壁和底部形成反光层之后，所述在所述衬底朝向所述标记凹槽一侧形成覆盖所述衬底表面的外延层之前，还包括：
研磨去除所述衬底表面的第一光刻掩膜层和/或硬掩膜层。
12.一种半导体结构，其特征在于，包括：
衬底；
位于所述衬底的标记凹槽，所述标记凹槽的侧壁和底部包括反光层，其中，所述反光层为金属硅化物，所述反光层采用等离子体退火方法使溅射的金属膜与标记凹槽所暴露的衬底发生固相反应，生成金属硅化物；
位于所述衬底朝向所述标记凹槽一侧，覆盖所述衬底表面的外延层；
位于所述衬底正面和/或背面的器件功能层，所述器件功能层以所述标记凹槽内的反光层为标记，套刻所述标记凹槽而形成；
其中，所述反光层作为停止层，用于标识所述衬底的背面的刻蚀或研磨的停止位置。
13.根据权利要求12所述的半导体结构，其特征在于，所述反光层的厚度大于或等于4nm。
14.根据权利要求12所述的半导体结构，其特征在于，当所述器件功能层位于所述衬底正面，所述标记凹槽两侧的外延层不相接。
15.根据权利要求12所述的半导体结构，其特征在于，当所述器件功能层位于所述衬底背面，所述标记凹槽两侧的外延层相接或不相接；
在所述标记凹槽两侧的外延层相接时，相接部分的所述外延层具有与所述标记凹槽位置对应的凹陷，所述凹陷的底部高于所述衬底的表面。
16.一种封装结构，其特征在于，所述封装结构包括权利要求12至15任一项所述的半导体结构。
17.一种芯片，其特征在于，所述芯片包括权利要求12至15任一项所述的半导体结构，或者，所述芯片包括权利要求16所述的封装结构。
18.一种集成电路结构，其特征在于，所述集成电路结构包括权利要求12至15任一项所述的半导体结构，或者，所述集成电路结构包括权利要求16所述的封装结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310674827.XA CN116682724B (zh) | 2023-06-08 | 2023-06-08 | 一种半导体结构、形成方法及相关器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310674827.XA CN116682724B (zh) | 2023-06-08 | 2023-06-08 | 一种半导体结构、形成方法及相关器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116682724A CN116682724A (zh) | 2023-09-01 |
| CN116682724B true CN116682724B (zh) | 2024-04-26 |
Family
ID=87786809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310674827.XA Active CN116682724B (zh) | 2023-06-08 | 2023-06-08 | 一种半导体结构、形成方法及相关器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116682724B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1399325A (zh) * | 2001-07-19 | 2003-02-26 | 三洋电机株式会社 | 半导体器件及其制造方法 |
| US6583030B1 (en) * | 1998-11-20 | 2003-06-24 | Giesecke & Devrient Gmbh | Method for producing an integrated circuit processed on both sides |
| CN102386168A (zh) * | 2010-09-02 | 2012-03-21 | 台湾积体电路制造股份有限公司 | 具有基板通孔(tsv)的基板中的对准标记 |
| CN102800566A (zh) * | 2012-07-16 | 2012-11-28 | 中国电子科技集团公司第五十五研究所 | 一种半导体器件中接触区引线工艺保护对准标记的方法 |
| CN103811407A (zh) * | 2012-11-06 | 2014-05-21 | 上海华虹宏力半导体制造有限公司 | 硅片的背面图形化的工艺方法 |
| JP2016018807A (ja) * | 2014-07-04 | 2016-02-01 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| CN112018082A (zh) * | 2019-05-31 | 2020-12-01 | 芯恩（青岛）集成电路有限公司 | 套刻对准标记的制备方法及其结构 |
| CN112563246A (zh) * | 2020-12-18 | 2021-03-26 | 河源市众拓光电科技有限公司 | 一种光刻套刻标记及其制备方法 |
| CN115621135A (zh) * | 2021-07-15 | 2023-01-17 | 中芯国际集成电路制造(北京)有限公司 | 封装方法及封装结构 |
| CN116072519A (zh) * | 2023-01-31 | 2023-05-05 | 上海积塔半导体有限公司 | 光刻工艺方法 |
-
2023
- 2023-06-08 CN CN202310674827.XA patent/CN116682724B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6583030B1 (en) * | 1998-11-20 | 2003-06-24 | Giesecke & Devrient Gmbh | Method for producing an integrated circuit processed on both sides |
| CN1399325A (zh) * | 2001-07-19 | 2003-02-26 | 三洋电机株式会社 | 半导体器件及其制造方法 |
| CN102386168A (zh) * | 2010-09-02 | 2012-03-21 | 台湾积体电路制造股份有限公司 | 具有基板通孔(tsv)的基板中的对准标记 |
| CN102800566A (zh) * | 2012-07-16 | 2012-11-28 | 中国电子科技集团公司第五十五研究所 | 一种半导体器件中接触区引线工艺保护对准标记的方法 |
| CN103811407A (zh) * | 2012-11-06 | 2014-05-21 | 上海华虹宏力半导体制造有限公司 | 硅片的背面图形化的工艺方法 |
| JP2016018807A (ja) * | 2014-07-04 | 2016-02-01 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| CN112018082A (zh) * | 2019-05-31 | 2020-12-01 | 芯恩（青岛）集成电路有限公司 | 套刻对准标记的制备方法及其结构 |
| CN112563246A (zh) * | 2020-12-18 | 2021-03-26 | 河源市众拓光电科技有限公司 | 一种光刻套刻标记及其制备方法 |
| CN115621135A (zh) * | 2021-07-15 | 2023-01-17 | 中芯国际集成电路制造(北京)有限公司 | 封装方法及封装结构 |
| CN116072519A (zh) * | 2023-01-31 | 2023-05-05 | 上海积塔半导体有限公司 | 光刻工艺方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116682724A (zh) | 2023-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10157914B2 (en) | Multi-layer semiconductor device structure | |
| KR100611169B1 (ko) | 반도체장치 | |
| US8937359B2 (en) | Contact formation for ultra-scaled devices | |
| US7393737B2 (en) | Semiconductor device and a method of manufacturing the same | |
| US9520339B2 (en) | Semiconductor device and method of manufacturing the same | |
| TW201937694A (zh) | 用於先進積體電路結構製造之互連線的插塞 | |
| TW201926473A (zh) | 用於先進積體電路結構製造的連續閘極與鰭間隔件 | |
| US7910423B2 (en) | Semiconductor device and method of manufacturing the same | |
| US7169654B2 (en) | Method of forming a semiconductor device | |
| US5891808A (en) | Method for fabricating a die seal | |
| US20080171419A1 (en) | Method for forming SOI device | |
| CN116913897B (zh) | 一种半导体结构及其形成方法、相关器件 | |
| KR20070116986A (ko) | 플래시 메모리 소자의 제조방법에 있어서 폴리-1층을정의하기 위한 비-임계 상보적 마스킹 방법 | |
| US8237297B2 (en) | System and method for providing alignment mark for high-k metal gate process | |
| EP1020916A2 (en) | Method for making an integrated circuit including alignment marks | |
| CN116682724B (zh) | 一种半导体结构、形成方法及相关器件 | |
| KR20040085912A (ko) | 반도체소자의 제조방법 | |
| US6436789B2 (en) | Method of forming a device separation region | |
| CN113206142A (zh) | 集成芯片 | |
| US6979651B1 (en) | Method for forming alignment features and back-side contacts with fewer lithography and etch steps | |
| US20200357765A1 (en) | Method of manufacturing semiconductor device | |
| KR20050002443A (ko) | 반도체소자의 제조방법 | |
| US20230135946A1 (en) | Self-Aligned Gate Contact Fin Field Effect Transistor and Method for Manufacturing the Same | |
| JP4398420B2 (ja) | 半導体装置の製造方法 | |
| US20230253322A1 (en) | Nano-tsv landing over buried power rail |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |