CN116662241A - 一种计算机背板接口地址匹配系统与方法 - Google Patents
一种计算机背板接口地址匹配系统与方法 Download PDFInfo
- Publication number
- CN116662241A CN116662241A CN202310558905.XA CN202310558905A CN116662241A CN 116662241 A CN116662241 A CN 116662241A CN 202310558905 A CN202310558905 A CN 202310558905A CN 116662241 A CN116662241 A CN 116662241A
- Authority
- CN
- China
- Prior art keywords
- interface
- main board
- backboard
- computer
- matching system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 13
- 238000004891 communication Methods 0.000 claims abstract description 30
- 238000006243 chemical reaction Methods 0.000 claims abstract description 28
- 238000009826 distribution Methods 0.000 claims abstract description 6
- 238000009434 installation Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 8
- 238000004590 computer program Methods 0.000 description 7
- 238000012545 processing Methods 0.000 description 4
- 238000003860 storage Methods 0.000 description 3
- 239000004606 Fillers/Extenders Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007849 functional defect Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mounting Of Printed Circuit Boards And The Like (AREA)
Abstract
本发明公开了计算机硬件连接技术领域的一种计算机背板接口地址匹配系统与方法，旨在解决主板与背板连接关系单一、按照非固定搭配导致接口上硬件无法识别的问题；本发明通过主板向各接口发送不同组的电压信号，各接口对应的模数转换模块将电压信号转换为数字信号而地址分配模块又根据数字信号为对应的接口匹配地址，实现无论以任何连接关系通信连接主板与背板都能实现主板对背板上接口的识别，提高了背板线缆安装的灵活性；本发明尤其可广泛应用于服务器主板与各功能背板通信连接，降低错误率和管理成本。
Description
技术领域
本发明涉及一种计算机背板接口地址匹配系统与方法，属于计算机硬件连接技术领域。
背景技术
和个人计算机不同，主流服务器由于需插接的硬件种类、数量多且为了便于散热和拆卸，通常将硬件接口插接于背板，再将背板与主板通信连接；因此当主板与背板进行多路通信连接时会对应多个接口产生多条连接关系，而现阶段背板上接口地址与主板是固定匹配的，不按照操作手册连接背板与主板的多条线缆，即改变硬件的接口与主板的连接关系会因为接口地址错误导致接口上的硬件无法识别，例如，当硬件为NVMe（Non-VolatileMemory express，非易失性内存主机控制器接口规范）硬盘时会导致无法识别硬盘位置，还会导致热拔插和状态指示功能失效。
公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域普通技术人员所公知的现有技术。
发明内容
本发明的目的在于克服现有技术中的不足，提供一种背板与主板通信连接时自动为背板上接口匹配地址的计算机背板接口地址匹配系统与方法。
为达到上述目的，本发明是采用下述技术方案实现的：
第一方面，本发明提供一种计算机背板接口地址匹配系统，包括主板和背板，所述背板配置有多组用于插接硬件的接口，所述背板对应每组所述接口均配置有相应的模数转换模块和地址分配模块；
所述主板被配置为与所述背板建立通信连接时，向所述接口对应的模数转换模块发送一组电压信号；各所述模数转换模块所接收的电压信号不同；
所述模数转换模块被配置为将不同的电压信号转换为对应的不同的数字信号；
所述地址分配模块被配置为根据所述数字信号为对应的接口匹配地址。
结合第一方面，进一步的，所述主板配置有分压模块，所述分压模块包括对应各组接口设置的分压电阻，通过调节各所述分压电阻的输出电阻，用于实现不同电压信号的输出。
结合第一方面，进一步的，所述地址分配模块包括GPIO（General-purpose input/output，通用输入/输出）扩展器，所述GPIO扩展器根据所述模数转换模块输出的数字信号为对应的接口配置地址。
结合第一方面，进一步的，所述GPIO扩展器与相应的所述模数转换模块集成于同一块集成电路功能芯片，所述集成电路功能芯片根据不同的电压信号为对应的接口配置地址。
结合第一方面，进一步的，所述主板与所述GPIO扩展器通信连接，以扫描获取各接口的地址；所述GPIO扩展器还被配置为将所述主板发送的硬件控制信号转为并口GPIO控制信号，以实现对插接于各接口的硬件的控制。
结合第一方面，进一步的，所述主板与所述GPIO扩展器之间通过VPP（Virtual PinPort，虚拟引脚端口）信号、IIC（Inter-Integrated Circuit，集成线路总线）信号或SMBUS（System Management Bus，系统管理总线）信号通信连接。
结合第一方面，进一步的，所述主板与所述背板之间通过高速连接器通信连接。
结合第一方面，进一步的，所述高速连接器与所述接口支持PCIe（peripheralcomponent interconnect express，外围组件扩展总线标准）；
所述主板与所述背板的接口通过多个所述高速连接器建立对应的PCIe通信连接。
结合第一方面，进一步的，所述高速连接器包括Slimline、Oculink或Mini-SASHD。
结合第一方面，进一步的，根据上述任一项所述的计算机背板接口地址匹配系统，所述背板的接口包括供NVMe硬盘插接的硬盘接口。
第二方面，本发明还提供一种计算机背板接口地址匹配方法：
所述主板与所述背板建立通信连接时，向背板发送一组电压信号；
将所述电压信号转换为数字信号，根据所述数字信号为所述接口匹配地址。
与现有技术相比，本发明通过主板向背板发送电压信号，各接口对应的模数转换模块将电压信号转换为数字信号，地址分配模块又根据数字信号为对应的接口匹配地址，实现无论以任何连接关系通信连接主板与背板都能实现主板对背板上接口的识别，提高了背板线缆安装的灵活性；在主板上布置分压电阻的成本低廉，利用主板产生不同的信号电压、再利用主板与背板之间的线缆实现传递电压信号，降低了普及成本。
附图说明
图1是本发明实施例一中主板上的处理器与背板的接口通过三条高速连接器与建立通信连接示意图；
图2是本图1中高速连接器A与对应的背板接口通信连接时模数转换ADC芯片设置GPIO扩展器数字引脚电平值以及GPIO扩展器与处理器通信连接示意图；
图3是本发明实施例三提供的计算机背板接口地址匹配方法流程图。
实施方式
下面通过附图以及具体实施例对本发明技术方案做详细的说明，应当理解本申请实施例以及实施例中的具体特征是对本申请技术方案的详细的说明，而不是对本申请技术方案的限定，在不冲突的情况下，本申请实施例以及实施例中的技术特征可以相互组合。
本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符"/"，一般表示前后关联对象是一种“或”的关系。
实施例一：
本实施例提供一种可应用于服务器的计算机背板接口地址匹配系统，以解决现有技术中改变主板与背板连接关系后接口上的硬件无法识别的问题。作为本发明的一种实施例，主板与背板可以采用线缆通信连接，为便于描述，本实施例以背板上设有三组供硬件插接的接口为例对本发明所提供的技术方案进行详细说明。
参考图1，本实施例示出了主板与具备硬盘接口的背板连接情况，为满足主板与背板之间进行大带宽的通信传输，主板与背板之间通过高速连接器通信连接，且高速连接器与背板上的接口均支持业界常用的PCIe，搭载在主板上的处理器的PCIe端口与背板通过高速连接器建立对应的PCIe通信连接；此外，用户可根据使用情况选择不同型号的高速连接器，包括Slimline、Oculink或Mini-SAS HD。在本发明实施例中，只需要选择现有高速连接器其中一根信号线，就能实现PCIe端口和对应的背板接口匹配，几乎保留了原先高速连接器规范定义引脚的功能。
参见图1，在背板上三组硬盘接口均配置有各自相应的模数转换模块和地址分配模块。将连接主板的高速连接器连接至背板时，主板与背板建立通信连接时，主板通过高速连接器向每组硬盘接口对应的模数转换模块发送一组电压信号，三组硬盘接口相应的电压信号各不同，例如：在本实施例中主板分别给三个PCIe端口PCIe0/PCIe1/PCIe2对应的A、B、C三个高速连接器的主板侧旁设置0.1V/0.2V/0.3V三个电压值的电压信号，三个电压信号通过高速连接器传递至背板的三组硬盘接口对应的模数转换模块。三组硬盘接口相应的模数转换模块将所接收到的电压信号进行数字转换，生成对应的bit信号；三组硬盘接口还相应的设置各自的地址分配模块，接收由相应的模数转换模块输出的数字信号，由于电压信号不同，相应的数字信号也不同，因此根据不同的数字信号可以为硬盘接口配置地址，如下表所示本实施例中定义处理器PCIe端口、ADC（Analog-to-Digital Converter，模数转换模块）输入电压、ADC输出bit信号和地址分配模块配置地址的关系：
| 处理器PCIe端口 | ADC输入电压 | ADC输出bit信号 | 配置地址 |
| PCIe0 | 0.1V | 000 | 0x40 |
| PCIe1 | 0.2V | 001 | 0x42 |
| PCIe2 | 0.3V | 010 | 0x44 |
模数转换模块将输入电压0.1V/0.2V/0.3V分别转换为000/001/010的数字信号，地址分配模块根据三组数字信号的不同，配置对应地址0x40/0x42/0x44。
地址分配模块可以选用GPIO扩展器，GPIO扩展器的A0/A1/A2数字引脚与模数转换ADC芯片通信连接，模数转换ADC芯片通过同时对A0/A1/A2数字引脚设置电平值，三个数字引脚的组成不同的数字排列，其中高电平代表1、低电平代表0，实现向GPIO扩展器传输数字信号，GPIO扩展器根据数字引脚的电平值为对应的硬盘接口配置地址；具体在本实施例中处理器PCIe端口、ADC输入电压、ADC输出bit信号、GPIO扩展器引脚电平和配置地址之间对应关系可参考下表；
| 处理器PCIe端口 | ADC输入电压 | ADC输出bit信号 | GPIO扩展器引脚电平 | 配置地址 |
| PCIe0 | 0.1V | 000 | A2=0,A1=0,A0=0 | 0x40 |
| PCIe1 | 0.2V | 001 | A2=0,A1=0,A0=1 | 0x42 |
| PCIe2 | 0.3V | 010 | A2=0,A1=1,A0=0 | 0x44 |
参考图2，为实现对硬盘的控制，GPIO扩展器还与主板进行通信连接，当GPIO扩展器完成对地址的设置后，主板上处理器扫描背板上各接口相应的GPIO扩展器的配置地址，实现获取各接口上硬盘的地址，处理器通过各接口上硬盘的地址确定硬盘的位置；处理器在确定各接口上硬盘的位置后通过硬盘接口与硬盘建立PCIe信号连接进行数据的传输，此外，处理器还向GPIO扩展器发送硬盘控制信号，GPIO扩展器将硬盘控制信号转为并口GPIO控制信号以实现对硬盘的控制；比如，当插接于接口的硬盘为NVMe硬盘时，可实现对NVMe硬盘热插拔信号的控制，以及NVMe硬盘状态指示灯的控制。
在本实施例中，主板上的处理器通过串行的VPP信号与GPIO扩展器通信连接，也可以采用IIC信号或SMBUS信号通信连接。
参考图2，本实施例中电压信号可以由配置在主板上的分压模块产生，分压模块对应各组接口设置的分压电阻R1和R2，电阻R1串联至与电源连接的线路上，电阻R2串联至接地的线路上，通过调节各分压电阻的输出电阻，用于实现高速连接器A主板侧不同电压信号的输出。
本实施例中提到的处理器PCIe端口、ADC输入电压、ADC输出bit信号、GPIO扩展器引脚电平和配置地址之间对应关系仅用于解释本实施例的技术方案，本领域技术人员实施本发明时会根据实际情况产生相应的处理器PCIe端口、ADC输入电压、ADC输出bit信号、GPIO扩展器引脚电平和配置地址之间的对应关系。
本实施例演示的主板与具备三个硬盘接口的硬盘背板连接情况仅为对服务器运行常见的场景模拟，所述硬盘接口也可以为其他硬件接口，包括显卡、声卡和网卡；接口数量可根据实际情况设置，比如，当硬件接口为NVMe硬盘接口时服务器可以是8盘位、12盘位、24盘位；鉴于相同的技术内容在此不再赘述。
本实施例提到的NVMe硬盘状态指示灯可指示包括：在位状态、读写状态、故障状态。
同时，与背板进行PCIe通信连接的部件除了是处理器，还可以是其他搭载在主板上的功能部件，比如板载显卡。
此外，现在主流服务器主板使用PCIe ×8链路宽度的高速连接器，而1块NVMe硬盘使用PCIe ×4信号，因此参考图2，在本实施例中一个硬盘接口可以接2块NVMe硬盘。
本实施例提到的处理器可以是存储阵列卡，也可以是其他PCIe资源的芯片。
所述数字信号可以是2位，3位，4位或者更多位。
模数转换ADC芯片也可以通过识别线缆中的电平值来识别电压信号。
现有技术中使用多路ADDR（Address，地址）信号作为地址匹配信息的传递，但高速连接器规范中，所有的信号引脚都已经有信号定义和用途，多根ADDR信号的使用会占用高速连接器中对应的信号位置，影响了其它功能的使用；本发明提供的计算机背板接口地址匹配系统，可根据主板与背板通信连接时高速连接器线缆插入自动为背板上各接口匹配地址，同时也解决了高速连接器主板侧和背板侧连接器固定搭配受限问题，解决了人工装配错误导致的服务器功能缺陷，提高背板的通用性，同时仅需线缆中已有的导线进行电压信号的传递，不影响其他功能的正常使用。
实施例二：
本实施例提供一种计算机背板接口地址匹配系统，基于实施例一做进一步改进，将GPIO扩展器与相应的模数转换模块集成于同一块集成电路功能芯片，集成电路功能芯片根据不同的电压信号为对应的接口配置地址；其余技术内容与实施例一相同，在此不再赘述。
本实施例提供的计算机背板接口地址匹配系统，将将GPIO扩展器与相应的模数转换模块集成于同一块集成电路功能芯片，缩小了所占背板PCB（Printed Circuit Board，印制电路板）的面积，同时集成于同一块芯片，节省了光刻时所需的晶圆面积，即降低了芯片制造成本。
实施例三：
本实施例提供实施例一或实施例二提供的计算机背板接口地址匹配系统的计算机背板接口地址匹配方法，参考图3，包括：
主板与背板建立通信连接时，向背板发送一组电压信号；
将电压信号转换为数字信号，根据数字信号为接口匹配地址。
完成接口的地址匹配后，主板上的处理器登记各接口的地址，根据各接口的地址向各接口发送相应的控制信号并与接口上硬件建立通信连接。
相较于传统技术使用多路ADDR进行地址匹配信息的传递，本实施例提供的计算机背板接口地址匹配方法，利用电压信号进行主板与背板间地址信息的传递再将电压信号转换为数字信号，根据数字信号为接口匹配地址，避免了对其他信号位置的占用，减少了对其他信号传输的影响。
本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质（包括但不限于磁盘存储器、CD-ROM、光学存储器等）上实施的计算机程序产品的形式。
本申请是参照根据本申请实施例的方法、设备（系统）、和计算机程序产品的流程图和／或方框图来描述的。应理解可由计算机程序指令实现流程图和／或方框图中的每一流程和／或方框、以及流程图和／或方框图中的流程和／或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的步骤。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。
Claims (10)
1.一种计算机背板接口地址匹配系统，包括主板和背板，所述背板配置有多组用于插接硬件的接口，其特征在于，所述背板对应每组所述接口均配置有相应的模数转换模块和地址分配模块；
所述主板被配置为与所述背板建立通信连接时，向所述接口对应的模数转换模块发送一组电压信号；各所述模数转换模块所接收的电压信号不同；
所述模数转换模块被配置为将不同的电压信号转换为对应的不同的数字信号；
所述地址分配模块被配置为根据所述数字信号为对应的接口匹配地址。
2.根据权利要求1所述的计算机背板接口地址匹配系统，其特征在于：所述主板配置有分压模块，所述分压模块包括对应各组接口设置的分压电阻，通过调节各所述分压电阻的输出电阻，实现不同电压信号的输出。
3.根据权利要求1所述的计算机背板接口地址匹配系统，其特征在于：所述地址分配模块包括GPIO扩展器，所述GPIO扩展器根据所述模数转换模块输出的数字信号为对应的接口配置地址。
4.根据权利要求3所述的计算机背板接口地址匹配系统，其特征在于：所述GPIO扩展器与相应的所述模数转换模块集成于同一块集成电路功能芯片。
5.根据权利要求3所述的计算机背板接口地址匹配系统，其特征在于：所述主板与所述GPIO扩展器通信连接，以扫描获取各接口的地址；所述GPIO扩展器还被配置为将所述主板发送的硬件控制信号转为并口GPIO控制信号，以实现对插接于各接口的硬件的控制。
6.根据权利要求5所述的计算机背板接口地址匹配系统，其特征在于：所述主板与所述GPIO扩展器之间通过VPP信号、IIC信号或SMBUS信号通信连接。
7.根据权利要求1所述的计算机背板接口地址匹配系统，其特征在于：所述主板与所述背板之间通过高速连接器通信连接。
8.根据权利要求7所述的计算机背板接口地址匹配系统，其特征在于：所述高速连接器与所述接口支持PCIe；
所述主板与所述背板的接口通过多个所述高速连接器建立对应的PCIe通信连接。
9.根据权利要求1至8任一项所述的计算机背板接口地址匹配系统，其特征在于：所述背板的接口包括供NVMe硬盘插接的硬盘接口。
10.一种计算机背板接口地址匹配方法，其特征是：
所述主板与所述背板建立通信连接时，向背板发送一组电压信号；
将所述电压信号转换为数字信号，根据所述数字信号为所述接口匹配地址。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310558905.XA CN116662241A (zh) | 2023-05-18 | 2023-05-18 | 一种计算机背板接口地址匹配系统与方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310558905.XA CN116662241A (zh) | 2023-05-18 | 2023-05-18 | 一种计算机背板接口地址匹配系统与方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116662241A true CN116662241A (zh) | 2023-08-29 |
Family
ID=87725244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310558905.XA Pending CN116662241A (zh) | 2023-05-18 | 2023-05-18 | 一种计算机背板接口地址匹配系统与方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116662241A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117667818A (zh) * | 2024-01-31 | 2024-03-08 | 苏州元脑智能科技有限公司 | 信号传输结构、服务器以及信号传输方法 |
-
2023
- 2023-05-18 CN CN202310558905.XA patent/CN116662241A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117667818A (zh) * | 2024-01-31 | 2024-03-08 | 苏州元脑智能科技有限公司 | 信号传输结构、服务器以及信号传输方法 |
| CN117667818B (zh) * | 2024-01-31 | 2024-05-14 | 苏州元脑智能科技有限公司 | 信号传输结构、服务器以及信号传输方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1812693B (zh) | 一种双总线接口电路板组件及其装配方法 | |
| US6438625B1 (en) | System and method for automatically identifying slots in a backplane | |
| US8625295B2 (en) | Fieldbus interface circuit board supporting multiple interface types and terminations | |
| US10445279B1 (en) | Automatic PCIe operating mode configuration | |
| US10210128B2 (en) | Redirection of lane resources | |
| US8037223B2 (en) | Reconfigurable I/O card pins | |
| CN112286857A (zh) | 一种支持多背板级联的服务器i2c总线分配方法与系统 | |
| US10248605B2 (en) | Bidirectional lane routing | |
| CN116662241A (zh) | 一种计算机背板接口地址匹配系统与方法 | |
| US20210248100A1 (en) | Switch pruning in a switch fabric bus chassis | |
| CN101661453B (zh) | 刀片服务器中识别刀片序号的方法 | |
| CN114443531B (zh) | 一种服务器PCIe端口自动配置的系统、方法 | |
| CN117135055A (zh) | 带宽资源的控制方法及装置、存储介质及电子装置 | |
| CN115303203A (zh) | 车载控制器的调试板、车载控制器主板及车辆 | |
| EP3182295A1 (en) | Communication system with serial ports for automatically identifying device types and communication protocols and method thereof | |
| CN114168513A (zh) | 外设高速互连接口PCIe板卡、线缆、验证系统及计算机 | |
| CN108874712B (zh) | 一种PCIE Riser卡及硬盘VPP点灯装置 | |
| CN221551212U (zh) | 处理器主板和处理器系统 | |
| CN116150073B (zh) | PCIe通道拆分自动识别电路与方法 | |
| CN117667818B (zh) | 信号传输结构、服务器以及信号传输方法 | |
| CN112100109B (zh) | 一种线缆连接容错连接装置及方法 | |
| CN118535503A (zh) | 一种主板以及计算设备 | |
| CN116627871A (zh) | 一种信号传输电路、计算设备及存储背板 | |
| CN117909279A (zh) | 多主控节点存储的i2c二级管理系统与管理方法 | |
| CN117560289A (zh) | 带宽分配系统、方法、装置及存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |