[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN116525734A - 发光二极管外延片及其制备方法、发光二极管 - Google Patents

发光二极管外延片及其制备方法、发光二极管 Download PDF

Info

Publication number
CN116525734A
CN116525734A CN202310577589.0A CN202310577589A CN116525734A CN 116525734 A CN116525734 A CN 116525734A CN 202310577589 A CN202310577589 A CN 202310577589A CN 116525734 A CN116525734 A CN 116525734A
Authority
CN
China
Prior art keywords
layer
emitting diode
light
epitaxial wafer
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310577589.0A
Other languages
English (en)
Inventor
张彩霞
印从飞
刘春杨
胡加辉
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202310577589.0A priority Critical patent/CN116525734A/zh
Publication of CN116525734A publication Critical patent/CN116525734A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种发光二极管外延片及其制备方法，所述发光二极管外延片包括衬底及依次层叠于所述衬底上的形核层、本征GaN层、N型半导体层、第一插入层、多量子阱层、第二插入层、电子阻挡层和P型半导体层；所述第一插入层为掺杂Sc的GaN层，所述第二插入层为掺杂Lu的GaN层。本发明可以减轻多量子阱层的压电极化，平衡多量子阱层中的电子和空穴，提高发光二极管的发光效率。

Description

发光二极管外延片及其制备方法、发光二极管
技术领域
本发明涉及半导体技术领域，尤其涉及一种发光二极管外延片及其制备方法、发光二极管。
背景技术
目前，GaN基发光二极管已广泛应用于背光源、照明、景观灯等领域，吸引着越来越多的人关注。
发光二极管中，多量子阱层作为有源区，是外延生长非常重要的结构，多量子阱层一般是由InGaN量子阱层和GaN量子垒层重复层叠组成的周期性结构，但是，由于In原子较大，所以多量子阱受到压应力，多量子阱存在严重的压电极化，导致了多量子阱能带的倾斜，从而电子和空穴经过量子阱区时会造成严重的空间分离，降低了发光二极管的发光效率，并且由于In原子较大，导致有效并入GaN晶格的In原子有限，也影响了发光二极管的发光效率；
此外，由于Mg的活化困难，导致空穴浓度较低，空穴迁移率本身也比电子慢，因而在多量子阱层，电子和空穴的不平衡也是限制发光二极管发光效率提升的关键原因之一。
发明内容
本发明所要解决的技术问题在于，提供一种发光二极管外延片，减轻多量子阱层的压电极化，平衡多量子阱层中的电子和空穴，提高发光二极管外延片的发光效率。
本发明所要解决的技术问题还在于，提供一种发光二极管外延片的制备方法，工艺简单，制得的发光二极管外延片发光效率高。
为达到上述技术效果，本发明提供了一种发光二极管外延片，包括衬底及依次层叠于所述衬底上的形核层、本征GaN层、N型GaN层、第一插入层、多量子阱层、第二插入层、电子阻挡层和P型GaN层；
所述第一插入层为掺杂Sc的GaN层，所述第二插入层为掺杂Lu的GaN层。
作为上述技术方案的改进，所述第一插入层的厚度为20-200nm；所述第二插入层的厚度为20-200nm。
作为上述技术方案的改进，所述第一插入层与所述第二插入层的厚度比为1:(1-2)。
作为上述技术方案的改进，所述第一插入层中Sc的掺杂浓度为1×103-1×106cm-3；所述第二插入层中Lu的掺杂浓度为1×103-1×106cm-3。
作为上述技术方案的改进，所述第一插入层中Sc的掺杂浓度为5×104-5×105cm-3；所述N型GaN层中Si的掺杂浓度为5×1017-1×1018cm-3。
作为上述技术方案的改进，所述第二插入层中Lu的掺杂浓度为1×105-1×106cm-3；
所述电子阻挡层为AlaGa1-aN层，其中，a为0.2-0.4；所述电子阻挡层的厚度为30-50nm。
相应的，本发明还公开了一种发光二极管外延片的制备方法，用于制备上述的发光二极管外延片，包括：
提供一衬底，在所述衬底上依次生长形核层、本征GaN层、N型GaN层、第一插入层、多量子阱层、第二插入层、电子阻挡层和P型GaN层；
其中，所述第一插入层为掺杂Sc的GaN层，所述第二插入层为掺杂Lu的GaN层。
作为上述技术方案的改进，所述第一插入层的生长温度为900-1100℃，生长压力为100-300Torr；
所述第二插入层的生长温度为850-950℃，生长压力为100-300Torr。
作为上述技术方案的改进，所述N型GaN层的生长温度为1100-1150℃，生长压力为100-500Torr；
所述电子阻挡层的生长温度为900-1100℃，生长压力为100-500Torr。
相应的，本发明还公开了一种发光二极管，包括上述的发光二极管外延片。
实施本发明实施例，具有如下有益效果：
1、本申请在多量子阱层前后分别生长第一插入层和第二插入层，Lu元素掺杂和Sc元素掺杂均能提高超晶胞的晶格常数，从而为多量子阱层提供张应力。在张应力的作用下，多量子阱层可以并入更多的In原子，提升量子阱层的晶格质量；相应的，多量子阱层的压应力降低，减弱了压电极化效应，增加了多量子阱层电子和空穴波函数的重叠，第一插入层和第二插入层有利于提升发光二极管的发光效率；此外，Lu和Sc元素掺杂后提高了GaN的静态介电常数，增强了体系的耐高压特性，从而增强了发光二极管的抗静电能力。
2、本申请的第一插入层与N型GaN层的晶格匹配程度更高，因此可以降低N型GaN层中Si的掺杂浓度，从而有利于提高晶格质量，增加发光效率。
3、本申请的第二插入层也具备一定的电子阻挡作用，因此可以减小电子阻挡层的厚度及电子阻挡层中的Al组分，相应的，降低了电子阻挡层造成的势垒尖峰，进一步增加了空穴进入多量子阱层的几率，提升了发光效率。
附图说明
图1是本发明实施例提供的发光二极管外延片的结构示意图；
图2是本发明实施例提供的发光二极管外延片的制备方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合具体实施例对本发明作进一步地详细描述。
如图1所示，本发明实施例提供了一种发光二极管外延片，包括衬底1及依次层叠于所述衬底1上的形核层2、本征GaN层3、N型GaN层4、第一插入层5、多量子阱层6、第二插入层7、电子阻挡层8和P型GaN层9；
其中，第一插入层5为掺杂Sc的GaN层；第二插入层7为掺杂Lu的GaN层。
由于Lu和Sc的原子半径大于Ga，Lu、Sc掺杂后超晶胞晶格常数增大，为多量子阱提供了张应力。在张应力的作用下，多量子阱层可以并入更多的In原子，大大增加多量子阱层中In组分的并入，从而增加了发光效率；并且由于Lu和Sc元素的加入后多量子阱压应力的减少，减弱了多量子阱的压电极化，从而增加了多量子阱层电子和空穴波函数的重叠，提升了发光效率；Lu和Sc元素掺杂后GaN的静态介电常数均有所提高，Lu掺杂和Sc掺杂的GaN层还可以提高体系的耐高压特性，从而提升发光二极管的抗静电能力。
其中，在N型半导体层4上生长第一插入层5，Sc元素掺杂后会导致带隙变大，从而在量子阱前形成高能阶的电子“屏障”，起到减缓电子迁移速率的作用，有利于多量子阱中电子空穴对的平衡，增加发光效率；
第一插入层5的厚度为20-200nm，若生长厚度＜20nm，第一插入层5的作用较小，若生长厚度＞200nm，则会引起资源浪费。示例性的，第一插入层5的厚度为20nm、25nm、50nm、75nm、100nm、150nm或200nm，但不限于此。
Sc的掺杂浓度为1×103-1×106cm-3，若掺杂浓度＜1×103cm-3，无法起到减缓电子迁移率的作用，若掺杂浓度＞1×106cm-3，则会降低晶格质量。示例性的，第一插入层5的Sc掺杂浓度为1×103cm-3、1×104cm-3、1×105cm-3或1×106cm-3，但不限于此。
在多量子阱层6上生长第二插入层7，Lu元素掺杂后，诱导了浅能级杂质，使得导带向低能方向偏移，价带上移，从而有利于空穴的注入，缓解了多量子阱中空穴不足的问题，增加发光效率；
第二插入层7的厚度为20-200nm，若生长厚度＜20nm，第二插入层7的作用较小，若生长厚度＞200nm，则会引起资源浪费。示例性的，第二插入层7的厚度为20nm、25nm、50nm、75nm、100nm、150nm或200nm，但不限于此。
Lu的掺杂浓度为1×103-1×106cm-3，若掺杂浓度＜1×103cm-3，不利于空穴注入多量子阱层，若掺杂浓度＞1×106cm-3，则会降低晶格质量。示例性的，第二插入层7的Lu掺杂浓度为1×103cm-3、1×104cm-3、1×105cm-3或1×106cm-3，但不限于此。
优选的，第一插入层5与第二插入层7的厚度比为1:(1-2)，将第一插入层5和第二插入层7的厚度比控制在此范围内，第一插入层5对电子的阻挡与第二插入层7对空穴的注入共同作用，有利于多量子阱层中电子和空穴的平衡，进一步提高发光效率。示例性的，第一插入层5与第二插入层7的厚度比为1:1、1:1.4、1:1.5、1:1.8或1:2，但不限于此。
进一步的，第一插入层5中Sc的掺杂浓度为5×104-5×105cm-3，所述N型GaN层4中Si的掺杂浓度为5×1017-1×1018cm-3。在此Sc的掺杂浓度下，N型GaN层4与第一插入层5的晶格匹配程度更高，因此可以进一步减小N型GaN层中Si的掺杂浓度。
第二插入层中Lu的掺杂浓度为1×105-1×106cm-3，所述电子阻挡层为AlaGa1-aN层，其中，a为0.2-0.4；所述电子阻挡层的厚度为30-50nm。本申请的第二插入层7也具备了一定的阻挡电子的作用，因此可以简化电子阻挡层8的结构、降低电子阻挡层8中Al组分以及电子阻挡层8的厚度。相应的，也就降低了电子阻挡层8所造成的势垒尖峰，进一步优化了空穴进入多量子阱层的几率，进一步提升了发光效率。
此外，所述形核层2的厚度为20-100nm；
所述本征GaN层3的厚度为0.3-2μm；
所述N型GaN层4的厚度为1-3μm；
所述多量子阱层6包括周期性堆叠的量子阱层和量子垒层，堆叠周期为3-15，所述量子阱层的厚度为2-5nm，所述量子垒层的厚度为8-12nm。
所述P型GaN层9的厚度为200-300nm，所述P型GaN层9的掺杂浓度为5×1017-1×1020cm-3。
相应的，如图2所示，本发明还提供了一种发光二极管外延片的制备方法，包括以下步骤：
S101提供一种衬底
选用蓝宝石衬底，控制反应室温度为1000-1200℃，压力为200-600Torr，在H2气氛下对蓝宝石衬底进行5-8min的高温退火，对蓝宝石衬底表面的颗粒和氧化物进行清洁。
S102生长形核层
形核层的材料可以为AlGaN或AlN。
控制反应室温度为500-700℃，压力为200-400Torr，通入NH3作为N源，N2和H2作为载气，通入TMGa作为Ga源，通入TMAl作为Al源。
S103生长本征GaN层
控制反应室温度为1100-1150℃，压力为100-500Torr，通入NH3作为N源，N2和H2作为载气，通入TMGa作为Ga源。
S104生长N型GaN层
控制反应室温度为1100-1150℃，压力为100-500Torr，通入NH3作为N源，N2和H2作为载气，通入TMGa作为Ga源，通入SiH4作为掺杂源。
S105生长第一插入层
控制反应室温度为900-1100℃，压力为100-300Torr，通入NH3作为N源，N2和H2作为载气，N2和H2的体积比为1:(1-5)，通入TMGa作为Ga源，通入Sc(TMHD)3作为掺杂源。
S106生长多量子阱层
控制反应室温度为700-800℃，压力为100-500Torr，通入NH3作为N源，N2作为载气，通入TEGa作为Ga源，通入TMIn作为In源，生长量子阱层；
控制反应室温度为800-900℃，保持压力不变，通入NH3作为N源，N2和H2作为载气，通入TEGa作为Ga源，生长量子垒层；
重复层叠周期性生长量子阱层和量子垒层。
S107生长第二插入层
控制反应室温度为850-950℃，压力为100-300Torr，通入NH3作为N源，N2和H2作为载气，N2和H2的体积比为1:(1-5)，通入TMGa作为Ga源，通入Lu(TMHD)3作为掺杂源。
S108生长电子阻挡层
控制反应室温度为900-1100℃，压力为100-500Torr，通入NH3作为N源，N2和H2作为载气，通入TMGa作为Ga源，通入TMAl作为Al源。
S109生长P型GaN层
控制反应室温度为800-1000℃，压力为100-300Torr，通入NH3作为N源，通入TMGa作为Ga源，通入CP2Mg作为掺杂源。
下面以具体实施例进一步阐述本发明。
在本发明的实施例中，采用Veeco C4 MOCVD(Metal Organic Chemical VaporDeposition，金属有机化合物化学气相沉淀)设备实现外延片的生长。采用高纯H2和/或高纯N2作为载气，高纯NH3作为N源，TMGa(三甲基镓)和/或TEGa(三乙基镓)作为镓源，TMAl(三甲基铝)作为铝源，TMIn(三甲基铟)作为铟源，SiH4(硅烷)作为N型掺杂剂，CP2Mg(二茂镁)作为P型掺杂剂，Sc(TMHD)3作为Sc掺杂源，Lu(TMHD)3作为Lu掺杂源，以上选择均为示范性说明，不限于上述列举。
实施例1
本实施例提供一种发光二极管外延片，包括衬底及依次层叠于所述衬底上的形核层、本征GaN层、N型GaN层、第一插入层、多量子阱层、第二插入层、电子阻挡层和P型GaN层；
其中，衬底为蓝宝石衬底；
形核层为AlGaN层，厚度为30nm；
本征GaN层的厚度为600nm；
N型GaN层中Si的掺杂浓度为7×1018cm-3，厚度为2μm；
多量子阱层为交替层叠的量子阱层和量子垒层，量子阱层为InGaN层，厚度为3nm，量子垒层为GaN层，厚度为10nm，层叠周期数为10；
第一插入层为掺杂Sc的GaN层，Sc的掺杂浓度为1×104cm-3，厚度为80nm；
第二插入层为掺杂Lu的GaN层，Lu的掺杂浓度为1×104cm-3，厚度为50nm；
电子阻挡层为Al0.45Ga0.55N层，厚度为100nm；
P型GaN层中Mg的掺杂浓度为5×1018cm-3，厚度为4nm。
上述发光二极管外延片的制备方法，包括以下步骤：
S101提供一种衬底
选用蓝宝石衬底，控制反应室温度为1000℃，压力为400Torr，在H2气氛下对蓝宝石衬底进行6min的高温退火。
S102生长形核层
控制反应室温度为500℃，压力为200Torr，通入NH3作为N源，N2和H2作为载气，通入TMGa作为Ga源，通入TMAl作为Al源。
S103生长本征GaN层
控制反应室温度为1100℃，压力为200Torr，通入NH3作为N源，N2和H2作为载气，通入TMGa作为Ga源。
S104生长N型半导体层
控制反应室温度为1150℃，压力为300Torr，通入NH3作为N源，N2和H2作为载气，通入TMGa作为Ga源，通入SiH4作为掺杂源。
S105生长第一插入层
控制反应室温度为1000℃，压力为200Torr，通入NH3作为N源，N2和H2作为载气，N2和H2的体积比为1:2，通入TMGa作为Ga源，通入Sc(TMHD)3作为掺杂源。
S106生长多量子阱层
控制反应室温度为700℃，压力为200Torr，通入NH3作为N源，N2作为载气，通入TEGa作为Ga源，通入TMIn作为In源，生长量子阱层；
控制反应室温度为800℃，保持压力不变，通入NH3作为N源，N2和H2作为载气，通入TEGa作为Ga源，生长量子垒层；
重复层叠周期性生长量子阱层和量子垒层。
S107生长第二插入层
控制反应室温度为900℃，压力为200Torr，通入NH3作为N源，N2和H2作为载气，N2和H2的体积比为1:2，通入TMGa作为Ga源，通入Lu(TMHD)3作为掺杂源。
S108生长电子阻挡层
控制反应室温度为1000℃，压力为200Torr，通入NH3作为N源，N2和H2作为载气，通入TMGa作为Ga源，通入TMAl作为Al源。
S109生长P型GaN层
控制反应室温度为1000℃，压力为200Torr，通入NH3作为N源，通入TMGa作为Ga源，通入CP2Mg作为掺杂源。
实施例2
本实施例提供一种发光二极管外延片，包括衬底及依次层叠于所述衬底上的形核层、本征GaN层、N型GaN层、第一插入层、多量子阱层、第二插入层、电子阻挡层和P型GaN层；
其中，衬底为蓝宝石衬底；
形核层为AlGaN层，厚度为30nm；
本征GaN层的厚度为600nm；
N型GaN层中Si的掺杂浓度为7×1018cm-3，厚度为2μm；
多量子阱层为交替层叠的量子阱层和量子垒层，量子阱层为InGaN层，厚度为3nm，量子垒层为GaN层，厚度为10nm，层叠周期数为10；
第一插入层为掺杂Sc的GaN层，Sc的掺杂浓度为1×104cm-3，厚度为50nm；
第二插入层为掺杂Lu的GaN层，Lu的掺杂浓度为1×104cm-3，厚度为50nm；
电子阻挡层为Al0.45Ga0.55N层，厚度为100nm；
P型GaN层中Mg的掺杂浓度为5×1018cm-3，厚度为4nm。
上述发光二极管外延片的制备方法与实施例1相同。
实施例3
本实施例提供一种发光二极管外延片，包括衬底及依次层叠于所述衬底上的形核层、本征GaN层、N型GaN层、第一插入层、多量子阱层、第二插入层、电子阻挡层和P型GaN层；
其中，衬底为蓝宝石衬底；
形核层为AlGaN层，厚度为30nm；
本征GaN层的厚度为600nm；
N型GaN层中Si的掺杂浓度为7×1017cm-3，厚度为2μm；
多量子阱层为交替层叠的量子阱层和量子垒层，量子阱层为InGaN层，厚度为3nm，量子垒层为GaN层，厚度为10nm，层叠周期数为10；
第一插入层为掺杂Sc的GaN层，Sc的掺杂浓度为1×105cm-3，厚度为50nm；
第二插入层为掺杂Lu的GaN层，Lu的掺杂浓度为1×104cm-3，厚度为50nm；
电子阻挡层为Al0.45Ga0.55N层，厚度为100nm；
P型GaN层中Mg的掺杂浓度为5×1018cm-3，厚度为4nm。
上述发光二极管外延片的制备方法与实施例1相同。
实施例4
本实施例提供一种发光二极管外延片，包括衬底及依次层叠于所述衬底上的形核层、本征GaN层、N型GaN层、第一插入层、多量子阱层、第二插入层、电子阻挡层和P型GaN层；
其中，衬底为蓝宝石衬底；
形核层为AlGaN层，厚度为30nm；
本征GaN层的厚度为600nm；
N型GaN层中Si的掺杂浓度为7×1018cm-3，厚度为2μm；
多量子阱层为交替层叠的量子阱层和量子垒层，量子阱层为InGaN层，厚度为3nm，量子垒层为GaN层，厚度为10nm，层叠周期数为10；
第一插入层为掺杂Sc的GaN层，Sc的掺杂浓度为1×104cm-3，厚度为50nm；
第二插入层为掺杂Lu的GaN层，Lu的掺杂浓度为5×105cm-3，厚度为50nm；
电子阻挡层为Al0.3Ga0.7N层，厚度为40nm；
P型GaN层中Mg的掺杂浓度为5×1018cm-3，厚度为4nm。
上述发光二极管外延片的制备方法与实施例1相同。
实施例5
本实施例提供一种发光二极管外延片，包括衬底及依次层叠于所述衬底上的形核层、本征GaN层、N型GaN层、第一插入层、多量子阱层、第二插入层、电子阻挡层和P型GaN层；
其中，衬底为蓝宝石衬底；
形核层为AlGaN层，厚度为30nm；
本征GaN层的厚度为600nm；
N型GaN层中Si的掺杂浓度为7×1017cm-3，厚度为2μm；
多量子阱层为交替层叠的量子阱层和量子垒层，量子阱层为InGaN层，厚度为3nm，量子垒层为GaN层，厚度为10nm，层叠周期数为10；
第一插入层为掺杂Sc的GaN层，Sc的掺杂浓度为1×105cm-3，厚度为50nm；
第二插入层为掺杂Lu的GaN层，Lu的掺杂浓度为5×105cm-3，厚度为50nm；
电子阻挡层为Al0.3Ga0.7N层，厚度为40nm；
P型GaN层中Mg的掺杂浓度为5×1018cm-3，厚度为4nm。
上述发光二极管外延片的制备方法与实施例1相同。
对比例1
本对比例提供一种发光二极管外延片，其与实施例1的区别在于，不包括第一插入层和第二插入层。相应的，在制备方法中，也不包括以上两个层的制备步骤，其余均与实施例1相同。
对比例2
本对比例提供一种发光二极管外延片，其与实施例1的区别在于，不包括第一插入层。相应的，在制备方法中，也不包括第一插入层的制备步骤，其余均与实施例1相同。
对比例3
本对比例提供一种发光二极管外延片，其与实施例1的区别在于，不包括第二插入层。相应的，在制备方法中，也不包括第二插入层的制备步骤，其余均与实施例1相同。
性能测试：
对实施例1-5和对比例1-3制得的发光二极管外延片做成10mil×24mil的芯片进行光电性能测试，
(1)亮度：在同一台LED点测机上，在驱动电流200mA条件下测试亮度；
(2)抗静电能力：在同一台LED点测机上，对样品采用8KV脉冲进行抗静电能力测试。
检测结果如表1所示。
表1发光二极管外延片的光电性能测试结果
亮度(mW) 8kV抗静电通过率(％)
实施例1 197.3 97.2
实施例2 197.4 97.4
实施例3 197.9 98.4
实施例4 198.0 98.6
实施例5 198.3 99.2
对比例1 190.7 90.2
对比例2 193.2 92.1
对比例3 192.9 91.6
由表1结果可知，本发明实施例1提供的发光二极管外延片制得的芯片与对比例制得的芯片比较，亮度和抗静电能力均有一定的提升。通过实施例2与实施例1的对比可以看出，优选第一插入层和第二插入层的厚度比，可以进一步提高芯片的光电性能。实施例3通过优选第一插入层中的Sc掺杂浓度，能够降低N型GaN层中的Si掺杂浓度，从而提高第一插入层与N型GaN层的晶格匹配程度，提高发光效率。实施例4通过优选第二插入层中的Lu掺杂浓度，能够降低电子阻挡层的厚度和Al组分，从而使得更多的空穴注入多量子阱层，提高发光效率。综上，本发明通过在多量子阱层前后生长第一插入层和第二插入层，提高了芯片的亮度和抗静电能力。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。

Claims (10)

1.一种发光二极管外延片，其特征在于，包括衬底及依次层叠于所述衬底上的形核层、本征GaN层、N型GaN层、第一插入层、多量子阱层、第二插入层、电子阻挡层和P型GaN层；
所述第一插入层为掺杂Sc的GaN层，所述第二插入层为掺杂Lu的GaN层。
2.如权利要求1所述的发光二极管外延片，其特征在于，所述第一插入层的厚度为20-200nm；所述第二插入层的厚度为20-200nm。
3.如权利要求2所述的发光二极管外延片，其特征在于，所述第一插入层与所述第二插入层的厚度比为1:(1-2)。
4.如权利要求1所述的发光二极管外延片，其特征在于，所述第一插入层中Sc的掺杂浓度为1×103-1×106cm-3；所述第二插入层中Lu的掺杂浓度为1×103-1×106cm-3。
5.如权利要求1所述的发光二极管外延片，其特征在于，所述第一插入层中Sc的掺杂浓度为5×104-5×105cm-3；所述N型GaN层中Si的掺杂浓度为5×1017-1×1018cm-3。
6.如权利要求1所述的发光二极管外延片，其特征在于，所述第二插入层中Lu的掺杂浓度为1×105-1×106cm-3；
所述电子阻挡层为AlaGa1-aN层，其中，a为0.2-0.4；所述电子阻挡层的厚度为30-50nm。
7.一种发光二极管外延片的制备方法，用于制备如权利要求1-6任一项所述的发光二极管外延片，其特征在于，包括：
提供一衬底，在所述衬底上依次生长形核层、本征GaN层、N型GaN层、第一插入层、多量子阱层、第二插入层、电子阻挡层和P型GaN层；
其中，所述第一插入层为掺杂Sc的GaN层，所述第二插入层为掺杂Lu的GaN层。
8.如权利要求7所述的发光二极管外延片的制备方法，其特征在于，所述第一插入层的生长温度为900-1100℃，生长压力为100-300Torr；
所述第二插入层的生长温度为850-950℃，生长压力为100-300Torr。
9.如权利要求7所述的发光二极管外延片的制备方法，其特征在于，所述N型GaN层的生长温度为1100-1150℃，生长压力为100-500Torr；
所述电子阻挡层的生长温度为900-1100℃，生长压力为100-500Torr。
10.一种发光二极管，其特征在于，所述发光二极管包括如权利要求1-6中任一项所述的发光二极管外延片。
CN202310577589.0A 2023-05-22 2023-05-22 发光二极管外延片及其制备方法、发光二极管 Pending CN116525734A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310577589.0A CN116525734A (zh) 2023-05-22 2023-05-22 发光二极管外延片及其制备方法、发光二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310577589.0A CN116525734A (zh) 2023-05-22 2023-05-22 发光二极管外延片及其制备方法、发光二极管

Publications (1)

Publication Number Publication Date
CN116525734A true CN116525734A (zh) 2023-08-01

Family

ID=87390272

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310577589.0A Pending CN116525734A (zh) 2023-05-22 2023-05-22 发光二极管外延片及其制备方法、发光二极管

Country Status (1)

Country Link
CN (1) CN116525734A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116682916A (zh) * 2023-08-03 2023-09-01 江西兆驰半导体有限公司 一种多量子阱层及其制备方法、外延片及发光二极管
CN117293241A (zh) * 2023-11-27 2023-12-26 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116682916A (zh) * 2023-08-03 2023-09-01 江西兆驰半导体有限公司 一种多量子阱层及其制备方法、外延片及发光二极管
CN116682916B (zh) * 2023-08-03 2023-11-21 江西兆驰半导体有限公司 一种多量子阱层及其制备方法、外延片及发光二极管
CN117293241A (zh) * 2023-11-27 2023-12-26 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN117293241B (zh) * 2023-11-27 2024-01-26 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Similar Documents

Publication Publication Date Title
CN109860359B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN116581214A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116581217B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116072780B (zh) 发光二极管外延片及其制备方法、发光二极管
CN217641376U (zh) 一种led外延片及led芯片
CN116525734A (zh) 发光二极管外延片及其制备方法、发光二极管
CN108447952B (zh) 一种发光二极管外延片及其制备方法
CN116230825B (zh) 一种氢杂质调控空穴注入层的led外延片及其制备方法
CN112366256B (zh) 发光二极管外延片及其制造方法
CN115881865A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116914041A (zh) 提升载流子匹配度的发光二极管外延片及其制备方法
CN116914043A (zh) 发光二极管外延片及其制备方法、发光二极管
CN109671817B (zh) 一种发光二极管外延片及其制备方法
CN109309150B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN116682914B (zh) 发光二极管外延片及其制备方法、发光二极管外延片
CN116014041B (zh) 发光二极管外延片及其制备方法、发光二极管
CN109473521B (zh) 一种发光二极管外延片及其制备方法
CN109686823B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN116705946A (zh) 发光二极管外延片及其制备方法
CN114373840A (zh) 一种发光二极管外延片及其制备方法
CN117810324B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116759500B (zh) 发光二极管外延片及其制备方法、发光二极管
CN117810325B (zh) 一种高光效的发光二极管外延片及其制备方法
CN116666511A (zh) 一种GaN基发光二极管外延片及其制备方法
CN114784157A (zh) 一种外延片、外延片制备方法以及蓝绿光发光二极管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination