CN116469838A - 一种防红外探测芯片布局结构 - Google Patents
一种防红外探测芯片布局结构 Download PDFInfo
- Publication number
- CN116469838A CN116469838A CN202310341249.8A CN202310341249A CN116469838A CN 116469838 A CN116469838 A CN 116469838A CN 202310341249 A CN202310341249 A CN 202310341249A CN 116469838 A CN116469838 A CN 116469838A
- Authority
- CN
- China
- Prior art keywords
- chip
- infrared detection
- conductive
- signal
- conductive nanowires
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 51
- 239000002070 nanowire Substances 0.000 claims abstract description 72
- 239000002184 metal Substances 0.000 claims abstract description 44
- 230000002265 prevention Effects 0.000 claims abstract description 29
- 239000010408 film Substances 0.000 claims abstract description 22
- 230000008859 change Effects 0.000 claims abstract description 20
- 239000010409 thin film Substances 0.000 claims abstract description 4
- 238000012544 monitoring process Methods 0.000 claims description 50
- 239000010410 layer Substances 0.000 description 36
- 238000010586 diagram Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011370 conductive nanoparticle Substances 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 230000005686 electrostatic field Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000010329 laser etching Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000006263 metalation reaction Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007557 optical granulometry Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/57—Protection from inspection, reverse engineering or tampering
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Nanotechnology (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开一种防红外探测芯片布局结构，包括：芯片、若干金属块、防红外探测薄膜层和若干导电纳米线，其特征在于：在芯片顶层分布若干金属块和随机生长或分布若干导电纳米线，且每根导电纳米线通过一金属块与芯片内部信号相连，芯片实时监测所有导电纳米线的连接状态；防红外探测薄膜层包裹所有导电纳米线，并进一步覆盖整个芯片。当外部侵入式攻击试图去除防红外探测薄膜层时，必将引起导电纳米线的破坏，并将其转变为芯片内部敏感信号的变化，最终反映至芯片密钥的变化，以真正同时实现红外探测攻击防护和侵入式攻击防护。
Description
技术领域
本发明涉及安全芯片物理安全防护电路，具体为一种基于防红外探测薄膜层和随机分布纳米线的防红外探测布局结构，属于硬件信息安全技术领域。
背景技术
现今，由于半侵入式以及侵入式攻击的攻击能力强、防护难度高，对安全芯片威胁非常大。所谓半侵入式攻击，是指在将芯片的顶层封装去除后，采用光电分析、电磁分析以及静电场分析的方式获取敏感信号，并不影响芯片内部的功能和电路完整性。而侵入式攻击，是指通过反向工程逐层去除芯片的顶层金属和钝化层，通过对芯片照片进行分析，直接观测芯片中的密钥，或者使用探针并结合激光刻蚀、聚焦离子束等暴力手段直接探测芯片内的密钥。
现今，针对侵入式攻击，已经提出多种防护措施。而对于半侵入式攻击，尤其是红外探测光电分析攻击，则研究较少。所谓红外探测攻击方式，是指通过检测芯片工作过程所发出的红外光或者红外射线，进而反推出互连线或者器件的电压状态，再进一步对电路状态进行分析，获取敏感信息。
红外探测攻击最有效的防护方法是采用特定的防护层覆盖芯片，吸收或者打乱芯片的红外分布。现今存在多种材料能够有效吸收或者打乱红外射线，但是其具体如何与芯片进行结合，仍然缺乏相关研究。同时，面对侵入式攻击和半侵入式攻击相结合的攻击方式，简单地将防红外探测薄膜层覆盖于芯片顶层是无法进行完整防护的，攻击者可以先采用非常简单的化学、激光乃至离子束轰击的方式去除这些红外防护薄膜层，然后再采用红外探测的方式获取芯片有效信息。可以看出，解决该问题的核心是，必须在防红外探测的同时，实现防侵入式攻击防护。一种有效的方式是将防红外探测薄膜层与防侵入式攻击防护措施结合起来，通过在防红外探测薄膜层中添加具有随机特性的器件，然后再在芯片内部采用处理电路对这些器件的电路参数进行实时监测，任何试图去除防红外探测薄膜层的侵入式攻击必将引起这些器件的破坏，进而引起其电路参数的变化，而这些变化将实时反馈至芯片内部，芯片再根据监测结果进行实时反应，比如芯片自毁，或随机改变密钥等。
发明内容
本发明针对背景技术所述问题，提出了一种基于防红外探测薄膜层和随机纳米线的防红外探测芯片布局结构，首先在芯片顶层分布金属块和随机分布导电纳米线，这些导电纳米线与芯片内部信号相连，芯片实时监测这些导电纳米线的连接状态。然后，采用防红外探测薄膜层包裹所有导电纳米线，并进一步覆盖整个安全芯片，当外部侵入式攻击试图去除防红外探测薄膜层时，必将引起导电纳米线的破坏，并将其转变为芯片内部敏感信号的变化，最终反映至芯片密钥的变化，以真正同时实现红外探测攻击防护和侵入式攻击防护。
为了达到上述目的，本发明采用以下方案：
一种防红外探测芯片布局结构，包括：芯片、若干金属块、防红外探测薄膜层和若干导电纳米线，其特征在于：在芯片顶层分布若干金属块和随机生长或分布若干导电纳米线，且每根导电纳米线通过一金属块与芯片内部信号相连，芯片实时监测所有导电纳米线的连接状态；防红外探测薄膜层包裹所有导电纳米线，并进一步覆盖整个芯片。本发明采用随机分布若干导电纳米线和防红外探测薄膜层覆盖并保护整个安全芯片。其中防红外探测薄膜层实现防红外探测半侵入式攻击的目的，防红外探测薄膜层中的随机分布若干导电纳米线对侵入式攻击进行实时监测；当侵入式攻击破坏防红外探测薄膜层和随机分布导电纳米线时，与导电纳米线相连的芯片内部监测信号连接关系发生改变，进而转变为芯片密钥的变化或者使芯片自毁，以真正同时实现红外探测攻击防护和侵入式攻击防护。
所述导电纳米线为金属纳米线。
每根导电纳米线通过一金属块与芯片内部信号相连的方式为：在芯片顶层均匀分布连接至两个电源和地的固定信号金属块，以及连接至多个监测信号金属块，在两个固定信号金属块和多个监测信号金属块之间随机生长或者分布若干导电纳米线，以实现监测信号与两个固定信号之间的随机连接，使得监测信号具有随机值。侵入式攻击破坏随机分布的导电纳米线将改变监测信号与两个固定信号之间的连接关系，进而改变监测信号的值。
当所述监测信号作为芯片安全的标志信号，当芯片内部电路发现监测信号值发生改变时，芯片改变内部的密钥值或者自毁；当所述监测信号直接作为芯片内部的密钥值或者与根密钥共同运算得到芯片内部实际使用的密钥，监测信号的改变将直接反映至输出密钥的改变。
本发明的有益效果是：本发明将防红外探测半侵入式攻击防红外探测薄膜层与防侵入式攻击的随机分布的导电纳米线相结合，通过对与导电纳米线相连的监测信号进行实时监测将侵入式攻击转换为导电纳米线的破坏，进一步转变为监测信号值的变化，并最终转变为芯片密钥的变化：当外部侵入式攻击破坏了防红外探测薄膜层时，在防红外探测薄膜层中的随机分布导电纳米也被破坏，通过导电纳米线与两个固定信号随机相连的监测信号不再与固定信号相连，使得监测信号的值发生变化，进一步破坏芯片原有的密钥或使芯片自毁。本发明能够有效防止外部侵入式攻击对防红外探测薄膜层的破坏，使芯片能够真正同时具有防红外探测的能力。
附图说明
图1为本发明的结构示意图。
图2a为本发明的导电纳米线将监测信号DET[i]与VDD连接示意图。
图2b为图2a的等效电路示意图。
图3a为本发明的导电纳米线将监测信号DET[i]与GND连接示意图。
图3b为图3a的等效电路示意图。
图4a为本发明的导电纳米线监测信号DET[i]未与VDD和GND连接示意图。
图4b为图4a的等效电路示意图。
图5a为本发明的相邻两根导电纳米线交叠监测信号DET[i]与GND连接熔断示意图。
图5b为本发明的相邻两根导电纳米线交叠监测信号DET[i]与VVD连接熔断示意图。
图5c为本发明的相邻两根导电纳米线交叠监测信号DET[i]与GND、VVD连接均熔断示意图。
图6为本发明的监测信号作为芯片安全的标志信号的示意图。
图7为本发明监测信号直接作为芯片的密钥的示意图。
具体实施方式
以下结合附图和具体实施实例对本发明进行进一步说明，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制，凡在本发明的精神和原则之内所做的任何修改、等同替换或改进等，均应包含在本发明的权利要求范围之内，本技术方案中未详细述及的，均为公知技术。
如图1所示，本发明的一种防红外探测芯片布局结构，包括：芯片4、若干金属块3、防红外探测薄膜层2和若干导电纳米线1，其特征在于：在芯片4顶层分布若干金属块3和随机生长或分布若干导电纳米线1，且每根导电纳米线1通过一金属块3与芯片4内部信号相连，芯片4实时监测所有导电纳米线1的连接状态；防红外探测薄膜层2包裹所有导电纳米线1上，并进一步覆盖整个芯片。所述导电纳米线1为金属纳米线。每根导电纳米线1通过一金属块3与芯片4内部信号相连的方式为：在芯片顶层均匀分布连接至两个电源和地的固定信号金属块3，以及连接至多个监测信号金属块3，在两个固定信号金属块和多个监测信号金属块之间随机生长或者分布若干导电纳米线1，以实现监测信号与两个固定信号之间的随机连接，使得监测信号具有随机值。侵入式攻击破坏随机分布的导电纳米线1将改变监测信号与两个固定信号之间的连接关系，进而改变监测信号的值。
当所述监测信号作为芯片安全的标志信号，当芯片内部电路发现监测信号值发生改变时，芯片改变内部的密钥值或者自毁；当所述监测信号直接作为芯片内部的密钥值或者与根密钥共同运算得到芯片内部实际使用的密钥，监测信号的改变将直接反映至输出密钥的改变。
实施实例：如图1所示，为本发明防红外探测芯片布局结构，在设计芯片时，在芯片顶层均匀间隔分布分别连接至电源VDD、地GND的金属块，然后在导电纳米线长度范围内，再均匀间隔分布分别连接至N位监测信号DET[N-1:0]的金属块，然后在电源金属块、地金属块与监测信号金属块之间随机地分布若干导电纳米线，由于每根导电纳米线的角度和位置随机，则每位监测信号DET[i]与VDD和GND连接关系也随机，若导电纳米线将监测信号DET[i]与VDD连接起来，则DET[i]为1，如图2a、图2b所示；若导电纳米线将监测信号DET[i]与GND连接起来，则DET[i]为0，如图3a、图3b所示；否则，若导电纳米线未将DET[i]与任何固定VDD、GND信号相连，则DET[i]保持为默认值，如图4a、图4b所示的下拉电路将确定其默认值为0。此外，若导电纳米线在分布时，出现相邻导电纳米线交叠的情况，如5a、图5b、图5c所示，则会在电源地之间形成短路，大电流将流经导电纳米线，从而使得两根导电纳米线中一根或者两根发生熔断，此时，该种芯片布局方式仍然有效工作，对于由于导电纳米线熔断完全与VDD和GND断开的监测信号，其值保持为默认值，而对于仍保持连接关系的监测信号，则为其所连接的固定信号值。
对于N位DET[N-1:0]监测信号，其可以采用如图6所示的方式作为芯片攻击的标志信号Flag，首先将DET[N-1:0]存储在片上存储器中，其值记为DET’[N-1:0]，然后实时监测输入DET[N-1:0]和存储在存储器中的DET’[N-1:0]的异同，若芯片在使用过程中DET[N-1:0]任意一位发生变化，则说明存在外部侵入式攻击，芯片将根据该Flag标志信号进行安全性操作，比如自毁，或者扰乱芯片密钥值。此外，N位DET[N-1:0]监测信号也可以直接作为芯片的密钥，如图7所示，因为导电纳米线是随机分布在芯片顶层，因此监测信号与电源或者地的连接也是随机的，DET[N-1:0]的值也随机，可以直接作为芯片的密钥。DET[N-1:0]还可以与芯片内部存储的根密钥共同运算得到芯片最终使用的密钥。如此，便能直接将侵入式攻击导致的导电纳米线破坏反应至芯片密钥的变化。
同时，为了使防红外探测防护层和随机分布导电纳米线有效地集成在芯片上，在芯片设计时，在顶层金属GND、VDD和监测信号的金属块范围内，将采用开窗的方式避免钝化层的覆盖，以使芯片顶层金属块暴露至芯片外，然后采用蒸镀的方式将金属块外沿至钝化层上，形成与导电纳米线连接的金属块电极。
可以看出，在采用上述芯片布局方法后，将使芯片同时具有防红外探测半侵入式攻击和侵入式攻击的能力。
Claims (4)
1.一种防红外探测芯片布局结构，包括：芯片、若干金属块、防红外探测薄膜层和若干导电纳米线，其特征在于：在芯片顶层分布若干金属块和随机生长或分布若干导电纳米线，且每根导电纳米线通过一金属块与芯片内部信号相连，芯片实时监测所有导电纳米线的连接状态；防红外探测薄膜层包裹所有导电纳米线，并进一步覆盖整个芯片。
2.根据权利要求1所述的防红外探测芯片布局结构，其特征在于：所述导电纳米线为金属纳米线。
3.根据权利要求1或2所述的防红外探测芯片布局结构，其特征在于：每根导电纳米线通过一金属块与芯片内部信号相连的方式为：在芯片顶层均匀分布连接至两个电源和地的固定信号金属块，以及连接至多个监测信号金属块，在两个固定信号金属块和多个监测信号金属块之间随机生长或者分布若干导电纳米线，以实现监测信号与两个固定信号之间的随机连接，使得监测信号具有随机值。
4.根据权利要求1或2所述的防红外探测芯片布局结构，其特征在于：当所述监测信号作为芯片安全的标志信号，当芯片内部电路发现监测信号值发生改变时，芯片改变内部的密钥值或者自毁；当所述监测信号直接作为芯片内部的密钥值或者与根密钥共同运算得到芯片内部实际使用的密钥，监测信号的改变将直接反映至输出密钥的改变。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310341249.8A CN116469838A (zh) | 2023-03-31 | 2023-03-31 | 一种防红外探测芯片布局结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310341249.8A CN116469838A (zh) | 2023-03-31 | 2023-03-31 | 一种防红外探测芯片布局结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116469838A true CN116469838A (zh) | 2023-07-21 |
Family
ID=87172803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310341249.8A Pending CN116469838A (zh) | 2023-03-31 | 2023-03-31 | 一种防红外探测芯片布局结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116469838A (zh) |
-
2023
- 2023-03-31 CN CN202310341249.8A patent/CN116469838A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20230036441A1 (en) | Protective semiconductor elements for bonded structures | |
| US5389738A (en) | Tamperproof arrangement for an integrated circuit device | |
| US7791898B2 (en) | Security apparatus | |
| EP1700256B1 (fr) | Protection d'une puce de circuit intégré contenant des données confidentielles | |
| KR20240036032A (ko) | 접합된 구조물의 광학적 차단 보호 요소 | |
| US5353350A (en) | Electro-active cradle circuits for the detection of access or penetration | |
| AU783858B2 (en) | Anti tamper encapsulation for an integrated circuit | |
| JP5933266B2 (ja) | 物理的または化学的な侵入に対して電子集積回路ハウジングを保護する装置 | |
| Clark | Physical protection of cryptographic devices | |
| JP6905473B2 (ja) | 物理的及び／又は電気的変化に対する集積回路チップ保護 | |
| US8637985B2 (en) | Anti-tamper wrapper interconnect method and a device | |
| CN202855734U (zh) | 用于智能卡的有源防护装置 | |
| CN116469838A (zh) | 一种防红外探测芯片布局结构 | |
| WO2007018761A2 (en) | Security method for data protection | |
| CN109934021B (zh) | 防探针探测的开关电容puf电路的布局方法 | |
| CN2881758Y (zh) | 一种针对破坏性攻击可信平台模块芯片的防护结构 | |
| CN103985674A (zh) | 一种安全芯片防攻击结构及防攻击的方法 | |
| CN110096906A (zh) | 一种安全装置 | |
| US8900703B1 (en) | Nanotechnology for protection of proprietary hardware and software | |
| US11894315B2 (en) | Electronic system in package comprising protected side faces | |
| CN110084074B (zh) | 一种保护装置及数据设备 | |
| CN1333316C (zh) | 一种芯片的网格探测器及其防攻击方法 | |
| CN203871311U (zh) | 一种安全芯片防攻击结构 | |
| JP4836995B2 (ja) | 集積回路モジュール | |
| CN111916400A (zh) | 基于衬底耦合容性puf的芯片防半侵入式攻击方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |