[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN116456748A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN116456748A
CN116456748A CN202211656118.0A CN202211656118A CN116456748A CN 116456748 A CN116456748 A CN 116456748A CN 202211656118 A CN202211656118 A CN 202211656118A CN 116456748 A CN116456748 A CN 116456748A
Authority
CN
China
Prior art keywords
pixel driving
transistor
sub
light emitting
dummy pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211656118.0A
Other languages
English (en)
Inventor
金智善
徐荣完
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116456748A publication Critical patent/CN116456748A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明涉及一种显示装置，所述显示装置通过在边角部布置像素而在边角部也能够显示图像。根据一实施例的显示装置包括：基板，包含前面部、从所述前面部的第一侧延伸的第一侧面部、从所述前面部的第二侧延伸的第二侧面部以及布置在所述第一侧面部与所述第二侧面部之间且具有切开图案的边角部；第一显示区域，包含布置在所述前面部的第一像素；以及第二显示区域，包含布置在所述边角部的切开图案的第二像素和虚设像素驱动部。各个所述第二像素包括发出光的子像素发光部和连接到所述子像素发光部的子像素驱动部。多个所述虚设像素驱动部中的一个虚设像素驱动部布置为比多个所述第二像素中的一个第二像素的子像素驱动部更靠近所述切开图案的一侧边缘。

Description

显示装置
技术领域
本发明涉及一种显示装置。
背景技术
随着信息化社会的发展，对用于显示图像的显示装置的需求以多样的形态增加。例如，显示装置应用于诸如智能电话、数码相机、笔记本计算机、导航仪以及智能电视之类的多样的电子设备。
显示装置可以是诸如液晶显示装置(Liquid Crystal Display Device)、场发射显示装置(Field Emission Display Device)、发光显示装置(Light Emitting DisplayDevice)等的平板显示装置。发光显示装置包括包含有机发光元件的有机发光显示装置、包含诸如无机半导体之类的无机发光元件的无机发光显示装置以及包含超小型发光元件的超小型发光显示装置。
随着显示装置应用于多样的电子设备，要求具有多样的设计的显示装置。例如，在显示装置为发光显示装置的情况下，不仅可以在前面部显示图像，还可以在前面部的四个侧边缘分别弯曲的侧面部显示图像。例如，显示装置可以包括布置在从前面部的第一侧边缘弯曲的第一侧面部与从前面部的第二侧边缘弯曲的第二侧面部之间的边角部。
发明内容
本发明所要解决的技术问题在于提供一种通过在边角部布置像素而在边角部也能够显示图像的显示装置。
本发明的技术问题并不限于以上提及的技术问题，本领域技术人员可以通过下方的记载明确理解未提及的其他技术问题。
用于解决上述技术问题的根据一实施例的一种显示装置包括：基板，包含前面部、从所述前面部的第一侧延伸的第一侧面部、从所述前面部的第二侧延伸的第二侧面部以及布置在所述第一侧面部与所述第二侧面部之间且具有切开图案的边角部；第一显示区域，包含布置在所述前面部的第一像素；以及第二显示区域，包含布置在所述边角部的切开图案的第二像素和虚设像素驱动部。各个所述第二像素包括发出光的子像素发光部和连接到所述子像素发光部的子像素驱动部。多个所述虚设像素驱动部中的一个虚设像素驱动部布置为比多个所述第二像素中的一个第二像素的子像素驱动部更靠近所述切开图案的一侧边缘。
所述第二显示区域可以包括布置所述第二像素的子像素驱动部的驱动区域和布置所述虚设像素驱动部的虚设区域，其中，所述虚设区域可以布置为围绕所述驱动区域。
所述虚设像素驱动部可以与所述子像素发光部重叠。
所述显示装置还可以包括：连接布线，连接所述子像素发光部和所述子像素驱动部。
所述连接布线可以与所述虚设像素驱动部重叠。
所述虚设像素驱动部可以包括：驱动晶体管；第一晶体管，连接到所述驱动晶体管的第一电极；第二晶体管，布置在所述驱动晶体管的栅极电极与第二电极之间；第三晶体管，布置在所述驱动晶体管的栅极电极与被施加初始化电压的初始化电压布线之间；第四晶体管，布置在所述驱动晶体管的第二电极与所述初始化电压布线之间；以及第五晶体管，布置在所述驱动晶体管的第一电极与被施加第一电源电压的第一电源布线之间。
所述第一晶体管的栅极电极、所述第二晶体管的栅极电极、所述第三晶体管的栅极电极、所述第四晶体管的栅极电极以及所述第五晶体管的栅极电极中的至少一个可以连接到所述第一电源布线。
所述第一晶体管的栅极电极、所述第二晶体管的栅极电极、所述第三晶体管的栅极电极、所述第四晶体管的栅极电极及所述第五晶体管的栅极电极可以连接到所述第一电源布线。
所述第一晶体管的第一电极可以连接到被施加数据电压的数据布线。
所述第一晶体管的第一电极可以连接到未施加任何电压的虚设数据布线。
所述第一晶体管的第一电极可以连接到所述第一电源布线。
所述子像素驱动部的面积可以与所述虚设像素驱动部的面积相同。
所述子像素驱动部的在一方向上的长度可以与所述虚设像素驱动部的在一方向上的长度相同。
所述子像素驱动部的在另一方向上的长度可以与所述虚设像素驱动部的在另一方向上的长度相同，所述另一方向可以与所述一方向正交。
用于解决上述技术问题的根据一实施例的一种显示装置包括：基板，包含前面部、从所述前面部的第一侧延伸的第一侧面部、从所述前面部的第二侧延伸的第二侧面部以及布置在所述第一侧面部与所述第二侧面部之间且具有切开图案的边角部；第一显示区域，包含布置在所述前面部的第一像素；以及第二显示区域，包含布置在所述边角部的切开图案的第二像素、第一虚设像素驱动部以及第二虚设像素驱动部。多个所述第一虚设像素驱动部中的一个第一虚设像素驱动部的面积与多个所述第二虚设像素驱动部中的一个第二虚设像素驱动部的面积不同。
所述第一虚设像素驱动部可以布置为比多个所述第二像素中的一个第二像素的第二像素驱动部更靠近所述切开图案的一侧边缘，所述第二虚设像素驱动部可以布置为比所述第二像素驱动部更靠近所述切开图案的另一侧边缘。
所述第一虚设像素驱动部的在一方向上的长度可以比所述第二虚设像素驱动部的在一方向上的长度长。
所述第一虚设像素驱动部的在另一方向上的长度可以与所述第二虚设像素驱动部的在另一方向上的长度相同，所述另一方向可以与所述一方向正交。
所述第二显示区域还可以包括第三虚设像素驱动部，多个所述第三虚设像素驱动部中的一个第三虚设像素驱动部的面积可以与所述第一虚设像素驱动部的面积或所述第二虚设像素驱动部的面积不同。
所述第三虚设像素驱动部的在一方向上的长度可以与所述第一虚设像素驱动部的在一方向上的长度相同。
所述第三虚设像素驱动部的在所述另一方向上的长度可以比所述第一虚设像素驱动部的在所述另一方向上的长度短。
所述第二显示区域还可以包括第四虚设像素驱动部，所述第四虚设像素驱动部的面积可以与所述第一虚设像素驱动部的面积、所述第二虚设像素驱动部的面积和所述第三虚设像素驱动部的面积不同。
所述第四虚设像素驱动部的在一方向上的长度可以比所述第一虚设像素驱动部的在一方向上的长度短，并且所述第四虚设像素驱动部的在另一方向上的长度可以比所述第一虚设像素驱动部的在另一方向上的长度短。
其他实施例的具体事项包括在详细的说明及附图中。
根据实施例的显示装置，显示区域可以布置在显示面板的前面部、第一侧面部、第二侧面部以及第一侧面部与第二侧面部相交的边角部。因此，在显示面板的前面部、第一侧面部、第二侧面部及边角部中也可以显示图像。
根据实施例的显示装置，由于第二显示区域包括虚设像素驱动部，因此第二显示区域的第一像素驱动区域的电路图案的密集度可以与第三显示区域的第二像素驱动区域的电路图案的密集度相似。在这种情况下，通过蚀刻工艺形成的第一像素驱动区域的电路图案的线宽与第二像素驱动区域的电路图案的线宽之间可能几乎没有差异。因此，能够防止从第二像素的子像素发光部发出的光的亮度与从第三像素的子像素发光部发出的光的亮度之间产生差异。
根据实施例的效果不受以上例示的内容的限制，在本说明书中包括更加多样的效果。
附图说明
图1是示出根据一实施例的显示装置的立体图。
图2是示出根据一实施例的显示装置的展开图。
图3是示出根据一实施例的显示装置的剖面图。
图4是详细示出根据一实施例的布置在显示面板的第一边角部的第一显示区域至第三显示区域和非显示区域的布局图。
图5是详细示出图4的第一显示区域的一示例的布局图。
图6是详细示出图4的第二显示区域和第三显示区域的一示例的布局图。
图7是详细示出图6的第二显示区域的一示例的布局图。
图8是详细示出图6的第三显示区域的一示例的布局图。
图9是示出根据一实施例的第二像素的第一子像素的电路图。
图10是示出根据一实施例的虚设像素驱动部的电路图。
图11是示出根据又一实施例的第二像素的第一子像素的电路图。
图12是示出根据又一实施例的虚设像素驱动部的电路图。
图13是详细示出图7的第二像素的第一子像素驱动部和虚设像素驱动部的一示例的布局图。
图14是详细示出图13的第一子像素驱动部的一示例的布局图。
图15是示出沿着图14的B-B'截断的显示面板的一示例的剖面图。
图16是示出沿着图13的C-C'截断的显示面板的一示例的剖面图。
图17是详细示出图13的第一子像素驱动部和虚设像素驱动部的又一示例的布局图。
图18是示出沿着图17的D-D'截断的显示面板的一示例的剖面图。
图19是示出根据又一实施例的虚设像素驱动部的电路图。
图20是详细示出图13的虚设像素驱动部的又一示例的布局图。
图21是示出根据又一实施例的虚设像素驱动部的电路图。
图22是详细示出图13的虚设像素驱动部的又一示例的布局图。
图23是示出根据又一实施例的虚设像素驱动部的电路图。
图24是详细示出图13的虚设像素驱动部的又一示例的布局图。
图25是示出根据又一实施例的虚设像素驱动部的电路图。
图26是详细示出图13的虚设像素驱动部的又一示例的布局图。
图27是示出根据又一实施例的虚设像素驱动部的电路图。
图28是详细示出图13的虚设像素驱动部的又一示例的布局图。
图29是详细示出图6的第二显示区域的又一示例的布局图。
图30是详细示出图6的第二显示区域的又一示例的布局图。
图31是详细示出图6的第二显示区域的又一示例的布局图。
图32至35是示出图31的第一虚设像素驱动部、第二虚设像素驱动部、第三虚设像素驱动部及第四虚设像素驱动部的一示例图。
附图标记的说明
10：显示装置 100：显示面板
FS：前面部 SS1：第一侧面部
SS2：第二侧面部 SS3：第三侧面部
SS4：第四侧面部 CS1：第一边角部
CS2：第二边角部 CS3：第三边角部
CS4：第四边角部 DA1：第一显示区域
DA2：第二显示区域 DA3：第三显示区域
NDA：非显示区域 CP：切开图案
CG：切开部
具体实施方式
参照与附图一起详细后述的实施例，可以明确本发明的优点和特征以及达成这些的方法。然而本发明可以实现为彼此不同的多样的形态，而不限于以下公开的实施例，并且提供本实施例的目的仅在于使本发明的公开完整并向本发明所属技术领域中具有普通知识的人员完整地告知本发明的范围，本发明仅由权利要求书的范围所定义。
当元件(elements)或层被指为位于其他元件或层“上(on)”时，包括元件(elements)或层位于其他元件或层的紧邻的上方或中间夹设有其他层或其他元件的情况。在整个说明书中，相同的附图标记指代相同的构成要素。在用于说明实施例的附图中所示出的形状、尺寸、比率、角度、数量等是示例性的，因此本发明并不限于图示的内容。
虽然“第一”、“第二”等用于叙述多样的构成要素，但这些构成要素显然不受限于这些术语。这些术语仅用于将一个构成要素与其他构成要素进行区分。因此，以下提及的第一构成要素在本发明的技术思想内，显然也可以是第二构成要素。
本发明的多个实施例的各个特征可部分或整体地彼此结合或组合，且在技术上可进行多样的联动及驱动，各个实施例可以相对于彼此独立地实施，也可通过相关关系而一起实施。
图1是示出根据一实施例的显示装置的立体图。
参照图1，根据一实施例的显示装置10可以应用于诸如移动电话(mobile phone)、智能电话(smart phone)、平板个人计算机(tablet PC：tablet personal computer)、移动通信终端、电子记事本、电子书、便携式多媒体播放器(PMP：portable multimediaplayer)、导航仪、超移动个人计算机(UMPC：Ultra Mobile PC)等的便携式电子设备。或者，根据一实施例的显示装置10可以应用为电视、笔记本电脑、监视器、广告牌或物联网(IOT：internet of things)装置的显示部。或者，根据一实施例的显示装置10可以应用于诸如智能手表(smart watch)、手表电话(watch phone)、眼镜型显示器和头戴式显示器(HMD：headmounted display)之类的可穿戴装置(wearable device)。或者，根据一实施例的显示装置10可以应用于车辆的仪表板、车辆的中心仪表盘(center fascia)、布置于车辆的仪表板的中心信息显示器(CID：Center Information Display)、代替车辆的侧视镜的室内镜显示器(room mirror display)或者作为车辆的后座用娱乐设备而布置于前座的背面的显示器。
根据一实施例的显示装置10可以包括显示面板100(图2)，所述显示面板100包括前面部FS、第一侧面部SS1、第二侧面部SS2、第三侧面部SS3、第四侧面部SS4、第一边角部CS1、第二边角部CS2、第三边角部CS3和第四边角部CS4。
在本说明书中，第一方向DR1可以是显示面板100的短边方向，例如，可以是显示面板100的横方向。第二方向DR2可以是显示面板100的长边方向，例如，可以是显示面板100的纵方向。第三方向DR3可以是显示面板100的厚度方向。
并且，显示面板100可以是包括发光元件(light emitting element)的发光显示面板。例如，显示面板100可以是利用包括有机发光层的有机发光二极管(organic lightemitting diode)的有机发光显示面板、利用超小型发光二极管(micro LED)的超小型发光二极管显示面板、利用包括量子点发光层的量子点发光元件(Quantum dot LightEmitting Diode)的量子点发光显示面板或利用包括无机半导体的无机发光元件的无机发光显示面板。以下，以显示面板100是有机发光显示面板的情形为中心进行说明。
前面部FS可以具有包括第一方向DR1上的短边和第二方向DR2上的长边的四边形的平面形态，但不限于此。前面部FS可以具有其他多边形、圆形或椭圆形的平面形态。在图1中，例示了前面部FS平坦地形成的情形，但不限于此。前面部FS可以包括曲面。
第一侧面部SS1可以从前面部FS的第一侧延伸。第一侧面部SS1可以沿着前面部FS的第一侧的第一弯曲线BL1(图2)弯曲，据此，可以具有第一曲率。如图1所示，前面部FS的第一侧可以是前面部FS的左侧。
第二侧面部SS2可以从前面部FS的第二侧延伸。第二侧面部SS2可以沿着前面部FS的第二侧的第二弯曲线BL2(图2)弯曲，据此可以具有第二曲率。第二曲率可以与第一曲率不同，但不限于此。如图1所示，前面部FS的第二侧可以是前面部FS的下侧。
第三侧面部SS3可以从前面部FS的第三侧延伸。第三侧面部SS3可以沿着前面部FS的第三侧的第三弯曲线BL3(图2)弯曲，据此可以具有第三曲率。第三曲率可以与第二曲率相同，但不限于此。如图1所示，前面部FS的第三侧可以是前面部FS的右侧。
第四侧面部SS4可以从前面部FS的第四侧延伸。第四侧面部SS4可以沿着前面部FS的第四侧的第四弯曲线BL4(图2)弯曲，据此可以具有第四曲率。第四曲率可以与第一曲率相同，但不限于此。如图1所示，前面部FS的第四侧可以是前面部FS的上侧。
第一边角部CS1可以布置在第一侧面部SS1与第二侧面部SS2之间。具体而言，第一边角部CS1可以与第一侧面部SS1的下侧和第二侧面部SS2的左侧相接。第一边角部CS1可以是借由第一侧面部SS1的第一曲率和第二侧面部SS2的第二曲率而弯曲的复合曲率区域。因此，第一边角部CS1可以通过借由第一侧面部SS1的第一曲率而弯曲的力和借由第二侧面部SS2的第二曲率而弯曲的力而被施加应变。
第二边角部CS2可以布置在第二侧面部SS2与第三侧面部SS3之间。具体而言，第二边角部CS2可以与第二侧面部SS2的右侧和第三侧面部SS3的下侧相接。第二边角部CS2可以是借由第二侧面部SS2的第二曲率和第三侧面部SS3的第三曲率而弯曲的复合曲率区域。因此，第二边角部CS2可以通过借由第二侧面部SS2的第二曲率而弯曲的力和借由第三侧面部SS3的第三曲率而弯曲的力而被施加应变。
第三边角部CS3可以布置在第三侧面部SS3与第四侧面部SS4之间。具体而言，第三边角部CS3可以与第三侧面部SS3的上侧和第四侧面部SS4的右侧相接。第三边角部CS3可以是借由第三侧面部SS3的第三曲率和第四侧面部SS4的第四曲率而弯曲的复合曲率区域。因此，第三边角部CS3可以通过借由第三侧面部SS3的第三曲率而弯曲的力和借由第四侧面部SS4的第四曲率而弯曲的力而被施加应变。
第四边角部CS4可以布置在第一侧面部SS1与第四侧面部SS4之间。具体而言，第四边角部CS4可以与第一侧面部SS1的上侧和第四侧面部SS4的左侧相接。第四边角部CS4可以是借由第一侧面部SS1的第一曲率和第四侧面部SS4的第四曲率而弯曲的复合曲率区域。因此，第四边角部CS4可以通过借由第一侧面部SS1的第一曲率而弯曲的力和借由第四侧面部SS4的第四曲率而弯曲的力而被施加应变。
如图4所示，第一边角部CS1、第二边角部CS2、第三边角部CS3和第四边角部CS4中的每一个可以包括由切开部划分的切开图案，以减小由复合曲率引起的应变。针对切开图案的说明将结合图4进行后述。
图2是示出根据一实施例的显示装置的展开图。
参照图2，显示面板100还可以包括弯曲部BA和垫部PA。显示面板100可以包括第一显示区域DA1至第三显示区域DA3、非显示区域NDA、弯曲部BA和垫部PA。
第一显示区域DA1至第三显示区域DA3是指包括像素或发光区域而显示图像的区域。非显示区域NDA是指不包括像素或发光区域而不显示图像的区域。在非显示区域NDA中可以布置有用于驱动像素或发光区域的信号布线或扫描驱动部。
第一显示区域DA1是显示面板100的主显示区域，可以布置于前面部FS、第一侧面部SS1、第二侧面部SS2、第三侧面部SS3和第四侧面部SS4。第一显示区域DA1的各个边角可以以预定的曲率圆滑地形成。
第二显示区域DA2可以是辅助作为主显示区域的第一显示区域DA1的第一辅助显示区域。第二显示区域DA2的分辨率可以与第一显示区域DA1的分辨率不同。例如，由于第二显示区域DA2起到辅助第一显示区域DA1的作用，因此第二显示区域DA2的分辨率可以低于第一显示区域DA1的分辨率。例如，第二显示区域DA2中的每单位面积的像素的数量可以小于第一显示区域DA1中的每单位面积的像素的数量。或者，排列在第二显示区域DA2中的每1英寸的像素(PPI：pixels per inch)的数量可以小于排列在第一显示区域DA1中的每1英寸的像素的数量。然而，本说明书的实施例不限于此，并且第二显示区域DA2的分辨率可以与第一显示区域DA1的分辨率实质上相同。
第二显示区域DA2可以布置在第一显示区域DA1的多个边角中的一个的外侧。第二显示区域DA2可以布置在边角部CS1～CS4中的一个。
例如，布置在第一显示区域DA1的下侧和左侧相交的边角的外侧的第二显示区域DA2可以布置在第一边角部CS1。布置在第一显示区域DA1的下侧和右侧相交的边角的外侧的第二显示区域DA2可以布置在第二边角部CS2。布置在第一显示区域DA1的上侧和右侧相交的边角的外侧的第二显示区域DA2可以布置在第三边角部CS3。布置在第一显示区域DA1的上侧和左侧相交的边角的外侧的第二显示区域DA2可以布置在第四边角部CS4。
第三显示区域DA3可以是辅助作为主显示区域的第一显示区域DA1的第二辅助显示区域。第三显示区域DA3的分辨率可以与第一显示区域DA1的分辨率不同。例如，由于第三显示区域DA3起到辅助第一显示区域DA1的作用，因此第三显示区域DA3的分辨率可以低于第一显示区域DA1的分辨率。即，第三显示区域DA3中的每单位面积的像素的数量可以小于第一显示区域DA1中的每单位面积的像素的数量。或者，排列在第二显示区域DA2中的每1英寸的像素(PPI：pixels per inch)的数量可以小于排列在第一显示区域DA1中的每1英寸的像素的数量。然而，本说明书的实施例不限于此，并且第三显示区域DA3的分辨率可以与第一显示区域DA1的分辨率实质上相同。
第三显示区域DA3可以布置在第一显示区域DA1与第二显示区域DA2之间。第三显示区域DA3可以布置在边角部CS1～CS4中的一个。
例如，布置在第一显示区域DA1的下侧和左侧相交的边角的外侧的第三显示区域DA3可以布置在第一边角部CS1。布置在第一显示区域DA1的下侧和右侧相交的边角的外侧的第三显示区域DA3可以布置在第二边角部CS2。布置在第一显示区域DA1的上侧和右侧相交的边角的外侧的第三显示区域DA3可以布置在第三边角部CS3。布置在第一显示区域DA1的上侧和左侧相交的边角的外侧的第三显示区域DA3可以布置在第四边角部CS4。
非显示区域NDA可以布置在第一侧面部SS1、第二侧面部SS2、第三侧面部SS3、第四侧面部SS4、第一边角部CS1、第二边角部CS2、第三边角部CS3和第四边角部CS4。非显示区域NDA在侧面部SS1、SS2、SS3、SS4中可以布置在第一显示区域DA1的外侧。例如，非显示区域NDA可以布置在第一侧面部SS1的左侧边缘、第二侧面部SS2的下侧边缘、第三侧面部SS3的右侧边缘和第四侧面部SS4的上侧边缘。
非显示区域NDA在边角部CS1、CS2、CS3、CS4中可以布置在第二显示区域DA2的外侧。例如，非显示区域NDA可以布置在第一边角部CS1的左侧与下侧相交的边角的边缘、第二边角部CS2的下侧与右侧相交的边角的边缘、第三边角部CS3的上侧与右侧相交的边角的边缘以及第四边角部CS4的上侧与左侧相交的边角的边缘。
弯曲部BA可以从第二侧面部SS2的下侧延伸。弯曲部BA可以布置在第二侧面部SS2与垫部PA之间。弯曲部BA的在第一方向DR1上的长度可以短于第二侧面部SS2的在第一方向DR1上的长度。弯曲部BA可以沿着第二侧面部SS2下侧的第五弯曲线BL5而弯曲。
垫部PA可以从弯曲部BA的下侧延伸。垫部PA的在第一方向DR1上的长度可以大于弯曲部BA的在第一方向DR1上的长度，但不限于此。垫部PA的在第一方向DR1上的长度可以与弯曲部BA的在第一方向DR1上的长度实质上相同。垫部PA可以沿着弯曲部BA下侧的第六弯曲线BL6而弯曲。垫部PA可以布置在前面部FS的下表面上。
在垫部PA上可以布置有显示驱动电路200和垫DP。显示驱动电路200可以形成为集成电路(IC：integrated circuit)。显示驱动电路200可以通过塑料上芯片(COP：chip onplastic)方式或超声波接合方式而附着于垫部PA上。或者，显示驱动电路200可以布置于布置在垫部PA的垫DP上的显示电路板300上。
显示电路板300可以利用各向异性导电膜(anisotropic conductive film)而附着于垫部PA的垫DP上。因此，垫部PA的垫DP可以电连接到显示电路板300。
如图2所示，显示区域DA1、DA2、DA3可以布置在显示面板100的前面部FS、第一侧面部SS1、第二侧面部SS2、第三侧面部SS3、第四侧面部SS4、第一边角部CS1、第二边角部CS2、第三边角部CS3和第四边角部CS4。因此，不仅可以在显示面板100的前面部FS、第一侧面部SS1、第二侧面部SS2、第三侧面部SS3和第四侧面部SS4显示图像，还可以在第一边角部CS1、第二边角部CS2、第三边角部CS3和第四边角部CS4显示图像。
图3是示出根据一实施例的显示装置的剖面图。图3示出了沿图1的A-A'截断的显示装置10的一示例。
参照图3，除了显示面板100之外，显示装置10还可以包括覆盖窗CW和偏振膜PF。显示面板100可包括基板SUB、显示层DISL和传感器电极层SENL。偏振膜PF可以布置在显示面板100上，并且覆盖窗CW可以布置在偏振膜PF上。
在基板SUB上可以布置有显示层DISL。显示层DISL可以包括显示区域DA1、DA2、DA3(图2)以及非显示区域NDA。显示层DISL可以包括薄膜晶体管层TFTL(图15)、布置有发光的发光元件的发光元件层EML(图15)以及用于封装发光元件层EML的封装层TFE(图15)。
传感器电极层SENL、偏振膜PF和覆盖窗CW可布置在第二侧面部SS2和第三侧面部SS3上。并且，传感器电极层SENL、偏振膜PF和覆盖窗CW也可以布置在第一侧面部SS1和第四侧面部SS4上。
弯曲部BA可以在第五弯曲线BL5弯曲并布置在第二侧面部SS2的下表面。垫部PA可以在第六弯曲线BL6弯曲并布置在前面部FS的下表面。垫部PA可以借由粘合部件ADH附着于前面部FS的下表面。粘合部件ADH可以是压敏粘合剂(pressure sensitive adhesive)。
图4是详细示出根据一实施例的布置在显示面板的第一边角部的第一显示区域至第三显示区域和非显示区域的布局图。
图4示出了图2的A区域的放大图。
参照图4，第一弯曲线BL1和第二弯曲线BL2的交点CRP可布置在第一显示区域DA1。在这种情况下，第一显示区域DA1可以布置在前面部FS、第一侧面部SS1、第二侧面部SS2和第一边角部CS1。在这种情况下，第二显示区域DA2和第三显示区域DA3可以布置在第一边角部CS1。非显示区域NDA可以布置在第一侧面部SS1、第二侧面部SS2和第一边角部CS1。
另外，第一弯曲线BL1和第二弯曲线BL2的交点CRP的位置不限于图4中所示的位置，可布置在第二显示区域DA2或第三显示区域DA3。
第一显示区域DA1可以包括显示图像的第一像素PX1(图5)。第二显示区域DA2可以布置在第三显示区域DA3的外侧。第二显示区域DA2可以包括显示图像的第二像素PX2(图7)。第三显示区域DA3可以布置在第一显示区域DA1与第二显示区域DA2之间。第三显示区域DA3可以包括显示图像的第三像素PX3(图8)。
在布置非显示区域来代替布置第三显示区域DA3的情况下，用户可以识别第一显示区域DA1和第二显示区域DA2之间的非显示区域。即，用户可以识别由第一显示区域DA1显示的图像与由第二显示区域DA2显示的图像之间的间隙(gap)。在包括第三像素PX3(图8)的第三显示区域DA3布置在第一显示区域DA1与第二显示区域DA2之间的情况下，可以防止由第一显示区域DA1显示的图像与由第二显示区域DA2显示的图像之间的间隙被用户识别。
第二显示区域DA2可以包括切开图案CP和切开部CG。第二像素PX2(图7)可以布置于切开图案CP上。切开图案CP可以通过借由激光切开显示面板100的一部分或全部或者借由蚀刻工艺蚀刻显示面板100的一部分或全部等的多样的工艺而形成。例如，可以通过蚀刻显示面板100的薄膜晶体管层TFTL(图15)、发光元件层EML(图15)和封装层TFE(图15)来形成切开图案CP。
每个切开图案CP的一端可以连接到第三显示区域DA3，并且每个切开图案CP的另一端可以连接到非显示区域NDA。彼此相邻的切开图案CP可以借由切开部CG而隔开布置。可以借由切开部CG而在彼此相邻的切开图案CP之间配备有空间。因此，即使第一边角部CS1具有复合曲率，第一边角部CS1也可以伸长和收缩，因此可以借由切开部CG而减小施加到第一边角部CS1的应变。
向第一显示区域DA1的第一像素PX1(图5)、第二显示区域DA2的第二像素PX2(图7)和第三显示区域DA3的第三像素PX3(图8)施加扫描信号的扫描驱动部可以布置在第三显示区域DA3。
另外，布置在图2所示的第二边角部CS2、第三边角部CS3和第四边角部CS4的显示区域DA1、DA2、DA3和非显示区域NDA可以类似于结合图5说明的内容。因此，将省略对第二边角部CS2、第三边角部CS3和第四边角部CS4的说明。
图5是详细示出图4的第一显示区域的一示例的布局图。
参照图5，第一显示区域DA1可以包括第一像素PX1。每个第一像素PX1可以包括第一子像素SP1、第二子像素SP2、第三子像素SP3和第四子像素SP4。第一子像素SP1可以包括发出第一颜色的光的第一子像素发光部SPEU1和连接到第一子像素发光部SPEU1以向第一子像素发光部SPEU1施加驱动电流或驱动电压的第一子像素驱动部SPDU1。第二子像素SP2可以包括发出第二颜色的光的第二子像素发光部SPEU2和连接到第二子像素发光部SPEU2以向第二子像素发光部SPEU2施加驱动电流或驱动电压的第二子像素驱动部SPDU2。第三子像素SP3可以包括发出第三颜色的光的第三子像素发光部SPEU3和连接到第三子像素发光部SPEU3以向第三子像素发光部SPEU3施加驱动电流或驱动电压的第三子像素驱动部SPDU3。第四子像素SP4可以包括发出第四颜色的光的第四子像素发光部SPEU4和连接到第四子像素发光部SPEU4以向第四子像素发光部SPEU4施加驱动电流或驱动电压的第四子像素驱动部SPDU4。
第一子像素驱动部SPDU1和第一子像素发光部SPEU1可以在第三方向DR3上彼此重叠。第一子像素驱动部SPDU1的面积可以大于第一子像素发光部SPEU1的面积。第一子像素驱动部SPDU1可以具有包括第一方向DR1上的短边和第二方向DR2上的长边的矩形的平面形态。第一子像素发光部SPEU1可以具有包括在第四方向DR4上的边和第五方向DR5上的边的矩形或菱形的平面形态。第四方向DR4和第五方向DR5可以是彼此正交的方向。第四方向DR4可以是相对于第一方向DR1倾斜45度的方向。
第二子像素驱动部SPDU2和第二子像素发光部SPEU2可以在第三方向DR3上彼此重叠。第二子像素驱动部SPDU2的面积可以大于第二子像素发光部SPEU2的面积。第二子像素驱动部SPDU2可以具有包括第一方向DR1上的短边和第二方向DR2上的长边的矩形的平面形态，并且第二子像素发光部SPEU2可以具有包括第四方向DR4上的长边和第五方向DR5上的短边的矩形的平面形态。
第三子像素驱动部SPDU3和第三子像素发光部SPEU3可以在第三方向DR3上彼此重叠。第三子像素驱动部SPDU3的面积可以大于第三子像素发光部SPEU3的面积。第三子像素驱动部SPDU3可以具有包括第一方向DR1上的短边和第二方向DR2上的长边的矩形的平面形态。第三子像素发光部SPEU3可以具有包括第四方向DR4上的边和第五方向DR5上的边的矩形或菱形的平面形态。
第四子像素驱动部SPDU4和第四子像素发光部SPEU4可以在第三方向DR3上彼此重叠。第四子像素驱动部SPDU4的面积可以大于第四子像素发光部SPEU4的面积。第四子像素驱动部SPDU4可以具有包括第一方向DR1上的短边和第二方向DR2上的长边的矩形的平面形态，并且第四子像素发光部SPEU4可以具有包括第四方向DR4上的短边和第五方向DR5上的长边的矩形的平面形态。
第一像素PX1的第一子像素发光部SPEU1、第二子像素发光部SPEU2、第三子像素发光部SPEU3及第四子像素发光部SPEU4可以定义为第一发光部PEU1。在第一发光部PEU1中，第三子像素发光部SPEU3的面积可以最大，第二子像素发光部SPEU2的面积和第四子像素发光部SPEU4的面积可以最小。第二子像素发光部SPEU2的面积和第四子像素发光部SPEU4的面积可以实质上相同。
第一子像素发光部SPEU1、第二子像素发光部SPEU2、第三子像素发光部SPEU3及第四子像素发光部SPEU4中的至少两个子像素发光部可以发出相同的颜色。例如，第二子像素发光部SPEU2和第四子像素发光部SPEU4可以发出相同颜色的光。在这种情况下，第一颜色可以是红色，第二颜色和第四颜色可以是绿色，并且第三颜色可以是蓝色。或者，第一子像素发光部SPEU1、第二子像素发光部SPEU2、第三子像素发光部SPEU3及第四子像素发光部SPEU4可以发出彼此不同的颜色。
图6是详细示出图4的第二显示区域和第三显示区域的一示例的布局图。图7是详细示出图6的第二显示区域的一示例的布局图。图8是详细示出图6的第三显示区域的一示例的布局图。
图6是示出图4的B区域的一示例的放大布局图，图7是示出图6的C区域的一示例的放大布局图，并且图8是示出图6的D区域的一示例的放大布局图。
参照图6至图8，第二显示区域DA2可以包括第二像素PX2和虚设像素驱动部DPU。每个第二像素PX2可以包括第一子像素SP1_1、第二子像素SP2_1及第三子像素SP3_1。第一子像素SP1_1可以包括发出第一颜色的光的第一子像素发光部SPEU1_1和连接到第一子像素发光部SPEU1_1以向第一子像素发光部SPEU1_1施加驱动电流或驱动电压的第一子像素驱动部SPDU1_1。第二子像素SP2_1可以包括发出第二颜色的光的第二子像素发光部SPEU2_1和连接到第二子像素发光部SPEU2_1以向第二子像素发光部SPEU2_1施加驱动电流或驱动电压的第二子像素驱动部SPDU2_1。第三子像素SP3_1可以包括发出第三颜色的光的第三子像素发光部SPEU3_1和连接到第三子像素发光部SPEU3_1以向第三子像素发光部SPEU3_1施加驱动电流或驱动电压的第三子像素驱动部SPDU3_1。在这种情况下，第一颜色可以是红色，第二颜色可以是绿色，并且第三颜色可以是蓝色。
第一子像素驱动部SPDU1_1可以具有包括第六方向DR6上的长边和第七方向DR7上的短边的矩形的平面形态。第一子像素发光部SPEU1_1可以具有包括第六方向DR6上的短边和第七方向DR7上的长边的矩形的平面形态。第一子像素驱动部SPDU1_1的面积可以大于第一子像素发光部SPEU1_1的面积。
第一子像素驱动部SPDU1_1可以在第三方向DR3上不与连接到第一子像素驱动部SPDU1_1的第一子像素发光部SPEU1_1重叠。因此，第二显示区域DA2还可以包括连接第一子像素驱动部SPDU1_1和第一子像素发光部SPEU1_1的第一连接布线CL1。或者，第一子像素驱动部SPDU1_1可以在第三方向DR3上与连接到第一子像素驱动部SPDU1_1的第一子像素发光部SPEU1_1重叠，在这种情况下，可以省略第一连接布线CL1。
第二子像素驱动部SPDU2_1可以具有包括第六方向DR6上的长边和第七方向DR7上的短边的矩形的平面形态。第二子像素发光部SPEU2_1可以具有包括第六方向DR6上的边和第七方向DR7上的边的正方形或矩形的平面形态。第二子像素驱动部SPDU2_1的面积可以大于第二子像素发光部SPEU2_1的面积。
第二子像素驱动部SPDU2_1可以在第三方向DR3上不与连接到第二子像素驱动部SPDU2_1的第二子像素发光部SPEU2_1重叠。因此，第二显示区域DA2还可以包括连接第二子像素驱动部SPDU2_1和第二子像素发光部SPEU2_1的第二连接布线CL2。或者，第二子像素驱动部SPDU2_1可以在第三方向DR3上与连接到第二子像素驱动部SPDU2_1的第二子像素发光部SPEU2_1重叠，在这种情况下，可以省略第二连接布线CL2。
第三子像素驱动部SPDU3_1可以具有包括第六方向DR6上的长边和第七方向DR7上的短边的矩形的平面形态。第三子像素发光部SPEU3_1可以具有包括第六方向DR6上的边和第七方向DR7上的边的正方形或矩形的平面形态。第三子像素驱动部SPDU3_1的面积可以大于第三子像素发光部SPEU3_1的面积。
第三子像素驱动部SPDU3_1可以在第三方向DR3上不与连接到第三子像素驱动部SPDU3_1的第三子像素发光部SPEU3_1重叠。因此，第二显示区域DA2还可以包括连接第三子像素驱动部SPDU3_1和第三子像素发光部SPEU3_1的第三连接布线CL3。或者，第三子像素驱动部SPDU3_1可以在第三方向DR3上与连接到第三子像素驱动部SPDU3_1的第三子像素发光部SPEU3_1重叠，在这种情况下，可以省略第三连接布线CL3。
第二像素PX2的第一子像素发光部SPEU1_1、第二子像素发光部SPEU2_1及第三子像素发光部SPEU3_1可以定义为第二发光部PEU2。在第二发光部PEU2中，第一子像素发光部SPEU1_1的面积可以大于第二子像素发光部SPEU2_1的面积或第三子像素发光部SPEU3_1的面积。在第二发光部PEU2中，第二子像素发光部SPEU2_1的面积可以与第三子像素发光部SPEU3_1的面积实质上相同。
第二像素PX2的第一子像素发光部SPEU1_1的面积可以大于第一像素PX1的第一子像素发光部SPEU1的面积。第二像素PX2的第二子像素发光部SPEU2_1的面积可以大于第一像素PX1的第二子像素发光部SPEU2的面积或第四子像素发光部SPEU4的面积。第二像素PX2的第三子像素发光部SPEU3_1的面积可以大于第一像素PX1的第三子像素发光部SPEU3的面积。
每个虚设像素驱动部DPU可以是不连接到第一子像素发光部SPEU1_1、第二子像素发光部SPEU1_2和第三子像素发光部SPEU1_3的像素驱动部。每个虚设像素驱动部DPU可以具有包括第六方向DR6上的长边和第七方向DR7上的短边的矩形的平面形态。每个虚设像素驱动部DPU可以具有包括第六方向DR6上的边和第七方向DR7上的边的正方形或矩形的平面形态。
每个虚设像素驱动部DPU的面积可以与第一子像素驱动部SPDU1_1的面积、第二子像素驱动部SPDU2_1的面积或第三子像素驱动部SPDU3_1的面积实质上相同。虚设像素驱动部DPU的在第六方向DR6上的长度可以与第一子像素驱动部SPDU1_1的在第六方向DR6上的长度、第二子像素驱动部SPDU2_1的在第六方向DR6上的长度或第三子像素驱动部SPDU3_1的在第六方向DR6上的长度实质上相同。并且，虚设像素驱动部DPU的在第七方向DR7上的长度可以与第一子像素驱动部SPDU1_1的在第七方向DR7上的长度、第二子像素驱动部SPDU2_1的在第七方向DR7上的长度或第三子像素驱动部SPDU3_1的在第七方向DR7上的长度实质上相同。
虚设像素驱动部DPU中的一个虚设像素驱动部DPU可以在第三方向DR3上与第一子像素发光部SPEU1_1、第二子像素发光部SPEU2_1和第三子像素发光部SPEU3_1中的至少一个重叠。并且，虚设像素驱动部DPU中的一个虚设像素驱动部DPU可以在第三方向DR3上与第一连接布线CL1、第二连接布线CL2或第三连接布线CL3重叠。
第二显示区域DA2可以包括布置在每个切开图案CP的第一像素驱动区域PDA1。第一像素驱动区域PDA1可以从切开图案CP沿第六方向DR6延伸。即，第一像素驱动区域PDA1的在第六方向DR6上的长度可以大于第一像素驱动区域PDA1的在与第六方向DR6相交的第七方向DR7上的长度。第六方向DR6可以是切开图案CP的延伸方向。
第一像素驱动区域PDA1可以包括布置第二像素PX2的第一子像素驱动部SPDU1_1、第二子像素驱动部SPDU2_1和第三子像素驱动部SPDU3_1的驱动区域DDA以及布置虚设像素驱动部DPU的虚设区域DMA。虚设区域DMA可以布置为围绕每个驱动区域DDA。即，虚设区域DMA可以布置在每个驱动区域DDA的上侧外侧、下侧外侧、左侧外侧和右侧外侧。因此，虚设区域DMA的一个虚设像素驱动部DPU可以布置成比驱动区域DDA的第一子像素驱动部SPDU1_1、第二子像素驱动部SPDU2_1或第三子像素驱动部SPDU3_1更靠近切开图案CP的一侧边缘。
图7例示了每个驱动区域DDA包括布置在9个行和3个列中的27个子像素驱动部SPDU1_1、SPDU2_1、SPDU3_1的情形。在这种情况下，每个驱动区域DDA可以包括9个第一子像素驱动部SPDU1_1、9个第二子像素驱动部SPDU2_1和9个第三子像素驱动部SPDU3_1。
然而，驱动区域DDA和虚设区域DMA不限于图7所示的内容。例如，如图29所示，每个驱动区域DDA可以包括布置在9个行和1个列中的9个子像素驱动部SPDU1_1、SPDU2_1、SPDU3_1，并且虚设区域DMA可以布置成分别围绕驱动区域DDA。或者，如图30所示，第一像素驱动区域PDA1可以包括一个驱动区域DDA和一个虚设区域DMA，在这种情况下，驱动区域DDA可以包括布置在6个行和Q(Q是正整数)个列中的子像素驱动部SPDU1_1、SPDU2_1、SPDU3_1。
第三显示区域DA3可以包括第三像素PX3和扫描驱动部SDU。每个第三像素PX3可以包括第一子像素SP1_2、第二子像素SP2_2及第三子像素SP3_2。第一子像素SP1_2可包括发出第一颜色的光的第一子像素发光部SPEU1_2和连接到第一子像素发光部SPEU1_2以向第一子像素发光部SPEU1_2施加驱动电流或驱动电压的第一子像素驱动部SPDU1_2。第二子像素SP2_2可以包括发出第二颜色的光的第二子像素发光部SPEU2_2和连接到第二子像素发光部SPEU2_2以向第二子像素发光部SPEU2_2施加驱动电流或驱动电压的第二子像素驱动部SPDU2_2。第三子像素SP3_2可包括发出第三颜色的光的第三子像素发光部SPEU3_2和连接到第三子像素发光部SPEU3_2以向第三子像素发光部SPEU3_2施加驱动电流或驱动电压的第三子像素驱动部SPDU3_2。在这种情况下，第一颜色可以是红色，第二颜色可以是绿色，第三颜色可以是蓝色。
第一子像素驱动部SPDU1_2可以具有包括第七方向DR7上的长边和第六方向DR6上的短边的矩形的平面形态。第一子像素发光部SPEU1_2可以具有包括第六方向DR6上的短边和第七方向DR7上的长边的矩形的平面形态。第一子像素驱动部SPDU1_2的面积可以大于第一子像素发光部SPEU1_2的面积。
第一子像素驱动部SPDU1_2可以在第三方向DR3上不与连接到第一子像素驱动部SPDU1_2的第一子像素发光部SPEU1_2重叠。因此，第三显示区域DA3还可以包括连接第一子像素驱动部SPDU1_2和第一子像素发光部SPEU1_2的第一连接布线CL1_2。或者，第一子像素驱动部SPDU1_2可以在第三方向DR3上与连接到第一子像素驱动部SPDU1_2的第一子像素发光部SPEU1_2重叠，在这种情况下，可以省略第一连接布线CL1_2。
第二子像素驱动部SPDU2_2可以具有包括第七方向DR7上的长边和第六方向DR6上的短边的矩形的平面形态。第二子像素发光部SPEU2_2可以具有包括第六方向DR6上的边和第七方向DR7上的边的正方形或矩形的平面形态。第二子像素驱动部SPDU2_2的面积可以大于第二子像素发光部SPEU2_2的面积。
第二子像素驱动部SPDU2_2可以在第三方向DR3上不与连接到第二子像素驱动部SPDU2_2的第二子像素发光部SPEU2_2重叠。因此，第三显示区域DA3还可以包括连接第二子像素驱动部SPDU2_2和第二子像素发光部SPEU2_2的第二连接布线CL2_2。或者，第二子像素驱动部SPDU2_2可以在第三方向DR3上与连接到第二子像素驱动部SPDU2_2的第二子像素发光部SPEU2_2重叠，并且在这种情况下，可以省略第二连接布线CL2_2。
第三子像素驱动部SPDU3_2可以具有包括第七方向DR7上的长边和第六方向DR6上的短边的矩形的平面形态。第三子像素发光部SPEU3_2可以具有包括第六方向DR6上的边和第七方向DR7上的边的正方形或矩形的平面形态。第三子像素驱动部SPDU3_2的面积可以大于第三子像素发光部SPEU3_2的面积。
第三子像素驱动部SPDU3_2可以在第三方向DR3上不与连接到第三子像素驱动部SPDU3_2的第三子像素发光部SPEU3_2重叠。因此，第三显示区域DA3还可以包括连接第三子像素驱动部SPDU3_2和第三子像素发光部SPEU3_2的第三连接布线CL3_2。或者，第三子像素驱动部SPDU3_2可以在第三方向DR3上与连接到第三子像素驱动部SPDU3_2的第三子像素发光部SPEU3_2重叠，在这种情况下，可以省略第三连接布线CL3_2。
第一子像素发光部SPEU1_2的面积可以大于第二子像素发光部SPEU2_2的面积或第三子像素发光部SPEU3_2的面积。第二子像素发光部SPEU2_2的面积和第三子像素发光部SPEU3_2的面积可以实质上相同。
第一子像素SP1_2可以包括第一子像素发光部SPEU1_2和第一子像素驱动部SPDU1_2，第二子像素SP2_2可以包括第二子像素发光部SPEU2_2和第二子像素驱动部SPDU2_2，第三子像素SP3_2可以包括第三子像素发光部SPEU3_2和第三子像素驱动部SPDU3_2。第三像素PX3的第一子像素发光部SPEU1_2、第二子像素发光部SPEU2_2和第三子像素发光部SPEU3_2以及第一子像素驱动部SPDU1_2、第二子像素驱动部SPDU2_2和第三子像素驱动部SPDU3_2与第二像素PX2的第一子像素发光部SPEU1_1、第二子像素发光部SPEU2_1和第三子像素发光部SPEU3_1以及第一子像素驱动部SPDU1_1、第二子像素驱动部SPDU2_1和第三子像素驱动部SPDU3_1实质上相同，因此省略对其的说明。
第三显示区域DA3可以包括与第一显示区域DA1相邻布置的第二像素驱动区域PDA2。第二像素驱动区域PDA2可以在第三显示区域DA3中沿着第一显示区域DA1的边缘延伸。第二像素驱动区域PDA2可以包括第三像素PX3的第一子像素驱动部SPDU1_2、第二子像素驱动部SPDU2_2和第三子像素驱动部SPDU3_2。
第三像素PX3的第一子像素驱动部SPDU1_2的面积可以与第二像素PX2的第一子像素驱动部SPDU1_1的面积和虚设像素驱动部DPU的面积不同。并且，第三像素PX3的第一子像素驱动部SPDU1_2沿第七方向DR7长长地形成，相反，第二像素PX2的第一子像素驱动部SPDU1_1和虚设像素驱动部DPU沿第六方向DR6长长地形成。因此，第三像素PX3的第一子像素驱动部SPDU1_2的在第六方向DR6上的长度可以小于第二像素PX2的第一子像素驱动部SPDU1_1的在第六方向DR6上的长度或虚设像素驱动部DPU的在第六方向DR6上的长度。并且，第三像素PX3的第一子像素驱动部SPDU1_2的在第七方向DR7上的长度可以比第二像素PX2的第一子像素驱动部SPDU1_1的在第七方向DR7上的长度或虚设像素驱动部DPU的在第七方向DR7上的长度长。
第三像素PX3的第二子像素驱动部SPDU2_2的面积可以与第二像素PX2的第二子像素驱动部SPDU2_1的面积以及虚设像素驱动部DPU的面积不同。并且，第三像素PX3的第二子像素驱动部SPDU2_2沿第七方向DR7长长地形成，相反，第二像素PX2的第二子像素驱动部SPDU2_1和虚设像素驱动部DPU沿第六方向DR6长长地形成。因此，第三像素PX3的第二子像素驱动部SPDU2_2的在第六方向DR6上的长度可以小于第二像素PX2的第二子像素驱动部SPDU2_1的在第六方向DR6上的长度或虚设像素驱动部DPU的在第六方向DR6上的长度。并且，第三像素PX3的第二子像素驱动部SPDU2_2的在第七方向DR7上的长度可以比第二像素PX2的第二子像素驱动部SPDU2_1的在第七方向DR7上的长度或虚设像素驱动部DPU的在第七方向DR7上的长度长。
第三像素PX3的第一子像素发光部SPEU1_2的面积可以与第二像素PX2的第一子像素发光部SPEU1_1的面积实质上相同。第三像素PX3的第二子像素发光部SPEU2_2的面积可以与第二像素PX2的第二子像素发光部SPEU2_1的面积实质上相同。第三像素PX3的第三子像素发光部SPEU3_2的面积可以与第二像素PX2的第三子像素发光部SPEU3_1的面积实质上相同。
第三像素PX3的第三子像素驱动部SPDU3_2的面积可以与第二像素PX2的第三子像素驱动部SPDU3_1的面积和虚设像素驱动部DPU的面积不同。并且，第三像素PX3的第三子像素驱动部SPDU3_2沿第七方向DR7长长地形成，相反，第二像素PX2的第三子像素驱动部SPDU3_1和虚设像素驱动部DPU沿第六方向DR6长长地形成。因此，第三像素PX3的第三子像素驱动部SPDU3_2的在第六方向DR6上的长度可以小于第二像素PX2的第三子像素驱动部SPDU3_1的在第六方向DR6上的长度或虚设像素驱动部DPU的在第六方向DR6上的长度。并且，第三像素PX3的第三子像素驱动部SPDU3_2的在第七方向DR7上的长度可以比第二像素PX2的第三子像素驱动部SPDU3_1的在第七方向DR7上的长度或虚设像素驱动部DPU的在第七方向DR7上的长度长。
扫描驱动部SDU可以与第二显示区域DA2相邻而布置。扫描驱动部SDU可以在第三显示区域DA3中沿着第一显示区域DA1的边缘延伸。
扫描驱动部SDU可以向扫描布线施加扫描信号。例如，扫描驱动部SDU可以向写入扫描布线GWL(图9)施加写入扫描信号，向控制扫描布线GCL(图9)施加控制扫描信号，向初始化扫描布线GIL(图9)施加初始化扫描信号，向偏置扫描布线GBL(图9)施加偏置扫描信号。并且，扫描驱动部SDU可以向发光布线EL(图9)施加发光信号。第一像素PX1的子像素驱动部SPDU1、SPDU2、SPDU3、SPDU4、第二像素PX2的子像素驱动部SPDU1_1、SPDU2_1、SPDU3_1以及第三像素PX3的子像素驱动部SPDU1_2、SPDU2_2、SPDU3_2中的每一个可以连接到一个写入扫描布线GWL、一个控制扫描布线GCL、一个初始化扫描布线GIL、一个偏置扫描布线GBL及一个发光布线EL。
扫描驱动部SDU可以与第三像素PX3中的一部分第三像素PX3的第一子像素发光部SPEU1_2、第二子像素发光部SPEU2_2和第三子像素发光部SPEU3_2重叠。扫描驱动部SDU可以与连接到与扫描驱动部SDU重叠的一部分第三像素PX3的第一子像素发光部SPEU1_2、第二子像素发光部SPEU2_2和第三子像素发光部SPEU3_2的第一连接布线CL1_2、第二连接布线CL2_2和第三连接布线CL3_2重叠。
另外，在第二显示区域DA2不包括虚设像素驱动部DPU的情况下，第一像素驱动区域PDA1的电路图案的密集度与第二像素驱动区域PDA2的电路图案的密集度之间的差异可能较大。在这种情况下，由于蚀刻偏差，通过蚀刻工艺形成的第一像素驱动区域PDA1的电路图案的线宽与第二像素驱动区域PDA2的电路图案的线宽之间可能存在差异。在这种情况下，即使施加相同的数据电压，从第二像素PX2的子像素发光部SPEU1_1、SPEU2_1、SPEU3_1发出的光的亮度与从第三像素PX3的子像素发光部SPEU1_2、SPEU2_2、SPEU3_2发出的光的亮度之间也可能产生差异。
如图6至图8所示，在第二显示区域DA2包括虚设像素驱动部DPU的情况下，第一像素驱动区域PDA1的电路图案的密集度可以与第二像素驱动区域PDA2的电路图案的密集度相似。在这种情况下，通过蚀刻工艺形成的第一像素驱动区域PDA1的电路图案的线宽与第二像素驱动区域PDA2的电路图案的线宽之间可能几乎没有差异。因此，能够防止从第二像素PX2的子像素发光部SPEU1_1、SPEU2_1、SPEU3_1发出的光的亮度与从第三像素PX3的子像素发光部SPEU1_2、SPEU2_2、SPEU3_2发出的光的亮度之间产生差异。
图9是示出根据一实施例的第二像素的第一子像素的电路图。
参照图9，根据一实施例的第二像素PX2的第一子像素SP1_1可以包括第一子像素驱动部SPDU1_1和第一子像素发光部SPEU1_1。
第一子像素驱动部SPDU1_1可以连接到扫描布线GWL、GIL、GCL、GBL、发光布线EL和数据布线DL。例如，第一子像素SP1_1可以与写入扫描布线GWL、初始化扫描布线GIL、控制扫描布线GCL、偏置扫描布线GBL、发光布线EL及数据布线DL连接。其中，写入扫描布线GWL可以是第k(k为正整数)写入扫描布线，初始化扫描布线GIL可以是第k初始化扫描布线，控制扫描布线GCL可以是第k控制扫描布线，偏置扫描布线GBL可以是第k偏置扫描布线，发光布线EL可以是第k发光布线。第k写入扫描布线是指连接到布置在第k列的第二像素PX2的第一子像素驱动部SPDU1_1的写入扫描布线GWL，第k初始化扫描布线是指连接到布置在第k列的第二像素PX2的第一子像素驱动部SPDU1_1的初始化扫描布线GIL。并且，第k控制扫描布线是指连接到布置在第k列的第二像素PX2的第一子像素驱动部SPDU1_1的控制扫描布线GCL，第k偏置扫描布线是指连接到布置在第k列的第二像素PX2的第一子像素驱动部SPDU1_1的偏置扫描布线GBL。并且，第k发光布线是指连接到布置在第k列的第二像素PX2的第一子像素驱动部SPDU1_1的发光布线EL。在这种情况下，第k写入扫描布线可以与第k控制扫描布线实质上相同。并且，第k写入扫描布线可以与第k+1初始化扫描布线相同。并且，第k偏置扫描布线可以与第k+1初始化扫描布线相同。
根据一实施例的第一子像素驱动部SPDU1_1包括驱动晶体管(transistor)DT、开关元件和电容器C1。开关元件包括第一晶体管ST1、第二晶体管ST2、第三晶体管ST3、第四晶体管ST4、第五晶体管ST5及第六晶体管ST6。
驱动晶体管DT包括栅极电极、第一电极和第二电极。驱动晶体管DT根据施加到栅极电极的数据电压来控制在第一电极与第二电极之间流动的漏极-源极间电流(以下称为“驱动电流”)。
第一子像素发光部SPEU1_1可以是包括阳极电极(或像素电极)、阴极电极(或公共电极)及布置于阳极电极和阴极电极之间的有机发光层的有机发光二极管。或者，第一子像素发光部SPEU1_1可以是包括阳极电极、阴极电极及布置于阳极电极与阴极电极之间的无机半导体的无机发光元件。或者，第一子像素发光部SPEU1_1可以是包括阳极电极、阴极电极及布置于阳极电极与阴极电极之间的量子点发光层的量子点发光元件。或者，第一子像素发光部SPEU1_1可以是微型发光二极管(micro light emitting diode)。第一子像素发光部SPEU1_1根据驱动电流发光。第一子像素发光部SPEU1_1的发光量可以与驱动电流成比例。
第一子像素发光部SPEU1_1的阳极电极可以连接于第四晶体管ST4的第一电极和第六晶体管ST6的第二电极，阴极电极可以连接于被施加第二电源电压的第二电源布线VSL。
电容器C1形成在驱动晶体管DT的栅极电极与被施加第一电源电压的第一电源布线VDL之间。第一电源电压可以是高于第二电源电压的电平的电压。电容器C1的一个电极可连接到驱动晶体管DT的栅极电极，且电容器C1的另一电极可连接到第一电源布线VDL。
如图9所示，第一晶体管ST1、第二晶体管ST2、第三晶体管ST3、第四晶体管ST4、第五晶体管ST5及第六晶体管ST6以及驱动晶体管DT可以全部利用p型MOSFET形成。在这种情况下，第一晶体管ST1、第二晶体管ST2、第三晶体管ST3、第四晶体管ST4、第五晶体管ST5及第六晶体管ST6以及驱动晶体管DT中的每一个的有源层可以利用多晶硅或氧化物半导体形成。
第二晶体管ST2的栅极电极可以与写入扫描布线GWL连接，第一晶体管ST1的栅极电极可以与控制扫描布线GCL连接。第三晶体管ST3的栅极电极可以连接到初始化扫描布线GIL，第四晶体管ST4的栅极电极可以连接到偏置扫描布线GBL。由于第一晶体管ST1、第二晶体管ST2、第三晶体管ST3、第四晶体管ST4、第五晶体管ST5及第六晶体管ST6利用p型MOSFET形成，因此在分别向控制扫描布线GCL、初始化扫描布线GIL、写入扫描布线GWL、偏置扫描布线GBL及发光布线EL施加栅极低电压的扫描信号和发光信号的情况下，可以导通。第三晶体管ST3的一个电极及第四晶体管ST4的一个电极可以连接于初始化电压布线VIL。
另外，第二像素PX2的第二子像素SP2_1的电路图和第三子像素SP3_1的电路图可以与结合图9说明的第二像素PX2的第一子像素SP1_1的电路图实质上相同。因此，省略对第二像素PX2的第二子像素SP2_1的电路图和第三子像素SP3_1的电路图的说明。
并且，第一像素PX1的第一子像素SP1的电路图、第二子像素SP2的电路图、第三子像素SP3的电路图以及第四子像素SP4的电路图可以与结合图9说明的第二像素PX2的第一子像素SP1_1的电路图实质上相同。因此，省略对第一像素PX1的第一子像素SP1的电路图、第二子像素SP2的电路图、第三子像素SP3的电路图以及第四子像素SP4的电路图的说明。
另外，第三像素PX3的第一子像素SP1_2的电路图、第二子像素SP2_2的电路图以及第三子像素SP3_2的电路图可以与结合图9说明的第二像素PX2的第一子像素SP1_1的电路图实质上相同。因此，省略对第三像素PX3的第一子像素SP1_2的电路图、第二子像素SP2_2的电路图以及第三子像素SP3_2的电路图的说明。
图10是示出根据一实施例的虚设像素驱动部的电路图。
参照图10，虚设像素驱动部DPU与图9所示的第二像素PX2的第一子像素SP1_1的电路图的不同之处仅在于，第四晶体管ST4的第一电极和第六晶体管ST6的第二电极不连接至任何子像素发光部。即，在虚设像素驱动部DPU中，驱动晶体管DT的驱动电流可以不流到任何子像素发光部。
图11是示出根据又一实施例的第二像素的第一子像素的电路图。
参照图11，驱动晶体管DT、第二晶体管ST2、第四晶体管ST4、第五晶体管ST5和第六晶体管ST6可以利用p型MOSFET形成，并且第一晶体管ST1和第三晶体管ST3可以利用n型MOSFET形成。利用p型MOSFET形成的驱动晶体管DT、第二晶体管ST2、第四晶体管ST4、第五晶体管ST5和第六晶体管ST6中的每一个的有源层可以利用多晶硅形成，并且利用n型MOSFET形成的第一晶体管ST1和第三晶体管ST3中的每一个的有源层可以利用氧化物半导体形成。在这种情况下，利用多晶硅形成的晶体管和利用氧化物半导体形成的晶体管可以布置在彼此不同的层。
由于第一晶体管ST1和第三晶体管ST3利用n型MOSFET形成，因此第一晶体管ST1可以在向控制扫描布线GCL施加栅极高电压的控制扫描信号的情况下导通，第三晶体管ST3可以在向初始化扫描布线GIL施加初始化扫描信号的情况下导通。与此相比，由于第二晶体管ST2、第四晶体管ST4、第五晶体管ST5和第六晶体管ST6利用p型MOSFET形成，因此在向写入扫描布线GWL和发光布线EL分别施加栅极低电压的扫描信号和发光信号的情况下，第二晶体管ST2、第四晶体管ST4、第五晶体管ST5和第六晶体管ST6可以导通。
或者，在图11中，第四晶体管ST4可以利用n型MOSFET形成。在这种情况下，每个第四晶体管ST4的有源层可以利用氧化物半导体形成。在第四晶体管ST4利用n型MOSFET形成的情况下，在向偏置扫描布线GBL施加栅极高电压的偏置扫描信号时，第四晶体管ST4可以导通。
或者，尽管在图9和图11中未示出，但是第一晶体管ST1、第二晶体管ST2、第三晶体管ST3、第四晶体管ST4、第五晶体管ST5及第六晶体管ST6以及驱动晶体管DT可以全部利用n型MOSFET形成。
图12是示出根据又一实施例的虚设像素驱动部的电路图。
参照图12，虚设像素驱动部DPU与图11所示的第二像素PX2的第一子像素SP1_1的电路图的不同之处仅在于，第四晶体管ST4的第一电极和第六晶体管ST6的第二电极不连接至任何子像素发光部。即，在虚设像素驱动部DPU中，驱动晶体管DT的驱动电流可以不流到任何子像素发光部。
图13是详细示出图7的第二像素的第一子像素驱动部和虚设像素驱动部的一示例的布局图。图13是详细示出图7的E区域的布局图。
参照图13，第二发光部PEU2可以包括第一子像素发光部SPEU1_1的第一阳极电极AND1_1、第二子像素发光部SPEU2_1的第二阳极电极AND2_1及第三子像素发光部SPEU3_1的第三阳极电极AND3_1。第一阳极电极AND1_1可以连接于第一连接布线CL1，第二阳极电极AND2_1可以连接于第二连接布线CL2，第三阳极电极AND3_1可以连接于第三连接布线CL3。第一阳极电极AND1_1和第一连接布线CL1可以形成为一体，第二阳极电极AND2_1和第二连接布线CL2可以形成为一体，第三阳极电极AND3_1和第三连接布线CL3可以形成为一体。
第一连接布线CL1可以通过第一阳极接触孔ANCT1连接到第二像素PX2的第一子像素驱动部SPDU1_1。第二连接布线CL2可以通过第二阳极接触孔ANCT2连接到第二像素PX2的第二子像素驱动部SPDU2_1。第三连接布线CL3可以通过第三阳极接触孔ANCT3连接到第二像素PX2的第三子像素驱动部SPDU3_1。
如图13所示，第二像素PX2的第一子像素发光部SPEU1_1在第三方向DR3上不与第一子像素驱动部SPDU1_1重叠。因此，第一子像素发光部SPEU1_1的第一阳极电极AND1_1和第一子像素驱动部SPDU1_1可以借由第一连接布线CL1而连接。此时，由于第一阳极电极AND1_1布置在第一子像素驱动部SPDU1_1的上侧，因此第一连接布线CL1可以与布置在第一子像素驱动部SPDU1_1的上侧的虚设像素驱动部DPU重叠。
并且，第二像素PX2的第二子像素发光部SPEU2_1在第三方向DR3上不与第二子像素驱动部SPDU2_1重叠。因此，第二子像素发光部SPEU2_1的第二阳极电极AND2_1和第二子像素驱动部SPDU2_1可以借由第二连接布线CL2而连接。此时，由于第二阳极电极AND2_1设置在布置于第二子像素驱动部SPDU2_1的右侧的虚设像素驱动部DPU的上侧，因此第二连接布线CL2可以与布置在第二子像素驱动部SPDU2_1的右侧的虚设像素驱动部DPU重叠。第二连接布线CL2可以与多个虚设像素驱动部DPU重叠。与第二连接布线CL2重叠的虚设像素驱动部DPU的数量可以大于与第一连接布线CL1重叠的虚设像素驱动部DPU的数量。
并且，第二像素PX2的第三子像素发光部SPEU3_1在第三方向DR3上不与第三子像素驱动部SPDU3_1重叠。因此，第三子像素发光部SPEU3_1的第三阳极电极AND3_1和第三子像素驱动部SPDU3_1可以借由第三连接布线CL3而连接。此时，由于第三阳极电极AND3_1设置在布置于第三子像素驱动部SPDU3_1的右侧的虚设像素驱动部DPU的上侧，因此第三连接布线CL3可以与布置在第三子像素驱动部SPDU3_1的右侧的虚设像素驱动部DPU重叠。第三连接布线CL3可以与多个虚设像素驱动部DPU重叠。与第三连接布线CL3重叠的虚设像素驱动部DPU的数量可以大于与第二连接布线CL3重叠的虚设像素驱动部DPU的数量。
图14是详细示出图13的第二像素的第一子像素驱动部的一示例的布局图。
在图14中，以第二像素PX2的第一子像素驱动部SPDU1_1如图9所示地驱动晶体管DT和第一晶体管ST1、第二晶体管ST2、第三晶体管ST3、第四晶体管ST4、第五晶体管ST5及第六晶体管ST6利用p型MOSFET形成的情形为中心进行了说明。
参照图14，在第二像素PX2的第一子像素驱动部SPDU1_1中，写入扫描布线GWL、初始化扫描布线GIL、偏置扫描布线GBL以及发光布线EL可以沿第七方向DR7延伸。并且，在第二像素PX2的第一子像素驱动部SPDU1_1中，初始化电压布线VIL和第一水平电压布线HVDL可以沿第七方向DR7延伸。并且，在第二像素PX2的第一子像素驱动部SPDU1_1中，第一垂直电压布线VVDL和数据布线DL可以沿第六方向DR6延伸。
第二像素PX2的第一子像素驱动部SPDU1_1可以包括驱动晶体管DT、第一晶体管ST1、第二晶体管ST2、第三晶体管ST3、第四晶体管ST4、第五晶体管ST5及第六晶体管ST6、电容器C1、连接电极BE1、BE2以及屏蔽电极SHE。第一晶体管ST1可以包括第1-1晶体管ST1-1和第1-2晶体管ST1-2。第三晶体管ST3可以包括第3-1晶体管ST3-1和第3-2晶体管ST3-2。
驱动晶体管DT可以包括沟道层DTCH、栅极电极DTG、第一电极DTS和第二电极DTD。驱动晶体管DT的沟道层DTCH可以与驱动晶体管DT的栅极电极DTG重叠。驱动晶体管DT的栅极电极DTG可以布置在驱动晶体管DT的沟道层DTCH上。
驱动晶体管DT的栅极电极DTG可以通过第一接触孔CT1而连接到第一连接电极BE1。第一连接电极BE1可以通过第二接触孔CT2而连接到第1-2晶体管ST1-2的第二电极D1-2。第一连接电极BE1可以与控制扫描布线GCL交叉。
驱动晶体管DT的第一电极DTS可以连接到第二晶体管ST2的第二电极D2和第五晶体管ST5的第二电极D5。
驱动晶体管DT的第二电极DTD可以连接到第1-1晶体管ST1-1的第一电极S1-1和第六晶体管ST6的第一电极S6。
第1-1晶体管ST1-1可以包括沟道层CH1-1、栅极电极G1-1、第一电极S1-1和第二电极D1-1。第1-1晶体管ST1-1的沟道层CH1-1可以与第1-1晶体管ST1-1的栅极电极G1-1重叠。第1-1晶体管ST1-1的栅极电极G1-1可以与写入扫描布线GWL形成为一体。第1-1晶体管ST1-1的栅极电极G1-1可以是写入扫描布线GWL的一部分。第1-1晶体管ST1-1的第一电极S1-1可以连接到驱动晶体管DT的第二电极DTD。第1-1晶体管ST1-1的第二电极D1-1可以连接到第1-2晶体管ST1-2的第一电极S1-2。
第1-2晶体管ST1-2可以包括沟道层CH1-2、栅极电极G1-2、第一电极S1-2和第二电极D1-2。第1-2晶体管ST1-2的沟道层CH1-2可以与第1-2晶体管ST1-2的栅极电极G1-2重叠。第1-2晶体管ST1-2的栅极电极G1-2可以与写入扫描布线GWL形成为一体。第1-2晶体管ST1-2的栅极电极G1-2可以从写入扫描布线GWL沿第六方向DR6突出。第1-2晶体管ST1-2的第一电极S1-2可以连接到第1-1晶体管ST1-1的第二电极D1-1。第1-2晶体管ST1-2的第二电极D1-2可以连接到第一连接电极BE1。
第二晶体管ST2可以包括沟道层CH2、栅极电极G2、第一电极S2和第二电极D2。第二晶体管ST2的沟道层CH2可以与第二晶体管ST2的栅极电极G2重叠。第二晶体管ST2的栅极电极G2可以与写入扫描布线GWL形成为一体。第二晶体管ST2的栅极电极G2可以是写入扫描布线GWL的一部分。
第二晶体管ST2的第一电极S2可以通过第四接触孔CT4连接到数据布线DL。
第二晶体管ST2的第二电极D2可以连接到驱动晶体管DT的第一电极DTS。
第3-1晶体管ST3-1可以包括沟道层CH3-1、栅极电极G3-1、第一电极S3-1和第二电极D3-1。第3-1晶体管ST3-1的沟道层CH3-1可以与第3-1晶体管ST3-1的栅极电极G3-1重叠。第3-1晶体管ST3-1的栅极电极G3-1可以与初始化扫描布线GIL形成为一体。第3-1晶体管ST3-1的栅极电极G3-1可以是初始化扫描布线GIL的一部分。第3-1晶体管ST3-1的第一电极S3-1可以连接到第一连接电极BE1。第3-1晶体管ST3-1的第二电极D3-1可以连接到第3-2晶体管ST3-2的第一电极S3-2。
第3-2晶体管ST3-2可以包括沟道层CH3-2、栅极电极G3-2、第一电极S3-2和第二电极D3-2。第3-2晶体管ST3-2的沟道层CH3-2可以与第3-2晶体管ST3-2的栅极电极G3-2重叠。第3-2晶体管ST3-2的栅极电极G3-2可以与初始化扫描布线GIL形成为一体。第3-2晶体管ST3-2的栅极电极G3-2可以是初始化扫描布线GIL的一部分。第3-2晶体管ST3-2的第一电极S3-2可以连接到第3-1晶体管ST3-1的第二电极D3-1。第3-2晶体管ST3-2的第二电极D3-2可以通过第一初始化接触孔VIH1而连接到初始化电压布线VIL。
第四晶体管ST4可以包括沟道层CH4、栅极电极G4、第一电极S4和第二电极D4。第四晶体管ST4的沟道层CH4可以与第四晶体管ST4的栅极电极G4重叠。第四晶体管ST4的栅极电极G4可以与偏置扫描布线GBL形成为一体。第四晶体管ST4的栅极电极G4可以是偏置扫描布线GBL的一部分。第四晶体管ST4的第一电极S4可以通过第七接触孔CH7而连接到第二连接电极BE2。第四晶体管ST4的第二电极D4可以通过第二初始化接触孔VIH2而连接到初始化电压布线VIL。
第五晶体管ST5可以包括沟道层CH5、栅极电极G5、第一电极S5和第二电极D5。第五晶体管ST5的沟道层CH5可以与第五晶体管ST5的栅极电极G5重叠。第五晶体管ST5的栅极电极G5可以与发光布线EL形成为一体。第五晶体管ST5的栅极电极G5可以是发光布线EL的一部分。第五晶体管ST5的第一电极S5可以通过第六接触孔CT6而连接到第一垂直电压布线VVDL。第五晶体管ST5的第二电极D5可以连接到驱动晶体管DT的第一电极DTS。
第六晶体管ST6可以包括沟道层CH6、栅极电极G6、第一电极S6和第二电极D6。第六晶体管ST6的沟道层CH6可以与第六晶体管ST6的栅极电极G6重叠。第六晶体管ST6的栅极电极G6可以与发光布线EL形成为一体。第六晶体管ST6的栅极电极G6可以是发光布线EL的一部分。第六晶体管ST6的第一电极S6可以连接到驱动晶体管DT的第二电极DTD。第六晶体管ST6的第二电极D6可以通过第七接触孔CH7而连接到第二连接电极BE2。
电容器C1的第一电极CAE1可以与驱动晶体管DT的栅极电极DTG形成为一体。电容器C1的第一电极CAE1可以是驱动晶体管DT的栅极电极DTG的一部分。电容器C1的第二电极CAE2可以与第一水平电压布线HVDL形成为一体。电容器C1的第二电极CAE2可以是第一水平电压布线HVDL的一部分。电容器C1的第二电极CAE2可以与电容器C1的第一电极CAE1重叠。第一水平电压布线HVDL可以通过第五接触孔CT5而连接到第一垂直电压布线VVDL。
第一连接电极BE1可以通过第一接触孔CT1而连接到驱动晶体管DT的栅极电极DTG，并且可以通过第二接触孔CT2而连接到第1-2晶体管ST1-2的第二电极D1-2和第3-1晶体管ST3-1的第一电极S3-1。第一连接电极BE1可以沿第六方向DR6延伸。第一连接电极BE1可以与写入扫描布线GWL和第一水平电压布线HVDL重叠。
第二连接电极BE2可以通过第七接触孔CT7而连接到第六晶体管ST6的第二电极D6。屏蔽电极SHE可以通过第三接触孔CT3而连接到第一垂直电压布线VVDL。屏蔽电极SHE可以与第1-1晶体管ST1-1的第二电极D1-1和第1-2晶体管ST1-2的第一电极S1-2重叠。并且，屏蔽电极SHE可以与第3-1晶体管ST3-1的第一电极S3-1重叠。因此，第1-1晶体管ST1-1的第二电极D1-1、第1-2晶体管ST1-2的第一电极S1-2以及第3-1晶体管ST3-1的第一电极S3-1可以因屏蔽电极SHE而不受数据布线DL的电压变化的影响。
另外，第二像素PX2的第二子像素驱动部SPDU2_1和第三子像素驱动部SPDU3_1以及虚设像素驱动部DPU可以与结合图14说明的第二像素PX2的第一子像素驱动部SPDU1_1实质上相同。因此，将省略对第二像素PX2的第二子像素驱动部SPDU2_1和第三子像素驱动部SPDU3_1以及虚设像素驱动部DPU的说明。
图15是示出沿着图14的B-B'截断的显示面板的一示例的剖面图。图16是示出沿着图13的C-C'截断的显示面板的一示例的剖面图。
参照图15和图16，在基板SUB上可以布置有薄膜晶体管层TFTL。薄膜晶体管层TFTL可以是形成第一子像素驱动部SPDU1_1的驱动晶体管DT、第一晶体管ST1至第六晶体管ST6以及电容器C1的层。
薄膜晶体管层TFTL包括有源层ACT、第一栅极层GTL1、第二栅极层GTL2、第一数据金属层DTL1和第二数据金属层DTL2。并且，显示面板100包括缓冲层BF、栅极绝缘膜130、第一层间绝缘膜141、第二层间绝缘膜142、第一平坦化膜160、第二平坦化膜180。
在基板SUB的一表面上可以布置有缓冲膜BF。缓冲膜BF可以形成在基板SUB的一表面上，以保护薄膜晶体管和发光元件层EML的有机发光层OL免受通过易透湿的基板SUB渗透的水分的影响。缓冲膜BF可以利用交替堆叠的多个无机膜构成。例如，缓冲膜BF可以利用硅氮化物层、硅氮氧化物层、硅氧化物层、钛氧化物层及铝氧化物层中的一种以上的无机膜交替堆叠的多层膜形成。缓冲膜BF可以被省略。
在缓冲膜BF上可以布置有有源层ACT。有源层ACT可以包括诸如多晶硅、单晶硅、低温多晶硅和非晶硅之类的硅半导体。
有源层ACT可以包括驱动晶体管DT的沟道层DTCH、第一电极DTS和第二电极DTD。驱动晶体管DT的沟道层DTCH可以是在作为基板SUB的厚度方向的第三方向DR3上与驱动晶体管DT的栅极电极DTG重叠的区域。驱动晶体管DT的第一电极DTS可以布置于沟道层DTCH的一侧，并且驱动晶体管DT的第二电极DTD可以布置于沟道层DTCH的另一侧。驱动晶体管DT的第一电极DTS和第二电极DTD可以是在第三方向DR3上不与栅极电极DTG重叠的区域。驱动晶体管DT的第一电极DTS和第二电极DTD可以是通过在硅半导体中掺杂有离子或杂质而具有导电性的区域。
并且，有源层ACT还可以包括第一晶体管ST1至第六晶体管ST6的沟道层CH1～CH6、第一电极S1～S6以及第二电极D1～D6。第一晶体管ST1至第六晶体管ST6的沟道层CH1～CH6中的每一个可以在第三方向DR3上与栅极电极G1～G6中的与其对应的栅极电极重叠。第一晶体管ST1至第六晶体管ST6的第一电极S1～S6和第二电极D1～D6可以是在硅半导体中掺杂有离子或杂质而具有导电性的区域。
在有源层ACT上可以布置有栅极绝缘膜130。栅极绝缘膜130可以利用无机膜(例如，硅氮化物层、硅氮氧化物层、硅氧化物层、钛氧化物层或铝氧化物层)形成。
在栅极绝缘膜130上可以布置有第一栅极层GTL1。第一栅极层GTL1可以包括驱动晶体管DT的栅极电极DTG。并且，第一栅极层GTL1还可以包括第一晶体管ST1至第六晶体管ST6的栅极电极G1～G6、第一电容器电极CAE1、写入扫描布线GWL、控制扫描布线GCL、初始化扫描布线GIL、偏置扫描布线GBL以及发光布线EL。第一栅极层GTL1可以形成为利用钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的一种或它们的合金构成的单层或多层。
在第一栅极层GTL1上可以布置有第一层间绝缘膜141。第一层间绝缘膜141可以利用无机膜(例如，硅氮化物层、硅氮氧化物层、硅氧化物层、钛氧化物层或铝氧化物层)形成。
在第一层间绝缘膜141上可以布置有第二栅极层GTL2。第二栅极层GTL2可以包括第二电容器电极CAE2、屏蔽电极SHE、第一水平电压布线HVDL和初始化电压布线VIL。第二栅极层GTL2可以形成为利用钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的一种或它们的合金构成的单层或多层。
在第二栅极层GTL2上可以布置有第二层间绝缘膜142。第二层间绝缘膜142可以利用无机膜(例如，硅氮化物层、硅氮氧化物层、硅氧化物层、钛氧化物层或铝氧化物层)形成。
在第二层间绝缘膜142上可以布置有包括第一连接电极BE1、第二连接电极BE2、第一垂直电压布线VVDL及数据布线DL的第一数据金属层DTL1。第一数据金属层DTL1可以形成为利用钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)及铜(Cu)中的一种或它们的合金构成的单层或多层。
第一连接电极BE1可以通过贯通第一层间绝缘膜141和第二层间绝缘膜142的第一接触孔CT1而连接到驱动晶体管DT的栅极电极DTG。第一连接电极BE1可以通过贯通栅极绝缘膜130、第一层间绝缘膜141和第二层间绝缘膜142的第二接触孔CT2而连接到第1-2晶体管ST1-2的第二电极D1-2和第3-1晶体管ST3-1的第一电极S3-1。第二连接电极BE2可以通过贯通栅极绝缘膜130、第一层间绝缘膜141和第二层间绝缘膜142的第七接触孔CT7而连接到第六晶体管ST6的第二电极D6。
第一垂直电压布线VVDL可以通过贯通第二层间绝缘膜142的第三接触孔CT3而连接到屏蔽电极SHE。第一垂直电压布线VVDL可以通过贯通第二层间绝缘膜142的第五接触孔CT5而连接到第一水平电压布线HVIL。第一垂直电压布线VVDL可以通过贯通栅极绝缘膜130、第一层间绝缘膜141和第二层间绝缘膜142的第六接触孔CT6而连接到第五晶体管ST5的第一电极S5。因此，在屏蔽电极SHE、第一水平电压线HVIL和第五晶体管ST5的第一电极S5可以被施加第一电源电压。
在第一数据金属层DTL1上可以形成有用于平坦化由有源层ACT、第一栅极层GTL1、第二栅极层GTL2及第一数据金属层DTL1引起的阶梯差的第一平坦化膜160。第一平坦化膜160可以利用丙烯酸树脂(acryl resin)、环氧树脂(epoxy resin)、酚醛树脂(phenolicresin)、聚酰胺树脂(polyamide resin)、聚酰亚胺树脂(polyimide resin)等有机膜形成。
在第一平坦化膜160上可以形成有第二数据金属层DTL2。第二数据金属层DTL2可以包括第三连接电极BE3。第三连接电极BE3可以通过贯通第一平坦化膜160的第八接触孔CT8而连接到第二连接电极BE2。第二数据金属层DTL2可以形成为利用钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)及铜(Cu)中的一种或它们的合金构成的单层或多层。
在第二数据金属层DTL2上可以形成有用于平坦化阶梯差的第二平坦化膜180。第二平坦化膜180可以利用丙烯酸树脂(acryl resin)、环氧树脂(epoxy resin)、酚醛树脂(phenolic resin)、聚酰胺树脂(polyamide resin)、聚酰亚胺树脂(polyimide resin)等有机膜形成。
在第二平坦化膜180上可以布置有发光元件层EML。发光元件层EML可以包括第二像素PX2的第一子像素发光部SPEU1_1、第二子像素发光部SPEU2_1、第三子像素发光部SPEU3_1。并且，发光元件层EML还可以包括第一像素PX1的第一子像素发光部SPEU1、第二子像素发光部SPEU2、第三子像素发光部SPEU3以及第四子像素发光部SPEU4。并且，发光元件层EML还可以包括第三像素PX3的第一子像素发光部SPEU1_2、第二子像素发光部SPEU2_2以及第三子像素发光部SPEU3_2。发光元件层EML还可以包括堤190。
在图15和图16中例示了第二像素PX2的第一子像素发光部SPEU1_1。第一像素PX1的第一子像素发光部SPEU1、第二子像素发光部SPEU2、第三子像素发光部SPEU3、第四子像素发光部SPEU4和第二像素PX2的第二子像素发光部SPEU2_1、第三子像素发光部SPEU3_1以及第三像素PX3的第一子像素发光部SPEU1_2、第二子像素发光部SPEU2_2、第三子像素发光部SPEU3_2与结合图15和图16说明的第二像素PX2的第一子像素发光部SPEU1_1实质上相同，因此省略对其的说明。
第二像素PX2的第一子像素发光部SPEU1_1可以包括第一阳极电极AND1_1、有机发光层OL及阴极电极CAT。第二像素PX2的第一子像素发光部SPEU1_1表示第一阳极电极AND1_1、有机发光层OL及阴极电极CAT依次堆叠而使来自第一阳极电极AND1_1的空穴和来自阴极电极CAT的电子在有机发光层OL中再结合而发光的区域。
第一阳极电极AND1_1可以布置于第二平坦化膜180上。第一阳极电极AND1_1可以通过第一连接布线CL1而连接到第三连接电极BE3。第一阳极电极AND1_1可以利用诸如铝和钛的堆叠结构(Ti/Al/Ti)、铝和ITO的堆叠结构(ITO/Al/ITO)、APC合金及APC合金和ITO的堆叠结构(ITO/APC/ITO)之类的反射率高的金属物质形成。APC合金是银(Ag)、钯(Pd)和铜(Cu)的合金。
堤190可以是定义第二像素PX2的第一子像素发光部SPEU1_1、第二子像素发光部SPEU2_1及第三子像素发光部SPEU3_1的像素定义膜或发光部定义膜。堤190可以划分第二像素PX2的第一子像素发光部SPEU1_1、第二子像素发光部SPEU2_1及第三子像素发光部SPEU3_1。
堤190可以形成为覆盖每个发光元件170的第一阳极电极AND1_1的边缘。堤190可以利用丙烯酸树脂(acryl resin)、环氧树脂(epoxy resin)、酚醛树脂(phenolic resin)、聚酰胺树脂(polyamide resin)、聚酰亚胺树脂(polyimide resin)等有机膜形成。
在第一阳极电极AND1_1上可以布置有有机发光层OL。有机发光层OL可以包括有机物质以发出预定颜色的光。例如，有机发光层OL可以包括空穴传输层(hole transportinglayer)、有机物质层及电子传输层(electron transporting layer)。
阴极电极CAT可以布置在有机发光层OL和堤190上。阴极电极CAT可以形成为覆盖有机发光层OL。阴极电极CAT可以共同地布置于第二像素PX2的第一子像素发光部SPEU1_1、第二子像素发光部SPEU2_1及第三子像素发光部SPEU3_1。在阴极电极CAT上可以布置有覆盖层(capping layer)。
阴极电极CAT可以利用能够在上部发光结构中透射光的诸如ITO、IZO之类的透明的金属物质(TCO：Transparent Conductive Material)或者诸如镁(Mg)、银(Ag)或镁(Mg)和银(Ag)的合金之类的半透射金属物质(Semi-transmissive Conductive Material)形成。在阴极电极CAT利用半透射金属物质形成的情况下，可以借由微腔(micro cavity)而提高各个发光部的出光效率。例如，封装层TFE可以包括第一无机膜TFE1、有机膜TFE2和第二无机膜TFE3。
在发光元件层EML上可以形成有封装层TFE。封装层TFE可以包括至少一个无机膜以防止氧气或水分渗透到发光元件层EML。并且，封装层TFE可以包括至少一个有机膜以保护发光元件层EML免受诸如灰尘之类的异物的影响。
发光元件层EML还可以包括第一连接布线CL1。第一连接布线CL1可以布置在第二平坦化膜180上。第一连接布线CL1起到将第一阳极电极AND1_1连接到第三连接电极BE3的作用。第一连接布线CL1可以连接到第一阳极电极AND1_1，并且可以通过贯通第二平坦化膜180的第一阳极接触孔ANCT1而连接到第三连接电极BE3。第一连接布线CL1可以与第一阳极电极AND1_1形成为一体。第一连接布线CL1可以利用与第一阳极电极AND1_1相同的物质形成。即，第一连接布线CL1可以利用诸如铝和钛的堆叠结构(Ti/Al/Ti)、铝和ITO的堆叠结构(ITO/Al/ITO)、APC合金及APC合金和ITO的堆叠结构(ITO/APC/ITO)之类的反射率高的金属物质形成。
第二连接布线CL2和第三连接布线CL3可以与结合图16说明的第一连接布线CL1实质上相同，因此将省略对其的说明。
图17是详细示出图13的第一子像素驱动部和虚设像素驱动部的又一示例的布局图。图18是示出沿着图17的D-D'截断的显示面板的一示例的剖面图。
图17和图18的实施例与图13和图16的实施例的不同之处在于，第一连接布线CL1、第二连接布线CL2和第三连接布线CL3不布置在与第一阳极电极AND1_1相同的层，并且省略了第三连接电极BE3。在图17和图18中，将省略与图13和图16的实施例重复的说明。
参照图17和图18，第一连接布线CL1可以通过第八接触孔CT8而连接到第一子像素驱动部SPDU1_1。第二连接布线CL2可以通过第八接触孔CT8而连接到第二子像素驱动部SPDU2_1。第三连接布线CL3可以通过第八接触孔CT8而连接到第三子像素驱动部SPDU3_1。
第一阳极电极AND1_1可以通过第一阳极接触孔ANCT1而连接到第一连接布线CL1。第二阳极电极AND2_1可以通过第二阳极接触孔ANCT2而连接到第二连接布线CL2。第三阳极电极AND3_1可以通过第三阳极接触孔ANCT3而连接到第三连接布线CL3。
第二数据金属层DTL2可以包括第一连接布线CL1。第一连接布线CL1可以布置在第一平坦化膜160上。第一连接布线CL1起到将第一阳极电极AND1_1连接到第二连接电极BE2的作用。第一连接布线CL1可以通过贯通第一平坦化膜160的第八接触孔CT8而连接到第二连接电极BE2。第一阳极电极AND1_1可以通过贯通第二平坦化膜180的第一阳极接触孔ANCT1而连接到第一连接布线CL1。
第二连接布线CL2和第三连接布线CL3可以与结合图18说明的第一连接布线CL1实质上相同，因此将省略对其的说明。
图19是示出根据又一实施例的虚设像素驱动部的电路图。图20是详细示出图13的虚设像素驱动部的又一示例的布局图。
图19和图20的实施例与图10和图13的实施例的不同之处在于，虚设像素驱动部DPU的写入扫描布线GWL、控制扫描布线GCL、初始化扫描布线GIL、偏置扫描布线GBL以及发光布线EL被第一电源布线VDL代替。在图19和图20中，省略与图10和图13重复的说明。
参照图19和图20，虚设像素驱动部DPU的第一晶体管ST1的栅极电极、第二晶体管ST2的栅极电极、第三晶体管ST3的栅极电极、第四晶体管ST4的栅极电极、第五晶体管ST5的栅极电极和第六晶体管ST6的栅极电极可以连接到第一电源布线VDL。施加到第一电源布线VDL的第一电源电压可以具有比用于使虚设像素驱动部DPU的第一晶体管ST1、第二晶体管ST2、第三晶体管ST3、第四晶体管ST4、第五晶体管ST5和第六晶体管ST6导通的栅极导通电压高的电平的电压。因此，虚设像素驱动部DPU的第一晶体管ST1、第二晶体管ST2、第三晶体管ST3、第四晶体管ST4、第五晶体管ST5和第六晶体管ST6可以在第二像素PX2的驱动中被截止。因此，由于虚设像素驱动部DPU的第一晶体管ST1、第二晶体管ST2、第三晶体管ST3、第四晶体管ST4、第五晶体管ST5和第六晶体管ST6，可以防止第二像素PX2受到虚设像素驱动部DPU的影响。
第三晶体管ST3的栅极电极可以连接到第一电源布线VDL的第一子电源布线SVDL1，而不是连接到写入初始化布线GIL。第一子电源布线SVDL1可以通过第一子电源接触孔SVCT1而连接到第一垂直电压布线VVDL。或者，第一子电源布线SVDL1可以在除了第一像素驱动区域PDA1之外的区域中连接到第一水平电源布线HVDL或第一垂直电源布线VVDL。
第1-1晶体管ST1-1的栅极电极和第1-2晶体管ST1-2的栅极电极可以连接到第一电源布线VDL的第二子电源布线SVDL2，而不是连接到控制扫描布线GCL，第二晶体管ST2的栅极电极可以连接到第二子电源布线SVDL2，而不是连接到写入扫描布线GWL。第二子电源布线SVDL2可以通过第二子电源接触孔SVCT2而连接到第一垂直电压布线VVDL。或者，第二子电源布线SVDL2可以在除了第一像素驱动区域PDA1之外的区域中连接到第一水平电源布线HVDL或第一垂直电源布线VVDL。
第五晶体管ST5的栅极电极及第六晶体管ST6的栅极电极可以连接到第三子电源布线SVDL3，而不是连接到发光布线EL。第三子电源布线SVDL3可以通过第三子电源接触孔SVCT3而连接到第一垂直电压布线VVDL。或者，第三子电源布线SVDL3可以在除了第一像素驱动区域PDA1之外的区域中连接到第一水平电源布线HVDL或第一垂直电源布线VVDL。
第四晶体管ST4的栅极电极可以连接到第四子电源布线SVDL4，而不是连接到偏置扫描布线GBL。第四子电源布线SVDL4可以通过第四子电源接触孔SVCT4而连接到第一垂直电压布线VVDL。或者，第四子电源布线SVDL4可以在除了第一像素驱动区域PDA1之外的区域中连接到第一水平电源布线HVDL或第一垂直电源布线VVDL。
另外，在图19和图20中例示了写入扫描布线GWL、控制扫描布线GCL、初始化扫描布线GIL、偏置扫描布线GBL及发光布线EL被第一电源布线VDL代替的情形，但本说明书的实施例不限于此。例如，写入扫描布线GWL、控制扫描布线GCL、初始化扫描布线GIL、偏置扫描布线GBL以及发光布线EL中的至少一个可以被第一电源布线VDL代替，其余的可以不被第一电源布线VDL代替。
图21是示出根据又一实施例的虚设像素驱动部的电路图。图22是详细示出图13的虚设像素驱动部的又一示例的布局图。
图21和图22的实施例与图10和图13的实施例的不同之处在于，虚设像素驱动部DPU的第二晶体管ST2的第一电极S2未连接到数据布线DL。在图21和图22中，省略与图10和图13重复的说明。
参照图21和图22，虚设像素驱动部DPU的第二晶体管ST2的第一电极S2不连接到数据布线DL。即，在虚设像素驱动部DPU中，可以省略连接数据布线DL和第二晶体管ST2的第一电极S2的第四接触孔CT4。因此，即使虚设像素驱动部DPU的第二晶体管ST2被导通，数据布线DL的数据电压也不会被供应。因此，可以在不依赖于数据电压的情况下驱动虚设像素驱动部DPU。即，由于所有虚设像素驱动部DPU借由初始化电压进行操作，因此即使第二像素PX2受到虚设像素驱动部DPU的影响，也可以最小化在第二像素PX2之间产生由所述影响而引起的偏差。
图23是示出根据又一实施例的虚设像素驱动部的电路图。图24是详细示出图13的虚设像素驱动部的又一示例的布局图。
图23和图24的实施例与图10和图13的实施例的不同之处在于，虚设像素驱动部DPU的第二晶体管ST2的第一电极S2连接到虚设数据布线DDL，而不是连接到数据布线DL。在图23和图24中，省略与图10和图13重复的说明。
参照图23和图24，虚设数据布线DDL不仅可以不被施加数据电压，也可以不被施加任何电压。即，虚设数据布线DDL可以处于浮置(floating)状态。虚设数据布线DDL可以通过第四接触孔CT4连接到第二晶体管ST2的第一电极S2。
在虚设像素驱动部DPU的第二晶体管ST2的第一电极S2连接到虚设数据布线DDL的情况下，即使第二晶体管ST2被导通，数据电压也可以不被施加到虚设像素驱动部DPU。因此，即使虚设像素驱动部DPU的第二晶体管ST2被导通，数据布线DL的数据电压也不会被供应。因此，可以在不依赖于数据电压的情况下驱动虚设像素驱动部DPU。即，由于所有虚设像素驱动部DPU借由初始化电压进行操作，因此即使第二像素PX2受到虚设像素驱动部DPU的影响，也可以最小化在第二像素PX2之间由所述影响而引起的偏差。
图25是示出根据又一实施例的虚设像素驱动部的电路图。图26是详细示出图13的虚设像素驱动部的又一示例的布局图。
图25和图26的实施例与图10和图13的实施例的不同之处在于，虚设像素驱动部DPU的第二晶体管ST2的第一电极S2连接到第一电源布线VDL，而不是数据布线DL。在图25和图26中，省略与图10和图13重复的说明。
参照图25和图26，第一电源布线VDL的第二垂直电源布线CVDL可以通过第四接触孔CT4而连接到第二晶体管ST2的第一电极S2。在虚设像素驱动部DPU的第二晶体管ST2被导通的情况下，第一电源电压可以被施加到虚设像素驱动部DPU。所有虚设像素驱动部DPU可以接收第一电源电压。即，虚设像素驱动部DPU可以在不依赖于数据电压的情况下被驱动。因此，即使第二像素PX2受到虚设像素驱动部DPU的影响，也可以最小化在第二像素PX2之间产生由所述影响而引起的偏差。
图27是示出根据又一实施例的虚设像素驱动部的电路图。图28是详细示出图13的虚设像素驱动部的又一示例的布局图。
图27和图28的实施例与图10和图13的实施例的不同之处在于，布置在第k列的虚设像素驱动部DPU连接到第k-1写入扫描布线GWLk-1，而不是连接到第k写入扫描布线GWL，且连接到第k-1初始化扫描布线GILk-1，而不是连接到第k初始化扫描布线GIL，且连接到第k-1控制扫描布线GCLk-1，而不是连接到第k控制扫描布线GCL，且连接到第k-1偏置扫描布线GBLk-1，而不是连接到第k偏置扫描布线GBL，且连接到第k-1发光布线ELk-1，而不是连接到第k发光布线EL。在图27和图28中，省略与图10和图13重复的说明。
参照图27和图28，布置于第k列的第一子像素驱动部SPDU1_1、第二子像素驱动部SPDU2_1以及第三子像素驱动部SPDU3_1连接到第k写入扫描布线GWL、第k初始化扫描布线GIL、第k控制扫描布线GCL、第k偏置扫描布线GBL以及第k发光布线EL，与此相反，布置于第k列的虚设像素驱动部DPU连接到第k-1写入扫描布线GWLk-1、第k-1初始化扫描布线GILk-1、第k-1控制扫描布线GCLk-1、第k-1偏置扫描布线GBLk-1以及第k-1发光布线ELk-1。因此，在布置在第k列的第一子像素驱动部SPDU1_1、第二子像素驱动部SPDU2_1和第三子像素驱动部SPDU3_1被施加数据电压并且感测阈值电压的期间，在布置在第k列的虚设像素驱动部DPU可以不被施加数据电压。因此，可以最小化虚设像素驱动部DPU对第二像素PX2的影响。
虚设像素驱动部DPU的第一晶体管ST1的栅极电极可以连接到第k-1控制扫描布线GCLk-1。虚设像素驱动部DPU的第1-1晶体管ST1-1的栅极电极G1-1和第1-2晶体管ST1-2的栅极电极G1-2可以连接到第k-1控制扫描布线GCLk-1。
第二晶体管ST2的栅极电极可以连接到第k-1写入扫描布线GWLk-1。虚设像素驱动部DPU的第三晶体管ST3的栅极电极可以连接到第k-1初始化扫描布线GILk-1。例如，虚设像素驱动部DPU的第3-1晶体管ST3-1的栅极电极G3-1和第3-2晶体管ST3-2的栅极电极G3-2可以连接到第k-1初始化扫描布线GILk-1。
第四晶体管ST4的栅极电极可以连接到第k-1偏置扫描布线GBLk-1。并且，虚设像素驱动部DPU的第五晶体管ST5的栅极电极和第六晶体管ST6的栅极电极可以连接到第k-1发光线ELk-1。
另外，在图27和图28中例示了布置于第k列的虚设像素驱动部DPU连接到第k-1写入扫描布线GWLk-1、第k-1初始化扫描布线GILk-1、第k-1控制扫描布线GCLk-1、第k-1偏置扫描布线GBLk-1以及第k-1发光布线ELk-1的情况，但本说明书的实施例不限于此。例如，布置在第k列的虚设像素驱动部DPU可以连接到第k+1写入扫描布线、第k+1初始化扫描布线、第k+1控制扫描布线、第k+1偏置扫描布线和第k+1发光布线。或者，布置于第k列的虚设像素驱动部DPU可以连接到第k-x(x为2以上的整数)写入扫描布线、第k-x初始化扫描布线、第k-x控制扫描布线、第k-x偏置扫描布线以及第k-x发光布线。或者，布置于第k列的虚设像素驱动部DPU可以连接到第k+x写入扫描布线、第k+x初始化扫描布线、第k+x控制扫描布线、第k+x偏置扫描布线以及第k+x发光布线。
图31是详细示出图6的第二显示区域的又一示例的布局图。图32至35是示出图31的第一虚设像素驱动部、第二虚设像素驱动部、第三虚设像素驱动部及第四虚设像素驱动部的一示例图。
图31至图35的实施例与图7的实施例的不同之处在于，虚设区域DMA包括第一虚设像素驱动部DPU1、第二虚设像素驱动部DPU2、第三虚设像素驱动部DPU3和第四虚设像素驱动部DPU4。在图31至图35中，省略与图7的实施例重复的说明。
参照图31至图35，第一虚设像素驱动部DPU1可以布置在虚设区域DMA的下侧，第二虚设像素驱动部DPU2可以布置在虚设区域DMA的上侧，第三虚设像素驱动部DPU3可以布置在虚设区域DMA的右侧，并且第四虚设像素驱动部DPU4可以布置在虚设区域DMA的上侧和右侧相交的边角。
在切开图案CP中，在虚设区域DMA的上侧空间不足的情况下，布置在虚设区域DMA的上侧的第二虚设像素驱动部DPU2的面积可以与布置在虚设区域DMA的下侧的第一虚设像素驱动部DPU1的面积不同。在切开图案CP中，在虚设区域DMA的上侧空间不足的情况下，布置在虚设区域DMA的上侧的第二虚设像素驱动部DPU2的面积可以小于布置在虚设区域DMA的下侧的第一虚设像素驱动部DPU1的面积。例如，第一虚设像素驱动部DPU1的在第六方向DR6上的长度X1和第二虚设像素驱动部DPU2的在第六方向DR6上的长度X2可以实质上相同，但是第一虚设像素驱动部DPU1的在第七方向DR7上的长度Y1可以比第二虚设像素驱动部DPU2的在第七方向DR7上的长度Y2长。
在切开图案CP中，在虚设区域DMA的上侧空间不足的情况下，可以省略第二虚设像素驱动部DPU2的上侧的一部分。例如，如图33所示，第二虚设像素驱动部DPU2可以不包括第二晶体管ST2和第五晶体管ST5。
并且，在切开图案CP中，在虚设区域DMA的右侧空间不足的情况下，布置在虚设区域DMA的右侧的第三虚设像素驱动部DPU3的面积可以与布置在虚设区域DMA的下侧的第一虚设像素驱动部DPU1的面积不同。在切开图案CP中，在虚设区域DMA的右侧空间不足的情况下，布置在虚设区域DMA的右侧的第三虚设像素驱动部DPU3的面积可以小于布置在虚设区域DMA的下侧的第一虚设像素驱动部DPU1的面积。例如，第一虚设像素驱动部DPU1的在第七方向DR7上的长度Y1和第三虚设像素驱动部DPU3的在第七方向DR7上的长度Y3可以实质上相同，但是第一虚设像素驱动部DPU1的在第六方向DR6上的长度X1可以比第三虚设像素驱动部DPU3的在第六方向DR6上的长度X3长。
在切开图案CP中，在虚设区域DMA的右侧空间不足的情况下，可以省略第三虚设像素驱动部DPU3的右侧的一部分。例如，如图34所示，第二虚设像素驱动部DPU2可以不包括第三晶体管ST3。
并且，在切开图案CP中，在虚设区域DMA的上侧空间和右侧空间都不足的情况下，布置在虚设区域DMA的上侧和右侧相交的边角的第四虚设像素驱动部DPU4的面积可以与布置在虚设区域DMA的下侧的第一虚设像素驱动部DPU1的面积不同。在切开图案CP中，在虚设区域DMA的上侧空间和右侧空间都不足的情况下，布置在虚设区域DMA的上侧和右侧相交的边角的第四虚设像素驱动部DPU4的面积可以小于布置在虚设区域DMA的下侧的第一虚设像素驱动部DPU1的面积。例如，第一虚设像素驱动部DPU1的在第六方向DR6上的长度X1可以比第四虚设像素驱动部DPU4的在第六方向DR6上的长度X4长，并且第一虚设像素驱动部DPU1的在第七方向DR7上的长度Y1可以比第四虚设像素驱动部DPU4的在第七方向DR7上的长度Y4长。
虚设像素驱动部DPU4的在第六方向DR6上的长度X4可以与第三虚设像素驱动部DPU3的在第六方向DR6上的长度X3实质上相同。并且，第四虚设像素驱动部DPU4的在第七方向DR7上的长度Y4可以与第二虚设像素驱动部DPU2的在第七方向DR7上的长度Y2实质上相同。
在切开图案CP中，在虚设区域DMA的上侧空间和右侧空间都不足的情况下，可以省略第四虚设像素驱动部DPU4的上侧的一部分和右侧的一部分。例如，如图35所示，第四虚设像素驱动部DPU4可以不包括第二晶体管ST2、第三晶体管ST3和第五晶体管ST5。
以上，参照附图说明了本发明的实施例，但本发明所属技术领域的普通技术人员可以理解，在不改变本发明的技术思想或必要特征的情况下，可以以其他具体形态实施。因此，应当理解，以上记述的实施例在所有方面都是示例性的，而不是限制性的。

Claims (23)

1.一种显示装置，包括：
基板，包含前面部、从所述前面部的第一侧延伸的第一侧面部、从所述前面部的第二侧延伸的第二侧面部以及布置在所述第一侧面部与所述第二侧面部之间且具有切开图案的边角部；
第一显示区域，包含布置在所述前面部的第一像素；以及
第二显示区域，包含布置在所述边角部的切开图案的第二像素和虚设像素驱动部，
其中，各个所述第二像素包括发出光的子像素发光部和连接到所述子像素发光部的子像素驱动部，
多个所述虚设像素驱动部中的一个虚设像素驱动部布置为比多个所述第二像素中的一个第二像素的子像素驱动部更靠近所述切开图案的一侧边缘。
2.根据权利要求1所述的显示装置，其中，
所述第二显示区域包括布置所述第二像素的子像素驱动部的驱动区域和布置所述虚设像素驱动部的虚设区域，
其中，所述虚设区域布置为围绕所述驱动区域。
3.根据权利要求1所述的显示装置，其中，
所述虚设像素驱动部与所述子像素发光部重叠。
4.根据权利要求1所述的显示装置，其中，还包括：
连接布线，连接所述子像素发光部和所述子像素驱动部。
5.根据权利要求4所述的显示装置，其中，
所述连接布线与所述虚设像素驱动部重叠。
6.根据权利要求1所述的显示装置，其中，
所述虚设像素驱动部包括：
驱动晶体管；
第一晶体管，连接到所述驱动晶体管的第一电极；
第二晶体管，布置在所述驱动晶体管的栅极电极与第二电极之间；
第三晶体管，布置在所述驱动晶体管的栅极电极与被施加初始化电压的初始化电压布线之间；
第四晶体管，布置在所述驱动晶体管的第二电极与所述初始化电压布线之间；以及
第五晶体管，布置在所述驱动晶体管的第一电极与被施加第一电源电压的第一电源布线之间。
7.根据权利要求6所述的显示装置，其中，
所述第一晶体管的栅极电极、所述第二晶体管的栅极电极、所述第三晶体管的栅极电极、所述第四晶体管的栅极电极以及所述第五晶体管的栅极电极中的至少一个连接到所述第一电源布线。
8.根据权利要求6所述的显示装置，其中，
所述第一晶体管的栅极电极、所述第二晶体管的栅极电极、所述第三晶体管的栅极电极、所述第四晶体管的栅极电极及所述第五晶体管的栅极电极连接到所述第一电源布线。
9.根据权利要求8所述的显示装置，其中，
所述第一晶体管的第一电极连接到被施加数据电压的数据布线。
10.根据权利要求6所述的显示装置，其中，
所述第一晶体管的第一电极连接到未施加任何电压的虚设数据布线。
11.根据权利要求6所述的显示装置，其中，
所述第一晶体管的第一电极连接到所述第一电源布线。
12.根据权利要求1所述的显示装置，其中，
所述子像素驱动部的面积与所述虚设像素驱动部的面积相同。
13.根据权利要求1所述的显示装置，其中，
所述子像素驱动部的在一方向上的长度与所述虚设像素驱动部的在一方向上的长度相同。
14.根据权利要求13所述的显示装置，其中，
所述子像素驱动部的在另一方向上的长度与所述虚设像素驱动部的在另一方向上的长度相同，
所述另一方向与所述一方向正交。
15.一种显示装置，包括：
基板，包含前面部、从所述前面部的第一侧延伸的第一侧面部、从所述前面部的第二侧延伸的第二侧面部以及布置在所述第一侧面部与所述第二侧面部之间且具有切开图案的边角部；
第一显示区域，包含布置在所述前面部的第一像素；以及
第二显示区域，包含布置在所述边角部的切开图案的第二像素、第一虚设像素驱动部以及第二虚设像素驱动部，
其中，多个所述第一虚设像素驱动部中的一个第一虚设像素驱动部的面积与多个所述第二虚设像素驱动部中的一个第二虚设像素驱动部的面积不同。
16.根据权利要求15所述的显示装置，其中，
所述第一虚设像素驱动部布置为比多个所述第二像素中的一个第二像素的第二像素驱动部更靠近所述切开图案的一侧边缘，
所述第二虚设像素驱动部布置为比所述第二像素驱动部更靠近所述切开图案的另一侧边缘。
17.根据权利要求15所述的显示装置，其中，
所述第一虚设像素驱动部的在一方向上的长度比所述第二虚设像素驱动部的在一方向上的长度长。
18.根据权利要求17所述的显示装置，其中，
所述第一虚设像素驱动部的在另一方向上的长度与所述第二虚设像素驱动部的在另一方向上的长度相同，
所述另一方向与所述一方向正交。
19.根据权利要求18所述的显示装置，其中，
所述第二显示区域还包括第三虚设像素驱动部，
多个所述第三虚设像素驱动部中的一个第三虚设像素驱动部的面积与所述第一虚设像素驱动部的面积或所述第二虚设像素驱动部的面积不同。
20.根据权利要求19所述的显示装置，其中，
所述第三虚设像素驱动部的在所述一方向上的长度与所述第一虚设像素驱动部的在所述一方向上的长度相同。
21.根据权利要求20所述的显示装置，其中，
所述第三虚设像素驱动部的在所述另一方向上的长度比所述第一虚设像素驱动部的在所述另一方向上的长度短。
22.根据权利要求19所述的显示装置，其中，
所述第二显示区域还包括第四虚设像素驱动部，
所述第四虚设像素驱动部的面积与所述第一虚设像素驱动部的面积、所述第二虚设像素驱动部的面积和所述第三虚设像素驱动部的面积不同。
23.根据权利要求22所述的显示装置，其中，
所述第四虚设像素驱动部的在所述一方向上的长度比所述第一虚设像素驱动部的在所述一方向上的长度短，所述第四虚设像素驱动部的在所述另一方向上的长度比所述第一虚设像素驱动部的在所述另一方向上的长度短。
CN202211656118.0A 2022-01-10 2022-12-22 显示装置 Pending CN116456748A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0003184 2022-01-10
KR1020220003184A KR20230108737A (ko) 2022-01-10 2022-01-10 표시 장치

Publications (1)

Publication Number Publication Date
CN116456748A true CN116456748A (zh) 2023-07-18

Family

ID=87069350

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211656118.0A Pending CN116456748A (zh) 2022-01-10 2022-12-22 显示装置

Country Status (3)

Country Link
US (1) US20230225178A1 (zh)
KR (1) KR20230108737A (zh)
CN (1) CN116456748A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023159521A (ja) * 2022-04-20 2023-11-01 武漢天馬微電子有限公司 表示装置

Also Published As

Publication number Publication date
KR20230108737A (ko) 2023-07-19
US20230225178A1 (en) 2023-07-13

Similar Documents

Publication Publication Date Title
US20230165091A1 (en) Display substrate, preparation method thereof, and display device
EP4109225A1 (en) Display device
US12106721B2 (en) Display device
KR20210127283A (ko) 표시 장치
KR20220000446A (ko) 표시 장치
US20230038020A1 (en) Touch sensing unit and display device including the same
CN116456748A (zh) 显示装置
KR20210157926A (ko) 표시 장치
KR20210147142A (ko) 표시 장치
CN218959391U (zh) 显示装置
CN116403526A (zh) 显示面板和显示设备
US20230354655A1 (en) Display Substrate, Preparation Method Thereof, and Display Apparatus
CN116507163A (zh) 显示面板
CN220274185U (zh) 显示装置
US20230247870A1 (en) Display device
US20230389378A1 (en) Display device
CN221127827U (zh) 显示装置
CN221043679U (zh) 显示装置
US20240284731A1 (en) Display device
EP4394755A1 (en) Display device
EP4209871A1 (en) Display device and touch input system including the same
US20220352485A1 (en) Display device
KR20230168257A (ko) 표시 장치
KR20230120199A (ko) 표시 장치
KR20230164798A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication