CN116430628A

CN116430628A - 称电子装置

Info

Publication number: CN116430628A
Application number: CN202210015851.8A
Authority: CN
Inventors: 邱湛峰; 谢明峰; 王俪瑾; 蔡孟璋
Original assignee: Innolux Display Corp
Current assignee: Innolux Corp
Priority date: 2022-01-07
Filing date: 2022-01-07
Publication date: 2023-07-14
Also published as: US20230222956A1; US20240312393A1; TWI832441B; TW202329063A; US12027096B2

Abstract

本揭露提供一种电子装置，包括数组基板。数组基板包括第一栅极线、第二栅极线、第三栅极线、第一像素单元、第二像素单元、第三像素单元以与门极驱动电路。第三栅极线设置于第一栅极线和第二栅极线之间。第一像素单元电性连接于第一栅极线和数据线。第二像素单元电性连接于第二栅极线和数据线。第三像素单元电性连接于第三栅极线和数据线。栅极驱动电路电性连接于第一栅极线、第二栅极线、和第三栅极线。栅极驱动电路依时间顺序对于第一像素单元提供第一栅极驱动信号，对于第二像素单元提供第二栅极驱动信号，且对于第三像素单元提供第三栅极驱动信号。

Description

称电子装置

技术领域

本揭露涉及一种电子装置。

背景技术

在一些产品中，电子装置采用双栅极线的布局设计有助于减轻数据驱动电路的使用量。不过，这种设计仍存在一些尚待改善的地方。

发明内容

本揭露提供一种电子装置，可提供良好的显示效果。

根据本揭露的实施例，一种电子装置包括数组基板。数组基板包括：第一栅极线、第二栅极线、和第三栅极线，且第三栅极线设置于第一栅极线和第二栅极线之间；数据线；第一像素单元电性连接于第一栅极线和数据线；第二像素单元电性连接于第二栅极线和数据线；第三像素单元电性连接于第三栅极线和数据线；栅极驱动电路电性连接于第一栅极线、第二栅极线、和第三栅极线，且栅极驱动电路依时间顺序对于第一像素单元提供第一栅极驱动信号，对于第二像素单元提供第二栅极驱动信号，对于第三像素单元提供第三栅极驱动信号。

为让本揭露的上述特征和优点能更明显易懂，下文特举实施方式，并配合附图作详细说明如下。

附图说明

包含附图以便进一步理解本揭露，且附图并入本说明书中并构成本说明书的一部分。附图说明本揭露的实施例，并与描述一起用于解释本揭露的原理。

图1为本揭露一实施例的电子装置的示意图；

图2为本揭露一实施例的电子装置的部分驱动波形示意图；

图3与图4为本揭露一实施例的电子装置的示意图与驱动波形示意图；

图5为本揭露一实施例的电子装置的驱动波形的示意图；

图6与图7为本揭露一实施例的电子装置的示意图与驱动波形示意图；

图8为本揭露一实施例的电子装置的遮光层的局部上视示意图；

图9到图12为本揭露数个实施例的电子装置的局部剖面示意图。

具体实施方式

现将详细地参考本揭露的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同组件符号在附图和描述中用来表示相同或相似部分。

本揭露中所叙述的一结构(或层别、组件、基材)位于另一结构(或层别、组件、基材)之上/上方，可以指二结构相邻且直接连接，或是可以指二结构相邻而非直接连接，非直接连接是指二结构之间具有至少一中介结构(或中介层别、中介组件、中介基材、中介间隔)，一结构的下侧表面相邻或直接连接于中介结构的上侧表面，另一结构的上侧表面相邻或直接连接于中介结构的下侧表面，而中介结构可以是单层或多层的实体结构或非实体结构所组成，并无限制。在本揭露中，当某结构设置在其它结构“上”时，有可能是指某结构“直接”在其它结构上，或指某结构“间接”在其它结构上，即某结构和其它结构间还夹设有至少一结构。

本揭露中所叙述的电性连接或耦接，皆可以指直接连接或间接连接，于直接连接的情况下，两电路上组件的端点直接连接或以一导体线段互相连接，而于间接连接的情况下，两电路上组件的端点之间具有开关、二极管、电容、电感、电阻、其他适合的组件、或上述组件的组合，但不限于此。

在本揭露中，厚度、长度与宽度的测量方式可以是采用光学显微镜测量而得，厚度则可以由电子显微镜中的剖面图像测量而得，但不以此为限。另外，任两个用来比较的数值或方向，可存在着一定的误差。若第一值等于第二值，其隐含着第一值与第二值之间可存在着约10％或5％或3％的误差。

须知悉的是，以下所举实施例可以在不脱离本揭露的精神下，可将数个不同实施例中的特征进行替换、重组、混合以完成其他实施例。各实施例间特征只要不违背发明精神或相冲突，均可任意混合搭配使用。

图1为本揭露一实施例的电子装置的示意图。在图1中，电子装置100包括数组基板110。数组基板110包括第一栅极线G1、第二栅极线G2、和第三栅极线G3，还包括数据线DL、第一像素单元P1、第二像素单元P2、第三像素单元P3以与门极驱动电路120。第三栅极线G3设置于第一栅极线G1和第二栅极线G2之间。第一像素单元P1电性连接于第一栅极线G1和数据线DL，第二像素单元P2电性连接于第二栅极线G2和数据线DL，而第三像素单元P3电性连接于第三栅极线G3和数据线DL。栅极驱动电路120电性连接第一栅极线G1、第二栅极线G2和第三栅极线G3。另外，栅极驱动电路120依时间顺序对于第一像素单元P1提供第一栅极驱动信号，对于第二像素单元P2提供第二栅极驱动信号，对于第三像素单元P3提供第三栅极驱动信号。在本实施例中，数组基板110还可包括数据驱动电路130。数据驱动电路130电性连接于数据线DL，以对于第一像素单元P1提供第一数据信号，并对于第二像素单元P2提供第二数据信号。

如图1所示，数组基板110可包括多条线路，沿第一方向D1延伸的线路可包括栅极线，例如第一栅极线G1、第二栅极线G2以及第三栅极线G3，而沿第二方向D2延伸的线路可包括数据线DL。第一方向D1与第二方向D2不同。在一些实施例中，第一方向D1与第二方向D2可相互垂直，但不以此为限。在本实施例中，第一栅极线G1、第三栅极线G3与第二栅极线G2为数组基板110上其中三条彼此依序相邻的栅极线。因此，第一栅极线G1与第三栅极线G3之间并没有其他的栅极线(用于传递栅极驱动信号的线路)，且第三栅极线G3与第二栅极线G2之间也没有其他的栅极线(用于传递栅极驱动信号的线路)。

另外，数组基板110可包括沿第一方向D1与第二方向D2排列成数组的多个像素单元P。以下，先以这些像素单元P中的第一像素单元P1、第二像素单元P2以及第三像素单元P3来说明。在本实施例中，第一像素单元P1和第三像素单元P3沿着第一方向D1相邻设置。第一像素单元P1与第三像素单元P3可以位于第一栅极线G1与第三栅极线G3之间，且第一像素单元P1与第三像素单元P3位于数据线DL的相对两侧。第一像素单元P1和第二像素单元P2沿着第二方向D2相邻设置。第三栅极线G3与第二栅极线G2都位于第一像素单元P1与第二像素单元P2之间，且第一像素单元P1与第二像素单元P2位于数据线DL的同一侧。在本实施例中，第三栅极线G3和第二栅极线G2沿着第二方向D2的距离GD1小于第三栅极线G3和第一栅极线G1沿着第二方向D2的距离GD2。

第一像素单元P1与第三像素单元P3位于数据线DL的相对两侧，但都电性连接数据线DL。同时，第一像素单元P1电性连接于第一栅极线G1而第三像素单元P3电性连接于第三栅极线G3。在一些实施例中，第一像素单元P1、第二像素单元P2与第三像素单元P3各自可包括主动组件(未示出)以及与主动组件连接的像素电极(未示出)，且主动组件例如可为晶体管，主动组件可包括栅极、源极与漏极。栅极可连接对应的栅极线，漏极可连接对应的数据线。例如，第一像素单元P1中的栅极可连接对应的栅极线G1，漏极可连接对应的数据线DL。在一些实施例中，电子装置100用于提供显示功能时，像素电极的电信号可用于驱动显示层或是发光材料以呈现要被显示的亮度。第一像素单元P1中，主动组件的栅极连接至第一栅极线G1而源极连接至数据线DL，且第三像素单元P3中，主动组件的栅极连接至第三栅极线G3而源极连接至数据线DL。另外，第二像素单元P2中，主动组件的栅极连接至第二栅极线G2而源极连接至数据线DL。在本实施例中，第一栅极线G1与第三栅极线G3、数据线DL、第一像素单元P1与第三像素单元P3可构成双栅极线共享数据线(2G1D)的布局。

图2为本揭露一实施例的电子装置的部分驱动信号的波形示意图。为了方便说明，图2呈现了图1中第一栅极线G1、第二栅极线G2、第三栅极线G3以及第四栅极线G4的栅极驱动信号以及数据线DL的数据信号，其中栅极驱动信号可以由栅极驱动电路120提供给第一栅极线G1、第二栅极线G2、第三栅极线G3以及第四栅极线G4，而数据信号可以由数据驱动电路130提供给数据线DL。在此，为了方便说明，将会描述第一像素单元P1、第二像素单元P2、第三像素单元P3与第四像素单元P4的驱动波形。第四像素单元P4电性连接第四栅极线G4与数据线DL。第四像素单元P4与第二像素单元P2在第一方向D1相邻设置。第四像素单元P4与第三像素单元P3在第二方向D2相邻设置。第四像素单元P4与第二像素单元P2位于数据线DL的相对两侧。另外，第四像素单元P4与第二像素单元P2位于第二栅极线G2与第四栅极线G4之间。第二栅极线G2与第三栅极线G3位于第四像素单元P4与第三像素单元P3之间。

参照图1与图2，电子装置100的驱动方法包括由栅极驱动电路120提供第一栅极信号波形122、第二栅极信号波形124、第三栅极信号波形126及第四栅极信号波形128分别给第一栅极线G1、第二栅极线G2、第三栅极线G3以及第四栅极线G4；以及由数据驱动电路130提供数据信号波形132给数据线DL。

第一栅极信号波形122、第二栅极信号波形124、第三栅极信号波形126及第四栅极信号波形128分别在高电平GH与低电平GL之间震荡。具有高电平GH的第一栅极驱动信号122H可开启第一像素单元P1的主动组件，具有高电平GH的第二栅极驱动信号124H可开启第二像素单元P2的主动组件，具有高电平GH的第三栅极驱动信号126H可开启第三像素单元P3的主动组件，且具有高电平GH的第四栅极驱动信号128H可开启第四像素单元P4的主动组件。在一帧画面周期中，第一栅极线G1除了第一栅极驱动信号122H外都维持在低电平GL，第二栅极线G2除了第二栅极驱动信号124H外都维持在低电平GL，第三栅极线G3除了第三栅极驱动信号126H外都维持在低电平GL，且第四栅极线G4除了第一栅极驱动信号128H外都维持在低电平GL。

第一栅极驱动信号122H可在时间t1至时间t2期间预扫描第一像素单元P1的主动组件，并在时间t2至时间t3期间将第一像素单元P1的主动组件的栅极维持在高电平GH。因此，第一栅极驱动信号122H的第一驱动时间GT1可由时间t1持续至时间t3。第二栅极驱动信号124H可在时间t2到时间t3提供至第二栅极线G2以预扫描第二像素单元P2的主动组件，并且持续在高电平GH直至时间t4。因此，第二栅极信号波形124的第二驱动时间GT2可由时间t2延续至时间t4。依据一些实施例，如图2所示，第一栅极驱动信号122H的第一驱动时间GT1和第二栅极驱动信号124H的第二驱动时间GT2可为至少部分重叠。在一些实施例中，第一栅极驱动信号122H的第一驱动时间GT1和第二栅极驱动信号124H的第二驱动时间GT2重叠比例，例如可为10％至90％之间，例如10％至60％之间，例如40至60％之间，例如45％至65％之间，但不以此为限。上述重叠比例以第一驱动时间GT1为100％为基准。相似的，第三栅极驱动信号126H的第三驱动时间GT3可由时间t3至时间t5，且第四栅极驱动信号128H的第四驱动时间GT4可由时间t4至时间t6。

数据信号波形132的电平高低可以依据要呈现的效果(例如像素单元呈现的亮度大小)而变化。图2中的数据信号波形132仅是举例说明之用，并非用以限定本揭露。在本实施例中，数据线DL上的数据信号波形132包括第一数据信号132A、第二数据信号132B、第三数据信号132C以及第四数据信号132D。参照图1与图2，在第一驱动时间GT1的时间t1至时间t2期间对第一像素单元P1进行预扫描，让第一栅极线G1的第一栅极驱动信号122H将第一像素单元P1的主动组件开启。在第一驱动时间GT1的时间t2至时间t3期间，第一像素单元P1的主动组件已确实被开启，例如主动组件的栅极已维持在高电平GH，使得第一数据信号132A在时间t2至时间t3被写入第一像素单元P1。在第二驱动时间GT2的时间t2至时间t3期间，对第二像素单元P2进行预扫描，以将第二像素单元P2的主动组件开启。在第二驱动时间GT2的时间t3至时间t4期间，第一栅极线G1已具有低电平GL，且第二像素单元P2的主动组件的栅极具有高电平GH，因此第二数据信号132B可写入第二像素单元P2。接着，在第三驱动时间GT3下，第三像素单元P3也受到类似的操作使得第三数据信号132C在第三驱动时间GT3的时间t4至时间t5期间写入第三像素单元P3。第四像素单元P4也在第四栅极驱动信号128H之下而在第四驱动时间GT4的时间t5至时间t6期间被写入第四数据信号132D。如此，在第一栅极驱动信号122H、第二栅极驱动信号124H、第三栅极驱动信号126H与第四栅极驱动信号128H的驱动之下，如图1所示，第一像素单元P1、第二像素单元P2、第三像素单元P3与第四像素单元P2沿着反N字形的路径PD被更新。

在本实施例中，第一像素单元P1与第三像素单元P3位于第一栅极线G1与第三栅极线G3之间。根据图2，在时间t3当下，第一像素单元P1的信号写入终止，同时，邻近于第一像素单元P1的第三栅极线G3处于低电平GL，因此第一像素单元P1的电平与第三栅极线G3的低电平GL可建立与第一像素单元P1相关的寄生电容CP1。时间t3之后，由于第三栅极线G3在画面周期中大部分时间都与时间t3时一样的处于低电平GL，而不会导致第一像素单元P1被写入的信号发生明显的偏移或浮动。因此，第一像素单元P1呈现的亮度在画面周期中可维持稳定。同样的，在时间t5当下，邻近于第三像素单元P3的第一栅极线G1处于低电平GL。因此，时间t5当下在第一栅极线G1与第三像素单元P3之间虽建立了寄生电容CP3，第三像素单元P3被写入的信号不会因第一栅极线G1的电平变化而发生明显的偏移或浮动。另外，第二栅极线G2在第二驱动时间GT2的时间t2至时间t3之间对第二像素单元P2进行预扫描，因而在时间t3下具有高电平GH。不过，由于第二栅极线G2与第一像素单元P1之间存在第三栅极线G3，第二栅极线G2对第一像素单元P1不存在明显的电容耦合作用。因此，第二栅极线G2在时间t3下具有高电平GH实质上不容易导致第一像素单元P1的信号偏移或浮动。整体而言，电子装置100用于显示画面时，第一像素单元P1与第三像素单元P3的显示亮度可维持稳定。同样的，其他像素单元P也都可以维持稳定的亮度。

图1中，数组基板110上的多个像素单元P可以用于呈现不同色彩。举例而言，数组基板110上多个像素单元P呈现的色彩包括红色、绿色及蓝色，但不以此为限。在一些实施例中，在第二方向D2上相邻的像素单元P可用于呈现相同的颜色。举例而言，第一像素单元P1和第二像素单元P2例如为相同颜色。在一些实施例中，在第二方向D2上相邻的像素单元P可用于呈现相同的颜色之外，在第一方向D1上相邻的像素单元P可用于呈现不同的颜色。举例而言，第一像素单元P1和第二像素单元P2例如为相同颜色，且第一像素单元P1和第三像素单元P3为不同颜色。在本实施例中，在第二方向D2上排成一行(column)的像素单元P可以显示相同的颜色。电子装置100可提供三种颜色的像素单元P，且三种颜色的像素单元P沿第一方向D1依序地重复排列。举例而言，第一行R1的像素单元P显示第一颜色，第二行R2的像素单元P显示第二颜色，第三行R3的像素单元P显示第三颜色，而第四行R4的像素单元P显示第一颜色。不过，像素单元P的色彩配置不以此为限。

在本实施例中，数据信号波形132的电平高低例如以共享信号值Vcom为基准而可划分为正极性信号或负极性信号。举例而言，电平高于共享信号值Vcom的信号即为正极性信号，而电平低于共享信号值Vcom的信号即为负极性信号。如图1和图2所示，第一数据信号132A和第二数据信号132B可具有相反极性。例如，第一数据信号132A具有正极性，第二数据信号132B具有负极性，第三数据信号132C具有负极性，且第四数据信号132D具有正极性。由于不同极性的信号之间的电平差较大，在信号的极性转换时数据线DL上的电平不一定可以立即到达预计的电平。举例而言，在时间t3时，数据线DL上的电平可能无法从正极性的第一数据信号132A直接降到负极性的第二数据信号132B。类似的，在时间t5时，第三数据信号132C与第四数据信号132D的转换也有类似情形。如此，极性转换后被写入对应像素单元P的数据信号可能与预期的信号略有差异。以本实施例而言，第二像素单元P2以及第四像素单元P4为极性转换后被写入数据信号的像素单元P。因此，在一些实施例中，第二像素单元P2以及第四像素单元P4要呈现的亮度可能与预期的不一致。这将导致沿着第一方向D1的亮纹或暗纹。在一些实施例中，上述亮纹或暗纹的现象可通过调整驱动波形的方式来改善。举例而言，可通过驱动控制调整驱动时间的长段以及对应的数据信号的输出时间，使得第二像素单元P2以及第四像素单元P4被写入数据信号的时间拉长，以确保第二像素单元P2以及第四像素单元P4可具有预定要呈现的电平。

在本实施例中，第二像素单元P2与第三像素单元P3用于显示不同的色彩且依序被更新，但两者所对应的驱动时间重叠(例如时间t3到时间t4期间)，这可能发生显示颜色相混(color mix)的问题。在此所描述的显示颜色相混可理解成，第三像素单元P3可能被写入第二像素单元P2的数据信号。不过，第一像素单元P1与第二像素单元P2用于显示相同的色彩，不会发生显示颜色相混的问题，且第三像素单元P3与第四像素单元P4也是。因此，电子装置100因驱动顺序而导致的显示颜色混合问题较不明显。举例而言，第一像素单元P1、第二像素单元P2、第三像素单元P3与第四像素单元P4中仅有第三像素单元P3存在显示颜色混合问题。

在一些实施例中，第一栅极线G1和第三栅极线G3相邻于第一像素单元P1。并且，第一栅极线G1和第三栅极线G3为相邻，亦即，第一栅极线G1和第三栅极线G3之间没有其他栅极线。在一些实施例中，可将第一栅极线G1的第一驱动时间GT1和第三栅极线G3的第三驱动时间GT3设计为不重叠。如此，如图2所示，在驱动第一像素单元P1的第一驱动时间GT1内，与第一像素单元P1相邻的第三栅极线G3并没有电性变化，因此，在第一驱动时间GT1内第三栅极线G3所产生的寄生电容CP1不容易对于第一像素单元P1产生影响。亦即，第三栅极线G3在画面周期中的信号变化不容易改变第一像素单元P1被写入的信号，或是对第一像素单元P1被写入的信号的扰动很小。因此，第三栅极线G3与第一像素单元P1间的电容耦合而产生寄生电容CP1，对于第一像素单元P1被写入的信号的影响可降低。在一些实施例中，可将第一栅极线G1的第一驱动时间GT1和第三栅极线G3的第三驱动时间GT3设计为有部分重叠，如图7所示。类似地，第三栅极线G3所产生的寄生电容CP1，对于第一像素单元P1被写入的信号的影响可降低。在一些实施例中，第一栅极线G1的第一驱动时间GT1和第三栅极线G3的第三驱动时间GT3的重叠比例，例如可为小于50％，例如可为0％至70％之间，例如0％至50％之间，例如0.1％至30％之间，但不以此为限。上述重叠比例系以第一驱动时间GT1为100％为基准。

图3与图4为本揭露一实施例的电子装置的示意图与驱动波形示意图。图3的电子装置100大致与图1的电子装置100相似，不过图3呈现电子装置100以图4的驱动波形驱动下的示意图。两实施例中相同的组件皆以相同的组件符号表示，在此不另重述。本实施例不同于图1与图2的实施例之处在于，由数据驱动电路130提供数据信号波形232的形状。具体而言，数据信号波形232包括写入给第一像素单元P1的第一数据信号232A、写入给第二像素单元P2的第二数据信号232B、写入给第三像素单元P3的第三数据信号232C以及写入给第四像素单元P4的第四数据信号232D。在此，第一数据信号232A和第二数据信号232B具有相同极性。举例而言，第一数据信号232A、第二数据信号232B、第一数据信号232C以及第四数据信号232D相较于共享信号值Vcom具有高电平而都为正极性信号。

本实施例中，电子装置100中另外四个像素单元可标示为第一像素单元P1’、第二像素单元P2’、第三像素单元P3’以及第四像素单元P4’。第一像素单元P1’、第二像素单元P2’、第三像素单元P3’以及第四像素单元P4’的驱动方法与第一像素单元P1、第二像素单元P2、第三像素单元P3以及第四像素单元P4的驱动方法相同，不过写入第一像素单元P1’、第二像素单元P2’、第三像素单元P3’以及第四像素单元P4’的数据信号例如都具有相同极性，例如负极性。如此，在一画面周期中，第一像素单元P1’、第二像素单元P2’、第三像素单元P3’以及第四像素单元P4’中仅第一像素单元P1’受到数据信号的极性反转影响。相似的，第一像素单元P1至第四像素单元P4中可能仅第一像素单元P1受到数据信号的极性反转影响。也就是说，电子装置100在更新四个像素单元之后才发生极性反转的情形，这有助于减少电子装置100可能发生亮纹或暗纹的像素单元数量。举例而言，因数据信号的极性反转导致的亮纹或暗纹仅点状的分布于电子装置100所显示的画面中。

图5为本揭露一实施例的电子装置的驱动波形的示意图。在图5中，数据信号波形232由数据驱动电路130提供给图3中数据线DL。触发波形Tp可用于触发数据信号的输出以控制对应的信号何时提供给图3中数据线DL。第一栅极信号波形CK1、第二栅极信号波形CK2、第三栅极信号波形CK3及第四栅极信号波形CK4由栅极驱动电路120提供给图3中第一栅极线G1、第二栅极线G2、第三栅极线G3以及第四栅极线G4。请同时参照图3与图5，依据触发波形Tp的触发信号Tp1，要写入给第一像素单元P1的数据信号由时间ta开始提供给数据线DL直到第一栅极信号波形CK1由高电平GH降至低电平GL。不过，在时间ta之前，第一栅极线G1已开始被输入高电平GH。时间ta至时间ta’中第一像素单元P1的主动组件可确实开启以让数据线DL上的数据信号写入第一像素单元P1。因此，时间ta至时间ta’可以视为第一像素单元P1的有效充电时间TC1。类似的，依据触发波形Tp的触发信号Tp2、Tp3、Tp4，第二像素单元P2的有效充电时间TC2为时间tb至时间tb’，第三像素单元P3的有效充电时间TC3为时间tc至时间tc’，而第四像素单元P4的有效充电时间TC4为时间td至时间td’。在一些实施例中，可以调整触发信号Tp1、Tp2、Tp3、Tp4的输出时间来调整有效充电时间的长短。举例而言，若第一像素单元P1与前一像素单元(未示出)被输入不同极性的数据信号，则可将Tp2/Tp3/Tp4延后并缩短其充电时间TC2/TC3/TC4,以延长TC1,确保第一像素单元P1被写入的信号与预期的相符。如此一来，因为极性转换导致的亮纹或暗纹可被改善。如此，第一像素单元P1的有效充电时间TC1比第二像素单元P2的有效充电时间TC2、第三像素单元P3的有效充电时间TC3与第四像素单元P4的有效充电时间TC4还长。在图1与图2的实施方式下，也可采用类似图5的方式来调整不同像素单元P的有效充电时间。另外，时间ta’与时间tb在一些实施例中可以相同，相似的，时间tb’与时间tc、时间tc’与时间td也是。

图6与图7为本揭露一实施例的电子装置的示意图与驱动波形示意图。图6的电子装置100大致与图1的电子装置100相似，不过图6呈现电子装置100以图7的驱动波形驱动下的示意图。两实施例中相同的组件皆以相同的组件符号表示，在此不另重述。本实施例不同于图1与图2的实施例之处在于，由栅极驱动电路120提供第一栅极信号波形322、第二栅极信号波形324、第三栅极信号波形326及第四栅极信号波形328以及由数据驱动电路130提供数据信号波形332。具体而言，第一栅极信号波形322、第二栅极信号波形324、第三栅极信号波形326及第四栅极信号波形328分别在高电平GH与低电平GL之间震荡。具有高电平GH的第一栅极驱动信号322H可开启第一像素单元P1的主动组件，具有高电平GH的第二栅极驱动信号324H可开启第二像素单元P2的主动组件，具有高电平GH的第三栅极驱动信号326H可开启第三像素单元P3的主动组件，且具有高电平GH的第四栅极驱动信号328H可开启第四像素单元P4的主动组件。在画面周期中，第一栅极驱动信号322H的第一驱动时间GT1和第二栅极驱动信号324H的第二驱动时间GT2同步，且第三栅极驱动信号326H的第三驱动时间GT3和第四栅极驱动信号328H的第四驱动时间GT4同步。在一些实施例中，所谓的同步可理解为第一驱动时间GT1和第二驱动时间GT2和/或第三驱动时间GT3和第四驱动时间GT4大部分重叠，例如90％以上重叠。在一些实施例中，所谓的同步可理解为第一驱动时间GT1和第二驱动时间GT2几乎完全重叠和/或第三驱动时间GT3和第四驱动时间GT4几乎完全重叠。在一些实施例中，所谓的同步可理解为第一驱动时间GT1和第二驱动时间GT2和/或第三驱动时间GT3和第四驱动时间GT4的重叠时间大于不重叠的时间。

数据信号波形332包括第一数据信号332A以及第二数据信号332B。在第一驱动时间GT1与第二驱动时间GT2期间，时间t1至时间t2可为预扫描时间而时间t2至时间t3可为充电(写入)时间。时间t2至时间t3期间，第一数据信号332A被提供给数据线DL。因此，第一像素单元P1与第二像素单元P2可被写入相同的数据信号，如第一数据信号332A，而具有电平A。相同的，在第三驱动时间GT3与第四驱动时间GT4期间，时间t2至时间t3可为预扫描时间而时间t3至时间t4可为充电(写入)时间。时间t3至时间t4中，第二数据信号332B被提供给数据线DL。因此，第三像素单元P3与第四像素单元P4可被写入相同的数据信号，如第二数据信号332B，而具有电平B。电平A和电平B可为相同或不同。在电平A和电平B不同的情况下电平A可大于或小于电平B，并没有限制。在本实施例中，第一驱动时间GT1和第二驱动时间GT2同步以及第三驱动时间GT3与第四驱动时间GT4同步使得具有相同色彩的两个像素单元同步被更新且显示相同的画面信息，这有助于加快更新速率。相较于每个像素单元逐一被更新的方法而言，本实施例的更新速率大致可提升至两倍，这有利于将电子装置100应用于游戏设备(例如游戏机屏幕、游戏机)，但不以此为限。在一些实施例中，如图6和图7所示，第一像素单元P1和第二像素单元P2可为相同颜色，第三像素单元P3和第四像素单元P4可为相同颜色，且第一像素单元P1和第三像素单元P2可为不同颜色。在第一像素单元P1和第二像素单元P2写入相同第一数据信号332A，第三像素单元P3和第四像素单元P4写入相同第二数据信号332B的情况下，更新速率可提升至两倍。

在一些实施例中，电子装置可包括数组基板(例如前述的任一种数组基板)、与数组基板相对的对向基板以及设置于数组基板与对向基板之间的显示层。数组基板与对向基板上的组件除了可以用来驱动显示层以实现显示效果外，部分的组件还可用来定义出遮光区与非遮光区而可被称为遮光层。在一些实施例中，遮光层不一定是具有不透光的材质，而是可以通过驱动的方式来达成不透光的效果。遮光层可用来遮挡不希望被看见的组件，也可以用来定义显示面积。因此遮光层的布局设计可影响电子装置的显示开口率，和/或显示效果。

图8为本揭露一实施例的电子装置的遮光层的局部上视示意图。为了方便说明以及使附图简洁，图8中未具体示出数组基板110及对向基板的个别组件而仅示意性的呈现出遮光层的布局。图8的电子装置包括遮光层300，其中图8呈现的区域大致对应于图1中数组基板110的部分100A。在图8中，遮光层300可具有横向遮光区302、第一纵向遮光区304A以及第二纵向遮光区304B。横向遮光区302、第一纵向遮光区304A以及第二纵向遮光区304B可以围出多个开口区306以作为显示或是发光的面积。横向遮光区302、第一纵向遮光区304A以及第二纵向遮光区304B是光线穿透率低的区域而开口区306是光线穿透率高的区域。

遮光层300可设置于图1的电子装置100中。此时，遮光层300对应于数组基板110上的各组件的关系如下所述，但不以此为限。各个开口区306例如可定义出图1中各个像素单元P的显示面积。横向遮光区302大致重叠图1的栅极线(例如第二栅极线G2与第三栅极线G3)，且沿着第一方向D1延伸。第一纵向遮光区304A大致重叠图1的数据线DL且沿着第二方向D2延伸。第一方向D1与第二方向D2可彼此相交。第二纵向遮光区304B大致重叠图1中第三像素单元P3与第五像素单元P5之间的区域且沿着第二方向D2延伸。第二纵向遮光区304B所在面积处可以没有数据线DL。

在本实施例中，第一像素单元P1、第三像素单元P3、和第五像素单元P5沿着第一方向D1相邻设置，第一遮光区304A位于第一像素单元P1和第三像素单元P3之间，第二遮光区304B位于第三像素单元P3和第五像素单元P5之间。依据一些实施例，第一遮光区304A的第一宽度WA大于第二遮光区304B的第二宽度WB。本实施例的遮光层300在纵向遮光区的宽度可以是沿着第一方向D1测量遮光层300的尺寸。在一些实施例中，第一宽度WA与第二宽度WB例如可分别为5微米至30微米之间。另外，第一纵向遮光区304A可以比数据线DL更宽以遮蔽数据线。在一些实施例中，遮光层300在第一纵向遮光区304A的第一宽度WA可以大于第二纵向遮光区304B的第二宽度WB。遮光层300在第二纵向遮光区304B的第二宽度WB相对较窄，有助于增加开口区306在整体电子装置可设置的面积。因此，遮光层300具有不等宽度的遮光区的设计有助于维持足够的开口率。在一些实施例中，第一宽度WA与第二宽度WB的差值可以大于第一宽度WA的10％，但不以此为限。在一些实施例中，遮光层300在不同区域具有不同宽度的遮光区，但遮光层300所定义的多个开口区306的宽度WC可以为相同大小。如图8所示，可将电子装置在点亮的情况下，观察电子装置的上视图中。具有显示和发光的区域为开口区306，不具有显示和发光的区域为遮光区。在上视图中，可测量第一遮光区304A的第一宽度WA和第二遮光区304B的第二宽度WB。

图9到图12为本揭露数个实施例的电子装置的局部剖面示意图，其中图9到图12仅示出电子装置的局部构件以便说明，而电子装置可包括其他图中未示出的构件。图9到图12的剖面结构可对应于图1中的电子装置100沿线I-I的实施方式，因此以下说明中，部分构件的标号将参照图1的标号。此外，图9至图12中的第一方向D1、第二方向D2与第三方向D3用于理解电子装置中各构件的设置定向，且第一方向D1、第二方向D2与第三方向D可彼此垂直，但不以此为限。

在图9中，电子装置400包括数组基板410、对向基板420以及显示层430，且显示层430位于数组基板410与对向基板420之间。数组基板410至少包括基板412、多个绝缘层414A～414C、彩色滤光层416、至少两层金属层418A与418B以及透明导电层419。绝缘层414A～414C依序设置于基板412上，且至少用于分隔及保护两层金属层418A与418B。举例而言，金属层418A设置于基板412与绝缘层414A之间，而金属层418B设置于绝缘层414A与绝缘层414B之间。另外，彩色滤光层416设置于绝缘层414B与绝缘层414C之间，而透明导电层419设置于绝缘层414C上。金属层418A与金属层418B可用于构成数组基板410中的导体线路与导体构件，例如金属层418A可包括屏蔽线SH1～SH3等，而金属层418B可包括数据线DL等。另外，图9中虽未示出，金属层418A还可包括图1中的第一栅极线G1、第二栅极线G2、第三栅极线G3以及第四栅极线G4。在一些实施例中，金属层418A与金属层418B可用于形成主动组件的栅极、源极与漏极等和/或共享电极等构件。

数组基板410可具有多个像素单元，其分别为图1中沿第一方向D1排列的第一像素单元P1、第三像素单元P3以及第五像素单元P5。第一像素单元P1、第三像素单元P3以及第五像素单元P5分别包括主动组件以及电性连接主动组件的像素电极，且图9呈现了第一像素单元P1的像素电极PE1、第三像素单元P3的像素电极PE3以及第五像素单元P5的像素电极PE5。像素电极PE1、像素电极PE3以及像素电极PE5由相同膜层，例如透明导电层419，形成。彩色滤光层416对应于不同像素单元而包括第一彩色图案416A、第二彩色图案416B以及第三彩色图案416C。第一彩色图案416A重叠像素电极PE1，且可用于决定第一像素单元P1的颜色。第二彩色图案416B重叠像素电极PE2，且可用于决定第二像素单元P2的颜色。第三彩色图案416C重叠像素电极PE3，且可用于决定第三像素单元P3的颜色。第一彩色图案416A、第二彩色图案416B以及第三彩色图案416C的颜色可分别为红、绿与蓝，但不以此为限。

在本实施例中，数据线DL位于像素电极PE1与像素电极PE3之间，也就是，位于第一像素单元P1与第三像素单元P3之间，用于提供对应的数据信号给第一像素单元P1与第三像素单元P3。屏蔽线SH1在基板412的投影可位于像素电极PE1在基板412的投影与数据线DL在基板412的投影之间，而屏蔽线SH2在基板412的投影位于像素电极PE2在基板412的投影与数据线DL在基板412的投影之间。如此一来，屏蔽线SH1与屏蔽线SH2可提供信号屏蔽作用，降低数据线DL的信号对像素电极PE1与像素电极PE3的信号的影响。另外，像素电极PE3与像素电极PE5之间没有数据线，而屏蔽线SH3在基板412的投影位于像素电极PE3在基板412的投影与像素电极PE5在基板412的投影之间。

对向基板420可包括基板422以及设置于基板422与显示层430之间的对向电极424。电子装置400显示画面时，像素电极PE1、像素电极PE3以及像素电极PE5可被写入对应的数据信号，而对向电极424被写入共享信号，以产生用于驱动显示层430的驱动电场，从而让第一像素单元P1、第三像素单元P3与第五像素单元P5显示预定的亮度。

另外，电子装置400还包括遮光层300A。遮光层300A包括遮光区电极442A、遮光区电极442B、遮光区显示部444A与遮光区显示部444B。遮光区电极442A与遮光区电极442B的膜层与像素电极PE1、像素电极PE3以及像素电极PE5的膜层相同，都是透明导电层419。遮光区显示部444A与遮光区显示部444B分别为显示层430的重叠遮光区电极442A与遮光区电极442B的部份。

电子装置400显示画面时，对向电极424被写入共享信号且遮光区电极442A与遮光区电极442B也会被写入共享信号，使得遮光区显示部444A与遮光区显示部444B的两侧都具有相同的电压电平。当显示层444包括液晶分子时，由于遮光区电极442A与对向电极424都具有相同信号，遮光区显示部444A内的液晶分子呈现出不倾斜或不旋转的状态而形成不透光的第一遮光区440A1。相同的，遮光区电极442B与对向电极424都具有相同信号，使得遮光区显示部444B呈现出不倾斜或不旋转的状态而形成不透光的第二遮光区440A2。因此，遮光区电极442A与遮光区电极442B本身为透明的，但可用于分别定义出第一遮光区440A1以及第二遮光区440A2。

第一遮光区440A1位于第一像素单元P1与第三像素单元P3之间，而第二遮光区440A2位于第三像素单元P3与第五像素单元P5之间。第一遮光区440A1例如具有足够的宽度以遮蔽数据线DL。在一些实施例中，遮光层300A可应用于图8的实施例中以实现遮光层300。如此，第一遮光区440A1的第一宽度WA可以大于第二遮光区440A2的第二宽度WB。在本实施例中，遮光区电极442A的宽度可大于、小于、或等于屏蔽线SH1和屏蔽线SH2所占据的宽度。第一宽度WA可为遮光区电极442A的宽度,或屏蔽线SH1和屏蔽线SH2所占据的宽度，以两者中较大的宽度为依据。例如，图9中，遮光区电极442A的边缘可位于屏蔽线SH1和屏蔽线SH2的上方，亦即，遮光区电极442A的宽度可小于屏蔽线SH1的外边缘E1和屏蔽线SH2的外边缘E2所占据的宽度，因此，第一宽度WA可为屏蔽线SH1的外边缘E1和屏蔽线SH2的外边缘E2之间的宽度。遮光区电极442B的宽度可大于、小于、或等于屏蔽线SH3的宽度。第二宽度WB可为遮光区电极442B的宽度或屏蔽线SH3的宽度，以两者中较大的宽度为依据。

图10的电子装置500大致相似于图9的电子装置400，因此，图10沿用了图9的组件符号，且两实施例中相同的组件符号表示相同的构件而可彼此参照。图10的电子装置500包括数组基板410、对向基板420以及位于数组基板410与对向基板420之间的显示层430。电子装置500与电子装置400的差异主要在于，电子装置500省略了图4中的遮光区电极442A以及遮光区电极442B。不过，电子装置500的数据线DL、屏蔽线SH1、屏蔽线SH2以及屏蔽线SH3提供了遮光的作用而定义出遮光区540A1以及遮光区540A2。换言之，数据线DL、屏蔽线SH1、屏蔽线SH2以及屏蔽线SH3在电子装置500中构成了遮光层300B。在本实施例中，数据线DL、屏蔽线SH1与屏蔽线SH2的宽度可以设计成数据线DL在基板412上的投影可重叠或是连接屏蔽线SH1与屏蔽线SH2在基板412上的投影，从而可定义出遮光区540A1。类似前述实施例，遮光层300B在第一像素单元P1与第三像素单元P3之间的遮光区540A1中具有第一宽度WA而遮光层300B在第三像素单元P3与第五像素单元P5之间的遮光区540A2具有第二宽度WB，且第一宽度WA大于第二宽度WB。

图11的电子装置600大致相似于图10的电子装置500，因此，图11沿用了图10的组件符号，且两实施例中相同的组件符号表示相同的构件而可彼此参照。图11的电子装置600包括数组基板410、对向基板420以及位于数组基板410与对向基板420之间的显示层430。同时，电子装置600包括由数据线DL、屏蔽线SH1、屏蔽线SH2以及屏蔽线SH3构成的遮光层300B。在本实施例中，数组基板410进一步包括遮光图案652以及遮光图案654。在本实施例中，遮光图案652与遮光图案654可分别位于遮光区540A1与遮光区540A2中，其中遮光区540A1由数据线DL、屏蔽线SH1与屏蔽线SH2定义出来，而遮光区540A2由屏蔽线SH3定义出来。也就是说，电子装置600的遮光区540A1与遮光区540A2的实施方式大致类似于图10的电子装置500。另外，遮光图案652设置于彩色滤光层416的第一彩色图案416A与第二彩色图案416B之间，而遮光图案654设置于彩色滤光层416的第二彩色图案416B与第三彩色图案416C之间。第一彩色图案416A、第二彩色图案416B以及第三彩色图案416C的颜色彼此不同，因此遮光图案652可以避免第一彩色图案416A与第二彩色图案416B的颜色混染，而遮光图案654可以避免第二彩色图案416B与第三彩色图案416C的颜色混染。在本实施例中，遮光图案652的宽度可大于、小于、或等于屏蔽线SH1和屏蔽线SH2所占据的宽度。第一宽度WA可为遮光图案652的宽度，或屏蔽线SH1和屏蔽线SH2所占据的宽度，以两者中较大的宽度为依据。例如，图11中，第一宽度WA可为屏蔽线SH1的外边缘E1和屏蔽线SH2的外边缘E2之间的宽度。遮光图案654的宽度可大于、小于、或等于屏蔽线SH3的宽度。第二宽度WB可为遮光图案654的宽度或屏蔽线SH3的宽度，以两者中较大的宽度为依据。

图12的电子装置700包括数组基板710、对向基板720以及位于数组基板710与对向基板720之间的显示层430。电子装置700的部分构件大致类似于图9的实施例，因此两实施例中相同的组件符号可彼此参照。数组基板710至少包括基板412、多个绝缘层414A～414C、至少两层金属层418A与418B以及透明导电层419，其中基板412、多个绝缘层414A～414C、至少两层金属层418A与418B以及透明导电层419可参照图9的电子装置400的描述。金属层418A可包括屏蔽线SH1～SH3等，而金属层418B可包括数据线DL等。具体而言，数组基板710不同于图9的数组基板410之处在于数组基板710不包括彩色滤光层。另外，对向基板720包括基板422、对向电极424、彩色滤光层426以及遮光层300C。彩色滤光层726例如设置于对向电极424与基板422之间，而遮光层300C设置于彩色滤光层726与基板422之间。

在本实施例中，彩色滤光层726可包括设置于第一像素单元P1的第一彩色图案726A、设置于第二像素单元P2的第二彩色图案726B以及设置于第三像素单元P3的第三彩色图案726C。遮光层300C的第一遮光图案728A位于第一彩色图案726A与第二彩色图案726B之间，且遮光层300C的第二遮光图案728B位于第二彩色图案726B与第三彩色图案726C之间。遮光层300C的材质包括遮光材料，例如金属、遮光树脂等。因此，第一遮光图案728A与第二遮光图案728B可分别定义出遮光区740A1与遮光区740A2。第一遮光图案728A对应位于数据线DL上方且至少可遮蔽数据线DL。在一些实施例中，第一遮光图案728A定义出来的遮光区740A1具有第一宽度WA，而第二遮光图案728B定义出来的遮光区740A2具有第二宽度WB，且第一宽度WA大于第二宽度WB。在一些实施例中，第一宽度WA与第二宽度WB的大小以及相对关系可参照图10的实施例的说明，但不以此为限。

综上所述，本揭露实施例的电子装置，采用成双栅极线共享数据线(2G1D)的布局，且以反N字形的更新路径来更新像素单元。在一些实施例中，紧邻各像素单元的两条栅极线可以在不重叠的驱动时间下提供栅极驱动信号，所以栅极线的寄生电容不容易影响各像素单元被写入的电平，而改善了亮纹或暗纹等无法呈现预期亮度的现象。在一些实施例中，数据信号的极性反转发生在相同颜色的相邻像素单元之间，并非发生在特定颜色的整行像素单元中。因此，信号的极性反转可能导致的显示亮度不理想不局限于特定颜色中，这有助于改善电子装置的显示效果。在一些实施例中，数据信号的极性反转发生在点状分布的像素单元，所以信号的极性反转可能导致的显示亮度不理想呈现点状分布而有助于优化电子装置的显示效果。在一些实施例中，驱动时间的长度可以被调整而改善信号的极性反转可能导致的显示亮度不理想。在一些实施例中，相同颜色的相邻像素单元可以具有同步的驱动时间，这可提高更新速率。在一些实施例中，电子装置还包括遮光层，且遮光层可以具有不同宽度，以顺应数组基板的设计提供较有弹性的布局。

综上所述，依据一些实施例，第一栅极线和第三栅极线为相邻设置，在时间顺序上，有第二栅极驱动信号在第一栅极驱动信号和第三栅极驱动信号之间。如此，在第一驱动时间内第三栅极线所产生的寄生电容对于第一像素单元可产生较小的影响或不产生影响，从而有较佳的显示效果。

最后应说明的是：以上各实施例仅用以说明本揭露的技术方案，而非对其限制；尽管参照前述各实施例对本揭露进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本揭露各实施例技术方案的范围。

Claims

1.一种电子装置，其特征在于，包括:

数组基板，所述数组基板包括：

第一栅极线、第二栅极线、和第三栅极线，所述第三栅极线设置于所述第一栅极线和所述第二栅极线之间；

数据线；

第一像素单元，电性连接于所述第一栅极线和所述数据线；

第二像素单元，电性连接于所述第二栅极线和所述数据线；

第三像素单元，电性连接于所述第三栅极线和所述数据线；以及

栅极驱动电路，电性连接于所述第一栅极线、所述第二栅极线、和所述第三栅极线，且依时间顺序对于所述第一像素单元提供第一栅极驱动信号，对于所述第二像素单元提供第二栅极驱动信号，对于所述第三像素单元提供第三栅极驱动信号。

2.根据权利要求1所述的电子装置，其特征在于，所述第一像素单元和所述第三像素单元沿着第一方向相邻设置。

3.根据权利要求1所述的电子装置，其特征在于，所述第一像素单元和所述第二像素单元沿着第二方向相邻设置。

4.根据权利要求1所述的电子装置，其特征在于，还包括数据驱动电路，电性连接于所述数据线，以对于所述第一像素单元提供第一数据信号，并对于所述第二像素单元提供第二数据信号，其中所述第一数据信号和所述第二数据信号具有相反极性。

5.根据权利要求1所述的电子装置，其特征在于，还包括数据驱动电路，电性连接于所述数据线，以对于所述第一像素单元提供第一数据信号，对于所述第二像素单元提供第二数据信号，其中所述第一数据信号和所述第二数据信号具有相同极性。

6.根据权利要求1所述的电子装置，其特征在于，所述第一像素单元和所述第二像素单元为相同颜色，且所述第一像素单元和所述第三像素单元为不同颜色。

7.根据权利要求1所述的电子装置，其特征在于，在画面周期中，所述第一栅极驱动信号的第一驱动时间GT1和所述第三栅极驱动信号的第三驱动时间GT3不重叠。

8.根据权利要求1所述的电子装置，其特征在于，在画面周期中，所述第一栅极驱动信号的第一驱动时间GT1和所述第三栅极驱动信号的第三驱动时间GT3有部分重叠。

9.根据权利要求1所述的电子装置，其特征在于，在画面周期中，所述第一栅极驱动信号的第一驱动时间和所述第二栅极驱动信号的第二驱动时间至少部分重叠。

10.根据权利要求1所述的电子装置，其特征在于，还包括第五像素单元，所述第一像素单元、所述第三像素单元和所述第五像素单元沿着第一方向相邻设置，第一遮光区位于所述第一像素单元和所述第三像素单元之间，第二遮光区位于所述第三像素单元和所述第五像素单元之间，且所述第一遮光区的第一宽度大于所述第二遮光区的第二宽度。