CN1164147A - 三阶式模/数转换器 - Google Patents
三阶式模/数转换器 Download PDFInfo
- Publication number
- CN1164147A CN1164147A CN 96104901 CN96104901A CN1164147A CN 1164147 A CN1164147 A CN 1164147A CN 96104901 CN96104901 CN 96104901 CN 96104901 A CN96104901 A CN 96104901A CN 1164147 A CN1164147 A CN 1164147A
- Authority
- CN
- China
- Prior art keywords
- rough
- reference voltage
- digital code
- mentioned
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开了一种三阶式模/数转换器,首先,它用一组粗略比较器使模拟输入信号与一组粗略参考电压进行比较,输出粗略数字码。接着,再根据粗略数字码选择一组次粗略参考电压用一组次粗略比较器使模拟输入信号与该次粗略参考电压比较,输出次粗略数字码,并根据该次粗略数字码与粗略数字码选择一组细微参考电压,又使模拟输入信号与该组细微参考电压比较,形成细微数字码。最后,上述粗略数字码、次粗略数字码与细微数字码经过编码器,输出与模拟输入信号对应的数字码。
Description
本发明涉及模/数转换器及其转换方法,更明确地说,是关于多级的平行式转换器。它使用第一转换级来决定输入电压的粗略范围,而后续的转换级再解出模拟输入讯号至更精确的增量。本发明可应用于视频讯号及数字讯号处理的领域。
模拟数据的数字处理和传输的应用需要一种技术,将它们的模拟形式转换成数字的代表方式。已知的模/数转换器的种类有逐渐逼近式,它产生一个数字输出,是使用数/模转换器以尝试错误法产生逼近输入位准的信号;另外一种是并联比较器式或快闪式转换器,它利用比较多个参考电压与输入电压的关系,将结果由编码逻辑输出,在每次转换中,数字码代表最接近输入电压的参考电压。图1为快闪式模/数转换器。一般来说,输出的部分是由编码逻辑30建立的二进位码,因此可以提供输入讯号n位元的解析度。这种架构通常需要2n个参考电压10和2n个比较器20。当这种形式的转换器的解析度增加时(输出的位元数目增加),设计就会变得很难处理。
为了要简化快闪式模/数转换器的设计,已知有两种技术可以运用。这两种多级转换的技术都可以用来完成模/数的转换。在第一种技术里,如美国专利No.5302869(Hosotani等人),美国专利No.5389929(Nayebi等人),美国专利No.5353027(Vorenkamp等人),美国专利No.5369309(Bacrania等人),美国专利No.5387914(Mangelsdof)所示,第一级为粗略解析度的快闪式模/数转换器;而具有数/模转换器的第二级则调整电压比较器的参考电压来完成解析度更佳的转换。这两种转换的结果再被编码成数位输出位元组,以代表模拟输入电压的大小。在第二种技术里,如美国专利No.5291198(Dingwall等人),美国专利No.5223836(Komatsu),美国专利No.5400029(Kobayashi),美国专利No.4733217(Dingwall),美国专利No.5349354(Ho等人)所示,这种使用多个转换级的技术,是利用决定逻辑根据前一比较级的结果,将参考电压适当的切换到每一级。
以第二种多级转换的技术为例,请参考图2,其为美国专利NO.4903028(Fukashima)的电路图。它先产生一组电压源1,由VREFBOT(最低值)逐渐增加至VREFTOP(最高值),以建立电压输入(Vin)的转换范围。一组粗略分域比较器2连接至输入电压以及在分开的区间所建立的Vin的1a、1b粗略范围的一组参考电压。粗略分域比较器的输出5为控制逻辑与开关单元3的输入,单元3可以将一组细微分域比较器4连接至适当的参考电压的分域范围1。参考电压组1a被分成更细微的增量,以建立转换Vin成为数字输出(D0,D1,D2...,Dn)的最大解析度。当Vin变化时,输出码的值或粗略分域比较器的输出码5也跟着改变,而且控制逻辑与开关单元3也移动细微分域比较器4至下一个分域范围(从1a至1b)。
由于元件选择及制程漂移的容限不同,粗略分域比较器2的输出码5可能是错误的。为了检查这个错误,就需要额外的细微分域比较器4a及4b,它们将视Vin的大小分别摆在分域1a或1b的旁边。额外的细微分域比较器4a及4b的输出码为错误校正码7,其与粗略分域码5送至输出编码逻辑8以决定输入电压Vin的数字输出代表码(D0,D1,D2,...Dn)。
利用前面所述的技术,需要两组误差检测电路。而误差校正功能在每次细微分域比较器的比较周期时,只会使粗略分域的一边发生作用。这种结构消耗额外的功率,并增加实际实施的额外复杂度。为了减少额外比较器的数目,并且简化实际架构的复杂度,与本发明同一申请人的申请中的中国台湾专利,申请号为第八四一0八0七0号,即如图3所示,使用一组嵌入式粗略分域比较器140来达到这些目的。嵌入式粗略分域比较器产生的参考码,决定细微分域比较器160的适当参考范围。由粗略分域比较器,嵌入式粗略分域比较器,及细微分域比较器得到的码分别为170,180,190,再编码成数字输出码。如何选择嵌入式粗略分域比较器140的输入参考电压131,是由嵌入式粗略分域选择逻辑及开关130,参考粗略分域比较器的输出170来决定。而如何选择细微分域比较器的参考电压151,是由细微分域选择逻辑及开关150,参考粗略分域比较器的输出170及嵌入式粗略分域比较器的输出180来决定。
本发明的一个目的是要减少实际实施并联模/数转换器的复杂度;本发明的另一目的则是为了降低功率消耗,而将不必要的电路去掉。
为了完成以上目的,三阶式模/数转换器有一个粗略解析度的模/数转换器,一个次粗略模/数转换器,及一个细微模/数转换器。一个取样与保持电路在不同的时间点抓取一个输入的模拟电压,并维持此模拟输入电压为粗略模/数转换器,次粗略模/数转换器及细微模/数转换器的输入讯号源。另有一个参考电压产生器则连接于两个参考电压源之间,可以产生一组参考电压。
粗略模/数转换器连接至取样的模拟输入讯号,它再与一组来自参考电压产生器的粗略参考电压比较,然后产生一个粗略数字码。此粗略数字码被送入参考电压选择逻辑处理单元,它与参考电压选择开关连接,以选出一组次粗略分域的参考电压。
次粗略模/数转换器连接至取样的输入讯号,它与次粗略参考电压比较,产生一个次粗略数字码。接着,这一个次粗略数字码和粗略数字码,供参考电压选择逻辑处理单元使用来选择参考电压选择开关,从参考电压中产生一组细微的参考电压。
细微模/数转换器连接至取样的输入讯号,将它与细微参考电压比较,产生一个细微数字码。
粗略数字码,次粗略数字码,及细微数字码在输出编码处理单元转换产生输出数字码。此输出数字码为二进位数字,代表模拟输入电压的大小。
本发明有8张附图:
图1说明并联式或快闪式模/数转换器前案技术的电路图;
图2说明二阶式模/数转换器前案技术的电路图;
图3说明嵌入式模/数转换器前案技术的电路图;
图4本发明较佳实施例的功能方块图;
图5本发明中参考电压产生器的电路图;
图6本发明中参考电压选择方式的说明图;
图7本发明的转换模拟讯号至数字码方法的流程图;
图8本发明的一个转换周期时序图。
本发明公开一个较佳实施例。
请参考图4,模拟输入电压Vin400连接至取样与保持电路410,周期性地对(Vin)400取样并维持住取样的模拟输入讯号电压425。
参考电压产生器500连接在参考电压源Vref1 450及Vref2 475之间。参考电压产生器500可以产生一组参考电压505,它们从Vref2 475至Vref1 450逐渐增加。而参考电压505的增加量可以由下面的式子决定:(Vref1-Vref2)/2n其中n为数字输出码590的位元数目。
这些参考电压505连接参考电压开关网路510。粗略参考电压组512是由参考电压505中获得,并常能连接至粗略分域比较器520。取样的模拟输入电压讯号425与这组粗略参考电压512比较。比较的结果为粗略的温度尺码522(thermometer code),温度尺码是一种二进制码,码的形成是由连续的数字组成,当码增加时,连续1的数目也增加,例如:
0000 值最低的码
0001
0011
0111
1111 值最高的码。
粗略温度尺码522连接至参考电压选择逻辑处理单元570,经过处理后,连接适当的开关选择线572。这些开关选择线572连接至参考电压开关网路510,以启动合适的开关,连接一组参考电压505,产生次粗略参考电压514。
次粗略参考电压连接到次粗略分域比较器530及540。取样的模拟输入电压425在次粗略比较器530及540中与次粗略参考电压514比较,产生次粗略温度尺码532及542。次粗略温度尺码532及542分别连接至次粗略编码器535及545。而次粗略编码器将产生次粗略数位码537和547。
次粗略数位码537和547连接到参考电压选择逻辑处理单元570。参考电压选择逻辑处理单元570处理粗略码522及次粗略码537、547,设定合适的开关选择线572。开关选择线572连接至电压开关网路以启动合适的开关,连接一组参考电压505,以产生细微参考电压516。
细微参考电压516连接至细微电压比较器550和560。取样的模拟输入电压425,拿来与细微参考电压516比较,产生细微温度尺码552及562。细微温度尺码552及562连接至细微编码器555及565。细微编码器555及565转换细微温度尺码552及562,产生细微数字码557和567。
粗略数字码585,次粗略数字码537,547及细微数字码557和567送到输出编码逻辑580,在其中转换成输出数字码590。输出数字码590是一种二进位数字,代表模拟输入电压(Vin)400的大小。数字码585可以被解析成一组二进位数字的最大有效位元。而次粗略数字码537及547则被解析为一组二进位数字的中间有效位元。最后细微数字码557及567则被解析为一组二进位数字的最小有效位元。细微数字码557及567也提供误差修正因子给中间有效位元。
图4中模/数转换器的架构有一对次粗略比较器530、540及细微比较器550、560,以及一对个次粗略编码器535、545和细微编码器555、565。如此可允许交错处理的方式使得取样与保持电路410取样Vin400速度更快。第一个取样点会由次粗略比较器530,次粗略编码器535,细微比较器550以及细微编码器555处理。而下一个取样点则由次粗略比较器540,次粗略编码器545,细微比较器560以及细微编码器565处理。这种交错处理不断进行,以产生连续的数字码,来代表Vin400。
图5说明参考电压产生器(图4中的500)。参考电压供应器Vref1接至电阻r111,而参考电压供应器Vref2则连接至r444。这些串联的电阻r11,r12,…,r443及r444形成电压分压,在这些串联的电阻r111、r12、r443、及r444的每一个连接点上,为一个参考电压(图4中的505)。
粗略比较器的参考电压(图4中的520)产生在1000A、1000B、1000C和1000D。这些参考电压和粗略比较器(图4中的520)直接连接。有效的次粗略比较器的参考电压(图4中的530、540)为1100A、1100B、…11000及1100P。这些连接点是由开关选择逻辑处理单元(图4中的570)及经由参考电压开关网路(图4中的510)连接次粗略比较器(图4中的530、540)来决定。所有由串联电阻r111、r112、...r443及r444产生的参考电压都可以有效的连接细微比较器(图4中的550及560),但是它们被集合起来,如1200区段将同时经由参考电压开关网路(图4中的510)连接。
如果模拟输入讯号(图4中的400)的大小,相对于参考电压产生器是在X的位置,则粗略比较器(图4中的520)的输出为0011。这就说明串联电阻r111、r112、...、r443及r444构成的参考电压产生器的第三段,是要用来连接次粗略参考电压(图4中的514)区段。经由参考电压开关网路(图4中的510)连接至次粗略比较器(例如图4中的535)1100I、1100J、1100K及1100L。次粗略比较器的输出为0011。这表示串联电阻r111、r112、…r443及r444其中的区段1200是正确的细微比较器(例如图4中的550)使用的参考电压范围。细微比较器(图4中的550)的输出将为0000111。
图6说明电压产生器700的其中一段。电压产生器中的点741到742是由粗略温度尺码(图4中的522)的解析度选择。在741-742区段中,次粗略参考点为731、721及732。细微电压比较器(图4中的550、560)的参考电压位置要视Vin(图4中的400)的大小在这个区段中的位置来决定。如果Vin(图4中的400)小于参考电压731,则细微参考电压(图4中的516)成为区段701。如果Vin(图4中的400)大于参考电压731,而小于参考电压721则细微参考电压(图4中的516)成为区段702。如果Vin(图4中的400)大于参考电压721,而小于参考电压732,则细微参考电压(图4中的516)成为区段703。如果Vin(图4中的400)大于参考电压732,则细微参考电压(图4中的516)成为区段704。
图7为转换一个模拟输入讯号(Vin)600成为数字输出讯号660转换方法的流程图。第一步610为Vi600的取样与保持;第二步620为取样的Vi600与粗略参考电压比较。在获得粗略数字讯号621及623之后,次粗略参考电压也已被选择625。下一步是次粗略比较630及635,其中所取样的Vi600与所选择的次粗略参考电压比较。次粗略数字讯号632及637和粗略数字讯号621及623则使用来选择细微参考电压640。然后细微参考电压再与取样的Vi600比较645及650,以产生细微数字讯号647及652,和次粗略数字讯号的误差修正讯号649及654。粗略数字讯号621及623,次粗略数字数字讯号632及637,误差修正讯号649及654,以及细微数字讯号647及652进行编码655,产生输出码660。
这个方法包含两条路径,第一条路径670在第一个Vi600的取样点实施。第二个路径680在第二个Vi600的取样点实施。第一条路径670或680则交错选择配合Vin600连续不同的取样点。这种交错的处理方式可以允许Vin600的取样率为个别路径的两倍。
本发明的模/数转换器的时序图见于图8。模拟输入讯号Vin805在时钟讯号800的周期1时取样803。取样的讯号812、822及832分别保持在粗略模/数转换器810,第一个次粗略模/数转换器820,以及第一个细微模/数转换器830。第一个粗略比较813在时钟讯号800的周期2完成。第一个次粗略比较823在时钟讯号800的周期3完成。在同一个周期内,Vin805第二个取样点807也完成取样动作。取样的817、842及852则分别保持在粗略模/数转换器810,第二个次粗略模/数转换器840,以及细微模/数转换器850之中。第一个细微比较833及第二个粗略比较817在时钟讯号800的周期4中完成。第二个次粗略比较843在时钟讯号800的周期5中完成。同时,第一个输出模/数870变成有效,并维持到时钟讯号800的周期6。而且,第二个细微比较853也在时钟讯号800的周期6完成。第二个输出数据880在时钟讯号800的周期7变成有效。
这种时序说明转换的交错处理程序。不断重复这种转换,可使模拟输入电压以两倍于单一转换的取样速率进行。
虽然本发明特别以较佳实施例表示与描述,但是熟知本领域技艺者应当了解,形式或详细内容上可以有不同的变化,但仍不脱离本发明的精神与范畴。
Claims (25)
1、一种将模拟输入电压信号转换为输出数字码的三阶式模/数转换器,其特征在于它包含:
a)一个取样保持装置,在周期时间点对模拟输入电压信号取样,并在转换过程中维持该取样后的模拟输入信号;
b)一个参考电压产生器,耦合于第一参考电压源VREF1与第二参考电压源VREF2之间,从上述的第一电压源VREF1与第二电压源VREF2间产生一组参考电压;
c)一个参考电压选择开关网路,与上述的一组参考电压连接;
d)一个粗略解析模/数转换器,与上述的取样后的模拟输入信号耦合,以将上述的取样后模拟输入信号转换为次粗略数字码;
e)一个次粗略解析模拟数字转换器,与上述的取样后的模拟输入信号耦合,以将上述的取样后模拟输入信号转换为次粗略数字码;
f)一个细微解析模/数转换器,与上述的取样后的模拟输入信号耦合,以将上述的取样后模拟输入信号转换为细微数字码;
g)一个参考电压选择逻辑装置,与上述的参考电压选择开关网路耦合,以从上述的一组参考电压中选择耦合至次粗略及细微模/数转换器;
h)一个输出编码装置,将上述的粗略数字码、次粗略数字码及细微数字码转换成一输出数字码,该输出数字码具有n个位元。
2、如权利要求1所述的转换器,其特征在于该参考电压产生器包含第一电阻,与上述的第一参考电压源连接;一个尾端电阻,连接至上述的第二参考电压源;以及一组串接的电阻耦合于该第一与尾端电阻之间,串接电阻间的接点电压即为上述的一组参考电压之一。
3、如权利要求2所述的转换器,其特征在于参考电压产生器相邻两接点电压的差值为(VREF1-VREF2)/2n。
4、如权利要求1所述的转换器,其特征在于输出数字码是一个二进位数,包含一组最大有效位元,一组中间有效位元以及一组最小有效位元。
5、如权利要求1所述的转换器,其特征在于粗略解析模/数转换器包含:
a)第一组电压比较器,其中每一个比较器包含一个电压输入端,与上述的取样后的模拟输入电压信号耦合;一个参考电压端,与上述的一组参考电压其中之一耦合;一个参考电压端,与上述的一组参考电压其中之一耦合;一个比较输出端,上有比较器输出信号;以及一个电压比较装置,产生上述的比较器输出信号,该比较器输出信号在输入端的取样后模拟输入信号大于在参考电压端的参考电压时,为第一态;而在输入端的取样后模拟输入信号小于参考电压端的参考电压时,则为第二态;
b)一个粗略数字编码器,用以将该第一组电压比较器的比较器输出信号转换为上述的粗略数字码,以表示该取样后的模拟输入信号大小的粗略近似。
6、如权利要求5所述的转换器,其特征在于所述的粗略数字码形成该输出数字码的最大有效位元。
7、如权利要求1所述的转换器,其特征在于所述的参考电压选择开关网路包含:
a)一组以粗略解析选择开关,以将上述的一组参考电压的第一子集合选择耦合至上述的次粗略解析模/数转换器;
b)一组细微解析选择开关,以将上述的一组参考电压的第二子集合选择耦合至上述的细微解析模/数转换器。
8、如权利要求1所述的转换器,其特征在于次粗略解析模/数转换器包含:
a)第二组电压比较器,其中每一个比较器包含一个电压输入端,与上述的取样后的模拟输入电压信号耦合;一个参考电压端,与上述的一组次粗略参考电压其中之一耦合;一个比较输出端,上有比较器输出信号;以及一个电压比较装置,产生该比较器输出信号,该比较器输出信号在输入端的取样后模拟输入信号大于在参考电压端的次粗略参考电压时,为第一态,而在输入端的取样后模拟输入电压信号小于参考电压端的次粗略参考电压时,则为第二态;
b)次粗略解析数字编码器,用以将该第二组电压比较器的比较器输出信号转换为上述的次粗略数字码,以表示该取样后的模拟输入信号大小的粗略近似的中间精微区别。
9、如权利要求8所述的转换器,其特征在于其次粗略数字码形成上述的数字输出码的中间有效位元。
10、如权利要求1所述的细微解析模/数转换器,包含:
a)第三组电压比较器,其中每一个比较器包含一个电压输入端,与上述的取样后的模拟输入电压信号耦合;一个参考电压端,与上述的一组细微参考电压耦合;一个比较输出端,上有比较器输出信号;以及一个电压比较装置,产生上述的比较器输出信号,该比较器输出信号在输入端的取样后的模拟输入信号大于该参考电压端的细微参考电压时为第一态,而在输入端的取样后模拟输入电压小于该参考电压端的细微参考电压时为第二态,以及
b)细微解析数字编码器,用以将该第三组比较器的比较器输出信号转换为上述的细微数字码,以表示该取样后的模拟输入信号的粗略近似的细微决定。
11、如权利要求10所述的细微解析模/数转换器,其特征在于细微数字码形成上述的最小有效位元以及该中间有效位元的校正因子。
12、如权利要求7所述的转换器,其特征在于所述的参考电压选择逻辑装置包含:
a)一个粗略数字码输入端,与该粗略数/模转换器连接;
b)一个次粗略数字码输入端,与该次粗略数字模/数转换器连接;
c)一个次粗略开关位置决定装置,依上述的粗略数字码决定上述的次粗略解析选择开关的动作;
d)一个细微开关位置决定装置,依上述的粗略数字码及次粗略数字码决定上述的细微解析选择开关的动作。
13、一种将模拟输入信号转换为数字输出码的三阶式模/数转换器,其特征在于它包含:
a)一个取样保持装置,在周期性交错的第一取样与第二取样时间点对模拟输入电压信号取样,并且在转换过程中维持该取样后的模拟输入信号;
b)一个参考电压产生器,耦合于第一参考电压源VREF1与第二参考电压源VREF2之间,从上述的第一电压源VREF1与第二电压源VREF2间产生一组参考电压;
c)一个参考电压选择开关网路,与上述的一组参考电压连接;
d)一个粗略电压比较装置,与该取样后的模拟输入信号耦合,以将上述的模拟输入信号转换为一组粗略温度尺码;
e)一个粗略编码器,用以将该组粗略温度尺码转换为一组粗略数字码,以表示该取样后模拟输入信号大小的粗略近似;
f)第一次粗略电压比较装置,与该取样后的模拟输入信号耦合,以将该取样后的模拟输入信号转换为一组第一次粗略温度尺码;
g)第二次粗略电压比较装置,与该取样后的模拟输入信号耦合,以将该取样后的模拟输入信号转换为一组第二次粗略温度尺码;
h)第一次粗略编码器,用以将上述的第一组次粗略温度尺码转换为第一组次粗略数字码;
i)第二次粗略编码器,用以将上述的第二组次粗略温度尺码转换为第二组次粗略数字码;
j)第一组微电压比较装置,与该取样后的模拟输入信号连接,用以将该输入模拟信号转换为一组第一温度尺码;
k)第二细微电压比较装置,与该取样后的模拟输入信号连接,以将该输入模拟信号转换为一组第二温度尺码;
l)第一细微编码器,用以将上述的第一组细微温度尺码转换为第一组细微数字码;
m)第二细微编码器,用以将上述的第二组细微温度尺码转换为第二组细微数字码;
n)一个参考电压选择逻辑装置,与上述的参考电压选择开关网路连接,以选择耦合至该次粗略及该细微模/数转换器的参考电压;
o)一个输出编码装置,用以将该粗略数字码,该次粗略数字码,该细微数字码转换为包含n位元的输出数字位元组。
14、如权利要求13所述的参考电压产生器,其特征在于它包含:第一电阻,与上述的第一参考电压源连接;一个尾端电阻,连接至上述的第二参考电压源;以及一组串接的电阻,耦合于该第一与尾端电阻之间,串接电阻间的接点电压即为上述的一组参考电压之一。
15、如权利要求14所述的转换器,其特征在于参考电压产生器相邻两接点电压的差值为(VREF1-VREF2)/2n。
16、如权利要求13所述的转换器,其特征在于输出数字位元组为一个二进位数,包含一组最大有效位元,一组中间有效位元以及一组最小有效位元。
17、如权利要求13所述的转换器,其特征在于粗略数字码形成输出数字位元组的最大有效位元。
18、如权利要求13所述的转换器,其特征在于参考电压选择开关网路包含:
a)一组次粗略解析选择开关,以将上述的一组参考电压的第一子集合耦合至上述的第一及第二次粗略电压比较装置;
b)一组细微解析选择开关,以将上述的一组参考电压的第二子集合耦合至上述的第一与第二细微电压比较装置。
19、如权利要求13所述的转换器,其特征在于第一次粗略比较装置与第二次粗略比较装置各包含:
a)一个电压输入端,与该模拟输入电压信号耦合;
b)一个参考电压端,与上述的次粗略参考电压其中之一耦合;
c)一个比较输出端,上有比较器输出信号;
d)一个电压比较装置,产生比较器输出信号,该比较器输出信号在输入端的模拟输入电压信号大于该参考电压端的次粗略参考电压时为第一态,而在该输入端的模拟输入电压小于该参考电压端的次粗略参考电压时为第二态。
20、如权利要求13所述的转换器,其特征在于第一细微比较装置与第二细微比较装置各包含:
a)一个电压入端,与该取样后的模拟输入电压信号耦合;
b)一个参考电压端,与上述的细微参考电压其中之一耦合;
c)一个比较输出端,上有比较器输出信号;
d)一个电压比较装置,产生比较器输出信号,该比较器输出信号在输入端的模拟输入电压信号大于该参考电压端的细微参考电压时,为第一态,而在该输入端的模拟输入电压小于该参考电压端的细微参考电压时为第二态。
21、如权利要求18上述的转换器,其特征在于所述的参考电压选择逻辑装置,包含:
a)粗略数字码输入端,与上述的粗略比较装置连接;
b)第一次粗略数字码输入端,与上述的第一次粗略编码器连接;
c)第二次粗略数字码输入端,与所上述的第二次粗略编码器连接;
d)一个次粗略开关位置决定装置,用以根据上述的粗略数字码及次粗略数字码从决定上述的次粗略解析选择开关的动作;
e)一个细微开关位置决定装置,用以根据上述的粗略数字码决定上述的细微解析选择开关的动作。
22、如权利要求13所述的转换器,其特征在于所述的粗略电压比较装置与粗略编码器在上述的第一取样时间点产生第一粗略数位码,在第二取样时间点产生第二粗略数字码,以分别供给第一与第二次粗略电压比较装置,第一与第二次粗略编码器,第一与第二细微电压比较装置,第一与第二细微编码器做交错处理。
23、一种将输入模拟电压信号转换为可表示该模拟电压信号大小的输出数字码的方法,其特征在于该方法的步骤包含:
a)在周期时间点取样该模拟电压信号;
b)将该取样后模拟电压信号与一组粗略参考电压比较,以形成粗略数字码;
c)根据该粗略数字码,选择一组次粗略参考电压;
d)将该取样后模拟电压信号与该组次粗略参考电压比较,以形成次粗略数字码。
e)根据该粗略数字码及该次粗略数字码选择一组细微参考电压;
f)将该取样后模拟电压信号与该组细微参考电压比较,以形成细微数字码;
g)将该粗略数字码,次粗略数字码及细微数字码编码,以形成输出数字码。
24、一种将输入模拟电压信号转换为可表示该模拟电压信号大小的输出数字码的方法,其特征在于该方法的步骤包含:
a)在周期性交错的第一与第二取样时间周期取样该模拟电压信号;
b)将在上述的第一与第二取样周期取样的模拟电压信号一一与一组粗略参考电压比较,以依序形成第一与第二粗略数字码;
c)根据该粗略数字码选择一组次粗略参考电压;
d)分别将该第一与第二取样周期取样的模拟信号与该组次粗略参考电压比较,以形成第一与第二次粗略数字码;
e)根据该次粗略数字码与该粗略数字码选择一组细微参考电压;
f)分别将该第一与第二取样周期取样的模拟电压信号与该组细微参考电压比较以形成第一与第二细微数字码;
g)将上述的第一粗略数字码,第一次粗略数字码,第一细微数字码,以及第二粗略数字码,第二次粗略数字码,第二细微数字码依交错顺序编码产生第一与第二输出数字码。
25、如权利要求24所述的转换器,其特征在于该方法的步骤f)分别将该第一与第二取样周期取样的模拟电压信号与该组细微参考电压比较又可形成第一与第二误差修正码,以供使用于步骤g)的编码而形成该输出数字码。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN96104901A CN1104777C (zh) | 1996-04-26 | 1996-04-26 | 三阶式模/数转换器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN96104901A CN1104777C (zh) | 1996-04-26 | 1996-04-26 | 三阶式模/数转换器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1164147A true CN1164147A (zh) | 1997-11-05 |
CN1104777C CN1104777C (zh) | 2003-04-02 |
Family
ID=5118626
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN96104901A Expired - Fee Related CN1104777C (zh) | 1996-04-26 | 1996-04-26 | 三阶式模/数转换器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1104777C (zh) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1316746C (zh) * | 2003-06-24 | 2007-05-16 | 松翰科技股份有限公司 | 数字信号处理的方法与装置 |
CN100499376C (zh) * | 2005-12-21 | 2009-06-10 | 义隆电子股份有限公司 | 可于两相异模式下操作的模拟至数字转换器 |
CN1649272B (zh) * | 2003-11-28 | 2010-10-27 | 得州仪器公司 | 低抖动时钟分布电路 |
CN101354414B (zh) * | 2007-07-26 | 2011-03-16 | 联华电子股份有限公司 | 具有多阶输出功能的缺陷检测系统及方法 |
CN103499733A (zh) * | 2013-09-30 | 2014-01-08 | 中国科学院微电子研究所 | 一种高精度电压检测电路及方法 |
CN106253905A (zh) * | 2011-08-19 | 2016-12-21 | 路梅戴尼科技公司 | 时域切换模拟数字转换器设备与方法 |
US10234476B2 (en) | 2015-05-20 | 2019-03-19 | Google Llc | Extracting inertial information from nonlinear periodic signals |
US10234477B2 (en) | 2016-07-27 | 2019-03-19 | Google Llc | Composite vibratory in-plane accelerometer |
CN109976222A (zh) * | 2019-04-16 | 2019-07-05 | 西安建筑科技大学 | 一种基于单片机的a/d采集方法及装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4733217A (en) * | 1986-05-08 | 1988-03-22 | Rca Corporation | Subranging analog to digital converter |
GB9205727D0 (en) * | 1992-03-16 | 1992-04-29 | Sarnoff David Res Center | Averaging,flash analog to digital converter |
-
1996
- 1996-04-26 CN CN96104901A patent/CN1104777C/zh not_active Expired - Fee Related
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1316746C (zh) * | 2003-06-24 | 2007-05-16 | 松翰科技股份有限公司 | 数字信号处理的方法与装置 |
CN1649272B (zh) * | 2003-11-28 | 2010-10-27 | 得州仪器公司 | 低抖动时钟分布电路 |
CN100499376C (zh) * | 2005-12-21 | 2009-06-10 | 义隆电子股份有限公司 | 可于两相异模式下操作的模拟至数字转换器 |
CN101354414B (zh) * | 2007-07-26 | 2011-03-16 | 联华电子股份有限公司 | 具有多阶输出功能的缺陷检测系统及方法 |
CN106253905A (zh) * | 2011-08-19 | 2016-12-21 | 路梅戴尼科技公司 | 时域切换模拟数字转换器设备与方法 |
CN103499733A (zh) * | 2013-09-30 | 2014-01-08 | 中国科学院微电子研究所 | 一种高精度电压检测电路及方法 |
CN103499733B (zh) * | 2013-09-30 | 2016-03-30 | 中国科学院微电子研究所 | 一种高精度电压检测电路及方法 |
US10234476B2 (en) | 2015-05-20 | 2019-03-19 | Google Llc | Extracting inertial information from nonlinear periodic signals |
US10234477B2 (en) | 2016-07-27 | 2019-03-19 | Google Llc | Composite vibratory in-plane accelerometer |
CN109976222A (zh) * | 2019-04-16 | 2019-07-05 | 西安建筑科技大学 | 一种基于单片机的a/d采集方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
CN1104777C (zh) | 2003-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8310388B2 (en) | Subrange analog-to-digital converter and method thereof | |
JP2002026731A (ja) | 逐次比較型a/dコンバータ | |
WO2014039956A1 (en) | Reducing the effect of elements mismatch in an sar adc | |
EP0590605B1 (en) | Semi-flash A/D converter and A/D converting method | |
JPH07193509A (ja) | サーモメータ・バイナリ・エンコード方法 | |
US9013345B2 (en) | Successive approximation AD converter and successive approximation AD conversion method | |
US6239734B1 (en) | Apparatus and a method for analog to digital conversion using plural reference signals and comparators | |
US6433725B1 (en) | High speed analog-to-digital converter | |
WO1998027655A2 (en) | Pipeline analog-to-digital conversion | |
US5581255A (en) | Embedded subranging analog to digital converter | |
US20210159906A1 (en) | Analog to digital converter | |
CN1164147A (zh) | 三阶式模/数转换器 | |
TW201720061A (zh) | 自適應性調整編碼方式的方法及其數位校正電路 | |
CN1650525A (zh) | Sigma-delta模拟至数字转换器及其方法 | |
US6011502A (en) | Pseudo two-step current-mode analog-to-digital converter | |
KR20060135074A (ko) | 디지털-아날로그 변환기에서의 에러 감소율 개선 방법 및디지털-아날로그 변환기 | |
US5682163A (en) | Semi-pipelined analog-to-digital converter | |
US5726653A (en) | Tri-step analog-to-digital converter | |
US7187317B2 (en) | A/D conversion apparatus | |
CN1348628A (zh) | 电容快速模数转换器 | |
CN114070321B (zh) | 一种Sigma Delta调制器及动态元件匹配方法 | |
CN1111958C (zh) | 数字-模拟转换电路及使用这种电路的模拟-数字转换电路 | |
CN1055811C (zh) | 似串列式模/数转换器 | |
US20040164890A1 (en) | Analog to digital converter selecting reference voltages in accordance with feedback from prior stages | |
CN110880937B (zh) | 基于渐进逼近架构的n bit模数转换器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20030402 Termination date: 20150426 |
|
EXPY | Termination of patent right or utility model |