CN116225977B - 一种存储地址确定方法及电路系统 - Google Patents

Abstract

本发明实施例提供了一种存储地址确定方法及电路系统，涉及数据存储技术领域，电路系统包括：第一寄存器、比较器、第二寄存器、第三寄存器和转换电路，第一寄存器与比较器相连，每一第二寄存器与一个比较器相连，各个第二寄存器用于存储一个证券代码，各比较器分别与第三寄存器的一个引脚相连，方法包括：第一寄存器获得目标证券的目标证券代码并发送给比较器；比较器对目标证券代码和第二寄存器中存储的证券代码进行比较，将比较结果存储至第三寄存器中与比较器相连的引脚对应的比特位；转换电路基于第三寄存器中的数据，确定用于存储目标证券的证券信息的存储地址。应用本发明实施例提供的方案能够提高证券信息存储的效率。

Description

一种存储地址确定方法及电路系统

技术领域

本发明涉及数据存储技术领域，特别是涉及一种存储地址确定方法及电路系统。

背景技术

证券的证券信息对于交易者而言有重要的参考作用，例如，证券信息中包含的交易价格等信息会影响交易者买入或卖出证券。为此，需要对证券信息进行存储。

现有技术中，在对证券信息进行存储时，通常基于证券的证券代码的哈希值确定该证券的证券信息的存储地址，然后基于所确定的存储地址存储证券的证券信息。

然而不同证券代码的哈希值可能存在碰撞问题，也就是，多个不同证券的证券代码的哈希值可能会相同，从而导致确定用于存储证券的证券信息的存储地址时，多个证券被映射至同一存储地址，这样需要重新为上述证券确定存储地址以解决哈希碰撞问题，而重新确定存储地址需要的时间较长，导致确定存储地址的速度慢、效率低，进而使得证券信息存储效率低。

发明内容

本发明实施例的目的在于提供一种存储地址确定方法及电路系统，以提高证券信息存储的效率。具体技术方案如下：

本发明实施例提供了一种存储地址确定方法，应用于电路系统，所述电路系统包括：第一寄存器、比较器、第二寄存器、第三寄存器和转换电路，其中，所述第一寄存器与比较器相连，所述第二寄存器与所述比较器数量相等，每一第二寄存器与一个比较器相连，各个第二寄存器用于存储预设的证券代码序列中的一个证券代码，各比较器分别与所述第三寄存器的一个引脚相连，所述方法包括：

所述第一寄存器获得目标证券的目标证券代码，并向所述比较器发送所述目标证券代码；

所述比较器对接收到的所述目标证券代码和所述比较器连接的第二寄存器中存储的证券代码进行比较，得到比较结果，并将所述比较结果存储至所述第三寄存器中目标序号对应的比特位，其中，所述目标序号为：所述第三寄存器中与所述比较器相连的引脚的序号；

所述转换电路基于所述第三寄存器中存储的比特位，确定用于存储所述目标证券的证券信息的存储地址，并输出所述存储地址。

本发明实施例还提供了一种电路系统，所述电路系统包括：第一寄存器、比较器、第二寄存器、第三寄存器和转换电路，其中，所述第一寄存器与比较器相连，所述第二寄存器与所述比较器数量相等，每一第二寄存器与一个比较器相连，各个第二寄存器用于存储预设的证券代码序列中的一个证券代码，各比较器分别与所述第三寄存器的一个引脚相连；

所述第一寄存器，用于获得目标证券的目标证券代码，并向所述第一寄存器对应的比较器发送所述目标证券代码；

所述比较器，用于对接收到的所述目标证券代码和所述比较器连接的第二寄存器中存储的证券代码进行比较，得到比较结果，并将所述比较结果存储至所述第三寄存器中目标序号对应的比特位，其中，所述目标序号为：所述第三寄存器中与所述比较器相连的引脚的序号；

所述转换电路，用于基于所述第三寄存器中存储的比特位，确定用于存储所述目标证券的证券信息的存储地址，并输出所述存储地址。

本发明实施例有益效果：

本发明实施例提供的方案中，使用第二寄存器中的证券代码与目标证券代码进行对比，得到目标证券代码与各个第二寄存器中的证券代码的比较结果，由于第三寄存中各个比特位分别存储的是各个比较器输出的比较结果，第三寄存器中各个比特位反映了目标证券代码与证券代码序列中证券代码的匹配情况，且第三寄存器中存储的比特位会随着目标证券代码与证券代码序列中证券代码的匹配情况的变化而变化，所以针对不同的目标证券代码，可以基于第三寄存器中存储的比特位确定出不同的存储地址，也就是说，在目标证券代码与不同的第二寄存器中的证券代码匹配的情况下，针对不同的目标证券，可以获得不同的存储地址，也就是为不同的证券代码分配了不同的存储地址。这样，不同证券代码的证券信息会被存储在不同的存储地址，在确定存储地址的过程中也就不会发生哈希碰撞的问题，也就避免了因为哈希碰撞问题在为证券代码确定存储地址过程中产生的延迟和抖动。减少了确定存储地址所需的时间，提高了确定存储地址的效率。

当然，实施本发明的任一产品或方法并不一定需要同时达到以上所述的所有优点。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的实施例。

图1为本发明实施例提供的一种电路系统的结构示意图；

图2为本发明实施例提供的一种存储地址确定方法的流程示意图；

图3为本发明实施例提供的另一种电路系统的结构示意图；

图4为本发明实施例提供的再一种电路系统的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员基于本申请所获得的所有其他实施例，都属于本发明保护的范围。

下面对本发明实施例的应用场景进行说明。

在证券交易领域中，高频交易者通常需要在金融市场上快速买入和卖出证券。为了准确的买入和卖出证券，高频交易者通常需要参考证券信息，为此，交易平台需要存储大量的交易信息。另外，证券的行情信息变化迅速，所以为了准确的买入和卖出证券还需要快速的完成交易，进而就需要交易平台快速地存储或读取证券信息，以在本地生成证券的订单薄，并且随着时间推移和行情变化需要不断地、快速地更新证券的订单薄。这样，高频交易者可以对证券的订单薄的证券信息进行提取以及分析，进而确定交易的时间、证券仓位等。

例如，当交易软件获得到一个证券的最新的信息时，可以基于指定的寻址方式，确定用于存储该证券的信息的存储地址。再例如，若当需要从订单薄中获取得到指定证券的信息时，可以基于指定的寻址方式，确定用于存储该证券的信息的存储地址。

本发明实施例提供了一种存储地址确定方法，该方法可以应用在上述ASIC（Application Specific Integrated Circuit，专用集成电路）和FPGA（fieldprogrammable gate array，可编程逻辑门阵列）等硬件中，也可以应用在能够实现本发明实施例提供的电路系统的硬件设备中。

由以上可见，本发明实施例提供的存储地址确定方法可以应用在存储指定证券的信息的过程中，也可以应用在中获取指定证券的信息的过程中。

为了提高证券信息存储过程中确定存储地址的效率，本发明实施例提供了一种存储地址确定方法及电路系统，下面结合具体实施例对本发明实施例提供的存储地址确定方法进行详细说明。

本发明实施例提供了一种存储地址确定方法，应用于电路系统，电路系统包括：第一寄存器、比较器、第二寄存器、第三寄存器和转换电路，其中，所述第一寄存器与比较器相连，所述第二寄存器与所述比较器数量相等，每一第二寄存器与一个比较器相连，各个第二寄存器用于存储预设的证券代码序列中的一个证券代码，各比较器分别与所述第三寄存器的一个引脚相连。

下面对本发明实施例中涉及的概念进行说明。

第一寄存器为用于获取目标证券代码并向比较器发送目标证券代码的寄存器。第二寄存器是用于存储预设的证券代码序列中的证券代码的寄存器。第三寄存器是用于存储比较器输出结果的寄存器。第一寄存器、第二寄存器和第三寄存器均可以是任意类型、任意比特位数的寄存器，例如EAX寄存器、EBX寄存器等。

转换电路为一种组合逻辑电路，其组合逻辑表示输入数据与输出数据的对应关系，具体的，转换电路可以是查找表电路。电路系统：采用电路连接上述第一寄存器、比较器、第二寄存器、第三寄存器和转换电路各组件形成的系统。具体连接方式参见图1提供的一种电路系统的结构示意图，其中，第一寄存器分别与比较器1、比较器2......比较器K相连。第二寄存器与比较器数量相等，每一第二寄存器与一个比较器相连，例如，第二寄存器1与比较器1相连、第二寄存器2与比较器2相连……第二寄存器K与比较器K相连。各个比较器分别与第三寄存器的一个引脚相连，第三寄存器与转换电路相连。各被连接的组件之间可以通过发送、接收二进制数据进行通信。

证券代码序列为各证券代码按预设的顺序排列形成的集合。例如，可以针对订单簿中的证券的证券代码按照预设的顺序进行排列，得到证券代码序列。其中，订单簿中的证券可以指待合成订单簿中需要记录的证券信息所属的证券，也可以指订单簿中的需要持续更新的证券信息所属的证券，也可以指需要从订单簿中获得的证券信息所属的证券，本发明实施例并不对此进行限定。

证券代码为证券的唯一标识，可以是4位数标识、6位数标识或者8位标识等，本发明实施例并不对此进行限定。

如上，每一比较器与一个第二寄存器相对应，在第二寄存器存储了证券代码序列中一个证券代码的情况下，可以实现每一比较器与证券代码序列中一个证券代码相对应，这样，当比较器接收到目标证券代码并进行比较时，可以从第二寄存器中获取自身对应的证券代码，用于进行比较。

本发明的一个实施例中，参见图2，图2提供了一种存储地址确定方法的流程示意图，该方法包括以下步骤S201-S203。

步骤S201：第一寄存器获得目标证券的目标证券代码，并向比较器发送目标证券代码。

其中，目标证券是当前需要对其寻找存储地址的证券。目标证券可以是：需要存储的证券信息的所属证券或需要读取的证券信息的所属证券等。

下面对第一寄存器获得目标证券的目标证券代码的实现方式进行说明。

一种实现方式中，第一寄存器可以接收由电路传输的表征目标证券代码的二进制数据。

具体的，交易软件可以控制指定功能的单片机或者微控制器等电子系统，并且该电子系统与第一寄存器相连，这样，交易软件可以控制该电子系统向第一寄存器中发送表征目标证券代码的二进制数据。例如，当交易软件获取得到目标证券信息后，软件可以基于该目标证券信息所属的目标证券的目标证券代码，生成表征目标证券代码的二进制数据，并控制上述电子系统向第一寄存器发送表征目标证券代码的二进制数据。再例如，当需要从本地订单薄中获取目标证券信息时，也可以按照上述方式向第一寄存器发送表征目标证券代码的二进制数据。

下面对第一寄存器向比较器发送目标证券代码的实现方式进行说明。

第一寄存器可以通过与比较器相连的数据传输线路，向K个比较器发送表征目标证券代码的二进制数据，即实现向比较器发送目标证券代码的过程。其中，K可以表征比较器和第二寄存器的数量。

步骤S201向比较器发送目标证券代码的其它实现方式在下文实施例中进行说明，这里暂不详述。

步骤S202：比较器对接收到的目标证券代码和比较器连接的第二寄存器中存储的证券代码进行比较，得到比较结果，并将比较结果存储至第三寄存器中目标序号对应的比特位。

其中，目标序号为：所述第三寄存器中与所述比较器相连的引脚的序号。

下面对比较器对接收到的目标证券代码和比较器连接的第二寄存器中存储的证券代码进行比较的实现方式进行说明。

比较器可以从与该比较器相连的第二寄存器中获得证券代码，若该证券代码与目标证券代码相同，则输出表征该证券代码与目标证券代码相同的比较结果，若该证券代码与目标证券代码不同，则输出表征该证券代码与目标证券代码不同的比较结果。例如，可以通过二进制数值表征比较结果，可以通过输出“1”表征该证券代码与目标证券代码相同、通过输出“0”表征该证券代码与目标证券代码不同。另外，也可以通过输出“0”表征该证券代码与目标证券代码相同、通过输出“1”表征该证券代码与目标证券代码不同，本发明实施例并不对此进行限定。

下面对第三寄存器的引脚与各个比较器的连接关系、目标序号的解释以及将比较结果存储至第三寄存器中目标序号对应的比特位的实现方式进行说明。

第三寄存器可以是包括并行输入引脚的寄存器。向第三寄存器中的一个指定的并行输入引脚输入数据，可以向第三寄存器中存储的指定的比特位存储数据。例如，当向一个8位的寄存器输入数据时，该寄存器的8个并行输入引脚分别为PL0-PL7，假设需要输入的数据为：11001100。那么，可以向该寄存器的PL0引脚输入1，则该寄存器的第0位可以记录存储1，向该寄存器的PL1引脚输入1，则该寄存器的第1位可以记录存储1，向该寄存器的PL2引脚输入0，则该寄存器的第2位可以记录存储0，以此类推，在向该寄存器的PL0-PL7引脚都输入了对应的数据后，该寄存器可以记录存储数据：11001100。可见，该寄存器的一个并行输入引脚只会影响该引脚对应的比特位，所以，不论输入数据的先后顺序，向该寄存器的并行输入引脚输入指定的数据，该寄存器即可记录存储指定的数据。

一种实现方式中，各个比较器可以与第三寄存器指定的并行输入引脚相连。当比较器得到比较结果后，可以向该比较器相连的第三寄存器指定的引脚输入上述比较结果，这样，第三寄存器中目标序号对应的比特位可以记录存储上述比较结果。例如，参见图1，假设第三寄存器为8位寄存器，第三寄存器的8个并行输入引脚分别为PL0-PL7，并且图1中的K为8。那么，比较器1可以与第三寄存器的PL7相连，比较器2可以与第三寄存器的PL6相连，以此类推，比较器8可以与第三寄存器的PL0相连。那么，比较器1对应的目标序号可以为7，在比较器1得到比较结果后，比较器1可以将上述比较结果存储至第三寄存器中的第7位。同理，比较器2可以将其得到的比较结果存储至第三寄存器中的第6位，比较器8可以将其得到的比较结果存储至第三寄存器中的第0位。那么，在输出“1”表征该证券代码与目标证券代码相同、通过输出“0”表征该证券代码与目标证券代码不同的情况下，若只有比较器2的比较结果为1，第三寄存器中存储的数据可以为：00000010。

再例如，若比较器1与第三寄存器的PL0相连，比较器2与第三寄存器的PL1相连，以此类推，比较器8与第三寄存器的PL7相连。在输出“1”表征该证券代码与目标证券代码相同、通过输出“0”表征该证券代码与目标证券代码不同的情况下，若只有比较器2的比较结果为1，第三寄存器中存储的数据可以为：01000000。在上述举例的基础上，若比较器与第三寄存器的引脚的连接方式不变，若只有比较器1的比较结果为1，第三寄存器中存储的数据可以为：10000000；若只有比较器3的比较结果为1，第三寄存器中存储的数据可以为：00100000；若只有比较器8的比较结果为1，第三寄存器中存储的数据可以为：00000001。那么，在上述举例的基础上，若比较器与第三寄存器的引脚的连接方式不变，若只有比较器1的比较结果为1，第三寄存器中存储的数据可以为：10000000；若只有比较器3的比较结果为1，第三寄存器中存储的数据可以为：00100000；若只有比较器8的比较结果为1，第三寄存器中存储的数据可以为：00000001。另外，本发明实施例并不限定比较器与第三寄存器的引脚的具体连接关系。

可见，在各个比较器与第三寄存器的引脚的连接方式确定的情况下，不论各个比较器的比较结果如何，每一比较器的比较结果都被存储至第三寄存器中该比较器对应的目标序号的比特位中，因此，每一比较结果不会对第三寄存器中表征其它比较结果的比特位产生影响，而且第三寄存器中的比特位只被与该比特位相连的比较器影响。

再例如，参见图1，证券代码序列中的第一证券个证券代码可以存储在第二寄存器1中，证券代码序列中的第二证券个证券代码可以存储在第二寄存器2中，以此类推，证券代码序列中的第K个证券代码可以存储在第二寄存器K中。在这种情况下，在比较器1得到的比较结果表征的是目标证券代码是否与证券代码序列中的第一个证券代码匹配，在比较器2得到的比较结果表征的是目标证券代码是否与证券代码序列中的第二个证券代码匹配，以此类推，在比较器K得到的比较结果表征的是目标证券代码是否与证券代码序列中的第K个证券代码匹配。又例如，证券代码序列中的第K个证券代码可以存储在第二寄存器1中，证券代码序列中的第K-1个证券代码可以存储在第二寄存器2中，以此类推，证券代码序列中的第1个证券代码可以存储在第二寄存器K中。在这种情况下，在比较器1得到的比较结果表征的是目标证券代码是否与证券代码序列中的第K个证券代码匹配，在比较器2得到的比较结果表征的是目标证券代码是否与证券代码序列中的第K-1个证券代码匹配，以此类推，在比较器K得到的比较结果表征的是目标证券代码是否与证券代码序列中的第一个证券代码匹配。

由以上可见，比较器的比较结果表征含义是随着与该比较器相连的第二寄存器中存储的证券代码改变的，也就是说，在第二寄存器中存储的证券代码确定的情况下，与该第二寄存器相连的比较器得到的比较结果表征含义是不变的，又因为，在各个比较器与第三寄存器的引脚的连接方式确定的情况下，每一比较结果不会对第三寄存器中表征其它比较结果的比特位产生影响，而且第三寄存器中的比特位只被与该比特位相连的比较器影响，所以，在证券代码序列中证券代码不重复、第二寄存器中存储的证券代码确定并且各个比较器与第三寄存器的引脚的连接方式确定的情况下，若目标证券能够与证券代码序列中的证券代码相匹配，则第三寄存器中仅有一个固定的比特位的比较结果表征目标证券与证券代码序列中的证券代码相匹配，这样，针对不同的目标证券代码得到的对应的第三寄存器中的存储数据不同。

也就是，在获得的目标证券代码实际为同一证券代码的情况下，第三寄存器记录存储的数据都是相同的。例如，若目标证券代码实际为同一证券代码，那么目标证券代码在每一次确定存储地址的过程中，只会与第二寄存器中的同一个证券代码相匹配，也就只有同一个比较器可以得到表征目标证券代码与证券代码序列中的证券代码相匹配的比较结果，第三寄存器中也就只有同一个引脚可以接收到上述比较结果，那么，针对每一次目标证券代码实际为同一证券代码的情况，第三寄存器中存储的比特位都是相同的。

步骤S203：转换电路基于第三寄存器中存储的比特位，确定用于存储目标证券的证券信息的存储地址，并输出存储地址。

一种实现方式中，预先设计的转换电路可以根据预设的比特序列与存储地址的关系，基于第三寄存器中存储的比特位，获得第三寄存器中的比特序列，根据该比特序列确定用于存储目标证券的证券信息的存储地址。

例如，可以使用Verilog（一种硬件描述语言）中的case语句设计上述转换电路，其中，case语句可以用于多分支条件判断。case语句可以根据对应的变量值，执行不同的分支。也就是说，在转换电路是基于Verilog的case语句设计的情况下，转换电路可以根据不同的比特序列，执行不同的分支，不同的分支可以被设置用来输出不同的存储地址。这样，转换电路可以实现根据不同的比特序列，确定不同的存储地址。

步骤S203确定存储地址的其它实现方式在下文实施例中进行说明，这里暂不详述。

本发明实施例提供的方案中，使用第二寄存器中的证券代码与目标证券代码进行对比，得到目标证券代码与各个第二寄存器中的证券代码的比较结果，由于第三寄存中各个比特位分别存储的是各个比较器输出的比较结果，第三寄存器中各个比特位反映了目标证券代码与证券代码序列中证券代码的匹配情况，且第三寄存器中存储的比特位会随着目标证券代码与证券代码序列中证券代码的匹配情况的变化而变化，所以针对不同的目标证券代码，可以基于第三寄存器中存储的比特位确定出不同的存储地址，也就是说，在目标证券代码与不同的第二寄存器中的证券代码匹配的情况下，针对不同的目标证券，可以获得不同的存储地址，也就是为不同的证券代码分配了不同的存储地址。这样，不同证券代码的证券信息会被存储在不同的存储地址，在确定存储地址的过程中也就不会发生哈希碰撞的问题，也就避免了因为哈希碰撞问题在为证券代码确定存储地址过程中产生的延迟和抖动。减少了确定存储地址所需的时间，提高了确定存储地址的效率。

本发明的一个实施例中，在第一寄存器与比较器数量相等，每一第一寄存器与一个比较器相连的情况下，步骤S201向比较器发送目标证券代码的实现方式还可以通过以下步骤实现：第一寄存器向与其相连的比较器发送目标证券代码。

参见图3，图3提供了另一种电路系统的结构示意图，图3提供的电路系统与图1提供的电路系统的区别点包括：图3提供的电路系统中每一比较器都与一个第一寄存器相连。例如，第一寄存器1与比较器1相连、第一寄存器2与比较器2相连……第一寄存器K与比较器K相连。在该种实现方式下，各个第一寄存器可以存储同一目标证券代码，这样，每一比较器拥有与其相连的独立的第一寄存器，在各个比较器进行比较时，可以提高比较器的并行程度，提高比较的速度，提高确定存储地址的效率。

本发明的一个实施例中，在比较器的数量大于证券代码序列中的证券代码的数量的情况下，上述存储地址确定方法还包括：若向证券代码序列的中添加新的证券代码，则在未存储有证券代码的第二寄存器中存储新的证券代码。

其中，第二寄存器中预先存储证券代码序列中的证券代码，在比较器的数量大于证券代码序列中的证券代码的数量的情况下，第二寄存器的数量也大于证券代码序列中的证券代码的数量，那么，第二寄存器中存在未存储有证券代码的寄存器。当用户希望存储新的证券的信息时，可以直接向上述任意一个未存储有证券代码的第二寄存器中添加新的证券代码。由以上可见，预先设置大于证券代码序列中的证券代码的数量的比较器，这样，当对待确定存储地址的证券进行扩展时，可以不必修改电路系统，直接将需要扩展的证券的证券代码输入未存储有证券代码的第二寄存器中，即可实现扩展，便于人员进行操作。

本发明的一个实施例中，步骤S203确定存储地址的过程可以通过以下方式实现：转换电路确定第三寄存器存储的比特位中取值表征目标证券与证券代码序列中的证券代码相匹配的第一比特位，基于第一比特位在第三寄存器中存储的比特位的序号，获得比特序列，并基于比特序列，确定用于存储目标证券的证券信息的存储地址。

下面对确定第一比特位的实现方式进行说明。

一种实现方式中，若各个比较器以输出“1”表示目标证券与证券代码序列中的证券代码相匹配，则可以确定第三寄存器存储的比特位中取值为“1”的比特位，作为第一比特位。

下面对基于第一比特位在第三寄存器中存储的比特位的序号，获得比特序列的实现方式进行说明。

一种实现方式中，转换电路获得第一比特位在第三寄存器中存储的比特位的序号的二进制表示值，作为比特序列。例如，若第一比特位在在第三寄存器中存储的比特位的序号为3，则可以获得3的二进制表示值：11，作为比特序列。这样，可以针对不同的序号一定可以确定出不同的比特序列，保证比特序列不会重复，并且比特序列表征的数值是连续的，基于连续的比特序列确定的存储地址也可以是连续的，连续的存储地址可以减少对存储空间的浪费，提高存储空间的利用率。

另一种实现方式中，可以预设第一比特位在第三寄存器中存储的比特位的序号与比特序列的对应关系，根据上述对应关系和上述序号，获得比特序列。例如，当上述序号为1时，可以确定0000，作为比特序列；当上述序号为2时，可以确定0001，作为比特序列；当上述序号为3时，可以确定0010，作为比特序列。本公开实施例不对获得比特序列的方式进行限定，但是，需要保证针对不同的第一比特位在第三寄存器中存储的比特位的序号，可以确定不同的比特序列。

下面对基于比特序列，确定存储地址的实现方式进行说明。

一种实现方式中，转换电路基于比特序列，确定存储地址中[最高比特位，第二比特位]中各比特位的取值，并将存储地址中[第二比特位-1，最低比特位]中各比特位的取值设置为0，其中，第二比特位在存储地址中的序号是预设的。

其中，存储地址可以是存储基地址，可以将存储地址分为高位地址和地位地址。可以基于高位地址，确定用于存储目标证券的信息的存储基地址。低位地址可以表征用于存储目标证券的信息中的具体内容的偏移。例如，假设存储地址总共包括8位，高位地址为4位，低位地址为4位。若确定高位地址为0001，则可以认为00010000为目标证券的信息的存储基地址，那么，00010001可以是存储目标证券的名称信息的地址、00010010可以是存储目标证券的价格信息的地址等等。

第二比特位可以用于区别存储地址中的高位地址和地位地址，例如，存储地址中[最高比特位，第二比特位]可以看作是高位地址，将[第二比特位-1，最低比特位] 看作是低位地址。并且，[最高比特位，第二比特位]中的位数应当保证高位地址可以表征证券代码序列中的各个证券代码。比如，若证券代码序列中的各个证券代码数量为8个，那么，预设的第二比特位应当保证[最高比特位，第二比特位]中的位数为3位以上。这样，可以通过第二比特位，调整用于存储目标证券的信息的存储地址中的高位地址和低位地址，即为各个证券代码保留了预设位数的高位地址，以保证分配出的存储地址可以存储每一证券的证券信息，又保留了预设位数的低位地址，以提供足够的偏移量可以用于存储各个证券的证券信息中的详细内容，减少确定春城地址的错误率。

另一种实现方式中，还可以基于比特序列，确定存储地址中的任一一段预设位数的比特位的取值，也就是，可以将比特序列映射到存储地址中的任意一段预设位数的比特位中，并将存储地址中的其它比特位设置为0。例如，若存储地址为8位，比特序列为1111，那么，确定的存储地址可以包括以下地址中的任意一种：11110000、01111000、00111100、00011110、00001111。本发明实施例不对基于比特序列，确定用于存储目标证券的证券信息的存储地址的方式进行限定。

下面对确定存储地址中[最高比特位，第二比特位]中各比特位的取值的实现方式进行说明。

一种方式中，可以将比特序列直接作为[最高比特位，第二比特位]中各比特位的取值。若[最高比特位，第二比特位]的位数高于比特序列，可以在比特序列最前补充0，以使得比特序列的位数与[最高比特位，第二比特位]中的位数相同。

本发明的另一个实施例中，步骤S203确定存储地址的过程也可以通过以下方式实现：

转换电路可以被设计为能够实现类似CAM的“Key—Value”（键值对）查找方式的电路，也就是在第二寄存器中的证券代码确定，并且目标证券能够与第二寄存器中的证券代码相匹配的情况下，可以根据比较器进行比较得到的比较结果，确定第三寄存器中存储的唯一一种与目标证券相匹配的证券代码对应的比特位的取值，进而得到唯一对应的存储地址。这样的转换电路实现简单，相应的，实现时所采用电路更为精简，速度更快，占用芯片面积更小。

而且，上述过程中电路系统中的电路只需要完成数据的发送与接收，二进制数据比较，实现电路简单，使其能够适用于各种硬件等专用集成电路，如ASIC和FPGA等。

由以上可见，由于第一比特位在第三寄存器中存储的比特位的序号只随与目标证券匹配的证券代码改变，所以在证券代码不相同的情况下，第一比特位在第三寄存器中存储的比特位的序号也各不相同，所以基于上述序号获得比特序列也各不相同，所以可以针对不同的证券代码，基于不同的比特序列确定不同的存储地址。

以下结合图4提供的再一种电路系统的结构示意图对存储地址确定方法的整体流程进行说明。

如图4所示，第一寄存器获得目标证券代码，例如，第一寄存器1、2、3、4分别获得目标证券代码。图4中，若证券代码序列中的证券代码总数为4个，证券代码序列中的证券代码分别为图中所示的证券代码1、2、3、4。那么，可以将证券代码1至证券代码4分别存入第二寄存器1至第二寄存器4中。在此情况下，第一寄存器获得目标证券代码，并向各比较器发送目标证券代码。比较器可以按照以下方式输出：若所比较的证券代码不同，则向与比较器相连的第三寄存器的引脚输入0，若所比较的证券代码相同，则向与比较器相连的第三寄存器的引脚输入1。若目标证券代码与证券代码2相匹配，则比较器2向第三寄存器中的与比较器2相连的引脚输入1，有比较器1、比较器3和比较器4的比较结果都为0。假如，第三寄存器为4位寄存器，包括并行输入引脚PL1-PL3，并且第三寄存器中的PL1引脚与比较器2相连，则第三寄存器中的存储的比特位依次为：0100。

以位宽为8为例，通过转换电路，可以确定第三寄存器中0100的第一比特位的在第三寄存器中存储的比特位的序号为2，那么可以取二进制表示值10，作为存储地址中的高位。在第二比特位为第4位的情况下，存储地址中的高位可以确定为0010，存储地址中的低位可以确定为0000，那么。目标证券代码的存储地址为00100000。

与上述存储地址确定方法相对应，本发明实施例还提供了一种电路系统。

本申请的一个实施例中，参见图1，图1提供了一种电路系统的结构示意图，电路系统包括：第一寄存器、比较器、第二寄存器、第三寄存器和转换电路，其中，第一寄存器与比较器相连，第二寄存器与比较器数量相等，每一第二寄存器与一个比较器相连，各个第二寄存器用于存储预设的证券代码序列中的一个证券代码，各比较器分别与第三寄存器的一个引脚相连；

第一寄存器，用于获得目标证券的目标证券代码，并向第一寄存器对应的比较器发送目标证券代码；

比较器，用于对接收到的目标证券代码和比较器连接的第二寄存器中存储的证券代码进行比较，得到比较结果，并将比较结果存储至第三寄存器中目标序号对应的比特位，其中，目标序号为：第三寄存器中与比较器相连的引脚的序号；

转换电路，用于基于第三寄存器中存储的比特位，确定用于存储目标证券的证券信息的存储地址，并输出存储地址。

本发明实施例提供的方案中，使用第二寄存器中的证券代码与目标证券代码进行对比，得到目标证券代码与各个第二寄存器中的证券代码的比较结果，由于第三寄存中各个比特位分别存储的是各个比较器输出的比较结果，第三寄存器中各个比特位反映了目标证券代码与证券代码序列中证券代码的匹配情况，且第三寄存器中存储的比特位会随着目标证券代码与证券代码序列中证券代码的匹配情况的变化而变化，所以针对不同的目标证券代码，可以基于第三寄存器中存储的比特位确定出不同的存储地址，也就是说，在目标证券代码与不同的第二寄存器中的证券代码匹配的情况下，针对不同的目标证券，可以获得不同的存储地址，也就是为不同的证券代码分配了不同的存储地址。这样，不同证券代码的证券信息会被存储在不同的存储地址，在确定存储地址的过程中也就不会发生哈希碰撞的问题，也就避免了因为哈希碰撞问题在为证券代码确定存储地址过程中产生的延迟和抖动。减少了确定存储地址所需的时间，提高了确定存储地址的效率。

本申请的一个实施例中，在第一寄存器与比较器数量相等，每一第一寄存器与一个比较器相连的情况下，第一寄存器具体用于向与其相连的比较器发送目标证券代码。这样，每一比较器拥有相连的独立的第一寄存器，在各个比较器进行比较时，可以提高比较器的并行程度，提高比较的速度，提高确定存储地址的效率。

本申请的一个实施例中，在比较器的数量大于证券代码序列中的证券代码的数量的情况下，未存储有证券代码的第二寄存器还用于在向证券代码序列的中添加新的证券代码的情况下，存储新的证券代码。

由以上可见，预先设置大于证券代码序列中的证券代码的数量的比较器，这样，当对待确定存储地址的证券进行扩展时，可以不必修改电路系统，直接将需要扩展的证券的证券代码输入未存储有证券代码的第二寄存器中，即可实现扩展，便于人员进行操作。

本申请的一个实施例中，转换电路具体用于确定第三寄存器存储的比特位中取值为1的第一比特位，基于第一比特位在第三寄存器中存储的比特位的序号，获得比特序列，并基于比特序列，确定用于存储目标证券的证券信息的存储地址。由以上可见，由于第一比特位在第三寄存器中存储的比特位的序号只随与目标证券匹配的证券代码改变，所以在证券代码不相同的情况下，第一比特位在第三寄存器中存储的比特位的序号也各不相同，所以基于上述序号获得比特序列也各不相同，所以可以针对不同的证券代码，基于不同的比特序列确定不同的存储地址。

本申请的一个实施例中，转换电路具体用于转换电路基于比特序列，确定存储地址中[最高比特位，第二比特位]中各比特位的取值，并将存储地址中[第二比特位-1，最低比特位]中各比特位的取值设置为0，其中，第二比特位在存储地址中的序号是预设的。

这样，可以通过第二比特位，调整用于存储目标证券的信息的存储地址中的高位地址和低位地址，即为各个证券代码保留了预设位数的高位地址，以保证分配出的存储地址可以存储每一证券的证券信息，又保留了预设位数的低位地址，以提供足够的偏移量可以用于存储各个证券的证券信息中的详细内容，减少确定春城地址的错误率。

本申请的一个实施例中，转换电路具体用于转换电路获得第一比特位在第三寄存器中存储的比特位的序号的二进制表示值，作为比特序列。

这样，可以针对不同的序号一定可以确定出不同的比特序列，保证比特序列不会重复，并且比特序列表征的数值是连续的，基于连续的比特序列确定的存储地址也可以是连续的，连续的存储地址可以减少对存储空间的浪费，提高存储空间的利用率。

在本发明提供的又一实施例中，还提供了一种包含指令的计算机程序产品，当其在计算机上运行时，使得计算机执行上述实施例中任一存储地址确定方法。

在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本发明实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线（例如同轴电缆、光纤、数字用户线（DSL））或无线（例如红外、无线、微波等）方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，DVD)、或者半导体介质（例如固态硬盘Solid State Disk (SSD)）等。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

以上所述仅为本发明的较佳实施例，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本发明的保护范围内。

Claims (6)

1.一种存储地址确定方法，其特征在于，应用于电路系统，所述电路系统包括：第一寄存器、比较器、第二寄存器、第三寄存器和转换电路，其中，所述第一寄存器与比较器相连，所述第二寄存器与所述比较器数量相等，每一第二寄存器与一个比较器相连，各个第二寄存器用于存储预设的证券代码序列中的一个证券代码，各比较器分别与所述第三寄存器的一个引脚相连，所述方法包括：

所述第一寄存器获得目标证券的目标证券代码，并向所述比较器发送所述目标证券代码；

所述比较器对接收到的所述目标证券代码和所述比较器连接的第二寄存器中存储的证券代码进行比较，得到比较结果，并将所述比较结果存储至所述第三寄存器中目标序号对应的比特位，其中，所述目标序号为：所述第三寄存器中与所述比较器相连的引脚的序号；

所述转换电路基于所述第三寄存器中存储的比特位，确定用于存储所述目标证券的证券信息的存储地址，并输出所述存储地址；

其中，所述转换电路基于所述第三寄存器中存储的比特位，确定用于存储所述目标证券的证券信息的存储地址，包括：

所述转换电路确定所述第三寄存器存储的比特位中取值表征所述目标证券与所述证券代码序列中的证券代码相匹配的第一比特位，基于所述第一比特位在所述第三寄存器中存储的比特位的序号，获得比特序列，并基于所述比特序列，确定用于存储所述目标证券的证券信息的存储地址；

所述转换电路基于所述比特序列，确定用于存储所述目标证券的证券信息的存储地址，包括：

所述转换电路基于所述比特序列，确定所述存储地址中[最高比特位，第二比特位]中各比特位的取值，并将所述存储地址中[第二比特位-1，最低比特位]中各比特位的取值设置为0，其中，所述第二比特位在所述存储地址中的序号是预设的。

2.根据权利要求1所述的方法，其特征在于，所述第一寄存器与所述比较器数量相等，每一第一寄存器与一个比较器相连，所述第一寄存器向所述比较器发送所述目标证券代码，包括：

所述第一寄存器向与其相连的比较器发送所述目标证券代码。

3.根据权利要求1所述的方法，其特征在于，所述转换电路基于所述第一比特位在所述第三寄存器中存储的比特位的序号，获得比特序列，包括：

所述转换电路获得所述第一比特位在所述第三寄存器中存储的比特位的序号的二进制表示值，作为所述比特序列。

4.一种电路系统，其特征在于，所述电路系统包括：第一寄存器、比较器、第二寄存器、第三寄存器和转换电路，其中，所述第一寄存器与比较器相连，所述第二寄存器与所述比较器数量相等，每一第二寄存器与一个比较器相连，各个第二寄存器用于存储预设的证券代码序列中的一个证券代码，各比较器分别与所述第三寄存器的一个引脚相连；

所述第一寄存器，用于获得目标证券的目标证券代码，并向所述第一寄存器对应的比较器发送所述目标证券代码；

所述比较器，用于对接收到的所述目标证券代码和所述比较器连接的第二寄存器中的证券代码进行比较，得到比较结果，并将所述比较结果存储至所述第三寄存器中目标序号对应的比特位，其中，所述目标序号为：所述第三寄存器中与所述比较器相连的引脚的序号；

所述转换电路，用于基于所述第三寄存器中存储的比特位，确定用于存储所述目标证券的证券信息的存储地址，并输出所述存储地址；

其中，所述转换电路具体用于确定所述第三寄存器存储的比特位中取值为1的第一比特位，基于所述第一比特位在所述第三寄存器中存储的比特位的序号，获得比特序列，并基于所述比特序列，确定用于存储所述目标证券的证券信息的存储地址；

所述转换电路具体用于基于所述比特序列，确定所述存储地址中[最高比特位，第二比特位]中各比特位的取值，并将所述存储地址中[第二比特位-1，最低比特位]中各比特位的取值设置为0，其中，所述第二比特位在所述存储地址中的序号是预设的。

5.根据权利要求4所述的电路系统，其特征在于，

在所述第一寄存器与所述比较器数量相等，每一第一寄存器与一个比较器相连的情况下，所述第一寄存器具体用于向与其相连的比较器发送所述目标证券代码。

6.根据权利要求4所述的电路系统，其特征在于，

所述转换电路具体用于所述转换电路获得所述第一比特位在所述第三寄存器中存储的比特位的序号的二进制表示值，作为所述比特序列。