CN116096086A - 一种半导体结构的制备方法和存储器 - Google Patents

Abstract

本公开实施例提供了一种半导体结构的制备方法和存储器，包括：提供衬底；于衬底上形成隔离层；于隔离层中形成沿第一方向延伸的第一牺牲层和第二牺牲层，且第一牺牲层至少部分包裹第二牺牲层；沿第二方向去除部分第一牺牲层和部分隔离层，形成字线沟槽；于字线沟槽内形成第三牺牲层；其中，第二牺牲层、第三牺牲层、被保留的隔离层和第一牺牲层构成一层堆叠层；继续形成若干层堆叠层，以形成包括至少一层堆叠层的堆叠结构；去除堆叠结构中的第三牺牲层，以暴露字线沟槽；于字线沟槽中形成字线结构。本公开实施例能够简化制备水平字线的工艺。

Description

一种半导体结构的制备方法和存储器

技术领域

本公开涉及半导体技术领域，尤其涉及一种半导体结构的制备方法和存储器。

背景技术

随着半导体技术的发展，环绕栅(Gate All Around，GAA)作为鳍式场效应晶体管(Fin Field-Effect Transistor，FinFet)的下一代技术，可以进一步节省空间。在此基础上，使用三维(Three Dimensional，3D)结构又再次将半导体存储器的结构向上进行了空间拓展，对动态随机存取存储器(Dynamic Random Access Memory，DRAM)等存储器的发展有极大的帮助。

其中，DRAM是计算机等电子设备中常用的半导体装置，其由多个存储单元构成，每个存储单元通常包括晶体管和电容器。晶体管的栅极与字线电连接、源极与位线电连接、漏极与电容器电连接，字线上的电压能够控制晶体管的开启和关闭，从而通过位线能够读取存储在电容器中的数据信息，或者将数据信息写入到电容器中。

随着DRAM等存储器结构的不断微缩，给三维存储器的制造工艺、以及制造良率都带来了较大的挑战。

发明内容

第一方面，本公开实施例提供了一种半导体结构的制备方法，包括：

提供衬底；

于所述衬底上形成隔离层；

于所述隔离层中形成沿第一方向延伸的第一牺牲层和第二牺牲层，且所述第一牺牲层至少部分包裹所述第二牺牲层；

沿第二方向去除部分所述第一牺牲层和部分所述隔离层，形成字线沟槽；

于所述字线沟槽内形成第三牺牲层；其中，所述第二牺牲层、所述第三牺牲层、被保留的所述隔离层和所述第一牺牲层构成一层堆叠层；

继续形成若干层所述堆叠层，以形成包括至少一层所述堆叠层的堆叠结构；

去除所述堆叠结构中的所述第三牺牲层，以暴露所述字线沟槽；

于所述字线沟槽中形成字线结构。

在一些实施例中，于所述隔离层中形成沿第一方向延伸的第一牺牲层和第二牺牲层，包括：

于所述隔离层中形成沿第一方向延伸的第一沟槽；

于所述第一沟槽的底部和侧面形成所述第一牺牲层；

于剩余的所述第一沟槽内形成所述第二牺牲层。

在一些实施例中，所述第一牺牲层的上表面、所述第二牺牲层的上表面以及所述隔离层的上表面平齐。

在一些实施例中，于所述隔离层中形成沿第一方向延伸的第一牺牲层和第二牺牲层，包括：

于所述隔离层中形成沿第一方向延伸的第一沟槽；

于所述第一沟槽的底部和侧面形成第一子牺牲层；

于剩余的所述第一沟槽内形成初始第二牺牲层；

去除部分所述初始第二牺牲层，形成第二沟槽，保留的所述初始第二牺牲层形成所述第二牺牲层；

于所述第二沟槽内形成第二子牺牲层；

其中，所述第一子牺牲层和所述第二子牺牲层构成所述第一牺牲层。

在一些实施例中，所述第一牺牲层的上表面和所述隔离层的上表面平齐。

在一些实施例中，在去除所述堆叠结构中的所述第三牺牲层之前，所述方法还包括：

去除所述堆叠结构中的所述第二牺牲层，以形成沟道沟槽；

于所述沟道沟槽内形成沟道结构。

在一些实施例中，所述字线沟槽暴露所述沟道结构的沟道区；于所述字线沟槽中形成字线结构之前，所述方法还包括：

于所述沟道区的表面形成栅氧层。

在一些实施例中，沿所述第一方向，所述沟道结构包括所述沟道区和位于所述沟道区两侧的第一掺杂区、第二掺杂区；于所述字线沟槽中形成字线结构之后，所述方法还包括：

去除所述第一牺牲层，以暴露所述第一掺杂区和所述第二掺杂区；

对所述第一掺杂区和所述第二掺杂区进行掺杂处理，形成源极和漏极。

在一些实施例中，沿第二方向去除部分所述第一牺牲层和部分所述隔离层，形成字线沟槽，包括：

于所述隔离层的顶面平面上方形成字线掩膜层，所述字线掩膜层具有沿第二方向延伸的字线图案；

以所述字线掩膜层为掩膜进行图案转移，去除部分所述第一牺牲层和部分所述隔离层，形成所述字线沟槽；

去除所述字线掩膜层。

在一些实施例中，在以所述字线掩膜层为掩膜进行图案转移时，采用各向同性刻蚀工艺去除部分所述第一牺牲层。

在一些实施例中，所述第一牺牲层和所述第二牺牲层构成牺牲结构，其中：

沿第三方向，相邻的堆叠层中的所述牺牲结构错位排列；和/或，沿所述第三方向，相邻的所述第三牺牲层错位排列；

其中，所述第一方向、所述第二方向和所述第三方向两两相交，且所述第一方向、所述第二方向和所述第三方向不位于同一平面。

在一些实施例中，所述第一牺牲层的材料、所述第二牺牲层的材料和所述第三牺牲层的材料分别选自：多晶硅、碳、单晶硅、氧化硅、氮化硅中的一种或者多种。

在一些实施例中，所述字线结构的材料包括导电材料，且所述字线结构为阶梯状字线结构。

在一些实施例中，所述第一牺牲层、所述第二牺牲层、所述第三牺牲层以及所述隔离层，两两之间的刻蚀选择比大于或者等于预设比例，其中，所述预设比例为10:1。

第二方面，本公开实施例提供了一种存储器，包括根据第一方面任一项所述的方法制备得到的半导体结构。

本公开实施例提供了一种半导体结构的制备方法和存储器，该方法包括：提供衬底；于衬底上形成隔离层；于隔离层中形成沿第一方向延伸的第一牺牲层和第二牺牲层，且第一牺牲层至少部分包裹第二牺牲层；沿第二方向去除部分第一牺牲层和部分隔离层，形成字线沟槽；于字线沟槽内形成第三牺牲层；其中，第二牺牲层、第三牺牲层、被保留的隔离层和第一牺牲层构成一层堆叠层；继续形成若干层堆叠层，以形成包括至少一层堆叠层的堆叠结构；去除堆叠结构中的第三牺牲层，以暴露字线沟槽；于字线沟槽中形成字线结构。这样，在制备半导体结构时，采用多牺牲层的方式，能够以简单易实现的工艺制备得到水平字线，实现了在简化制造工艺的同时，降低存储器内部的电阻，进而能够提升制造良率，并提升存储器的电学性能。

附图说明

图1为本公开实施例提供的一种半导体结构的制备方法的流程示意图；

图2至图38为利用本公开实施例提供的方法制备半导体结构的过程中所得结构的示意图；

图39为本公开实施例提供的一种半导体结构的俯视示意图；

图40为本公开实施例提供的一种存储器的组成结构示意图。

附图标记如下：

衬底(101)；隔离层(102)；第一掩膜层(103)；第一沟槽(104)；第一牺牲层(105)；第二牺牲层(106)；初始第一牺牲层(1051)；第二掩膜层(107)；第二牺牲沟槽(108)；初始第二牺牲层(1061)；第一子牺牲层(1052)；第二子牺牲层(1053)；第三掩膜层(109)；第二沟槽(110)；字线掩膜层(111)；字线沟槽(112)；第三牺牲层(113)；沟道沟槽(114)；沟道结构(115)；第一掺杂区(1151)；沟道区(1153)；第二掺杂区(1152)；栅氧层(116)；字线结构(117)。

具体实施方式

下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述。可以理解的是，此处所描述的具体实施例仅用于解释相关公开，而非对该公开的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关公开相关的部分。

除非另有定义，本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本公开实施例的目的，不是旨在限制本公开。

在以下的描述中，涉及到“一些实施例”，其描述了所有可能实施例的子集，但是可以理解，“一些实施例”可以是所有可能实施例的相同子集或不同子集，并且可以在不冲突的情况下相互结合。

需要指出，本公开实施例所涉及的术语“第一\第二\第三”仅仅是区别类似的对象，不代表针对对象的特定排序，可以理解地，“第一\第二\第三”在允许的情况下可以互换特定的顺序或先后次序，以使这里描述的本公开实施例能够以除了在这里图示或描述的以外的顺序实施。

3D DRAM的密度增大，是未来存储器的发展趋势，随着DRAM等存储器结构的尺寸微缩，竖直字线结构会导致存储器内部的电阻过高，影响存储器的电学性能。在制备水平字线(Word Line，WL)时，需要使用选择性原子层沉积(Selective Atomic Layer Deposition，Selective ALD Dep)的方式，然而，Selective ALD Dep技术不成熟，导致水平WL很难实现。

基于此，本公开实施例提供了一种半导体结构的制备方法，包括：提供衬底；于衬底上形成隔离层；于隔离层中形成沿第一方向延伸的第一牺牲层和第二牺牲层，且第一牺牲层至少部分包裹第二牺牲层；沿第二方向去除部分第一牺牲层和部分隔离层，形成字线沟槽；于字线沟槽内形成第三牺牲层；其中，第二牺牲层、第三牺牲层、被保留的隔离层和第一牺牲层构成一层堆叠层；继续形成若干层堆叠层，以形成包括至少一层堆叠层的堆叠结构；去除堆叠结构中的第三牺牲层，以暴露字线沟槽；于字线沟槽中形成字线结构。这样，在制备半导体结构时，采用多牺牲层的方式，能够以简单易实现的工艺制备得到水平字线，实现了在简化制造工艺的同时，降低存储器内部的电阻，进而能够提升制造良率，并提升存储器的电学性能。

下面将结合附图对本公开各实施例进行详细说明。

本公开的一实施例中，参见图1，其示出了本公开实施例提供的一种半导体结构的制备方法的流程示意图。如图1所示，该方法可以包括：

S101：提供衬底101。

需要说明的是，本公开实施例提供的方法应用于制备半导体结构，该半导体结构可以为3D半导体结构，主要应用于DRAM等半导体存储器中。在制备该半导体结构时，首先提供一衬底101。参见图2，其示出了本公开实施例提供的一种衬底101的示意图。其中，衬底101可以为硅衬底或者硅、锗、硅锗化合物等其它合适的衬底材料，例如掺杂或者非掺杂的单晶硅衬底、多晶硅衬底等，本公开实施例对此不作具体限定。

S102：于衬底101上形成隔离层102。

需要说明的是，图3为形成隔离层102后所得结构的示意图。如图3所示，隔离层102形成在衬底101的上方，形成隔离层102的方法可以包括沉积等。隔离层102的材料可以包括氧化硅、二氧化硅等绝缘材料。

S103：于隔离层102中形成沿第一方向延伸的第一牺牲层105和第二牺牲层106，且第一牺牲层105至少部分包裹第二牺牲层106。

需要说明的是，第一牺牲层105以环绕的方式部分或者完全包裹第二牺牲层106。其中，第一牺牲层105完全环绕包裹第二牺牲层106时，第一牺牲层105环绕第二牺牲层106形成闭环；第一牺牲层105部分包裹第二牺牲层106时，第一牺牲层105环绕第二牺牲层106形成开环。

在第一牺牲层105部分包裹第二牺牲层106的情况下，于隔离层102中形成沿第一方向延伸的第一牺牲层105和第二牺牲层106，可以包括：

于隔离层102中形成沿第一方向延伸的第一沟槽104；

于第一沟槽104的底部和侧面形成第一牺牲层105；

于剩余的第一沟槽104内形成第二牺牲层106。

其中，于隔离层102中形成沿第一方向延伸的第一沟槽104，可以包括：

于隔离层102上方形成第一掩膜层103，第一掩膜层103具有沿第一方向延伸的图案；

以第一掩膜层103为掩膜进行图案转移，去除部分隔离层102，形成第一沟槽104；

去除第一掩膜层103。

需要说明的是，图4为形成第一掩膜层103后所得结构的示意图。如图4所示，第一掩膜层103形成在隔离层102上方，且第一掩膜层103具有沿第一方向延伸的图案，该图案暴露隔离层102中需要被去除的部分。其中，第一方向为与隔离层102的顶面平面平行的方向。

还需要说明的是，本公开实施例中所涉及的掩膜层(第一掩膜层103、第二掩膜层107、第三掩膜层109和字线掩膜层111)可以是单层的掩膜或者多层的复合掩膜等等，其中，掩膜层的材料可以包括光刻胶(Photoresist，PR)和/或硬掩膜组合物等等，形成掩膜层的材料可以为沉积等，去除掩膜层的材料可以为刻蚀等，后续不再具体说明。

在进行图案转移时，保留被第一掩膜层103覆盖的隔离层102，将被第一掩膜层103暴露的隔离层102沿第三方向去除一定的深度。这里，第三方向是与隔离层102的顶面平面相交的方向，在图5中，以第三方向垂直于隔离层102的顶面平面为例。需要注意的是，这里不会将隔离层102全部去除。

图5为形成第一沟槽104并去除第一掩膜层103后所得结构的示意图。如图5所示，隔离层102的厚度为H0，第一沟槽104的深度为H1，H1<H0，在进行图案转移之后，在第一沟槽104的下方保留有(H0-H1)厚度的隔离层102。其中，去除隔离层102的方式可以为刻蚀。

然后在第一沟槽104内形成第一牺牲层105和第二牺牲层106。图6为形成第一牺牲层105后所得结构的示意图。如图6所示，第一牺牲层105形成在第一沟槽104的底部和侧面。其中，形成第一牺牲层105的方式可以为沉积。

图7为一种形成第二牺牲层106后所得结构的示意图。如图7所示，第二牺牲层106完全填充剩余的第一沟槽104，且第一牺牲层105的上表面、第二牺牲层106的上表面以及隔离层102的上表面平齐。

这里，可以通过沉积的方式(例如ALD)直接在第一沟槽104内形成如图6所示的第一牺牲层105，并进一步在剩余的第一沟槽104内进行沉积形成如图7所示的第二牺牲层106，但是由于实际工艺条件等的限制，直接沉积形成第一牺牲层105和第二牺牲层106往往难以实现或者导致工艺成本过高。

因此，在一种实现方式中，于第一沟槽104的底部和侧面形成第一牺牲层105；于剩余的第一沟槽104内形成第二牺牲层106，可以包括：

于隔离层102的表面和第一沟槽104内形成初始第一牺牲层1051；

于初始第一牺牲层1051上形成第二掩膜层107；

以第二掩膜层107为掩膜进行图案转移，去除部分初始第一牺牲层1051，在初始第一牺牲层1051内形成第二牺牲沟槽108；

去除第二掩膜层107；

于第二牺牲沟槽108内形成初始第二牺牲层1061；

对初始第一牺牲层1051和初始第二牺牲层1061进行化学机械研磨处理至与隔离层102的顶面平齐，得到第一牺牲层105和第二牺牲层106。

需要说明的是，图8为形成初始第一牺牲层1051后所得结构的示意图。如图8所示，在沉积初始第一牺牲层1051时，初始第一牺牲层1051往往形成在整个隔离层102的表面和第一沟槽104内部。这时候，需要进一步将第一沟槽104内的部分初始第一牺牲层1051去除，只保留第一沟槽104的底部和侧面的初始第一牺牲层1051，以得到第一牺牲层105。

图9为形成第二掩膜层107后所得结构的示意图。如图9所示，第二掩膜层107形成在初始第一牺牲层1051上方，且第二掩膜层107具有沿第一方向延伸的图案，该图案暴露出初始第一牺牲层1051中需要被去除的部分。

在进行图案转移时，将被第二掩膜层107暴露的初始第一牺牲层1051沿第三方向去除一定的深度，形成第二牺牲沟槽108，并保留一定厚度的初始第一牺牲层1051，最后去除第二掩膜层107。图10为形成第二牺牲沟槽108后所得结构的示意图。其中，去除初始第一牺牲层1051的方式可以为刻蚀。

在第二牺牲沟槽108内形成初始第二牺牲层1061，得到如图11所示的结构。然后以隔离层102的顶面平面作为研磨停止层，对初始第一牺牲层1051和初始第二牺牲层1061进行化学机械研磨(Chemical Mechanical Polish，CMP)处理，将初始第一牺牲层1051处理为第一牺牲层105，将初始第二牺牲层1061处理为第二牺牲层106，得到如图7所示的结构。

还需要说明的是，这里仅示例性示出了形成第一牺牲层105和第二牺牲层106的方式，在实际生产中，还可以结合工艺条件选择其它合适的方式形成第一牺牲层105和第二牺牲层106，对此不作具体限定。例如，在另一种实现方式中，于第一沟槽的底部和侧面形成第一牺牲层；于剩余的第一沟槽内形成第二牺牲层，可以包括：

于隔离层的表面和第一沟槽内形成初始第一牺牲层；

对初始第一牺牲层进行化学机械研磨处理至与隔离层的顶面平齐；

于初始第一牺牲层上方形成第二掩膜层；

以第二掩膜层为掩膜进行图案转移，去除部分初始第一牺牲层，在初始第一牺牲层内形成第二牺牲沟槽，并得到第一牺牲层；

去除第二掩膜层；

于第二牺牲沟槽内形成初始第二牺牲层；

对初始第二牺牲层进行化学机械研磨处理至与隔离层的顶面平齐，得到第二牺牲层。

需要说明的是，该实现方式与上一实现方式类似，这里不再附图示出。

如图7所示，对于这种情况下所得的第一牺牲层105和第二牺牲层106，在第二牺牲层106的四个侧面中，有三个侧面被第一牺牲层105包裹，第二牺牲层106的顶面未被第一牺牲层105覆盖。另外，在实际工艺中，第二牺牲层106不一定呈现完美的四个侧面，被第一牺牲层105所包裹的侧面可能整体呈现弧形或者其它形态，但是最终形态均是顶面不被第一牺牲层105覆盖。

在第一牺牲层105完全包裹第二牺牲层106的情况下，于隔离层102中形成沿第一方向延伸的第一牺牲层105和第二牺牲层106，可以包括：

于隔离层102中形成沿第一方向延伸的第一沟槽104；

于第一沟槽104的底部和侧面形成第一子牺牲层1052；

于剩余的第一沟槽104内形成初始第二牺牲层1061；

去除部分初始第二牺牲层1061，形成第二沟槽110，保留的初始第二牺牲层1061形成第二牺牲层106；

于第二沟槽110内形成第二子牺牲层1053；

其中，第一子牺牲层1052和第二子牺牲层1053构成第一牺牲层105。

需要说明的是，形成第一沟槽104方式与前述一致，具体参照图4、图5以及相关描述。图12为形成第一子牺牲层1052后所得结构的示意图。可以看出，图12与图6示出了相同的结构，只是在图12中，将形成在第一沟槽104的底部和侧壁的牺牲层记作第一子牺牲层1052。形成图12中的第一子牺牲层1052的方式与前述形成第一牺牲层105的方式一致，这里不再赘述。

图13为另一种形成初始第二牺牲层1061后所得结构的示意图，可以看出，图13中的初始第二牺牲层1061与图11中的初始第二牺牲层不同，图13具有与前述图7相同的结构，图13中的初始第二牺牲层1061与图7中的第二牺牲层106结构相同，对于图13中的初始第二牺牲层1061形成方式，可以参照图7中的第二牺牲层106的形成方式，这里不再赘述。

然后去除部分初始第二牺牲层1061，形成第二沟槽110。其中，去除部分初始第二牺牲层1061，形成第二沟槽110，可以包括：

于隔离层102的顶面平面上方形成第三掩膜层109；第三掩膜层109具有沿第一方向延伸的图案；

以第三掩膜层109为掩膜进行图案转移，去除部分初始第二牺牲层1061，形成第二沟槽110；

去除第三掩膜层109。

需要说明的是，图14为形成第三掩膜层109后所得结构的示意图。如图14所示，第三掩膜层109具有沿第一方向延伸的图案，该图案覆盖第一子牺牲层1052和隔离层102，并暴露初始第二牺牲层1061。

在进行图案转移时，将被第三掩膜层109暴露的初始第二牺牲层1061沿第三方向去除一定的深度，形成第二沟槽110，并保留一定厚度的初始第二牺牲层1061作为第二牺牲层106，最后去除第三掩膜层109。图15为形成第二沟槽110后所得结构的示意图。其中，去除初始第二牺牲层1061的方式可以为刻蚀。在第二沟槽110内形成第二子牺牲层1053，得到如图16所示的结构。

还需要说明的是，第一子牺牲层1052和第二子牺牲层1053共同构成第一牺牲层105，其中，第一子牺牲层1052和第二子牺牲层1053往往为同一种材料。因此，在第一子牺牲层1052和第二子牺牲层1053之间不存在明确的区分界限，但是由于第一子牺牲层1052和第二子牺牲层1053并非同时形成，在图16中，示出边界线将二者进行区分。

简单来说，本实施例在形成衬底101之后，在衬底101上沉积氧化硅作为隔离层102，并对隔离层102进行刻蚀处理形成第一沟槽104，进而沉积第一种牺牲层材料作为侧壁(第一子牺牲层1051)，再沉积第二种牺牲层材料(例如氮化硅)作为沟道的牺牲层(第二牺牲层106)，并进行CMP处理，进而刻蚀一部分第二牺牲层106形成第二沟槽110，并在第二沟槽110内沉积第一种牺牲层材料，得到第二子牺牲层1052。

进一步地，图17为另一种形成第一牺牲层105和第二牺牲层106后所得结构的示意图。在图17中，不再划分第一子牺牲层1052和第二子牺牲层1053，仅标注第一牺牲层105。如图17所示，对于这种情况下所得的第一牺牲层105和第二牺牲层106，第二牺牲层106的四个侧面均被第一牺牲层105包裹。

如图17所示，第一牺牲层105的上表面和隔离层102的上表面平齐。

在后续步骤中，均在图17所示结构的基础上对本实施例的实现进一步描述。

S104：沿第二方向去除部分第一牺牲层105和部分隔离层102，形成字线沟槽112。

需要说明的是，在本公开实施例中，第一方向、第二方向和第三方向两两相交，且第一方向、第二方向和第三方向不位于同一平面。例如：第一方向和第二方向相交且位于同一平面，将该平面记作第一平面，第三方向和第一平面相交，第一方向和第二方向可以定位出第一平面，第三方向与第一方向和第二方向所处的平面相交。具体地，第一平面可以为水平面，第一方向和第二方向不平行，两者相交具有一定角度，第三方向为与第一平面不平行的方向，与第一平面具有一定的夹角。

在本公开实施例的附图中，以第一方向、第二方向、第三方向两两垂直构成三维直角坐标系为例进行说明，但是并不构成对半导体结构的限定。另外，在附图中，第一方向、第二方向和第三方向均附带有箭头，但是这仅是为了便于示出三个方向的空间关系，可以理解，箭头的反向仍然可以表示该方向。例如，可以将第一方向理解为东西走向、将第二方向理解为南北走向、第三方向则理解为上下走向。

对于形成字线沟槽112的方式，在一些实施例中，沿第二方向去除部分第一牺牲层105和部分隔离层102，形成字线沟槽112，可以包括：

于隔离层102的顶面平面上方形成字线掩膜层111，字线掩膜层111具有沿第二方向延伸的字线图案；

以字线掩膜层111为掩膜进行图案转移，去除部分第一牺牲层105和部分隔离层102，形成字线沟槽112；

去除字线掩膜层111。

需要说明的是，图18为形成字线掩膜层111后所得结构的示意图。如图18所示，字线掩膜层111具有沿第二方向延伸的字线图案，该字线图案暴露出隔离层102和第一牺牲层105中需要被去除的部分。

在进行图案转移时，可以是采用刻蚀的方式，其中，隔离层102和第一牺牲层105通常为不同材料，两者具有不同的刻蚀选择比。这时候，可以先将隔离层102去除一定的深度。这里，可以是将被字线掩膜层111所暴露的隔离层102去除至与第一牺牲层105的底面平齐；或者将隔离层102去除至低于第一牺牲层105的底面，但是不会沿第三方向将被暴露的隔离层102完全去除，以保证与衬底101的绝缘隔离；同时，位于第一牺牲层105下方的隔离层102也可以被部分去除，保证字线沟槽的底部平齐。

图19为以字线掩膜层111为掩膜，去除部分隔离层102后所得结构的示意图。进一步地，继续去除已经被暴露的第一牺牲层105，从而暴露第二牺牲层106。需要注意的是，这里是将包裹第二牺牲层106的第一牺牲层105去除一圈，从而在字线沟槽112内，第二牺牲层106的四个侧面均暴露出来，最后去除字线掩膜层111，图20为形成字线沟槽112并去除字线掩膜层111后所得结构的示意图。其中，去除第一牺牲层105的方式可以为刻蚀。

还需要说明的是，在以字线掩膜层111为掩膜进行图案转移时，可以采用各向同性刻蚀工艺去除部分第一牺牲层105。由于各向同性刻蚀的特性，在第一方向上，第一牺牲层105往往也会被部分去除，从而所得结构如图20所示。

简单来说，本实施例对隔离层102和第一牺牲层105进行刻蚀形成字线沟槽112(WLTrench)，由于需要去除第二牺牲层106底部的第一牺牲层105，所以采取各向同性刻蚀，从而侧壁和顶部的第一牺牲层105也会同时被刻蚀去除。

S105：于字线沟槽112内形成第三牺牲层113；其中，第二牺牲层106、第三牺牲层113、被保留的隔离层102和第一牺牲层105构成一层堆叠层。

需要说明的是，图21为在图20的基础上，形成第三牺牲层113后所得结构的示意图。如图21所示，第三牺牲层113完全填充字线沟槽112。这时候，就得到了一层堆叠层。其中，形成第三牺牲层113的方式可以为沉积第三种牺牲层材料。

在本公开实施例中，第一牺牲层105的材料、第二牺牲层106的材料和第三牺牲层113的材料分别可以分别选自：多晶硅(Poly)、碳(Carbon)、单晶硅、氧化硅、氮化硅中的一种或者多种，也可以为旋涂硬掩膜(SOH)、其它氧化物(Oxide)、二氧化硅(SiO₂)、其它氮化物(Nitride)等，或者也可以为新材料。

其中，各牺牲层的材料通常为易于被刻蚀去除的材料，而且为了保证工艺实现的可靠性，各牺牲层和与其相邻的部位通常采用不同的材料形成。为了便于后续工艺的实施，第一牺牲层105、第二牺牲层106、第三牺牲层113以及隔离层102，两两之间的刻蚀选择比大于或者等于预设比例，其中，预设比例可以为10:1。

这样，在后续分别刻蚀去除第一牺牲层105、第二牺牲层106、第三牺牲层113时，由于各牺牲层材料与隔离层102两两之间的刻蚀选择比不同，且均大于一个预设比例(例如：10:1)，从而在去除某一牺牲层时，隔离层102和其余的牺牲层不会受影响，保证了刻蚀工艺的可靠性，避免影响半导体结构的形貌。

S106：继续形成若干层堆叠层，以形成包括至少一层堆叠层的堆叠结构。

需要说明的是，本公开实施例主要用于形成3D半导体结构，因此，继续执行前述S102至S105的步骤，直至形成所需数量的堆叠层，得到3D堆叠结构，将这些堆叠层整体称作堆叠结构。可以理解，在重复执行步骤S102时，隔离层102形成在下方堆叠层的上方。

这样，通过一层层形成堆叠层得到堆叠的3D结构。图22为形成堆叠结构后所得结构的示意图，其示出了三层堆叠层。

进一步地，参见图23中的左图，其示出了本公开实施提供的另一种形成堆叠结构后所得结构的示意图。为了便于描述，在图23的左图中，忽略了各向同性刻蚀对第一牺牲层105的影响。另外，为了保证结构的可靠性，还可以在堆叠结构上方再形成一层隔离层102，得到如图23的右图所示的结构。

还需要说明的是，对于图23所示的结构，在后续形成字线结构时，会存在寄生电容高，耦合严重的问题。为了解决这一问题，在一些实施例中，第一牺牲层105和第二牺牲层106构成牺牲结构，其中：

沿第三方向，相邻的堆叠层中的牺牲结构错位排列；和/或，沿第三方向，相邻的第三牺牲层113错位排列。

需要说明的是，若该半导体结构包括N层堆叠层，N为大于1的整数，对于第i+1层堆叠层(i为大于0且小于或者等于N的整数)，本公开实施例可以在形成第i+1层堆叠层时，不将第i+1层的牺牲结构和第i层的牺牲结构对齐，而是在第二方向偏移一定的距离，使得在第三方向上，相邻两层堆叠层中的牺牲结构不是对齐，而是存在错位，形成错位排列的结构，所得结构如图24所示。

或者，本公开实施例可以在形成第i+1层堆叠层时，不将第i+1层的第三牺牲层113和第i层的第三牺牲层113对齐，而是在第一方向偏移一定的距离，使得在第三方向上，相邻两层堆叠层中的第三牺牲层113不是对齐，而是存在错位，形成错位排列的结构，所得结构如图25所示。

或者，本公开实施例还可以将牺牲结构和第三牺牲层113均进行错位排列，所得结构如图26所示。

这样，通过这种错排的方式，可以保证在后续形成晶体管和/或字线时，减小寄生电容，改善耦合严重的问题。

S107：去除堆叠结构中的第三牺牲层113，以暴露字线沟槽112。

需要说明的是，在本步骤以及后续步骤中，以图23中所示的立体结构为基础，分别结合AA'截面、BB'截面、CC'截面、DD'截面以及俯视图对后续步骤进行描述，与图23所对应的截面图如图27所示。其中，俯视图以图23中的左图为基础，各截面示意图以图23中的右图为基础，且在图27以及后续附图中，均仅示出堆叠结构的相关截面，未示出衬底101。另外，如果以图7中的牺牲结构为基础，则CC'方向的截面如图28所示。

在一些实施例中，在去除堆叠结构中的第三牺牲层113之前，该方法还可以包括：

去除堆叠结构中的第二牺牲层106，以形成沟道沟槽114；

于沟道沟槽114内形成沟道结构115。

需要说明的是，图29为去除第二牺牲层106后所得结构对应的各截面的示意图。其中，去除第二牺牲层106的方式可以为刻蚀。可以理解，在第一牺牲层105完全包裹第二牺牲层106的情况下，沟道沟槽114即前述的第二牺牲沟槽108。

在沟道沟槽114内形成沟道结构115，所得结构对应的各截面的示意图如图30所示。其中，形成沟道结构115的方式可以为在沟道沟槽114内沉积沟道材料，如图30所示，沟道结构115完全填充沟道沟槽114。这里，沟道结构115可以作为半导体结构的有源区。沟道材料可以包括硅等。

如图30所示，沿第一方向(AA'方向)，沟道结构115包括第一掺杂区1151、沟道区1153和第二掺杂区1152，即第一掺杂区1151和第二掺杂区1152位于沟道区1153的两侧，沟道区1153为沟道结构115中被第三牺牲层113覆盖的部分。其中，在后续制备过程中，可以对第一掺杂区1151和第二掺杂区1152进行掺杂处理以分别作为晶体管的源极和漏极，沟道区1153可以作为晶体管的沟道，在其表面形成晶体管的栅极。

图31为去除第三牺牲层113后所得结构的示意图，如图31所示，在去除第三牺牲层113之后，字线沟槽112得以暴露。其中，去除第三牺牲层113的方式可以为刻蚀。

也就是说，本公开实施例可以首先去除第二牺牲层106，并沉积合适的沟道材料，再去除第三牺牲层113。

这样，本公开实施例在形成所需的多层堆叠层之后，一次刻蚀去除所有的第三牺牲层113，从而只需要一次刻蚀操作就能够将所有的字线沟槽112暴露，简化了制备工艺，有利于节约成本，且易于实现。

S108：于字线沟槽112中形成字线结构117。

需要说明的是，在字线沟槽112中不仅形成字线结构117(WL)，还形成栅氧层116(Gate Oxide，GOX)。

在一些实施例中，字线沟槽112暴露沟道结构115的沟道区1153；于字线沟槽112中形成字线结构117之前，该方法还可以包括：

于沟道区1153的表面形成栅氧层116。

需要说明的是，图32为形成栅氧层116后所得结构的示意图。如图32所示，栅氧层116形成在沟道结构115的沟道区1153的表面。其中，形成栅氧层116的方式可以为沉积或者氧化生长/原位生长等方式，栅氧层116的材料可以包括氧化硅等。如图32所示，该栅氧层116环绕沟道区1153，用于形成GAA结构。

在形成栅氧层116之后，在剩余的字线沟槽112中形成字线结构117，得到如图33所示的结构。如图33所示，字线结构117完全填充剩余的字线沟槽112。其中，形成字线结构117的方式可以为沉积，字线结构117的材料可以包括氮化钛或者金属(例如钨)等导电材料。

简单来说，本实施例在去除第三牺牲层113之后，首先沉积栅氧层116，然后沉积金属字线，得到字线结构117。

这样，利用这种方式制备得到的字线结构117可以为水平字线结构，即该字线结构117沿第一方向(水平面)延伸排列。

还需要说明的是，前述提及，为了获得更好的性能，减小寄生电容，本公开实施例还提出了错位排列的结构。那么，当以图24所示的错位结构为基础时，最终所得结构的截面示意图则如图34所示；同理，当以图25所示的错位结构为基础时，最终所得结构的截面示意图则如图35所示；当以图26所示的错位结构为基础时，最终所得结构的截面示意图则如图36所示。

这样，利用这种错排的方式所得的错位结构，还能够解决沟道结构和字线结构的寄生电容过大、耦合严重的问题，最终减小寄生电容，改善耦合，提升半导体结构的性能。

图37示出了在图23中左图的基础上，经过步骤S108后所得结构的立体示意图。

进一步地，在一些实施例中，于字线沟槽112中形成字线结构之后，该方法还可以包括：

去除第一牺牲层105，以暴露第一掺杂区1051和第二掺杂区1052；

对第一掺杂区1151和第二掺杂区1152进行掺杂处理，形成源极和漏极。

需要说明的是，图38为去除第一牺牲层105后所得结构的各截面的示意图。如图38中的箭头所指的方向进行掺杂处理。其中，掺杂处理的方式可以为离子注入等，掺杂的类型可以为P型掺杂或者N型掺杂，这里不作具体限定。

进一步地，还可以对进一步进行处理或者在前述过程中同步处理在半导体结构中形成电容器、阶梯状字线字线等，所得结构的俯视图可以参照图39，其中，BL表示位线(BitLine，BL)，可以看出，这里为垂直位线；Staircase WL表示阶梯状字线；CT表示接触插塞(Contact)等导电接触结构，可以将阶梯状字线结构与外围电路进行连接；CAP表示电容器(Capacitor)；对于具体制备过程，这里不再详细说明。

还需要说明的是，本公开实施例中所涉及的沉积方式可以包括化学气相沉积(Chemical Vapor Deposition，CVD)、物理气相沉积(Physical Vapor Deposition，PVD)以及ALD等沉积方式；所涉及的刻蚀方式可以包括干法刻蚀、湿法刻蚀等等，具体可以结合工艺条件和材料特性进行选择，这里不作具体限定。

综上所述，本实施例涉DRAM，特别涉及3D DRAM，利用多牺牲层制备半导体结构，从而实现多次3D堆叠结构一起制备，并示例了多种实现方式。其中各牺牲层材料与隔离层102两两之间的刻蚀选择比不同，且均大于一个预设比例(例如：10:1)，从而在去除某一牺牲层时，隔离层102和其余的牺牲层不会受影响，保证了刻蚀工艺的可靠性，避免影响半导体结构的形貌。

本公开实施例提供了一种半导体结构的制备方法，包括：提供衬底；于衬底上形成隔离层；于隔离层中形成沿第一方向延伸的第一牺牲层和第二牺牲层，且第一牺牲层至少部分包裹第二牺牲层；沿第二方向去除部分第一牺牲层和部分隔离层，形成字线沟槽；于字线沟槽内形成第三牺牲层；其中，第二牺牲层、第三牺牲层、被保留的隔离层和第一牺牲层构成一层堆叠层；继续形成若干层堆叠层，以形成包括至少一层堆叠层的堆叠结构；去除堆叠结构中的第三牺牲层，以暴露字线沟槽；于字线沟槽中形成字线结构。这样，在制备半导体结构时，采用多牺牲层的方式，能够以简单易实现的工艺制备得到水平字线，实现了在简化制造工艺的同时，降低存储器内部的电阻，进而能够提升制造良率，并提升存储器的电学性能。

本公开的另一实施例中，提供了一种半导体结构，其是根据前述实施例任一项所述的方法制备得到的。以图33结合图37为例，该半导体结构可以包括：

衬底101；

形成于衬底101上方的堆叠结构，堆叠结构包括至少一层堆叠层；

其中，一层堆叠层包括：

隔离层102；

形成于隔离层102中的沟道结构115，且沟道结构115沿第一方向延伸；其中，沿第一方向，沟道结构115包括第一掺杂区1151、沟道区1153和第二掺杂区1152；

形成于隔离层中的字线结构117，字线结构117沿第二方向延伸且包裹沟道区1153。

在一些实施例中，该半导体结构还包括栅氧层116，栅氧层116形成于沟道层1153和字线结构117之间。

在一些实施例中，沿第三方向，相邻的堆叠层中的沟道结构116错位排列；和/或，沿第三方向，相邻的字线结构117错位排列。

在一些实施例中，该字线结构包括水平字线结构。

需要说明的是，本实施例提供的半导体结构利用前述实施例提供的制备方法制备得到，从而该半导体结构易于制备，不仅能够降低内部电阻，还能够改善寄生电容过大造成的耦合问题，对于本公开实施例中未披露的细节，请参照前述实施例的描述而理解。

本公开的再一实施例中，参见图40，其示出了本公开实施例提供的一种存储器的组成结构示意图。如图40所示，该存储器40包括前述实施例任一项所述的半导体结构。

需要说明的是，该存储器40可以为半导体存储器，例如DRAM。

在本公开实施例中，对于DRAM来说，不仅可以符合DDR、DDR2、DDR3、DDR4、DDR5等内存规格，还可以符合LPDDR、LPDDR2、LPDDR3、LPDDR4、LPDDR5等内存规格，这里不作任何限定。

这样，该存储器40的寄生电容小，耦合得以改善，进而性能得以提升。

以上所述，仅为本公开的较佳实施例，并非用于限定本公开的保护范围。

需要说明的是，在本公开中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。

上述本公开实施例序号仅仅为了描述，不代表实施例的优劣。

本公开所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。

本公开所提供的几个产品实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的产品实施例。

本公开所提供的几个方法或设备实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或设备实施例。

以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (15)

1.一种半导体结构的制备方法，其特征在于，包括：

提供衬底；

于所述衬底上形成隔离层；

于所述隔离层中形成沿第一方向延伸的第一牺牲层和第二牺牲层，且所述第一牺牲层至少部分包裹所述第二牺牲层；

沿第二方向去除部分所述第一牺牲层和部分所述隔离层，形成字线沟槽；

于所述字线沟槽内形成第三牺牲层；其中，所述第二牺牲层、所述第三牺牲层、被保留的所述隔离层和所述第一牺牲层构成一层堆叠层；

继续形成若干层所述堆叠层，以形成包括至少一层所述堆叠层的堆叠结构；

去除所述堆叠结构中的所述第三牺牲层，以暴露所述字线沟槽；

于所述字线沟槽中形成字线结构。

2.根据权利要求1所述的方法，其特征在于，于所述隔离层中形成沿第一方向延伸的第一牺牲层和第二牺牲层，包括：

于所述隔离层中形成沿第一方向延伸的第一沟槽；

于所述第一沟槽的底部和侧面形成所述第一牺牲层；

于剩余的所述第一沟槽内形成所述第二牺牲层。

3.根据权利要求2所述的方法，其特征在于，所述第一牺牲层的上表面、所述第二牺牲层的上表面以及所述隔离层的上表面平齐。

4.根据权利要求1所述的方法，其特征在于，于所述隔离层中形成沿第一方向延伸的第一牺牲层和第二牺牲层，包括：

于所述隔离层中形成沿第一方向延伸的第一沟槽；

于所述第一沟槽的底部和侧面形成第一子牺牲层；

于剩余的所述第一沟槽内形成初始第二牺牲层；

去除部分所述初始第二牺牲层，形成第二沟槽，保留的所述初始第二牺牲层形成所述第二牺牲层；

于所述第二沟槽内形成第二子牺牲层；

其中，所述第一子牺牲层和所述第二子牺牲层构成所述第一牺牲层。

5.根据权利要求4所述的方法，其特征在于，所述第一牺牲层的上表面和所述隔离层的上表面平齐。

6.根据权利要求1所述的方法，其特征在于，在去除所述堆叠结构中的所述第三牺牲层之前，所述方法还包括：

去除所述堆叠结构中的所述第二牺牲层，以形成沟道沟槽；

于所述沟道沟槽内形成沟道结构。

7.根据权利要求6所述的方法，其特征在于，所述字线沟槽暴露所述沟道结构的沟道区；于所述字线沟槽中形成字线结构之前，所述方法还包括：

于所述沟道区的表面形成栅氧层。

8.根据权利要求7所述的方法，其特征在于，沿所述第一方向，所述沟道结构包括所述沟道区和位于所述沟道区两侧的第一掺杂区、第二掺杂区；于所述字线沟槽中形成字线结构之后，所述方法还包括：

去除所述第一牺牲层，以暴露所述第一掺杂区和所述第二掺杂区；

对所述第一掺杂区和所述第二掺杂区进行掺杂处理，形成源极和漏极。

9.根据权利要求1所述的方法，其特征在于，沿第二方向去除部分所述第一牺牲层和部分所述隔离层，形成字线沟槽，包括：

于所述隔离层的顶面平面上方形成字线掩膜层，所述字线掩膜层具有沿第二方向延伸的字线图案；

以所述字线掩膜层为掩膜进行图案转移，去除部分所述第一牺牲层和部分所述隔离层，形成所述字线沟槽；

去除所述字线掩膜层。

10.根据权利要求9所述的方法，其特征在于，在以所述字线掩膜层为掩膜进行图案转移时，采用各向同性刻蚀工艺去除部分所述第一牺牲层。

11.根据权利要求1至10任一项所述的方法，其特征在于，所述第一牺牲层和所述第二牺牲层构成牺牲结构，其中：

沿第三方向，相邻的堆叠层中的所述牺牲结构错位排列；和/或，沿所述第三方向，相邻的所述第三牺牲层错位排列；

其中，所述第一方向、所述第二方向和所述第三方向两两相交，且所述第一方向、所述第二方向和所述第三方向不位于同一平面。

12.根据权利要求1至10任一项所述的方法，其特征在于，所述第一牺牲层的材料、所述第二牺牲层的材料和所述第三牺牲层的材料分别选自：多晶硅、碳、单晶硅、氧化硅、氮化硅中的一种或者多种。

13.根据权利要求1至10任一项所述的方法，其特征在于，所述字线结构的材料包括导电材料，且所述字线结构为阶梯状字线结构。

14.根据权利要求1至10任一项所述的方法，其特征在于，所述第一牺牲层、所述第二牺牲层、所述第三牺牲层以及所述隔离层，两两之间的刻蚀选择比大于或者等于预设比例，其中，所述预设比例为10:1。

15.一种存储器，其特征在于，包括根据权利要求1至14任一项所述的方法制备得到的半导体结构。

Images