CN116010299B - 一种数据处理方法、装置、设备及可读存储介质 - Google Patents
一种数据处理方法、装置、设备及可读存储介质 Download PDFInfo
- Publication number
- CN116010299B CN116010299B CN202310325359.5A CN202310325359A CN116010299B CN 116010299 B CN116010299 B CN 116010299B CN 202310325359 A CN202310325359 A CN 202310325359A CN 116010299 B CN116010299 B CN 116010299B
- Authority
- CN
- China
- Prior art keywords
- storage
- data block
- sequence
- data
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003860 storage Methods 0.000 title claims abstract description 762
- 238000003672 processing method Methods 0.000 title claims abstract description 20
- 238000006243 chemical reaction Methods 0.000 claims abstract description 88
- 238000000034 method Methods 0.000 claims description 52
- 238000004590 computer program Methods 0.000 claims description 15
- 238000012545 processing Methods 0.000 claims description 14
- 238000012432 intermediate storage Methods 0.000 claims description 8
- 238000012163 sequencing technique Methods 0.000 claims description 4
- 238000013500 data storage Methods 0.000 abstract description 14
- 238000010586 diagram Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 9
- 230000006872 improvement Effects 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 238000013507 mapping Methods 0.000 description 6
- 238000012546 transfer Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 238000013475 authorization Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007418 data mining Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010801 machine learning Methods 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000010979 ruby Substances 0.000 description 1
- 229910001750 ruby Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
本申请公开了一种数据处理方法、装置、设备及可读存储介质，根据目标存储顺序，从各数据块中确定目标时钟周期内进行存储顺序转换的各待写入数据块，并根据当前存储顺序确定各待写入数据块对应的存储体编号和存储地址编号，在存储体编号对应存在存储体冲突的情况下，更新目标时钟周期内各待写入数据块对应的存储体编号和存储地址编号，并以更新后的存储体编号和存储地址编号，通过各线程将所述各数据块依次从所述当前存储顺序转换到所述目标存储顺序。可见，通过对待写入数据块的存储体编号进行更新的方式，将存在存储体冲突的数据块分别移动到不同的存储体中，减少存储体冲突，提高数据存储顺序转换的效率。
Description
技术领域
本申请涉及计算机技术领域，尤其涉及一种数据处理方法、装置、设备及可读存储介质。
背景技术
数据在存储器件中可以按照stride存储方式（“从左到右、从上到下”存储顺序）进行存储，也可以按照twiddle存储方式（“zigzag”的Z字型存储顺序）进行存储。根据不同的应用场景，上述两种存储方式可以互相进行转换。
目前，可以在数据从当前存储器件写入到其他存储器件的过程中转换数据的存储方式。将存储器件的内存划分为可以同时执行多个写入操作的多个存储体。数据可以被划分为多个数据块，各数据块分别存储在各存储体的多个存储地址中。为了提高数据的存储方式的转换效率，可通过多个线程同时访问多个存储体，同时执行数据的写入操作。
但是，由于在不同的存储方式下，各数据块的存储顺序互不相同，在通过多个线程同时执行数据的写入操作时，可能会出现存储体冲突的情况，进而降低数据存储顺序转换的效率。
发明内容
本申请提供一种数据处理方法、装置、设备及可读存储介质，以部分的解决现有技术存在的上述问题。
本申请采用下述技术方案：
本申请提供了一种数据处理方法，多个线程同时访问分别存储在多个存储体的多个存储地址中的数据块，所述方法包括：
在接收到存储顺序转换请求的情况下，确定各数据块在各存储地址中的当前存储顺序，以及确定所述各数据块在所述各存储地址中的目标存储顺序；
确定目标时钟周期，针对所述目标时钟周期，根据所述目标存储顺序，从所述各数据块中确定所述目标时钟周期内进行存储顺序转换的各待写入数据块；
根据所述当前存储顺序，确定所述各待写入数据块对应的存储体编号和存储地址编号；
在所述存储体编号对应存在存储体冲突的情况下，更新所述各待写入数据块对应的存储体编号和存储地址编号；
根据更新后的存储体编号和存储地址编号，通过各线程将所述各数据块依次从所述当前存储顺序转换到所述目标存储顺序。
可选地，确定各数据块在各存储地址中的当前存储顺序，具体包括：
确定所述存储顺序转换请求的请求类型；
根据所述请求类型，以各存储体的存储体编号为列，以所述各存储地址的存储地址编号为行，将所述各数据块依次填入所述各存储体内的各存储地址中，确定所述各数据块在各存储地址中的当前存储顺序。
可选地，在所述请求类型为将各数据块的存储顺序由stride存储顺序转换为twiddle存储顺序的情况下，所述根据所述请求类型，以各存储体的存储体编号为列，以所述各存储地址的存储地址编号为行，将所述各数据块依次填入所述各存储体内的各存储地址中，确定所述各数据块在各存储地址中的当前存储顺序，具体包括：
以各存储体的存储体编号为列，以所述各存储地址的存储地址编号为行，将所述各数据块按照从左至右、从上到下的顺序排列，依次填入所述各存储体内的各存储地址中，确定所述各数据块在各存储地址中的当前存储顺序。
可选地，确定所述各数据块在所述各存储地址中的目标存储顺序，具体包括：
以各存储体的存储体编号为列，以所述各存储地址的存储地址编号为行，将所述各数据块按照之字形顺序排列，依次填入所述各存储体内的各存储地址中，确定所述各数据块在所述各存储地址中的目标存储顺序。
可选地，所述数据块包含的数据为图形数据；
以各存储体的存储体编号为列，以所述各存储地址的存储地址编号为行，将所述各数据块按照之字形顺序排列，依次填入所述各存储体内的各存储地址中，确定所述各数据块在所述各存储地址中的目标存储顺序，具体包括：
确定各数据块中包含的图形数据对应的每纹素平均比特数；
根据所述图形数据对应的每纹素平均比特数，以及所述各存储地址存储数据的宽度，确定所述各数据块在所述各存储地址中存储的之字形顺序类型；
根据确定出的之字形顺序类型，以所述各存储体的存储体编号为列，以所述各存储地址的存储地址编号为行，将所述各数据块依次填入所述各存储体内的各存储地址中，确定所述各数据块在所述各存储地址中的目标存储顺序。
可选地，在所述请求类型为将各数据块的存储顺序由twiddle存储顺序转换为stride存储顺序的情况下，所述根据所述请求类型，以各存储体的存储体编号为列，以所述各存储地址的存储地址编号为行，将所述各数据块依次填入所述各存储体内的各存储地址中，确定所述各数据块在各存储地址中的当前存储顺序，具体包括：
以各存储体的存储体编号为列，以所述各存储地址的存储地址编号为行，将所述各数据块按照之字形顺序排列，依次填入所述各存储体内的各存储地址中，确定所述各数据块在各存储地址中的当前存储顺序。
可选地，所述数据块包含的数据为图形数据；
以各存储体的存储体编号为列，以所述各存储地址的存储地址编号为行，将所述各数据块按照之字形顺序排列，依次填入所述各存储体内的各存储地址中，确定所述各数据块在各存储地址中的当前存储顺序，具体包括：
确定各数据块中包含的图形数据对应的每纹素平均比特数；
根据所述图形数据对应的每纹素平均比特数，以及所述各存储地址存储数据的宽度，确定所述各数据块在所述各存储地址中存储的之字形顺序类型；
根据确定出的之字形顺序类型，以所述各存储体的存储体编号为列，以所述各存储地址的存储地址编号为行，将所述各数据块依次填入所述各存储体内的各存储地址中，确定所述各数据块在各存储地址中的当前存储顺序。
可选地，确定所述各数据块在所述各存储地址中的目标存储顺序，具体包括：
以各存储体的存储体编号为列，以所述各存储地址的存储地址编号为行，将所述各数据块按照从左至右、从上到下的顺序排列，依次填入所述各存储体内的各存储地址中，确定所述各数据块在所述各存储地址中的目标存储顺序。
可选地，根据所述当前存储顺序，确定所述各待写入数据块对应的存储体编号和存储地址编号，具体包括：
针对每个数据块，根据所述当前存储顺序，确定该数据块的顺序编号；
根据该数据块的顺序编号和存储体数量相除得到的商，确定该数据块对应的存储地址编号，并根据该数据块的顺序编号和所述存储体数量相除得到的余数，确定该数据块对应的存储体编号。
可选地，更新所述各待写入数据块对应的存储体编号和存储地址编号，具体包括：
确定所述目标时钟周期内至少被两个线程同时访问的存储体作为目标存储体，并确定所述目标存储体中被访问的各目标数据块；
针对每个目标数据块，确定该数据块对应的移位步长，所述移位步长用于表征该目标数据块被移动的存储体个数；
按照该目标数据块对应的移位步长，更新该目标数据块对应的存储体编号。
可选地，通过各线程将所述各数据块依次从所述当前存储顺序转换到所述目标存储顺序之前，所述方法还包括：
根据接收到的存储顺序转换请求，确定存储顺序转换任务对应的图形数据的数据量；
根据存储体的数量和存储地址的数量，分割所述图形数据的数据量，得到若干存储顺序转换子任务，并按照所述目标存储顺序对各存储顺序转换子任务进行排序；
通过各线程将所述各数据块依次从所述当前存储顺序转换到所述目标存储顺序，具体包括：
根据所述各存储顺序转换子任务的顺序，通过各线程依次执行所述各存储转换子任务，将所述各数据块依次从所述当前存储顺序转换到所述目标存储顺序。
可选地，所述存储顺序转换请求由第一存储器件发送；
根据更新后的存储体编号和存储地址编号，通过所述各线程将所述各数据块依次从所述当前存储顺序转换到所述目标存储顺序，具体包括：
根据更新后的存储体编号和存储地址编号，确定所述目标时钟周期内各待写入数据块从所述第一存储器件写入中间存储器件的写入顺序；
根据所述写入顺序，通过各线程将所述各数据块依次从第一存储器件写入所述中间存储器件的各存储体中；
在所有数据块写入所述中间存储器件的各存储体中时，通过所述各线程将所述各数据块从所述中间存储器件按照目标存储顺序中从低地址从高地址读出，并写入第二存储器件的各存储体内。
本申请提供了一种数据处理装置，多个线程同时访问分别存储在多个存储体的多个存储地址中的数据块，所述装置包括：
存储顺序确定模块，用于在接收到存储顺序转换请求的情况下，确定各数据块在各存储地址中的当前存储顺序，以及确定所述各数据块在所述各存储地址中的目标存储顺序；
待写入数据块确定模块，用于确定目标时钟周期，针对所述目标时钟周期，根据所述目标存储顺序，从所述各数据块中确定所述目标时钟周期内进行存储顺序转换的各待写入数据块；
编号确定模块，用于根据所述当前存储顺序，确定所述各待写入数据块对应的存储体编号和存储地址编号；
更新模块，用于在所述存储体编号对应存在存储体冲突的情况下，更新所述各待写入数据块对应的存储体编号和存储地址编号；
转换模块，用于根据更新后的存储体编号和存储地址编号，通过各线程将所述各数据块依次从所述当前存储顺序转换到所述目标存储顺序。
本申请提供了一种计算机可读存储介质，所述存储介质存储有计算机程序，所述计算机程序被处理器执行时实现上述数据处理方法。
本申请提供了一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现上述数据处理方法。
本申请采用的上述至少一个技术方案能够达到以下有益效果：
本申请提供的数据处理方法中，根据目标存储顺序，从各数据块中确定目标时钟周期内进行存储顺序转换的各待写入数据块，并根据当前存储顺序确定各待写入数据块对应的存储体编号和存储地址编号，在存储体编号对应存在存储体冲突的情况下，更新目标时钟周期内各待写入数据块对应的存储体编号和存储地址编号，并以更新后的存储体编号和存储地址编号，通过各线程将所述各数据块依次从所述当前存储顺序转换到所述目标存储顺序。可见，通过对待写入数据块的存储体编号进行更新的方式，将存在存储体冲突的数据块分别移动到不同的存储体中，减少存储体冲突，提高数据存储顺序转换的效率。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1为本申请中一种数据处理方法的流程示意图；
图2为本申请中一种数据处理方法的流程示意图；
图3为本申请中一种数据处理方法的流程示意图；
图4为本申请提供的一种数据处理装置的示意图；
图5为本申请提供的对应于图1的电子设备示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请具体实施例及相应的附图对本申请技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
另外，需要说明的是，本申请中所有获取信号、信息或数据的动作都是在遵照所在地国家相应的数据保护法规政策的前提下，并获得由相应装置所有者给予授权的情况下进行的。
随着近些年来数据挖掘、机器学习、高清视频图像处理和大数据等研究及应用方向的逐渐火热，计算机中传统的CPU性能的提升已无法满足这些应用对计算机计算需求的增长。随着计算需求的增长和GPU线程级并行性的增加，如今的计算机可以直接借助GPU大规模线程级并行的特点来进行大并行计算，这种并行的计算通常利用了所有计算相关的硬件并使用了适当算法使计算可以获得巨大的加速。
在数据存储领域中，存在两种方式，一种为“stride”，其在存储体的存储方式按照“从左到右，从上到下”的线性顺序进行存储；一种为“twiddle”，其在存储体的存储方式按照“zigzag”的Z字型顺序进行存储。为了描述存储方式不同，以数据块编号表示存储顺序，stride存储方式如表1所示，twiddle存储方式可如表2所示。
在实际应用中，根据不同的实际需要，上述两种存储方式之间可以互相转换。为了提高图像数据的转换效率，将存储器件的内存划分为可以同时执行写入操作的多个存储体（bank）。Bank的组织方式为：每个bank的宽度固定，例如32bit，各个bank的宽度相同。相邻的两个32bit字被组织在两个相邻的bank中，每个bank在每个时钟周期可以提供与bank宽度相同的带宽。如果线程束（Warp）中的每个线程都访问不同的bank，由于每个线程访问的bank在共享内存中都是独立的、互不影响的，那么所有线程的操作都可以在一个时钟周期内同时执行，也就是说，各线程并行执行数据访问，无须顺序地（串行地）访问。由于不同的bank可以互不干扰的同时工作，因此对位于n个bank上的n个存储地址的访问能够同时进行，此时数据处理的有效带宽为只有一个bank时的n倍。
图像数据也被划分为多个数据块，各数据块分别存储在各存储体的多个存储地址（line）中。通过多个线程同时访问多个存储体，同时执行图像数据的写入操作，以便同时对多个存储体内存储的数据块进行存储顺序的转换。
在实际应用中，由于存储体内的一个存储地址中在存储有数据块的情况下，一般不能执行其他数据块的写入操作，为了对数据存储方式进行转换，通常可以将各数据块通过多个线程由当前存储器件写入到其他存储器件，并在此过程中完成存储顺序转换的过程。
但是，由于在stride存储顺序下各数据块的存储顺序和在twiddle存储顺序下各数据块的存储顺序不同，在通过多个线程同时执行图像数据的写入操作时，可能会出现存储体冲突（bank conflict）的情况。存储体冲突指的是多个线程在同一个时钟周期内，对同一个存储体内的多个存储地址同时访问时，各线程分别执行的访问操作之间相互冲突。
例如，如表1和表2所示，表1表示了编号为0~f的16个数据块以stride存储顺序，存储在编号为bank0~bank3的4个存储体的16个存储地址中。表2是编号为0~f的16个数据块以twiddle存储顺序进行存储的示意表。以stride存储顺序转换为twiddle存储顺序为例，对于将编号“0”、“2”、“8”、“a”的数据块写入表2所示的存储体内时，可以根据表1所示存储地址，通过4个线程分别访问bank0的存储地址line0、bank2的存储地址line0、bank0的存储地址line2和bank2的存储地址line2，将各数据块同时从表1所示的存储顺序转换到表2所示的存储顺序。
但是，对于访问bank0的存储地址line0的线程，和访问bank0的存储地址line2的线程，从表1可知，这两个线程在同一个时钟周期内，都是对bank0进行访问。此时，这两个线程的访问操作发生了存储体冲突，无法同时执行数据的写入操作，只能串行地执行，所耗费的时间将根据发生冲突的线程的数量成倍增加。可见，存储体冲突的发生会降低了图像数据存储顺序转换的效率。
基于此，本申请提供一种数据处理方法，通过将目标时钟周期内各待写入数据块对应的存储体编号和存储地址编号进行更新的方式，将存在存储体冲突的多个数据块分别移动到不同的存储体中，减少存储体冲突，提高数据存储顺序转换的效率。
以下结合附图，详细说明本申请各实施例提供的技术方案。
图1为本申请提供的一种数据处理方法的流程示意图。
S100：在接收到存储顺序转换请求的情况下，确定各数据块在各存储地址中的当前存储顺序，以及确定所述各数据块在所述各存储地址中的目标存储顺序。
在本申请实施例中提供了一种数据处理方法，该数据处理方法的执行过程可由用于进行数据搬运和数据存储方式转换的服务器等电子设备执行该数据处理方法，本申请对执行该数据处理方法的电子设备的具体类型不做限定。
在本申请实施例中，数据可以被划分为多个数据块，每个数据块包含了若干字节的数据，各数据块可分别存储在存储体内的不同存储地址中。一个存储体内的一个存储地址上存储一个数据块。一般的，各数据块以一定的存储顺序存储在各存储体内的不同存储地址中，因此，以存储体的存储体编号为列，以存储地址的存储地址编号为行，将各数据块以一定的顺序排列，可构建数据块的存储表。其中，存储体的宽度可指示数据块包含的数据的字节量。当多线程访问数据时，各线程可以同时访问多个数据块，实现提高数据处理效率的目的。
在实际应用中，可以根据实际需求，将数据在不同的数据存储顺序之间进行转换。例如，将二维图形数据以stride存储顺序转换为twiddle存储顺序，则该二维图形在渲染时，原本是从左到右、从上到下的顺序执行图形渲染，存储顺序转换后，则是以zigzag的Z字型顺序执行图像渲染。又或者在图形压缩领域，以twiddle存储顺序进行图形压缩的效率较高。各数据块在各存储体的各存储地址中存储的顺序可以是前述的stride存储顺序、twiddle存储顺序，或者是现有的任意一种存储顺序，本申请对此不做限定。
如表2所示为一种数据块以twiddle存储顺序进行存储的示意表，当然还有其他类型的Z字型的存储顺序，如表3和表4所示为其他形式的Z字型的存储顺序。在本申请中对twiddle存储顺序的具体形式不做限定。
另外，数据块不同的存储顺序对应于相邻的两个存储体内存储的数据块的连续关系的不同，例如，表1所示在stride的存储顺序中存储在bank0、line0的编号为0数据块，与存储在（bank1，line0）的编号为1的数据块是连续的两个32byte的数据，而在表2所示的twiddle的存储顺序中，存在连续关系的是存储在（bank0，line0）的编号为0数据块，和存储在（bank0，line1）的编号为1的数据块。因此，在此步骤中，获取各数据块的顺序编号，数据块的顺序编号用于表示各数据块之间数据的连续关系。
在接收到存储顺序转换请求的情况下，可根据各数据块的顺序编号，确定各数据块在各存储地址中的当前存储顺序。当然，也可以根据存储顺序转换请求指示的请求类型，确定将各数据块以何种当前存储顺序，转换到何种目标存储顺序。
进一步的，在确定各数据块在各存储地址中的当前存储顺序后，可根据具体的应用场景，将现有的、与当前存储顺序不同的任一存储顺序作为目标存储顺序。例如，当确定各数据块在各存储地址中的当前存储顺序为stride存储顺序时，可将与stride存储顺序不同的twiddle存储顺序作为目标存储顺序。
以数据为8kbyte二维图形的数据为例，将8kbyte数据的存储顺序的转换作为任务，将任务划分为16个512byte的子任务。如果每个时钟周期需要转换的数据为32byte，则将8kbyte的数据划分为256个字节量为32byte的数据块。以存储器件的存储区域包含编号为0~3的4个bank和编号为0~63的64个存储地址为例，则上述256个数据块可分别放入上述各存储体的各存储地址中，以bank的存储体编号为列、存储地址的存储地址编号为行，构成4列64行的数据块存储表。进一步的，可以确定每个子任务包含的各数据块在各存储体内的各存储地址中的位置以及各数据块的当前存储顺序。以当前存储顺序为stride为例，各数据块在各存储体内的各存储地址中的存储方式可以如表1所示，顺序编号为0~f的16个数据块以stride存储顺序，存储在编号为bank0~bank3的4个存储体的16个存储地址中。其中，数据块的顺序编号用于表示各数据块之间数据的连续关系，如顺序编号为0和顺序编号为1的两个数据块，这两个数据块是连续的两个32byte的数据。
S102：确定目标时钟周期，针对所述目标时钟周期，根据所述目标存储顺序，从所述各数据块中确定所述目标时钟周期内进行存储顺序转换的各待写入数据块。
在实际应用中，由于执行数据存储顺序转换的电子设备在一个时钟周期内可转换的数据量大小与电子设备的计算性能相关，因此，完成各数据块的存储顺序的转换需要经过多个时钟周期。
在此步骤中，目标时钟周期可以是前述多个时钟周期中的任意一个或任意多个时钟周期，本申请对此不做限定。
另外，由于在存储顺序转换后，各数据块是以目标存储顺序排列的，因此，对于目标时钟周期而言，可根据目标存储顺序确定在目标时钟周期内需要进行存储顺序转换的各待写入数据块。
例如，以表1对应的各数据块以stride的存储顺序，经转换得到表2的twiddle存储顺序为例，根据表2的第一行“028a”可知，第一个时钟周期内需要进行存储顺序转换的数据块为顺序编号分别为“028a”的数据块。
S104：根据所述当前存储顺序，确定所述各待写入数据块对应的存储体编号和存储地址编号。
进一步的，在确定各该时钟周期需要进行存储顺序转换的待写入数据块后，可根据各待写入数据块在所述当前存储顺序中的位置，进而确定各待写入数据块对应的与哪个存储体和哪个存储地址。
以stride存储顺序为例，针对每个数据块，根据所述当前存储顺序，确定该数据块的顺序编号，根据该数据块的顺序编号和存储体数量相除得到的商，确定该数据块对应的存储地址编号，并根据该数据块的顺序编号和所述存储体数量相除得到的余数，确定该数据块对应的存储体编号。
以在表2中顺序编号为“9”的数据块为例，在存储体数量为4个的前提下，可以确定该数据块对应的存储地址编号为“2”，以及该数据块对应的存储体编号为“1”，也即，顺序编号为“9”的数据块在stride存储顺序中，位于（bank2，line1）的位置。
S106：在所述存储体编号对应存在存储体冲突的情况下，更新所述各待写入数据块对应的存储体编号和存储地址编号。
通常，由于同一个存储体在同一时刻（同一时钟周期）无法响应多个线程的数据访问请求，这些数据访问请求会被串行地完成。电子设备会将造成存储体冲突的一组数据访问请求划分为几次不存在存储体冲突的独立请求，此时数据处理的有效带宽会降低几倍，降低的倍数与拆分得到的不存在存储体冲突的数据访问请求的数量相关。
为了减少或避免存储体冲突，需要对可能产生存储体冲突的各线程的数据访问请求进行优化调度，以避免存储体冲突带来的序列化访问。
在本申请实施例中，各线程同时访问同一存储体会造成存储体冲突，为了检测目标时钟周期内是否存在存储体冲突，可分别确定各待写入数据块的存储体编号，将存储体编号相同的待写入数据块视为发生存储体冲突的数据块。
例如，仍以表1转换到表2为例，各待写入数据块的顺序编号为“028a”，在表1所示的当前存储顺序中查找顺序编号为“028a”的数据块，得到的各待写入数据块的存储体编号和存储地址编号依次为（bank0，line0）、（bank2，line0）、（bank0，line2）和（bank2，line2）。可见，待写入数据块“0”和待写入数据块“8”的存储体编号相同，所以，待写入数据块“0”和待写入数据块“8”之间发生了存储体冲突。同理，待写入数据块“2”和待写入数据块“a”的存储体编号相同，所以，待写入数据块“2”和待写入数据块“a”之间发生了存储体冲突。
进一步的，对于在目标时钟周期内存在存储体冲突的各待写入数据块，可以将存储体编号进行调整，更新所述各待写入数据块对应的存储体编号和存储地址编号，得到新的写入映射。更新的方式可以是对存在存储体冲突的待写入数据块的存储体编号和/或存储地址编号进行移位、调换等现有的更新操作，本申请对更新的具体方式不过限定。
例如，在将顺序编号为“028a”的数据块由表1所示的存储顺序转换为表2所示的存储顺序时，避免待写入数据块“8”对应的存储体，与待写入数据块“0”对应的存储体发生冲突的同时，还需避免与待写入数据块“2”对应的存储体发生冲突，可以将待写入数据块“8”进行移位，调整到（bank1，line2）的位置。同理，待写入数据块“a”可以调整到（bank3，line2）的位置。这样，当4个线程在该时钟周期内同时访问这4个待写入数据块时，每个线程访问的存储体都不相同，这样，在该时钟周期内就不会发生存储体冲突的问题。
S108：根据更新后的存储体编号和存储地址编号，通过各线程将所述各数据块依次从所述当前存储顺序转换到所述目标存储顺序。
在更新了目标时钟周期内各待写入数据对应的存储体编号和存储地址编号后，将其作为更新后的写入映射，依次将目标时钟周期内各待写入数据进行存储顺序转换，即可通过各线程将所述各数据块依次从所述当前存储顺序转换到所述目标存储顺序。
例如，仍以表1转换到表2为例，按照上述步骤S104~S106可以得到存储地址0~3行的更新后的映射，如表5所示。
结合表1和表2可知，基于表5所示的写入映射，各线程在目标时钟周期内对数据块进行访问均不会产生存储体冲突。另外，存储地址4~63行的写入映射可以根据0~3行的写入映射确定。
本说明提供的数据处理方法中，根据目标存储顺序，从各数据块中确定目标时钟周期内进行存储顺序转换的各待写入数据块，并根据当前存储顺序确定各待写入数据块对应的存储体编号和存储地址编号，在存储体编号对应存在存储体冲突的情况下，更新目标时钟周期内各待写入数据块对应的存储体编号和存储地址编号，并以更新后的存储体编号和存储地址编号，通过各线程将所述各数据块依次从所述当前存储顺序转换到所述目标存储顺序。可见，通过对待写入数据块的存储体编号进行更新的方式，将存在存储体冲突的数据块分别移动到不同的存储体中，减少存储体冲突，提高数据存储顺序转换的效率。
在本申请一个或多个实施例中，在如图1步骤S100所示在接收到存储顺序转换请求的情况下，确定各数据块在各存储地址中的当前存储顺序，以及确定所述各数据块在所述各存储地址中的目标存储顺序中，可根据存储顺序转换请求对应的请求类型，确定各数据块的存储顺序，具体如下：
首先，确定所述存储顺序转换请求的请求类型。
在此步骤中，可从存储顺序转换请求中解析得到请求类型，请求类型用于指示将各数据块以何种当前存储顺序，转换到何种目标存储顺序。一般的，请求类型指示的当前存储顺序和目标存储顺序不相同。
然后，根据所述请求类型，以各存储体的存储体编号为列，以所述各存储地址的存储地址编号为行，将所述各数据块依次填入所述各存储体内的各存储地址中，确定所述各数据块在各存储地址中的当前存储顺序。
具体的，各数据块可存在顺序编号，数据块的顺序编号用于表示各数据块之间数据的连续关系。可按照顺序编号从小到达的顺序，依次按照请求类型指示的当前存储顺序，将各数据块填入各存储体内的各存储地址中。
在本申请中一个或多个实施例中，以存储顺序为twiddle存储顺序和twiddle存储顺序为例，则存储顺序转换请求对应的请求类型为以下两种情况：
第一种情况：将各数据块的存储顺序由stride存储顺序转换为twiddle存储顺序。
第二种情况：将各数据块的存储顺序由twiddle存储顺序转换为stride存储顺序。
在本申请一个可选的实施例中，在上述第一种情况下，各数据块在各存储地址中的当前存储顺序即为stride存储顺序，目标存储顺序即为twiddle存储顺序。
由此，对于如图1步骤S100所示确定各数据块在各存储地址中的当前存储顺序中，可以以各存储体的存储体编号为列，以所述各存储地址的存储地址编号为行，将所述各数据块按照从左至右、从上到下的顺序排列，依次填入所述各存储体内的各存储地址中，确定所述各数据块在各存储地址中的当前存储顺序。
进一步的，对于如图1步骤S100所示确定所述各数据块在所述各存储地址中的目标存储顺序中，可以以各存储体的存储体编号为列，以所述各存储地址的存储地址编号为行，将所述各数据块按照zigzag顺序排列，依次填入所述各存储体内的各存储地址中，确定所述各数据块在所述各存储地址中的目标存储顺序。
相对应的，在本申请一个可选的实施例中，在上述第二种情况下，各数据块在各存储地址中的当前存储顺序即为twiddle存储顺序，目标存储顺序即为stride存储顺序。
由此，对于如图1步骤S100所示确定各数据块在各存储地址中的当前存储顺序中，以各存储体的存储体编号为列，以所述各存储地址的存储地址编号为行，将所述各数据块按照zigzag顺序排列，依次填入所述各存储体内的各存储地址中，确定所述各数据块在各存储地址中的当前存储顺序。
进一步的，对于如图1步骤S100所示确定所述各数据块在所述各存储地址中的目标存储顺序中，以各存储体的存储体编号为列，以所述各存储地址的存储地址编号为行，将所述各数据块按照从左至右、从上到下的顺序排列，依次填入所述各存储体内的各存储地址中，确定所述各数据块在所述各存储地址中的目标存储顺序。
对于上述两种情况所涉及的twiddle存储顺序中，要将各存储块按照zigzag顺序排列并填入各存储地址，其中，当数据块包含的数据为图形数据时，twiddle存储顺序中各数据块以zigzag的Z字形的顺序排列的具体排列方式存在多种类型，可以如表2、表3和表4所示。以上述第一种情况中，将各数据块的存储顺序由stride存储顺序转换为twiddle存储顺序为例，在确定目标存储顺序为twiddle存储顺序时，各数据块的zigzag的排列方式可以按照如下方案确定，如图2所示：
S200：确定各数据块中包含的图形数据对应的每纹素平均比特数。
具体的，数据块中包含的数据为二维图形数据时，根据图形数据包含的纹理信息的不同，数据块中包含的多个图形数据中，每个图形数据的比特数不同。因此，用图形数据对应的每纹素平均比特数这一参数，表征图形数据的纹理信息。图像纹理上的像素通常被称为纹素，以区分它和屏幕上的像素。
S202：根据所述图形数据对应的每纹素平均比特数，以及所述各存储地址存储数据的宽度，确定所述各数据块在所述各存储地址中存储的之字形顺序类型。
通常情况下，每个存储地址存储数据的宽度与每个存储地址存储数据的量相关。一般在确定各数据在存储地址中的排列方式时，可先满足存储地址的宽度。因此，根据图形数据对应的每纹素平均比特数，以及各存储地址存储数据的宽度，确定以何种类型的zigzag顺序排列各数据。
S204：根据确定出的之字形顺序类型，以所述各存储体的存储体编号为列，以所述各存储地址的存储地址编号为行，将所述各数据块依次填入所述各存储体内的各存储地址中，确定所述各数据块在所述各存储地址中的目标存储顺序。
一般的，如果图形数据对应的每纹素平均比特数为8bpt/32bpt/128bpt，每个8*4/4*2/2*1作为一个最小单元的数据块，可以得到各数据块按照顺序编号可以如表2所示。如果当前为16bpt/64bpt/256bpt，每个4*4/2*2/1*1作为一个最小单元的数据块，也可以得到各数据块按照顺序编号如表3所示。
当然，也可以根据其他图形数据的属性确定数据块在各存储体内的各存储地址中存储的zigzag顺序类型，如表4所示，本申请对此不做具体限定。
另外，可以理解的是，上述如图2步骤S200至S204所示的方案也可应用在前述第二种情况中，将各数据块的存储顺序由twiddle存储顺序转换为stride存储顺序，并在确定当前存储顺序为twiddle存储顺序时，此处不再赘述。
在本申请一个或多个实施例中，在如图1步骤S106所示更新所述各待写入数据块对应的存储体编号和存储地址编号，具体可通过以下方式得到，如图3所示：
S300：确定所述目标时钟周期内至少被两个线程同时访问的存储体作为目标存储体，并确定所述目标存储体中被访问的各目标数据块。
具体的，针对发生存储体冲突的各线程，确定各线程同时访问的存储体作为目标存储体。此处发生存储体冲突的线程的数量至少为两个，也即，在发生存储体冲突的存储体中，存在至少两个被同时访问的存储地址，即，存在至少两个线程同时访问目标存储体中的至少两个存储地址中存储的目标数据块。一般的，一个线程对应于访问一个存储地址中存储的目标数据块。
S302：针对每个目标数据块，确定该数据块对应的移位步长，所述移位步长用于表征该目标数据块被移动的存储体个数。
对于发生存储体冲突的各线程，可将这些线程访问的数据块所在的存储体进行移位，以避免这多个线程同时访问同一个存储体。
通过重新标记每个数据块对应的存储体编号，更新各目标数据块对应的存储体编号。具体的重新标记的方式，可以通过基于现有的目标数据块的存储体编号进行移位得到。
例如，以从表2的存储顺序转换为表3的存储顺序为例，目标数据块“8”与目标数据块“0”的存储体发生冲突，可以将目标数据块“8”进行移位，调整到（bank1，line2）的位置。
S304：按照该目标数据块对应的移位步长，更新该目标数据块对应的存储体编号。
在本申请一个可选的实施例中，在如图1步骤S106所示更新该时钟周期内的各待写入数据块对应的存储体编号和存储地址编号，当以twiddle存储顺序转换为stride存储顺序时，更新后的各时钟周期内的各待写入数据块对应的存储体编号和存储地址编号可如表5、表6、表7和表8所示。
上述表5~表8表征了以twiddle存储顺序转换为stride存储顺序时，存储体bank0~3内存储地址0~15的更新后的各数据块的存储体编号和存储地址编号。
在本申请一个可选的实施例中，在如图1步骤S108所示根据更新后的存储体编号和存储地址编号，通过各线程将所述各数据块依次从所述当前存储顺序转换到所述目标存储顺序之前，还可以针对存储顺序转换任务包含的各子任务进行排序，具体通过以下方案实施：
首先，根据接收到的存储顺序转换请求，确定存储顺序转换任务对应的图形数据的数据量。
在本申请实施例中，数据存储顺序转换的方案可以应用于二维图形数据的搬运场景中。由于各线程在每个时钟周期可访问的数据量有限，因此，可将二维图形数据分割为若干数据块，使得每个数据块的数据量与线程在每个时钟周期可访问的数据量匹配。
以二维图像为8kbyte的数据量为例，将8kbyte作为存储顺序转换认为，将其划分为16个512byte的存储顺序转换子任务。以每个时钟周期内一个线程访问32byte为例，将每个512byte的存储顺序转换子任务在换分为16个32byte的数据块，并将总共256个数据块分别填入4个bank内的64个存储地址中。
其次，根据存储体的数量和存储地址的数量，分割所述图形数据的数据量，得到若干存储顺序转换子任务，并按照所述目标存储顺序对各存储顺序转换子任务进行排序。
根据不同的目标存储顺序的排列方式，各存储顺序转换子任务的排列方式不同。
仍以上述8kbyte的图形数据被划分为16个512byte的子任务为例，其中，8bpt和16bpt的情况下，各数据块的排布如表9所示：
在32bpt情况下各存储顺序转换子任务排布如表10所示。
在64bpt情况下各存储顺序转换子任务排布如表11所示。
在128bpt情况下各存储顺序转换子任务排布如表12所示。
在256bpt情况下各存储顺序转换子任务排布如表13所示。
在上述各存储顺序转换子任务排布表中，表中的编号为各存储顺序转换子任务的编号，一般的，在调用各线程执行各存储顺序转换子任务时，通常根据各子任务的编号从小到大依次执行。
最后，调用所述各线程，根据所述各存储顺序转换子任务的顺序，依次执行所述各存储转换子任务，将所述各数据块依次从所述当前存储顺序转换到所述目标存储顺序。
在本申请一个或多个实施例中，在数据存储领域中，图像数据均以数据块的形式存储在多个存储体内的不同存储地址中。为了对数据存储方式进行转换，可以将数据块暂时传送到中间存储器件（共享存储器、寄存器、存储器等），之后再发送到另一存储器件。另外，在数据搬运场景中，会存在前后端带宽不一致的问题，为了提高数据搬运的效率，可以将数据暂时写入其他存储器件进行临时存储，后续在将其读出。例如，将数据从存储器件A搬运到存储器件B中，如果前后端的带宽不一致，可能会出现将数据从存储器件A读出的速度与将数据写入存储器件B的速度不匹配的问题。可以设置存储器件C，将存储器件A先全部写入存储器件C，然后在从存储器件C中读出数据写入存储器件B。
因此，可以将数据搬运的场景与存储方式转换的问题结合，在将数据写入中间存储器件的过程中进行数据存储方式的转换，比如将“stride”转为“twiddle”，或者将“twiddle”转为“stride”。基于此，在如图1步骤S108所示根据更新后的存储体编号和存储地址编号，通过各线程将所述各数据块依次从所述当前存储顺序转换到所述目标存储顺序中，当各数据块是从第一存储器件经由中间存储器件搬运到第二存储器件时，可如下步骤实施：
第一步：根据更新后的存储体编号和存储地址编号，确定所述目标时钟周期内各待写入数据块从所述第一存储器件写入中间存储器件的写入顺序。
第二步：根据所述写入顺序，通过各线程将所述各数据块依次从第一存储器件写入所述中间存储器件的各存储体中。
第三步：在所有数据块写入所述中间存储器件的各存储体中时，通过所述各线程将所述各数据块从所述中间存储器件按照目标存储顺序中从低地址从高地址读出，并写入第二存储器件的各存储体内。
图4为本申请提供的一种数据处理装置示意图，多个线程同时访问分别存储在多个存储体的多个存储地址中的数据块，所述装置具体包括：
存储顺序确定模块400，用于在接收到存储顺序转换请求的情况下，确定各数据块在各存储地址中的当前存储顺序，以及确定所述各数据块在所述各存储地址中的目标存储顺序；
待写入数据块确定模块402，用于确定目标时钟周期，针对所述目标时钟周期，根据所述目标存储顺序，从所述各数据块中确定所述目标时钟周期内进行存储顺序转换的各待写入数据块；
编号确定模块404，用于根据所述当前存储顺序，确定所述各待写入数据块对应的存储体编号和存储地址编号；
更新模块406，用于在所述存储体编号对应存在存储体冲突的情况下，更新所述各待写入数据块对应的存储体编号和存储地址编号；
转换模块408，用于根据更新后的存储体编号和存储地址编号，通过各线程将所述各数据块依次从所述当前存储顺序转换到所述目标存储顺序。
可选地，所述存储顺序确定模块400，具体用于确定所述存储顺序转换请求的请求类型；根据所述请求类型，以各存储体的存储体编号为列，以所述各存储地址的存储地址编号为行，将所述各数据块依次填入所述各存储体内的各存储地址中，确定所述各数据块在各存储地址中的当前存储顺序。
可选地，在所述请求类型为将各数据块的存储顺序由stride存储顺序转换为twiddle存储顺序的情况下，所述存储顺序确定模块400，具体用于以各存储体的存储体编号为列，以所述各存储地址的存储地址编号为行，将所述各数据块按照从左至右、从上到下的顺序排列，依次填入所述各存储体内的各存储地址中，确定所述各数据块在各存储地址中的当前存储顺序。
可选地，所述存储顺序确定模块400，具体用于以各存储体的存储体编号为列，以所述各存储地址的存储地址编号为行，将所述各数据块按照之字形顺序排列，依次填入所述各存储体内的各存储地址中，确定所述各数据块在所述各存储地址中的目标存储顺序。
可选地，所述数据块包含的数据为图形数据；
可选地，所述存储顺序确定模块400，具体用于确定各数据块中包含的图形数据对应的每纹素平均比特数；根据所述图形数据对应的每纹素平均比特数，以及所述各存储地址存储数据的宽度，确定所述各数据块在所述各存储地址中存储的之字形顺序类型；根据确定出的之字形顺序类型，以所述各存储体的存储体编号为列，以所述各存储地址的存储地址编号为行，将所述各数据块依次填入所述各存储体内的各存储地址中，确定所述各数据块在所述各存储地址中的目标存储顺序。
可选地，在所述请求类型为将各数据块的存储顺序由twiddle存储顺序转换为stride存储顺序的情况下，所述存储顺序确定模块400，具体用于以各存储体的存储体编号为列，以所述各存储地址的存储地址编号为行，将所述各数据块按照之字形顺序排列，依次填入所述各存储体内的各存储地址中，确定所述各数据块在各存储地址中的当前存储顺序。
可选地，所述数据块包含的数据为图形数据；
可选地，所述存储顺序确定模块400，具体用于确定各数据块中包含的图形数据对应的每纹素平均比特数；根据所述图形数据对应的每纹素平均比特数，以及所述各存储地址存储数据的宽度，确定所述各数据块在所述各存储地址中存储的之字形顺序类型；根据确定出的之字形顺序类型，以所述各存储体的存储体编号为列，以所述各存储地址的存储地址编号为行，将所述各数据块依次填入所述各存储体内的各存储地址中，确定所述各数据块在各存储地址中的当前存储顺序。
可选地，所述存储顺序确定模块400，具体用于以各存储体的存储体编号为列，以所述各存储地址的存储地址编号为行，将所述各数据块按照从左至右、从上到下的顺序排列，依次填入所述各存储体内的各存储地址中，确定所述各数据块在所述各存储地址中的目标存储顺序。
可选地，所述编号确定模块404，具体用于针对每个数据块，根据所述当前存储顺序，确定该数据块的顺序编号；根据该数据块的顺序编号和存储体数量相除得到的商，确定该数据块对应的存储地址编号，并根据该数据块的顺序编号和所述存储体数量相除得到的余数，确定该数据块对应的存储体编号。
可选地，所述更新模块406，具体用于确定所述目标时钟周期内至少被两个线程同时访问的存储体作为目标存储体，并确定所述目标存储体中被访问的各目标数据块；针对每个目标数据块，确定该数据块对应的移位步长，所述移位步长用于表征该目标数据块被移动的存储体个数；按照该目标数据块对应的移位步长，更新该目标数据块对应的存储体编号。
可选地，所述转换模块408在所转换模块408通过各线程将所述各数据块依次从所述当前存储顺序转换到所述目标存储顺序之前，还用于根据接收到的存储顺序转换请求，确定存储顺序转换任务对应的图形数据的数据量；根据存储体的数量和存储地址的数量，分割所述图形数据的数据量，得到若干存储顺序转换子任务，并按照所述目标存储顺序对各存储顺序转换子任务进行排序；
可选地，所述转换模块408具体用于，根据所述各存储顺序转换子任务的顺序，通过各线程依次执行所述各存储转换子任务，将所述各数据块依次从所述当前存储顺序转换到所述目标存储顺序。
可选地，所述存储顺序转换请求由第一存储器件发送；
可选地，所述转换模块408，具体用于根据更新后的存储体编号和存储地址编号，确定所述目标时钟周期内各待写入数据块从所述第一存储器件写入中间存储器件的写入顺序；根据所述写入顺序，通过各线程将所述各数据块依次从第一存储器件写入所述中间存储器件的各存储体中；在所有数据块写入所述中间存储器件的各存储体中时，通过所述各线程将所述各数据块从所述中间存储器件按照目标存储顺序中从低地址从高地址读出，并写入第二存储器件的各存储体内。
本申请还提供了一种计算机可读存储介质，该存储介质存储有计算机程序，计算机程序可用于执行上述图1所示的数据处理方法。
本申请还提供了图5所示的电子设备的示意结构图。如图5所述，在硬件层面，该电子设备包括处理器、内部总线、网络接口、内存以及非易失性存储器，当然还可能包括其他业务所需要的硬件。处理器从非易失性存储器中读取对应的计算机程序到内存中然后运行，以实现上述图1所示的数据处理方法。当然，除了软件实现方式之外，本申请并不排除其他实现方式，比如逻辑器件抑或软硬件结合的方式等等，也就是说以下处理流程的执行主体并不限定于各个逻辑单元，也可以是硬件或逻辑器件。
在20世纪90年代，对于一个技术的改进可以很明显地区分是硬件上的改进（例如，对二极管、晶体管、开关等电路结构的改进）还是软件上的改进（对于方法流程的改进）。然而，随着技术的发展，当今的很多方法流程的改进已经可以视为硬件电路结构的直接改进。设计人员几乎都通过将改进的方法流程编程到硬件电路中来得到相应的硬件电路结构。因此，不能说一个方法流程的改进就不能用硬件实体模块来实现。例如，可编程逻辑器件（Programmable Logic Device, PLD）（例如现场可编程门阵列（Field Programmable GateArray，FPGA））就是这样一种集成电路，其逻辑功能由用户对器件编程来确定。由设计人员自行编程来把一个数字系统“集成”在一片PLD上，而不需要请芯片制造厂商来设计和制作专用的集成电路芯片。而且，如今，取代手工地制作集成电路芯片，这种编程也多半改用“逻辑编译器（logic compiler）”软件来实现，它与程序开发撰写时所用的软件编译器相类似，而要编译之前的原始代码也得用特定的编程语言来撰写，此称之为硬件描述语言（Hardware Description Language，HDL），而HDL也并非仅有一种，而是有许多种，如ABEL（Advanced Boolean Expression Language）、AHDL（Altera Hardware DescriptionLanguage）、Confluence、CUPL（Cornell University Programming Language）、HDCal、JHDL（Java Hardware Description Language）、Lava、Lola、MyHDL、PALASM、RHDL（RubyHardware Description Language）等，目前最普遍使用的是VHDL（Very-High-SpeedIntegrated Circuit Hardware Description Language）与Verilog。本领域技术人员也应该清楚，只需要将方法流程用上述几种硬件描述语言稍作逻辑编程并编程到集成电路中，就可以很容易得到实现该逻辑方法流程的硬件电路。
控制器可以按任何适当的方式实现，例如，控制器可以采取例如微处理器或处理器以及存储可由该（微）处理器执行的计算机可读程序代码（例如软件或固件）的计算机可读介质、逻辑门、开关、专用集成电路（Application Specific Integrated Circuit，ASIC）、可编程逻辑控制器和嵌入微控制器的形式，控制器的例子包括但不限于以下微控制器：ARC 625D、Atmel AT91SAM、Microchip PIC18F26K20 以及Silicone Labs C8051F320，存储器控制器还可以被实现为存储器的控制逻辑的一部分。本领域技术人员也知道，除了以纯计算机可读程序代码方式实现控制器以外，完全可以通过将方法步骤进行逻辑编程来使得控制器以逻辑门、开关、专用集成电路、可编程逻辑控制器和嵌入微控制器等的形式来实现相同功能。因此这种控制器可以被认为是一种硬件部件，而对其内包括的用于实现各种功能的装置也可以视为硬件部件内的结构。或者甚至，可以将用于实现各种功能的装置视为既可以是实现方法的软件模块又可以是硬件部件内的结构。
上述实施例阐明的系统、装置、模块或单元，具体可以由计算机芯片或实体实现，或者由具有某种功能的产品来实现。一种典型的实现设备为计算机。具体的，计算机例如可以为个人计算机、膝上型计算机、蜂窝电话、相机电话、智能电话、个人数字助理、媒体播放器、导航设备、电子邮件设备、游戏控制台、平板计算机、可穿戴设备或者这些设备中的任何设备的组合。
为了描述的方便，描述以上装置时以功能分为各种单元分别描述。当然，在实施本申请时可以把各单元的功能在同一个或多个软件和/或硬件中实现。
本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质（包括但不限于磁盘存储器、CD-ROM、光学存储器等）上实施的计算机程序产品的形式。
本申请是参照根据本申请实施例的方法、设备（系统）、和计算机程序产品的流程图和／或方框图来描述的。应理解可由计算机程序指令实现流程图和／或方框图中的每一流程和／或方框、以及流程图和／或方框图中的流程和／或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的步骤。
在一个典型的配置中，计算设备包括一个或多个处理器(CPU)、输入/输出接口、网络接口和内存。
内存可能包括计算机可读介质中的非永久性存储器，随机存取存储器(RAM)和/或非易失性内存等形式，如只读存储器(ROM)或闪存(flash RAM)。内存是计算机可读介质的示例。
计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括，但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带，磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。按照本文中的界定，计算机可读介质不包括暂存电脑可读媒体(transitory media)，如调制的数据信号和载波。
还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
本领域技术人员应明白，本申请的实施例可提供为方法、系统或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质（包括但不限于磁盘存储器、CD-ROM、光学存储器等）上实施的计算机程序产品的形式。
本申请可以在由计算机执行的计算机可执行指令的一般上下文中描述，例如程序模块。一般地，程序模块包括执行特定任务或实现特定抽象数据类型的例程、程序、对象、组件、数据结构等等。也可以在分布式计算环境中实践本申请，在这些分布式计算环境中，由通过通信网络而被连接的远程处理设备来执行任务。在分布式计算环境中，程序模块可以位于包括存储设备在内的本地和远程计算机存储介质中。
本申请中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
以上所述仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。
Claims (14)
1.一种数据处理方法，其特征在于，多个线程同时访问分别存储在多个存储体的多个存储地址中的数据块，所述方法包括：
在接收到存储顺序转换请求的情况下，确定各数据块在各存储地址中的当前存储顺序，以及确定所述各数据块在所述各存储地址中的目标存储顺序；
确定目标时钟周期，针对所述目标时钟周期，根据所述目标存储顺序，从所述各数据块中确定所述目标时钟周期内进行存储顺序转换的各待写入数据块；
根据所述当前存储顺序，确定所述各待写入数据块对应的存储体编号和存储地址编号；
在所述存储体编号对应存在存储体冲突的情况下，更新所述各待写入数据块对应的存储体编号和存储地址编号；
根据更新后的存储体编号和存储地址编号，通过各线程将所述各数据块依次从所述当前存储顺序转换到所述目标存储顺序；
更新所述各待写入数据块对应的存储体编号和存储地址编号，具体包括：
确定所述目标时钟周期内至少被两个线程同时访问的存储体作为目标存储体，并确定所述目标存储体中被访问的各目标数据块；
针对每个目标数据块，确定该数据块对应的移位步长，所述移位步长用于表征该目标数据块被移动的存储体个数；
按照该目标数据块对应的移位步长，更新该目标数据块对应的存储体编号。
2.如权利要求1所述的方法，其特征在于，确定各数据块在各存储地址中的当前存储顺序，具体包括：
确定所述存储顺序转换请求的请求类型；
根据所述请求类型，以各存储体的存储体编号为列，以所述各存储地址的存储地址编号为行，将所述各数据块依次填入所述各存储体内的各存储地址中，确定所述各数据块在各存储地址中的当前存储顺序。
3.如权利要求2所述的方法，其特征在于，在所述请求类型为将各数据块的存储顺序由stride存储顺序转换为twiddle存储顺序的情况下，所述根据所述请求类型，以各存储体的存储体编号为列，以所述各存储地址的存储地址编号为行，将所述各数据块依次填入所述各存储体内的各存储地址中，确定所述各数据块在各存储地址中的当前存储顺序，具体包括：
以各存储体的存储体编号为列，以所述各存储地址的存储地址编号为行，将所述各数据块按照从左至右、从上到下的顺序排列，依次填入所述各存储体内的各存储地址中，确定所述各数据块在各存储地址中的当前存储顺序。
4.如权利要求3所述的方法，其特征在于，确定所述各数据块在所述各存储地址中的目标存储顺序，具体包括：
以各存储体的存储体编号为列，以所述各存储地址的存储地址编号为行，将所述各数据块按照之字形顺序排列，依次填入所述各存储体内的各存储地址中，确定所述各数据块在所述各存储地址中的目标存储顺序。
5.如权利要求4所述的方法，其特征在于，所述数据块包含的数据为图形数据；
以各存储体的存储体编号为列，以所述各存储地址的存储地址编号为行，将所述各数据块按照之字形顺序排列，依次填入所述各存储体内的各存储地址中，确定所述各数据块在所述各存储地址中的目标存储顺序，具体包括：
确定各数据块中包含的图形数据对应的每纹素平均比特数；
根据所述图形数据对应的每纹素平均比特数，以及所述各存储地址存储数据的宽度，确定所述各数据块在所述各存储地址中存储的之字形顺序类型；
根据确定出的之字形顺序类型，以所述各存储体的存储体编号为列，以所述各存储地址的存储地址编号为行，将所述各数据块依次填入所述各存储体内的各存储地址中，确定所述各数据块在所述各存储地址中的目标存储顺序。
6.如权利要求2所述的方法，其特征在于，在所述请求类型为将各数据块的存储顺序由twiddle存储顺序转换为stride存储顺序的情况下，所述根据所述请求类型，以各存储体的存储体编号为列，以所述各存储地址的存储地址编号为行，将所述各数据块依次填入所述各存储体内的各存储地址中，确定所述各数据块在各存储地址中的当前存储顺序，具体包括：
以各存储体的存储体编号为列，以所述各存储地址的存储地址编号为行，将所述各数据块按照之字形顺序排列，依次填入所述各存储体内的各存储地址中，确定所述各数据块在各存储地址中的当前存储顺序。
7.如权利要求6所述的方法，其特征在于，所述数据块包含的数据为图形数据；
以各存储体的存储体编号为列，以所述各存储地址的存储地址编号为行，将所述各数据块按照之字形顺序排列，依次填入所述各存储体内的各存储地址中，确定所述各数据块在各存储地址中的当前存储顺序，具体包括：
确定各数据块中包含的图形数据对应的每纹素平均比特数；
根据所述图形数据对应的每纹素平均比特数，以及所述各存储地址存储数据的宽度，确定所述各数据块在所述各存储地址中存储的之字形顺序类型；
根据确定出的之字形顺序类型，以所述各存储体的存储体编号为列，以所述各存储地址的存储地址编号为行，将所述各数据块依次填入所述各存储体内的各存储地址中，确定所述各数据块在各存储地址中的当前存储顺序。
8.如权利要求6所述的方法，其特征在于，确定所述各数据块在所述各存储地址中的目标存储顺序，具体包括：
以各存储体的存储体编号为列，以所述各存储地址的存储地址编号为行，将所述各数据块按照从左至右、从上到下的顺序排列，依次填入所述各存储体内的各存储地址中，确定所述各数据块在所述各存储地址中的目标存储顺序。
9.如权利要求3所述的方法，其特征在于，根据所述当前存储顺序，确定所述各待写入数据块对应的存储体编号和存储地址编号，具体包括：
针对每个数据块，根据所述当前存储顺序，确定该数据块的顺序编号；
根据该数据块的顺序编号和存储体数量相除得到的商，确定该数据块对应的存储地址编号，并根据该数据块的顺序编号和所述存储体数量相除得到的余数，确定该数据块对应的存储体编号。
10.如权利要求1所述的方法，其特征在于，通过各线程将所述各数据块依次从所述当前存储顺序转换到所述目标存储顺序之前，所述方法还包括：
根据接收到的存储顺序转换请求，确定存储顺序转换任务对应的图形数据的数据量；
根据存储体的数量和存储地址的数量，分割所述图形数据的数据量，得到若干存储顺序转换子任务，并按照所述目标存储顺序对各存储顺序转换子任务进行排序；
通过各线程将所述各数据块依次从所述当前存储顺序转换到所述目标存储顺序，具体包括：
根据所述各存储顺序转换子任务的顺序，通过各线程依次执行所述各存储转换子任务，将所述各数据块依次从所述当前存储顺序转换到所述目标存储顺序。
11.如权利要求1所述的方法，其特征在于，所述方法应用于中间存储器件，所述存储顺序转换请求由第一存储器件发送；
根据更新后的存储体编号和存储地址编号，通过各线程将所述各数据块依次从所述当前存储顺序转换到所述目标存储顺序，具体包括：
根据更新后的存储体编号和存储地址编号，确定所述目标时钟周期内各待写入数据块从所述第一存储器件写入所述中间存储器件的写入顺序；
根据所述写入顺序，通过各线程将所述各数据块依次从第一存储器件写入所述中间存储器件的各存储体中；
在所有数据块写入所述中间存储器件的各存储体中时，通过所述各线程将所述各数据块从所述中间存储器件按照目标存储顺序中从低地址从高地址读出，并写入第二存储器件的各存储体内。
12.一种数据处理装置，其特征在于，多个线程同时访问分别存储在多个存储体的多个存储地址中的数据块，所述装置包括：
存储顺序确定模块，用于在接收到存储顺序转换请求的情况下，确定各数据块在各存储地址中的当前存储顺序，以及确定所述各数据块在所述各存储地址中的目标存储顺序；
待写入数据块确定模块，用于确定目标时钟周期，针对所述目标时钟周期，根据所述目标存储顺序，从所述各数据块中确定所述目标时钟周期内进行存储顺序转换的各待写入数据块；
编号确定模块，用于根据所述当前存储顺序，确定所述各待写入数据块对应的存储体编号和存储地址编号；
更新模块，用于在所述存储体编号对应存在存储体冲突的情况下，更新所述各待写入数据块对应的存储体编号和存储地址编号；
转换模块，用于根据更新后的存储体编号和存储地址编号，通过各线程将所述各数据块依次从所述当前存储顺序转换到所述目标存储顺序；
所述更新模块具体用于，确定所述目标时钟周期内至少被两个线程同时访问的存储体作为目标存储体，并确定所述目标存储体中被访问的各目标数据块；针对每个目标数据块，确定该数据块对应的移位步长，所述移位步长用于表征该目标数据块被移动的存储体个数；按照该目标数据块对应的移位步长，更新该目标数据块对应的存储体编号。
13.一种计算机可读存储介质，其特征在于，所述存储介质存储有计算机程序，所述计算机程序被处理器执行时实现上述权利要求1~11任一项所述的方法。
14.一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现上述权利要求1~11任一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310325359.5A CN116010299B (zh) | 2023-03-29 | 2023-03-29 | 一种数据处理方法、装置、设备及可读存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310325359.5A CN116010299B (zh) | 2023-03-29 | 2023-03-29 | 一种数据处理方法、装置、设备及可读存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116010299A CN116010299A (zh) | 2023-04-25 |
| CN116010299B true CN116010299B (zh) | 2023-06-06 |
Family
ID=86032067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310325359.5A Active CN116010299B (zh) | 2023-03-29 | 2023-03-29 | 一种数据处理方法、装置、设备及可读存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116010299B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116360708B (zh) * | 2023-05-26 | 2023-08-11 | 摩尔线程智能科技(北京)有限责任公司 | 数据写入方法及装置、电子设备和存储介质 |
| CN117544588B (zh) * | 2024-01-10 | 2024-04-23 | 腾讯科技（深圳）有限公司 | 信息传输方法、系统和相关装置 |
| CN118502678B (zh) * | 2024-07-17 | 2024-10-29 | 深圳市安信达存储技术有限公司 | 加密存储方法及存储模块 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108961147A (zh) * | 2018-06-11 | 2018-12-07 | 北京集创北方科技股份有限公司 | 一种数据处理方法和装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07231329A (ja) * | 1994-02-18 | 1995-08-29 | Csk Corp | ネットワークアドレスの付番装置 |
| CN103116555B (zh) * | 2013-03-05 | 2014-03-05 | 中国人民解放军国防科学技术大学 | 基于多体并行缓存结构的数据访问方法 |
| CN110096477B (zh) * | 2019-04-30 | 2022-04-01 | 北京三快在线科技有限公司 | 一种数据存储的方法及装置 |
| KR20210124705A (ko) * | 2020-04-07 | 2021-10-15 | 에스케이하이닉스 주식회사 | 메모리 시스템 내 맵 정보를 제어하는 장치 및 방법 |
-
2023
- 2023-03-29 CN CN202310325359.5A patent/CN116010299B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108961147A (zh) * | 2018-06-11 | 2018-12-07 | 北京集创北方科技股份有限公司 | 一种数据处理方法和装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116010299A (zh) | 2023-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN116010299B (zh) | 一种数据处理方法、装置、设备及可读存储介质 | |
| CN107657581B (zh) | 一种卷积神经网络cnn硬件加速器及加速方法 | |
| CN107992943B (zh) | 接收输入数据的方法、介质和系统、硬件逻辑及制造方法 | |
| US10140123B2 (en) | SIMD processing lanes storing input pixel operand data in local register file for thread execution of image processing operations | |
| US6381668B1 (en) | Address mapping for system memory | |
| CN111079917B (zh) | 张量数据分块存取的方法及装置 | |
| EP2771885B1 (en) | Shiftable memory supporting atomic operation | |
| KR20110077894A (ko) | 적응적 뱅크 어드레스를 제공하는 디스플레이 시스템 및 그것의 어드레스 맵핑 방법 | |
| US9990299B2 (en) | Cache system and method | |
| CN105431831A (zh) | 数据存取方法和利用相同方法的数据存取装置 | |
| CN111028360B (zh) | 一种3d图像处理中数据读写方法及系统、存储介质及终端 | |
| CN113032007B (zh) | 一种数据处理方法及装置 | |
| CN114942831A (zh) | 处理器、芯片、电子设备及数据处理方法 | |
| CN112905365A (zh) | 一种数据处理方法、装置、设备及介质 | |
| CN106708749A (zh) | 一种数据查找方法 | |
| US7196961B2 (en) | Memory control device | |
| KR102202575B1 (ko) | 메모리 관리 방법 및 장치 | |
| US20220350514A1 (en) | Memory mapping of activations for convolutional neural network executions | |
| US8205031B2 (en) | Memory management system and method thereof | |
| CN102804150A (zh) | 数据处理装置、数据处理方法及数据共享系统 | |
| US7502901B2 (en) | Memory replacement mechanism in semiconductor device | |
| CN116150563B (zh) | 一种业务执行方法、装置、存储介质及电子设备 | |
| CN107797757B (zh) | 影像处理系统中的快取存储器管理方法及装置 | |
| JP2011076497A (ja) | 情報処理装置、半導体記憶装置、及びプログラム | |
| US20160140034A1 (en) | Devices and methods for linked list array hardware implementation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |