[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN115810670A - 薄膜晶体管、其制造方法以及包括其的显示装置 - Google Patents

薄膜晶体管、其制造方法以及包括其的显示装置 Download PDF

Info

Publication number
CN115810670A
CN115810670A CN202211109417.2A CN202211109417A CN115810670A CN 115810670 A CN115810670 A CN 115810670A CN 202211109417 A CN202211109417 A CN 202211109417A CN 115810670 A CN115810670 A CN 115810670A
Authority
CN
China
Prior art keywords
fluorine
thin film
active layer
film transistor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211109417.2A
Other languages
English (en)
Inventor
盧韶颖
高承孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN115810670A publication Critical patent/CN115810670A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/314—Channel regions of field-effect devices of FETs of IGFETs having vertical doping variations 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields

Landscapes

  • Thin Film Transistor (AREA)

Abstract

提供了一种薄膜晶体管、薄膜晶体管的制造方法以及包括薄膜晶体管的显示装置，其中薄膜晶体管包括在衬底上的有源层，以及与有源层间隔开并与有源层至少部分地重叠的栅电极，其中有源层包括氟(F)并具有在与衬底相反的方向上的第一表面，有源层具有氟(F)的浓度梯度，其中沿平行于第一表面的方向的氟(F)的浓度梯度小于沿垂直于第一表面的方向的氟(F)的浓度梯度。

Description

薄膜晶体管、其制造方法以及包括其的显示装置
相关申请的交叉引用
本申请要求享有于2021年9月14日提交的韩国专利申请No.10-2021-0122489的优先权权益，该申请由此通过引用的方式结合于此，如同在本文中完全阐述一样。
技术领域
本公开涉及一种薄膜晶体管、其制造方法以及包括其的显示装置。
背景技术
由于薄膜晶体管可以在玻璃衬底或塑料衬底上制造，所以薄膜晶体管已经广泛地用作显示装置(例如，液晶显示装置或有机发光装置)的开关元件或驱动元件。
基于构成有源层的材料，薄膜晶体管可以分为其中使用非晶硅作为有源层的非晶硅薄膜晶体管、其中使用多晶硅作为有源层的多晶硅薄膜晶体管和其中使用氧化物半导体作为有源层的氧化物半导体薄膜晶体管。
根据氧含量具有大的电阻变化的氧化物半导体薄膜晶体管(TFT)所具有的优点在于可以容易地获得期望的特性。此外，由于在制造氧化物半导体薄膜晶体管的过程期间，可以在相对低的温度下生长构成有源层的氧化物，因此降低了氧化物半导体薄膜晶体管的制造成本。考虑到氧化物的特性，由于氧化物半导体是透明的，因此实现透明的显示装置是有利的。然而，氧化物半导体薄膜晶体管的问题在于稳定性和电子迁移率低于多晶硅薄膜晶体管的稳定性和电子迁移率。
在氧化物半导体中，电子主要用作载流子，并且氧化物半导体薄膜晶体管的特性可能由于电子的浓度变化而变化。例如，当在氧化物半导体中出现氧空位时，氧化物半导体薄膜晶体管的阈值电压可能由于作为载流子的电子的增加而在负方向上偏移。另外，当驱动氧化物薄膜晶体管时，由于渗入到氧化物半导体层中的氢(H)等的影响，可能发生阈值电压的变化。当阈值电压发生变化时，由于没有均匀地驱动薄膜晶体管，因此薄膜晶体管的可靠性可能劣化，并且使用薄膜晶体管的显示装置的显示质量可能劣化。
另外，当在导通状态下长时间驱动氧化物半导体薄膜晶体管(TFT)时，阈值电压趋于连续变化。因此，需要提高氧化物半导体薄膜晶体管的驱动稳定性。
发明内容
鉴于上述问题，提出了本公开，并且本公开的目的是提供一种薄膜晶体管，其具有优异的驱动稳定性和可靠性。
本公开的另一目的是提供一种薄膜晶体管，其具有优异的稳定性，因为防止了阈值电压在负方向上偏移。
本公开的又一目的是提供一种薄膜晶体管，其中增大迁移率以改善导通电流。
本公开的再一目的是提供一种薄膜晶体管，其中使导电化渗透深度ΔL最小化以形成短沟道。
本公开的再一目的是提供一种包括含有氟(F)的有源层的薄膜晶体管。本公开的再一目的是提供一种包括含有氟(F)的栅极绝缘层的薄膜晶体管。本公开的再一目的是提供一种包括含有氟(F)的缓冲层的薄膜晶体管。
除了如上所述的本公开的目的之外，本领域技术人员将从本公开的以下描述中清楚地理解本公开的另外的目的和特征。
根据本公开的一方面，上述和其他目的可以通过提供一种薄膜晶体管来实现，该薄膜晶体管包括在衬底上的有源层和与有源层间隔开并与有源层至少部分地重叠的栅电极，其中有源层包括氟(F)并具有在与衬底相反的方向上的第一表面，有源层具有氟(F)的浓度梯度，其中沿平行于第一表面的方向的氟(F)的浓度梯度小于沿垂直于第一表面的方向的氟(F)的浓度梯度。
有源层可以具有沿从第一表面到衬底的方向减小的氟(F)的浓度梯度。
有源层可以具有沿从第一表面到衬底的方向增大的氟(F)的浓度梯度。
有源层可以具有沿从第一表面到衬底的方向增大并且然后减小的氟(F)的浓度梯度。
有源层在距第一表面相同的深度处沿平行于第一表面的方向基本上不具有氟的浓度梯度。
有源层中的氟浓度可以是0.001原子％(at％)至10at％。
薄膜晶体管还可以包括在有源层和栅电极之间的栅极绝缘层，并且栅极绝缘层可以包括氟(F)。
在栅极绝缘层中沿平行于第一表面的方向的氟(F)的浓度梯度可以小于沿垂直于第一表面的方向的氟(F)的浓度梯度。
栅极绝缘层沿平行于衬底的表面的方向可以基本上不具有氟的浓度梯度。
栅极绝缘层可以具有沿朝向衬底的方向增大的氟的浓度梯度。
栅极绝缘层可以具有沿朝向衬底的方向增大并且然后减小的氟的浓度梯度。
栅极绝缘层可以设置在基于衬底表面与有源层具有相同高度的点处，并且栅极绝缘层中的氟浓度可以在有源层中的氟浓度增大的区间沿朝向衬底的方向增大，并且栅极绝缘层中的氟浓度可以在有源层中的氟浓度减小的区间减小。
薄膜晶体管还可以包括位于衬底上的缓冲层，并且有源层可以设置在缓冲层上，并且缓冲层可以包括氟(F)。
在缓冲层中，沿平行于衬底的表面的方向的氟(F)的浓度梯度可以小于沿垂直于衬底表面的方向的氟(F)的浓度梯度。
缓冲层沿平行于衬底的表面的方向可以基本上不具有氟的浓度梯度。
缓冲层可以具有沿朝向衬底的方向减小的氟的浓度梯度。
缓冲层具有沿朝向衬底的方向增大并且然后减小的氟的浓度梯度。
有源层可以包括氧化物半导体材料。
有源层可以包括第一氧化物半导体层和在第一氧化物半导体层上的第二氧化物半导体层。
有源层还可以包括在第二氧化物半导体层上的第三氧化物半导体层。
根据本公开的另一方面，上述和其他目的可以通过提供包括上述薄膜晶体管的显示装置来实现。
根据本公开的另一方面，上述和其他目的可以通过提供一种薄膜晶体管的制造方法来实现，该方法包括在衬底上形成有源层，在衬底上形成与有源层接触的栅极绝缘层，以及用氟(F)同时处理有源层和栅极绝缘层。
用氟(F)处理所述层可以包括氟掺杂或氟等离子体处理中的至少一种。
栅极绝缘层可以形成在有源层上，并且可以穿过栅极绝缘层注入氟。
该制造方法还可以包括在用氟(F)处理所述层之后对有源层和栅极绝缘层进行热处理。
该制造方法还可以包括在衬底上形成缓冲层，并且在用氟(F)处理所述层时，可以用氟处理缓冲层。
附图说明
根据下面结合附图的具体实施方式，将更清楚地理解本公开的上述和其他目的、特征和其他优点，在附图中：
图1是示出根据本公开的一个实施例的薄膜晶体管的截面图；
图2是示出缓冲层、有源层和栅极绝缘层的放大截面图；
图3A、3B、3C和3D是示出每位置的氟(F)浓度的曲线图；
图4是示出根据本公开的另一实施例的薄膜晶体管的截面图；
图5是示出根据本公开的又一实施例的薄膜晶体管的截面图；
图6是示出根据本公开的再一实施例的薄膜晶体管的截面图；
图7是示出根据本公开的再一实施例的薄膜晶体管的截面图；
图8是示出根据本公开的再一实施例的薄膜晶体管的截面图；
图9是示出有源层中氟(F)的排列和结合状态的示意图；
图10是示出导电渗透深度ΔL的示意图；
图11是示出有源层的单位面积的载流子浓度的曲线图；
图12A和12B是示出基于栅电极长度的阈值电压变化的曲线图；
图13是示出薄膜晶体管的阈值电压的曲线图；
图14是示出基于阈值电压的导通电流的曲线图；
图15A-15E是示出根据本公开的一个实施例的薄膜晶体管的制造过程的示图；
图16是示出根据本公开的另一实施例的显示装置的示意图；
图17是示出图16的任何一个像素的电路图；
图18是示出图17的像素的平面图；
图19是沿图18的线I-I’截取的截面图；
图20是示出根据本公开的又一实施例的显示装置的像素的电路图；
图21是示出根据本公开的再一实施例的显示装置的像素的电路图；以及
图22是示出根据本公开再一实施例的显示装置的像素的电路图。
具体实施方式
通过下面参考附图描述的实施例，将阐明本公开的优点和特征及其实施方法。然而，本公开可以以不同的形式实施，并且不应被解释为限于本文阐述的实施例。相反，提供这些实施例使得本公开将是透彻和完整的，并且将向本领域技术人员充分传达本公开的范围。此外，本公开仅由权利要求的范围限定。
在用于描述本公开的实施例的附图中公开的形状、尺寸、比率、角度和数量仅仅是示例，因此本公开不限于所示出的细节。在整个说明书中，相同的附图标记表示相同的元件。在以下描述中，当相关的已知功能或配置的详细描述被确定为不必要地使本公开的要点难以理解时，将省略该详细描述。
在使用本说明书中描述的“包括”、“具有”和“包含”'的情况下，可以添加另一部分，除非使用“仅”。单数形式的术语可以包括复数形式，除非有相反的指示。
在解释元件时，元件被解释为包括误差范围，尽管没有明确的描述。
在描述位置关系时，例如，当位置关系被描述为“在～上”、“在～上方”、“在～下方”和“紧接着～”时，除非使用“刚好”或“直接”，否则一个或更多个部分可以被布置在两个其他部分之间。
在本文中可以使用诸如“下方”、“之下”、“下部”、“上方”和“上部”的空间相对术语，以容易地描述如图中所示的一个或多个元件与另一个或多个元件的关系。应当理解，这些术语旨在包括除了图中所示的取向之外的装置的不同取向。例如，如果图中所示的装置被颠倒，则被描述为布置在另一装置“下方”或“之下”的装置可以布置在另一装置“上方”。因此，示例性术语“下方或之下”可以包括“下方或之下”和“上方”取向。同样，示例性术语“上方”或“上”可以包括“上方”和“下方或之下”取向。
在描述时间关系时，例如，当时间顺序被描述为“之后”、“随后”、“接下来”和“之前”时，可以包括不连续的情况，除非使用“刚好”或“直接”。
应当理解，尽管术语“第一”、“第二”等可以在本文中用于描述各种元件，但是这些元件不应当被这些术语限制。这些术语仅用于将一个元件与另一个元件分开。例如，在不脱离本发明的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。
术语“至少一个”应当被理解为包括一个或多个相关联的所列项目的任何和所有组合。例如，“第一项目、第二项目和第三项目中的至少一个”的含义表示从第一项目、第二项目和第三项目中的两个或更多个提出的所有项目的组合以及第一项目、第二项目或第三项目。
本公开的各种实施例的特征可以部分地或全部地彼此耦合或组合，并且可以如本领域技术人员能够充分理解的那样以各种方式彼此互操作并且在技术上受到驱动。本公开的实施例可以彼此独立地执行，或者可以以相互依赖的关系一起执行。
在附图中，相同或相似的元件由相同的附图标记表示，即使它们在不同的附图中被示出。
在本公开的实施例中，为了便于描述，源电极和漏电极彼此区分开。然而，源电极和漏电极可以互换使用。源电极可以是漏电极，并且漏电极可以是源电极。此外，本公开的任一实施例中的源电极可以是本公开的另一实施例中的漏电极，并且本公开的任一实施例中的漏电极可以是本公开的另一实施例中的源电极。
在本公开的一些实施例中，为了便于描述，将源极区与源电极区分开，并且将漏极区与漏电极区分开。然而，本公开的实施例不限于该结构。例如，源极区可以是源电极，并且漏极区可以是漏电极。此外，源极区可以是漏电极，并且漏极区可以是源电极。
图1是示出根据本公开的一个实施例的薄膜晶体管100的截面图。
参考图1，根据本公开的一个实施例的薄膜晶体管100包括有源层130和栅电极160。有源层130和栅电极160设置在衬底110上。参考图1，根据本公开的一个实施例的薄膜晶体管100可以包括源电极151和漏电极152。有源层130可以设置在衬底110上。
衬底110可以包括玻璃或聚合物树脂中的至少一种。例如，玻璃衬底或聚合物树脂衬底可以用作衬底110。存在塑料衬底作为聚合物树脂衬底。塑料衬底可以包括聚酰亚胺(PI)、聚碳酸酯(PC)、聚乙烯(PE)、聚酯、聚对苯二甲酸乙二醇酯(PET)或聚苯乙烯(PS)中的至少一种，其是具有柔性特性的透明聚合物树脂。
根据本公开的一个实施例，如图1所示，遮光层120可以设置在衬底110上。遮光层120具有遮光特性。遮光层120可以遮蔽从衬底110入射的光以保护有源层130。
遮光层120可以包括金属。遮光层120可以由单层制成，或者可以具有多层结构。
缓冲层125可以设置在遮光层120上。缓冲层125覆盖遮光层120的上表面。缓冲层125具有绝缘特性并保护有源层130。缓冲层125可以被称为保护层或绝缘层。
缓冲层125可以包括氧化硅(SiOx)、氮化硅(SiNx)、氧化铪(HfOx)、氧化铝(AlOx)、氧化锆(ZrOx)、硅酸铪(Hf-SiOx)或硅酸锆(Zr-SiOx)中的至少一种，其具有绝缘特性。
参考图1，有源层130设置在缓冲层125上。有源层130与遮光层120重叠。
根据本公开的一个实施例，有源层130包括氧化物半导体材料。根据本公开的一个实施例，有源层130例如可以是由氧化物半导体材料制成的氧化物半导体层。
有源层130可以包括IO(InO)基、ZO(ZnO)基、TO(SnO)基、GO(GaO)基、IZO(InZnO)基、IGO(InGO)基、IGZO(InGaZnO)基、IGZTO(InGaZnSnO)基、GZTO(GaZnSnO)基、GZO(GaZnO)基、ITO(InSnO)基、ITZO(InSnZnO)基或FIZO(FeInZnO)基氧化物半导体材料中的至少一种。
有源层130可以具有单层结构，或者可以具有包括多个氧化物半导体层的多层结构(见图4和5)。
栅极绝缘层140设置在有源层130上。栅极绝缘层140可以包括氧化硅(SiOx)、氮化硅(SiNx)、氧化铪(HfOx)、氧化铝(AlOx)、氧化锆(ZrOx)、硅酸铪(Hf-SiOx)或硅酸锆(Zr-SiOx)中的至少一种。栅极绝缘层140可以具有单层结构，或者可以具有多层结构。
如图1所示，栅极绝缘层140可以不被图案化，并且可以覆盖有源层130的整个上表面。此外，栅极绝缘层140可以完全覆盖有源层130的上表面或衬底110的上部部分，除了接触孔之外。
栅电极160设置在栅极绝缘层140上。栅电极160与有源层130间隔开，并且至少部分地与有源层130重叠。栅电极160与有源层130的沟道部分131重叠。
栅电极160可以包括诸如铝(Al)或铝合金的铝基金属、诸如银(Ag)或银合金的银基金属、诸如铜(Cu)或铜合金的铜基金属、诸如钼(Mo)或钼合金的钼基金属、铬(Cr)、钽(Ta)、钕(Nd)或钛(Ti)中的至少一种。栅电极160可以具有包括至少两个导电层的多层结构，所述至少两个导电层具有它们各自的彼此不同的物理特性。
层间绝缘层170设置在栅电极160上。层间绝缘层170是由绝缘材料制成的绝缘层。详细地，层间绝缘层170可以由有机材料制成，可以由无机材料制成，或者可以由有机层和无机层的堆叠体制成。
源电极151和漏电极152设置在层间绝缘层170上。源电极151和漏电极152彼此间隔开，并且分别连接到有源层130。源电极151和漏电极152通过形成在层间绝缘层170中的接触孔分别连接到有源层130。
源电极151和漏电极152中的每一个可以包括钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)或它们的合金中的至少一种。源电极151和漏电极152中的每一个可以由金属或金属合金制成的单层制成，或者可以由两层或更多层制成。
根据本公开的一个实施例，有源层130包括沟道部分131、第一连接部分132和第二连接部分133。第一连接部分132和第二连接部分133可以通过有源层130的选择性导电化形成。第一连接部分132和第二连接部分133通常设置在沟道部分131的两侧。
沟道部分131具有半导体特性。沟道部分131与遮光层120重叠。遮光层120可以防止从衬底110入射的光到达有源层130的沟道部分131，从而保护沟道部分131。此外，沟道部分131与栅电极160重叠。
根据本公开的一个实施例，可以通过使用栅电极160作为掩模的选择性导电化而使有源层130选择性地导电。
没有使有源层130的与栅电极160重叠的区域导电，从而成为沟道部分131。使有源层130的不与栅电极160重叠的区域导电，从而成为第一连接部分132和第二连接部分133。
根据本公开的一个实施例，可以通过例如等离子体处理或干法蚀刻而使有源层130选择性地导电，但本公开的一个实施例不限于此。可以通过使用掺杂剂进行掺杂而使有源层130选择性地导电。此时，使掺杂区导电。对于掺杂，可以通过例如硼(B)离子、磷(P)离子、砷(As)离子或锑(Sb)离子中的至少一种来进行掺杂。另外，可以通过光照射使有源层130选择性地导电。
例如，如图1所示，当栅极绝缘层140没有被图案化并覆盖有源层130的整个上表面时，可以通过使用掺杂剂进行掺杂而使有源层130选择性地导电。结果，即使栅极绝缘层140没有被图案化，也可以形成有源层130的第一连接部分132和第二连接部分133。
根据本公开的一个实施例，第一连接部分132和第二连接部分133中的任一个可以是源极区，而其中的另一个可以是漏极区。源极区可以用作与源电极151连接的源极连接部分。漏极区可以用作与漏电极152连接的漏极连接部分。
为了便于描述，在附图中示出的第一连接部分132和第二连接部分133彼此区分，并且第一连接部分132和第二连接部分133可以互换使用。第一连接部分132可以是源极区，并且第二连接部分133可以是漏极区。另外，第一连接部分132可以是漏极区，并且第二连接部分133可以是源极区。
根据本公开的一个实施例，第一连接部分132可以用作源电极，或者可以用作漏电极。另外，第二连接部分133可以用作漏电极，或者可以用作源电极。
薄膜晶体管TFT由有源层130、栅电极160、源电极151和漏电极152形成。如图1所示，其中栅电极160设置在有源层130上方的薄膜晶体管可以被称为顶栅结构的薄膜晶体管TFT。
图2是示出缓冲层、有源层和栅极绝缘层的放大截面图。
根据本公开的一个实施例，有源层130包括氟(F)。根据本公开的一个实施例，“氟(F)”是指包括氟离子和未被离子化的氟原子。
根据本公开的一个实施例，有源层中的氟(F)可以以与金属结合的状态存在。在这种情况下，氟(F)可以处于离子状态。
根据本公开的一个实施例，有源层130具有在与衬底110相反的方向上的第一表面130f。例如，有源层130的第一表面130f可以被定义为有源层130的与衬底110相反的表面。有源层130的第一表面130f可以被称为有源层130的上表面。
根据本公开的一个实施例，有源层130可以具有沿有源层130的厚度方向的氟(F)的浓度梯度。更详细地，氟F的浓度可以沿有源层130的厚度方向变化。根据本公开的一个实施例，有源层130中的氟(F)的浓度可以沿朝衬底110的方向减小或增大。在有源层130中，氟F的浓度沿厚度方向增大或减小的趋势可以根据氟F的浓度为最大值时的位置而变化，如下文详细描述的。
参考图2，有源层130可以具有厚度t0。有源层130的厚度t0可以被定义为作为有源层130的底表面的第二表面130r与作为有源层130的上表面的第一表面130f之间的距离。有源层130的第二表面130r可以与缓冲层125的上表面接触。根据本公开的一个实施例，缓冲层125的上表面被称为缓冲层125的第一表面125a。
根据本公开的一个实施例，有源层130的每一部分的深度被定义为从有源层130的第一表面130f朝向衬底110的距离。
在图2中，F1表示与有源层130的第一表面130f相同的深度或高度。在图2中，对应于F1的有源层130的深度可以表示为“dep0”。
根据本公开的一个实施例，在有源层130的第一表面130f的不同点处的氟(F)的浓度没有差别或几乎没有差别，使得氟(F)的浓度可以在不同点处基本上一致。
在图2中，F2表示与有源层130的第一深度dep1相同的深度。在有源层130中，在具有第一深度dep1的不同点处的氟(F)的浓度没有差别或几乎没有差别，使得氟(F)的浓度可以在不同点处基本上一致。
在图2中，F3表示与有源层130的第二深度dep2相同的深度。在有源层130中，在具有第二深度dep2的不同点处的氟(F)的浓度没有差别或几乎没有差别，使得氟(F)的浓度可以在不同点处基本上一致。
根据本公开的一个实施例，栅极绝缘层140设置在有源层130和栅电极160之间，并且可以包括氟(F)。
根据本公开的一个实施例的有源层130具有氟(F)的浓度梯度。根据本公开的一个实施例，在有源层130中，沿平行于第一表面130f的方向的氟(F)的浓度梯度小于沿垂直于第一表面130f的方向的氟(F)的浓度梯度。平行于第一表面130f的方向可以被称为水平方向，并且垂直于第一表面130f的方向可以被称为厚度方向或深度方向。
根据本公开的一个实施例，可以通过有源层130的上部部分或栅极绝缘层140的上部部分掺杂氟(F)。这样，当在相同条件下从上表面掺杂氟(F)时，在各层中沿水平方向的氟(F)的浓度几乎没有差别，并且可以提供沿水平方向的接近零的氟(F)的浓度梯度。另一方面，沿厚度方向的氟(F)的浓度可以根据在氟(F)掺杂期间施加的能量而变化。因此，根据本公开的一个实施例，在有源层130中，沿深度方向的氟(F)的浓度梯度可以大于沿水平方向的氟(F)的浓度梯度。
可以参考图3A、3B、3C和3D来描述氟(F)的浓度梯度。图3A、3B、3C和3D是示出每个位置的氟(F)的浓度的曲线图。
根据本公开的一个实施例，有源层130可以具有沿从第一表面130f朝向衬底110的方向减小的氟(F)的浓度梯度。例如，如图3A所示，当氟(F)的浓度在有源层130的上部部分外的任意点处为最大值时，有源层130可以具有氟(F)的浓度趋势，该浓度趋势沿朝向衬底110的方向逐渐减小。
图3B示出了有源层130的每个位置的氟(F)的浓度。详细地，图3B示出了在与图3A所示相同的深度方向上具有浓度趋势的有源层130中的水平方向上的氟(F)的浓度。图3B的水平轴对应于沿图1中从左向右的方向的有源层130的第一连接部分132、沟道部分131和第二连接部分133。参考图3B，在对应于F1的深度depth0、对应于F2的深度depth1和对应于F3的深度depth2处，有源层130的氟(F)的浓度可以分别保持恒定或基本上恒定。
因此，根据本公开的一个实施例，在距第一表面130f相同的深度处，有源层130可以沿平行于第一表面130f的方向基本上不具有氟的浓度梯度。或者，根据本公开的一个实施例，有源层130可以具有氟的浓度梯度，其在距第一表面130f相同的深度处沿平行于第一表面130f的方向接近于零或为零。
根据本公开的一个实施例，有源层130可以具有沿从第一表面130F朝向衬底110的方向增大的氟(F)的浓度梯度。例如，如图3C所示，当氟(F)的浓度在有源层130的下部部分外的任意点处为最大值时，有源层130可以具有氟(F)的浓度趋势，该浓度趋势沿朝向衬底110的方向逐渐增大。
根据本公开的一个实施例，有源层130可以具有沿从第一表面130f朝向衬底110的方向增大并且然后减小的氟(F)的浓度梯度。例如，如图3D所示，当氟(F)的浓度在有源层130内部为最大值时，有源层130可以具有氟(F)的浓度趋势，该浓度趋势沿朝向衬底110的方向逐渐增大并减小。
根据本公开的一个实施例，在栅极绝缘层140中，沿平行于有源层130的第一表面130f的方向的氟(F)的浓度梯度可以小于沿垂直于有源层130的第一表面130f的方向的氟(F)的浓度梯度更详细地，栅极绝缘层140在距栅极绝缘层140的第一表面140a相同深度的每个点处可以具有相同或基本上相同的氟(F)的浓度。例如，在栅极绝缘层140的第一表面140a的每个点处的氟(F)的浓度可以是一致的或基本上一致的。
根据本公开的一个实施例，栅极绝缘层140沿平行于衬底110的表面的方向可以基本上不具有氟(F)的浓度梯度。
根据本公开的一个实施例，栅极绝缘层140的第一表面140a可以被定义为栅极绝缘层140的与衬底110相反的表面。栅极绝缘层140的第一表面140a可以被称为栅极绝缘层140的上表面。
根据本公开的一个实施例，栅极绝缘层140沿栅极绝缘层140的厚度方向可以具有氟(F)的浓度梯度。根据本公开的一个实施例，在栅极绝缘层140中，栅极绝缘层140中的氟(F)的浓度可以沿朝向衬底110的方向减小或增大。
根据本公开的一个实施例，当氟(F)的浓度在栅极绝缘层140的下部部分外的任意点处为最大值时，栅极绝缘层140可以具有沿朝向衬底110的方向增大的氟的浓度梯度。
根据本公开的一个实施例，当氟(F)的浓度在栅极绝缘层140中为最大值时，栅极绝缘层140可以具有沿朝向衬底110的方向增大并且然后减小的氟的浓度梯度。
根据本公开的一个实施例，栅极绝缘层140的每个部分的深度被定义为从栅极绝缘层140的第一表面140a朝向衬底110的距离。
在图2中，GI1表示与栅极绝缘层140的第一表面140a相同的深度或相同的高度。
根据本公开的一个实施例，氟(F)浓度在栅极绝缘层140的第一表面140a的不同点处可以相同或基本上相同。
在图2中，GI2表示与栅极绝缘层140中的任何一个深度相同的深度。在栅极绝缘层140中，氟(F)浓度在具有相同深度(例如，GI2深度)的不同点处可以相同或基本上相同。
根据本公开的一个实施例，栅极绝缘层140和有源层130在相同深度处可以具有相同或相似的氟(F)的浓度梯度趋势。参考图1和2，栅极绝缘层140可以设置在与有源层130具有相同高度的点处。例如，栅极绝缘层140可以设置在与有源层130相同的层上。在这种情况下，栅极绝缘层140可以与有源层130的一侧接触。此时，在有源层130的氟(F)浓度增大的区间，栅极绝缘层140中的氟(F)浓度可以沿朝向衬底100的方向增大，并且在有源层130中的氟(F)浓度减小的区间，栅极绝缘层140中的氟(F)浓度可以减小。
例如，栅极绝缘层140和有源层130可以在F2的深度点处具有相同的浓度梯度趋势，并且可以在F3的深度点处具有相同的浓度梯度趋势。
根据本公开的一个实施例，缓冲层125可以设置在衬底110和有源层130之间，并且可以包括氟(F)。
缓冲层125在距缓冲层125的第一表面125a的相同深度的每个点处可以具有相同或基本上相同的氟(F)浓度。例如，缓冲层125的第一表面125a的每个点处的氟(F)浓度可以是一致的或基本上一致的。
根据本公开的一个实施例，在缓冲层125中，沿平行于衬底110的表面的方向的氟(F)的浓度梯度可以小于沿垂直于衬底110的表面的方向的氟(F)的浓度梯度。
根据本公开的一个实施例，缓冲层125沿平行于衬底110的表面的方向可以基本上不具有氟(F)的浓度梯度。
根据本公开的一个实施例，缓冲层125的第一表面125a可以被定义为缓冲层125的与衬底110相反的表面。缓冲层125的第一表面125a可以被称为缓冲层125的上表面。
根据本公开的一个实施例，缓冲层125可以沿缓冲层125的厚度方向具有氟(F)的浓度梯度。根据本公开的一个实施例，在缓冲层125中，缓冲层125中的氟(F)浓度可以沿朝向衬底110的方向减小或增大。
根据本公开的一个实施例，当氟(F)浓度在缓冲层125的上部部分外的任意点处为最大值时，缓冲层125可以具有沿朝向衬底110的方向减小的氟的浓度梯度(见图3A)。
根据本公开的一个实施例，当缓冲层125中的氟(F)浓度为最大值时，缓冲层125可以具有沿朝向衬底110的方向增大并且然后减小的氟的浓度梯度(见图3C)。
根据本公开的一个实施例，缓冲层125的每个部分的深度被定义为从缓冲层125的第一表面125a朝向衬底110的距离。
在图2中，B1表示与缓冲层125的第一表面125a相同的深度或相同的高度。
根据本公开的一个实施例，氟(F)浓度在缓冲层125的第一表面125a的不同点处可以是一致的。
在图2中，B2表示与缓冲层125中的任何一个深度相同的深度。在缓冲层125中，氟(F)浓度在具有相同深度(例如，B2的深度)的不同点处可以是一致的。
根据本公开的一个实施例，基于薄膜晶体管100的每个点处的深度的氟(F)浓度可以通过深度分布(ToF-SIMS)来测量，该深度分布使用例如飞行时间二次离子质谱法(ToF-SIMS)。
根据本公开的一个实施例，氟(F)可以具有从栅极绝缘层140的第一表面140a开始沿厚度方向的浓度梯度，如图3A、3C或3D所示。详细地，氟(F)可以具有这样一种方式的浓度梯度，其中从栅极绝缘层140的第一表面140a沿厚度方向，浓度随着深度增大而减小、增大或先增大然后减小。
根据本公开的一个实施例，基于厚度方向，在有源层130中的氟(F)浓度增大的区间，栅极绝缘层140中的氟(F)浓度可以增大，并且在有源层130中的氟(F)浓度减小的区间，栅极绝缘层140中的氟(F)浓度可以减小。
根据本公开的一个实施例，在形成栅极绝缘层140之后，可以用氟(F)处理栅极绝缘层140，使得有源层130包括氟(F)。例如，可以通过氟(F)离子掺杂或使用氟(F)的等离子体处理将氟注入到有源层130中。在该工艺中，可以将氟(F)注入到栅极绝缘层140和缓冲层125中。
根据本公开的一个实施例，使氟(F)浓度达到最大值的点可以根据薄膜晶体管100的使用目的和有源层130的组成来设定。例如，当通过氟(F)离子掺杂提供氟(F)时，可以调节离子掺杂电压以设定使氟(F)浓度达到最大值的点。
在有源层130中，氟(F)可以替代氧(O)，并且可以用氟(F)填充氧空位位置。由于氟(F)相对于金属形成比氧(O)更强的键，所以可以通过氟(F)提高有源层130的稳定性。由于氟(F)具有比氧(O)更多的最外电子，所以当用氟(F)替代氧(O)时，可以增大有源层130的载流子浓度，由此可以改善薄膜晶体管100的导通电流。
根据本公开的一个实施例，有源层130中的氟(F)浓度可以为0.001原子％(at％)至10at％。在这种情况下，原子％(at％)可以通过氟(F)原子的数量与构成有源层130的金属原子的总数的比率来计算。构成有源层130的每种元素的原子的数量的比率可以通过使用飞行时间二次离子质谱法(ToF-SIMS)的深度分布(ToF-SIMS)来计算。
当有源层130中的氟(F)浓度小于0.001原子％(at％)时，可能几乎不发生由于氟(F)导致的有源层130的稳定性改善效果和载流子浓度增大效果。另一方面，当有源层130中的氟(F)浓度超过10原子％(at％)时，有源层130中的沟道部分131的半导体特性可能由于氟(F)浓度过高而劣化。
根据本公开的一个实施例，可以更限制性地控制有源层130中的氟(F)浓度。例如，有源层130可以具有在0.01at％至10at％或0.1at％至5at％的范围内的氟(F)浓度。更详细地，有源层130可以具有在0.1at％至3at％的范围内的氟(F)浓度，可以具有在1at％至3at％的范围内的氟(F)浓度，或者可以具有在0.1at％至1at％的范围内的氟(F)浓度。
根据本公开的一个实施例，栅极绝缘层140可以具有与有源层130相同或相似的氟浓度。另外，栅极绝缘层140可以具有氟的浓度梯度图案，其与有源层130的浓度梯度图案相同或相似。
图4是示出根据本公开的另一实施例的薄膜晶体管200的截面图。
参考图4，有源层130可以包括第一氧化物半导体层130a和在第一氧化物半导体层130a上的第二氧化物半导体层130b。
第一氧化物半导体层130a可以用作设置在缓冲层125上的支撑层，支撑第二氧化物半导体层130b。第二氧化物半导体层130b可以用作主沟道层。
用作支撑层的第一氧化物半导体层130a可以具有优异的膜稳定性和机械稳定性。第一氧化物半导体层130a可以包括例如IGZO(InGaZnO)基、IGO(InGaO)基、IGZTO(InGaZnSnO)基、GZTO(GaZnSnO)基、GZO(GaZnO)基或GO(GaO)基氧化物半导体材料中的至少一种，但是本公开的一个实施例不限于此。第一氧化物半导体层130a可以由本领域已知的另一种氧化物半导体材料制成。
例如，第二氧化物半导体层130b可以由氧化物半导体材料(例如，IZO(InZnO)基、TO(SnO)基、IO(InO)基、IGO(InGO)基、ITO(InSnO)基、IGZO(InGaZnO)基、IGZTO(InGaZnSnO)基、GZTO(GaZnSnO)基、ITZO(InSnZnO)基或FIZO(FeInZnO)基半导体材料)制成，但是本公开的一个实施例不限于此。第二氧化物半导体层130b可以由本领域已知的另一种氧化物半导体材料制成。
图5是示出根据本公开的又一实施例的薄膜晶体管300的截面图。
与图4所示的薄膜晶体管200相比，图5所示的薄膜晶体管300还包括在第二氧化物半导体层130b上的第三氧化物半导体层130c。第三氧化物半导体层130c可以由氧化物半导体材料制成。例如，第三氧化物半导体层130c可以由与第一氧化物半导体层130a相同的材料制成。
图6是示出根据本公开的再一实施例的薄膜晶体管400的截面图。
参考图6，可以图案化栅极绝缘层140。根据本公开的再一实施例，即使在图案化栅极绝缘层140时有源层130的部分不受栅极绝缘层140保护，也利用氟(F)使有源层130稳定，因此可以具有优异的稳定性。因而，即使图案化栅极绝缘层140，薄膜晶体管400的可靠性也不会劣化。
图7是示出根据本公开的再一实施例的薄膜晶体管500的截面图。
图7的薄膜晶体管500包括在衬底110上的栅电极160、在栅电极160上的栅极绝缘层140、在栅极绝缘层140上的有源层130、连接到有源层130的源电极151、以及与源电极151间隔开并连接到有源层130的漏电极152。参考图7，缓冲层125可以设置在衬底110上。
参考图7，根据本公开的再一实施例的薄膜晶体管500还可以包括蚀刻停止层145。
有源层130可以包括氧化物半导体材料。另外，有源层130可以包括氟(F)。由于已经描述了包括在有源层130中的氟(F)，所以将省略其详细描述以避免重复。
图8是示出根据本公开的再一实施例的薄膜晶体管600的截面图。
如图8所示，有源层130可以包括第一氧化物半导体层130a和在第一氧化物半导体层130a上的第二氧化物半导体层130b，但是本公开的再一实施例不限于此。有源层130还可以包括设置在第二氧化物半导体层130b上的第三氧化物半导体层130c。
图9是示出有源层130中氟(F)的排列和结合状态的示意图。
根据本公开的一个实施例，注入到有源层130中的氟(F)可以替代氧。更详细地，在由氧化物半导体材料制成的有源层130中，氟(F)可以通过替代氧而与金属元素结合。氟(F)具有比氧更多数量的最外电子。因而，当氟(F)是与金属而不是与氧结合时，可以另外产生可以用作载流子的自由电子，如以下等式1所示。
[等式1]
MO→MF+e-
在等式1中，M是金属。
这样，当氟(F)在有源层130中是与金属而不是与氧结合时，可以另外产生可以用作载流子的自由电子，从而可以增大有源层130的迁移率。由此，可以增大薄膜晶体管100、200、300、400、500和600的导通-截止电流。
同时，当在由氧化物半导体材料制成的有源层130中产生氧空位Vo时，薄膜晶体管的阈值电压Vth在负(-)方向上偏移，从而使薄膜晶体管的可靠性劣化。
根据本公开的一个实施例，氟(F)可以填充在有源层130中产生的氧空位位置。例如，可以通过诸如下面的等式2的反应用氟(F)填充有源层130的氧空位位置，从而可以避免氧空位。由此，可以避免由于有源层130的氧空位引起的阈值电压偏移。
[等式2]
VO 2++2e-+F→F-+e-
在等式2中，Vo表示氧空位，并且“VO 2++2e-”表示与金属结合的+2态的氧逃逸以产生两个自由电子。
如等式2所示，由氧空位产生的电子被消耗以形成氟(F)离子，并且由氟(F)离子产生施加到栅电极160的栅电压的抵消效应。由此，薄膜晶体管的阈值电压Vth在正(+)方向上偏移。因而，即使额外产生作为载流子的电子，也能防止薄膜晶体管的阈值电压Vth在负(-)方向上偏移。
如上所述，可以通过氟(F)来抑制有源层130的氧空位，并且可以防止阈值电压在负(-)方向上偏移，从而提高薄膜晶体管的可靠性。
通常，氟(F)形成比氧(O)更强的金属键。因而，与氧相比，氟(F)可以与有源层130的金属形成更强的键。由此，通过氟(F)提高了有源层130的稳定性，并且防止氢(H)不必要地使有源层130的沟道部分131导电。
通常，作为有源层130附近的绝缘层的栅极绝缘层140或缓冲层125包括氢(H)。氢H可以包括在用于形成栅极绝缘层140或缓冲层125的材料中，或者可以从外部引入。当这样的氢渗透到有源层130的沟道部分131中时，可以使沟道部分131导电。例如，当氢渗透到沟道部分131的边缘中时，如图10所示，导电化渗透深度ΔL可以增大，从而可以减小沟道部分131的有效沟道长度。
根据本公开的一个实施例，氟(F)可以与有源层130的金属牢固地结合，以防止氢渗透到沟道部分131中。由此，可以减小导电化渗透深度ΔL以容易确保有效沟道长度。在这种情况下，即使通过具有短长度的沟道部分131的短沟道，也可以驱动薄膜晶体管。因此，根据本公开的一个实施例，有源层130包括氟(F)，从而可以实现短沟道。
根据本公开的一个实施例，栅极绝缘层140和缓冲层125可以包括氟(F)。包括在栅极绝缘层140和缓冲层125中的氟(F)可以与氢形成强键。由于氟(F)与氢形成强键，所以可以防止包括在栅极绝缘层140和缓冲层125中的氢移动到有源层130的沟道部分131，并且可以防止氢不必要地使有源层130的沟道部分131导电。
因而，根据本公开的一个实施例，可以防止包括在栅极绝缘层140和缓冲层125中的氟(F)不必要地使有源层130的沟道部分131导电。由此，可以提高薄膜晶体管的稳定性和可靠性。
图10是示出导电化渗透深度ΔL的示意图。
在形成有源层130的过程中，可以使沟道部分131的部分导电，从而可以产生不能用作沟道的部分。根据本公开的一个实施例，沟道部分131中导电从而不用作沟道的部分的长度被称为导电化渗透深度ΔL。
参考图10，与栅电极160重叠的有源层130中的沟道部分131的长度由“Lideal”表示。图10中的“Lideal”可以被称为沟道部分131的理想长度。在图10中，“LD”表示第一连接部分132或第二连接部分133的长度。
在有源层130的选择性导电化过程期间，可以不使沟道部分131的部分不必要地导电，并且导电区域不用作沟道。在图10中，作为沟道部分131的导电部分的长度的导电化渗透深度由“ΔL”表示。此外，沟道部分131的未导电且可以用作有效沟道的区域的长度被称为有效沟道长度Leff。当导电化渗透深度ΔL增大时，有效沟道长度Leff变小。
薄膜晶体管应该具有预定长度或更大的有效沟道长度，以便执行必要的功能。然而，当增大导电化渗透深度ΔL时，应该增大沟道部分131的长度以确保有效沟道长度Leff。如上所述，当增大沟道部分131的长度时，难以小型化和集成器件。
根据本公开的一个实施例，由于氟(F)与有源层130的金属稳定地结合，所以导电化渗透深度ΔL小，从而容易确保有效沟道长度Leff。由此，由于即使通过具有短长度的沟道部分131的短沟道也可以驱动薄膜晶体管，所以可以实现短沟道。
图11是示出有源层130的单位面积的载流子浓度的曲线图。有源层130可以由氧化物半导体材料形成。
图11的水平轴依次表示第一连接部分132、沟道部分131和第二连接部分133。图11的水平轴可以对应于从图10中所示的有源层130的左端测量的距离。
在图11的曲线图中，实线表示根据本公开包括氟(F)的实施例1的有源层130的测量结果，并且虚线表示不包括氟(F)的对照例1的有源层130的测量结果。
参考图11，沟道部分131的载流子浓度低，并且通过导电化形成的第一连接部分132和第二连接部分133中的每一个的载流子浓度高。此外，在沟道部分131和第一连接部分132之间以及在沟道部分131和第二连接部分133之间形成载流子的浓度梯度。
在不包括氟(F)的对照例1的有源层130中，载流子浓度在沟道部分131和第一连接部分132之间以及在沟道部分131和第二连接部分133之间缓慢地变化，并且导电化渗透深度ΔL相对较大。由此，对照例1具有相对小的有效沟道长度Leff(ref)。
另一方面，在包括氟(F)的实施例1的有源层130中，载流子浓度在沟道部分131和第一连接部分132之间以及在沟道部分131和第二连接部分133之间缓慢地变化，并且导电化渗透深度ΔL非常小。由此，实施例1具有相对大的有效沟道长度Leff(F)。
如上所述，根据本公开的一个实施例，由于有源层130包括氟(F)，所以导电化渗透深度ΔL小，由此可以实现短沟道。
图12A和12B是示出基于栅电极160的长度的阈值电压Vth的变化的曲线图。栅电极160的长度对应于图10所示的沟道部分131的长度。
详细地，图12A示出了根据其中有源层130不包括氟(F)的对照例的薄膜晶体管中的根据栅电极160的长度的阈值电压。图12B示出了根据其中有源层130包括氟(F)的实施例的薄膜晶体管中的根据栅电极160的长度的阈值电压。
参考图12A和12B，注意到当栅电极160的长度增大时，阈值电压Vth增大。参考图12A和12B，当沟道部分131的长度增大时，阈值电压Vth增大。
当相互比较图12A和12B时，注意到根据对照例的图12A的薄膜晶体管中的阈值电压变化ΔVth大于根据本实施例的图12B的薄膜晶体管中的阈值电压变化ΔVth。基于此，在包括含有氟(F)的有源层130的薄膜晶体管中，注意到即使沟道部分131的长度增大，阈值电压Vth也不会显著变化。
图13是示出薄膜晶体管的阈值电压的曲线图。阈值电压曲线图由针对薄膜晶体管的栅极电压Vgs的漏极-源极电流Ids的值表示。
在图13中，“实施例1”是指根据本公开的一个实施例的薄膜晶体管的阈值电压曲线图，所述薄膜晶体管包括含氟(F)的有源层130。在图13中，“对照例1”是指包括不含有氟(F)的有源层130的薄膜晶体管的阈值电压曲线图。
参考图13，在包括含氟(F)的有源层130的根据实施例1的薄膜晶体管的情况下，注意到与包括不含有氟(F)的有源层130的根据对照例1的薄膜晶体管相比，阈值电压Vth更大(右移)并且导通状态下的电流Ion更大。
图14是示出基于阈值电压Vth的导通电流的曲线图。在图14中，“Ion5”表示当栅极电压Vgs为5V时的漏极-源极电流Ids，并且“Ion5”被称为薄膜晶体管的导通电流。
在根据本公开的实施例的薄膜晶体管(其中有源层130包括氟(F))中，注意到随着有源层130中包括的氟(F)的浓度增大，薄膜晶体管的阈值电压增大，并且导通电流减小。
当将根据本公开的实施例的薄膜晶体管(其包括含有氟(F)的有源层130)与根据对照例的薄膜晶体管(其包括不含有氟(F)的有源层130)进行比较时，注意到在相同的阈值电压Vth的情况下，根据本公开的实施例的薄膜晶体管的导通电流较大，并且在相同的导通电流的情况下，根据本公开的实施例的薄膜晶体管的阈值电压Vth较大。
在下文中，将参考图15A至15E描述根据本公开的一个实施例的薄膜晶体管100的制造方法。
图15A-15E是示出根据本公开的一个实施例的薄膜晶体管的制造过程的示图。根据本公开的一个实施例的薄膜晶体管的制造方法包括以下步骤：在衬底110上形成有源层130；在衬底110上形成与有源层130接触的栅极绝缘层140；以及用氟(F)同时处理有源层130和栅极绝缘层140。用氟(F)处理有源层和栅极绝缘层的步骤可以包括氟掺杂或氟等离子体处理中的至少一种。
详细地，参考图15A，在衬底110上形成遮光层120。
参考图15B，在遮光层120上形成缓冲层125，并且在缓冲层125上形成有源层130。有源层130可以包括氧化物半导体材料。有源层130可以由单层形成，或者可以具有两层或更多层的多层结构。
参考图15C，在有源层130上形成栅极绝缘层140，并且用氟(F)对其进行处理。根据本公开的一个实施例，可以穿过栅极绝缘层140注入氟(F)。
用氟(F)进行处理可以包括氟(F)掺杂或氟(F)等离子体处理中的至少一种。例如，如图15C所示，有源层130可以通过穿过栅极绝缘层140的氟(F)掺杂来用氟(F)掺杂。或者，有源层130可以通过针对栅极绝缘层140的氟(F)等离子体处理来用氟(F)掺杂。由此，有源层130可以包括氟(F)。
根据本公开的一个实施例，栅极绝缘层140和缓冲层125也可以用氟(F)进行处理。例如，栅极绝缘层140和缓冲层125也可以通过氟(F)掺杂或氟(F)等离子体处理包括氟。
根据本公开的一个实施例，在氟(F)处理之后，可以对栅极绝缘层140和有源层130进行热处理。金属和氟(F)可以通过热处理在有源层130中形成稳定的键。另外，可以通过热处理将包括在栅极绝缘层140中的氢和氟(F)彼此结合。
根据本公开的一个实施例，也可以在热处理步骤期间对缓冲层125进行热处理。可以通过热处理将包括在缓冲层125中的氢和氟(F)彼此结合。
根据本公开的一个实施例，热处理可以在50℃至350℃范围内的温度下进行。
参考图15D，在栅极绝缘层140上形成栅电极160。另外，可以对有源层130执行选择性导电化。
例如，根据使用栅电极160作为掩模的选择性导电化，不使有源层130的与栅电极160重叠的区域导电，使得该区域可以成为沟道部分131，并且使有源层130的不与栅电极160重叠的区域导电，使得该区域可以成为第一连接部分132和第二连接部分133。
参考图15E，可以在栅电极160上形成层间绝缘层170，并且可以在层间绝缘层170上形成源电极151和漏电极152。由此，可以制造根据本公开的一个实施例的薄膜晶体管100。
在下文中，将参考图16至22描述根据本公开的实施例的包括薄膜晶体管100、200、300、400、500和600的显示装置700。
图16是示出根据本公开的另一实施例的显示装置700的示意图。
如图16所示，根据本公开的另一实施例的显示装置700包括显示面板310、栅极驱动器320、数据驱动器330以及控制器340。
栅极线GL和数据线DL设置在显示面板310中，并且像素P设置在栅极线GL和数据线DL的交叉区域中。通过驱动像素P来显示图像。
控制器340控制栅极驱动器320和数据驱动器330。
控制器340通过使用从外部系统(未示出)提供的信号输出用于控制栅极驱动器320的栅极控制信号GCS和用于控制数据驱动器330的数据控制信号DCS。此外，控制器340对从外部系统输入的输入图像数据进行采样，重组采样的数据，并且将重组的数字图像数据RGB提供给数据驱动器330。
栅极控制信号GCS包括栅极起始脉冲GSP、栅极移位时钟GSC、栅极输出使能信号GOE、起始信号Vst和栅极时钟GCLK。此外，用于控制移位寄存器的控制信号可以包括在栅极控制信号GCS中。
数据控制信号DCS包括源极起始脉冲SSP、源极移位时钟信号SSC、源极输出使能信号SOE和极性控制信号POL。
数据驱动器330将数据电压提供给显示面板310的数据线DL。详细地，数据驱动器330将从控制器340输入的图像数据RGB转换为模拟数据电压，并且将该数据电压提供给数据线DL。
栅极驱动器320可以包括移位寄存器350。
移位寄存器350通过使用从控制器340传送的起始信号和栅极时钟，在一帧内将栅极脉冲依次提供给栅极线GL。在这种情况下，一帧意味着通过显示面板310输出一个图像的时间段。栅极脉冲具有能够使设置在像素P中的开关元件(薄膜晶体管)导通的导通电压。
此外，移位寄存器350在一帧的不提供栅极脉冲的另一时间段内将能够使开关元件截止的栅极截止信号提供给栅极线GL。在下文中，栅极脉冲和栅极截止信号将被统称为扫描信号SS或Scan。
根据本公开的一个实施例，栅极驱动器320可以封装在衬底110上。这样，其中栅极驱动器320直接封装在衬底110上的结构将被称为面板内栅极(GIP)结构。
图17是示出图16的任何一个像素的电路图，图18是示出图17的像素的平面图，图19是沿图18的线I-I’截取的截面图。
图17的电路图是包括有机发光二极管(OLED)作为显示元件710的显示装置700的像素P的等效电路图。
像素P包括显示元件710和用于驱动显示元件710的像素驱动电路PDC。
图17的像素驱动电路PDC包括作为开关晶体管的第一薄膜晶体管TR1和作为驱动晶体管的第二薄膜晶体管TR2。根据本公开的另一实施例的显示装置700可以包括图1和图4至8中示出的薄膜晶体管100、200、300、400、500和600中的至少一个。
第一薄膜晶体管TR1连接到栅极线GL和数据线DL，并由通过栅极线GL提供的扫描信号SS导通或截止。
数据线DL将数据电压Vdata提供给像素驱动电路PDC，并且第一薄膜晶体管TR1控制数据电压Vdata的施加。
驱动电源线PL将驱动电压Vdd提供给显示元件710，并且第二薄膜晶体管TR2控制驱动电压Vdd。驱动电压Vdd是用于驱动作为显示元件710的有机发光二极管(OLED)的像素驱动电压。
当第一薄膜晶体管TR1由通过栅极线GL从栅极驱动器320施加的扫描信号SS导通时，通过数据线DL提供的数据电压Vdata被提供给与显示元件710连接的第二薄膜晶体管TR2的栅电极G2。数据电压Vdata充入形成在第二薄膜晶体管TR2的栅电极G2和源电极S2之间的第一电容器C1中。第一电容器C1是存储电容器Cst。
根据数据电压Vdata控制通过第二薄膜晶体管TR2提供给作为显示元件710的有机发光二极管(OLED)的电流量，从而可以控制从显示元件710发射的光的灰度级。
参考图18和19，第一薄膜晶体管TR1和第二薄膜晶体管TR2设置在衬底110上。
衬底110可以由玻璃或塑料制成。具有柔性的塑料，例如聚酰亚胺(PI)可以用作衬底110。
遮光层120设置在衬底110的一个表面上。遮光层120可以遮蔽从外部入射的光以保护有源层A1和A2。
缓冲层125设置在遮光层120上。缓冲层125由绝缘材料制成，并且保护有源层A1和A2不受外部水或氧的影响。
第一薄膜晶体管TR1的有源层A1和第二薄膜晶体管TR2的有源层A2设置在缓冲层125上。
有源层A1和A2中的每一个可以包括氧化物半导体材料。根据本公开的另一实施例，有源层A1和A2是由氧化物半导体材料制成的氧化物半导体层。有源层A1和A2中的每一个可以由单层形成，或者可以具有多层的堆叠结构。
栅极绝缘层140设置在有源层A1和A2上。栅极绝缘层140具有绝缘特性，并且将有源层A1和A2与栅电极G1和G2间隔开。在图19中示出了未被图案化的栅极绝缘层140，但是本公开的另一实施例不限于此。栅极绝缘层140可以如图1所示那样被图案化。
第一薄膜晶体管TR1的栅电极G1和第二薄膜晶体管TR2的栅电极G2设置在栅极绝缘层140上。
第一薄膜晶体管TR1的栅电极G1与第一薄膜晶体管TR1的有源层A1的至少一部分重叠。
第二薄膜晶体管TR2的栅电极G2与第二薄膜晶体管TR2的有源层A2的至少一部分重叠。
参考图18和19，第一电容器C1的第一电容器电极C11设置在与栅电极G1和G2相同的层中。栅电极G1和G2以及第一电容器电极C11可以使用相同的材料通过相同的工艺一起制造。
层间绝缘层170设置在栅电极G1和G2以及第一电容器电极C11上。
源电极S1和S2与漏电极D1和D2设置在层间绝缘层170上。根据本公开的一个实施例，为了便于描述，源电极S1和S2与漏电极D1和D2被区分开，并且源电极S1和S2与漏电极D1和D2可以互换使用。因而，源电极S1和S2可以是漏电极D1和D2，并且漏电极D1和D2可以是源电极S1和S2。
数据线DL和驱动电源线PL设置在层间绝缘层170上。第一薄膜晶体管TR1的源电极S1可以与数据线DL一体形成。第二薄膜晶体管TR2的漏电极D2可以与驱动电源线PL一体形成。
根据本公开的一个实施例，第一薄膜晶体管TR1的源电极S1和漏电极D1彼此间隔开，并且与第一薄膜晶体管TR1的有源层A1连接。第二薄膜晶体管TR2的源电极S2和漏电极D2彼此间隔开，并且与第二薄膜晶体管TR2的有源层A2连接。
详细地，第一薄膜晶体管TR1的源电极S1通过第一接触孔H1与有源层A1的源极区接触。
第一薄膜晶体管TR1的漏电极D1通过第二接触孔H2与有源层A1的漏极区接触，并且通过第三接触孔H3与第一电容器C1的第一电容器电极C11连接。
第二薄膜晶体管TR2的源电极S2在层间绝缘层170上方延伸，并因此其部分用作第一电容器C1的第二电容器电极C12。第一电容器电极C11和第二电容器电极C12彼此重叠以形成第一电容器C1。
第二薄膜晶体管TR2的源电极S2通过第四接触孔H4与有源层A2的源极区接触。
第二薄膜晶体管TR2的漏电极D2通过第五接触孔H5与有源层A2的漏极区接触。
第一薄膜晶体管TR1包括有源层A1、栅电极G1、源电极S1和漏电极D1，并且用作用于控制施加到像素驱动电路PDC的数据电压Vdata的开关晶体管。
第二薄膜晶体管TR2包括有源层A2、栅电极G2、源电极S2和漏电极D2，并且用作用于控制施加到显示元件710的驱动电压Vdd的驱动晶体管。
钝化层175设置在源电极S1和S2、漏电极D1和D2、数据线DL和驱动电源线PL上。钝化层175使第一薄膜晶体管TR1和第二薄膜晶体管TR2的上部部分平坦化，并且保护第一薄膜晶体管TR1和第二薄膜晶体管TR2。
显示元件710的第一电极711设置在钝化层175上。显示元件710的第一电极711通过形成在钝化层175中的第六接触孔H6与第二薄膜晶体管TR2的源电极S2连接。
堤部层750设置在第一电极711的边缘处。堤部层750限定显示元件710的发光区。
有机发光层712设置在第一电极711上，并且第二电极713设置在有机发光层712上。因而，完成了显示元件710。图19所示的显示元件710是有机发光二极管(OLED)。因而，根据本公开的另一实施例的显示装置700是有机发光显示装置。
图20是示出根据本公开的又一实施例的显示装置800的像素P的电路图。
图20是示出有机发光显示装置的像素P的等效电路图。
图20所示的显示装置800的像素P包括作为显示元件710的有机发光二极管(OLED)和用于驱动显示元件710的像素驱动电路PDC。显示元件710与像素驱动电路PDC连接。
在像素P中，设置用于将信号提供给像素驱动电路PDC的信号线DL、GL、PL、RL和SCL。
将数据电压Vdata提供给数据线DL，将扫描信号SS提供给栅极线GL，将用于驱动像素的驱动电压Vdd提供给驱动电源线PL，将参考电压Vref提供给参考线RL，并且将感测控制信号SCS提供给感测控制线SCL。
参考图20，假设第(n)个像素P的栅极线为“GLn”，与第(n)个像素P相邻的第(n-1)个像素P的栅极线为“GLn-1”，并且第(n-1)个像素P的栅极线“GLn-1”用作第(n)个像素P的感测控制线SCL。
像素驱动电路PDC包括例如与栅极线GL和数据线DL连接的第一薄膜晶体管TR1(开关晶体管)、用于根据通过第一薄膜晶体管TR1传送的数据电压Vdata控制输出到显示元件710的电流的大小的第二薄膜晶体管TR2(驱动晶体管)、以及用于感测第二薄膜晶体管TR2的特性的第三薄膜晶体管TR3(参考晶体管)。
第一电容器C1位于第二薄膜晶体管TR2的栅电极G2和显示元件710之间。第一电容器C1被称为存储电容器Cst。
第一薄膜晶体管TR1由提供给栅极线GL的扫描信号SS导通，以将提供给数据线DL的数据电压Vdata传送到第二薄膜晶体管TR2的栅电极G2。
第三薄膜晶体管TR3连接到第二薄膜晶体管TR2和显示元件710之间的第一节点n1以及参考线RL，并因此在感测时段内由感测控制信号SCS导通或截止，并且感测作为驱动晶体管的第二薄膜晶体管TR2的特性。
与第二薄膜晶体管TR2的栅电极G2连接的第二节点n2与第一薄膜晶体管TR1连接。第一电容器C1形成在第二节点n2和第一节点n1之间。
当第一薄膜晶体管TR1导通时，将通过数据线DL提供的数据电压Vdata提供给第二薄膜晶体管TR2的栅电极G2。数据电压Vdata充入形成在第二薄膜晶体管TR2的栅电极G2和源电极S2之间的第一电容器C1中。
当第二薄膜晶体管TR2导通时，根据用于驱动像素的驱动电压Vdd，通过第二薄膜晶体管TR2将电流提供给显示元件710，从而从显示元件710输出光。
根据本公开的又一实施例的显示装置800可以包括图1和图4至8中示出的薄膜晶体管100、200、300、400、500和600中的至少一个。
图21是示出根据本公开的再一实施例的显示装置900的像素的电路图。
图21所示的显示装置900的像素P包括作为显示元件710的有机发光二极管(OLED)和用于驱动显示元件710的像素驱动电路PDC。显示元件710与像素驱动电路PDC连接。
像素驱动电路PDC包括薄膜晶体管TR1、TR2、TR3和TR4。
在像素P中，设置用于将驱动信号提供给像素驱动电路PDC的信号线DL、EL、GL、PL、SCL和RL。
与图20的像素P相比，图21的像素P还包括发射控制线EL。将发射控制信号EM提供给发射控制线EL。
此外，与图20的像素驱动电路PDC相比，图21的像素驱动电路PDC还包括第四薄膜晶体管TR4，其是用于控制第二薄膜晶体管TR2的发光定时的发射控制晶体管。
参考图21，假设第(n)个像素P的栅极线为“GLn”，与第(n)个像素P相邻的第(n-1)个像素P的栅极线为“GLn-1”，并且第(n-1)个像素P的栅极线“GLn-1”用作第(n)个像素P的感测控制线SCL。
第一电容器C1位于第二薄膜晶体管TR2的栅电极G2和显示元件710之间。第二电容器C2位于第四薄膜晶体管TR4的被提供驱动电压Vdd的一个端子和显示元件710的一个电极之间。
第一薄膜晶体管TR1由提供给栅极线GL的扫描信号SS导通，以将提供给数据线DL的数据电压Vdata传送到第二薄膜晶体管TR2的栅电极G2。
第三薄膜晶体管TR3连接到参考线RL，并因此在感测时段内由感测控制信号SCS导通或截止，并且感测作为驱动晶体管的第二薄膜晶体管TR2的特性。
第四薄膜晶体管TR4根据发射控制信号EM将驱动电压Vdd传输到第二薄膜晶体管TR2，或者屏蔽驱动电压Vdd。当第四薄膜晶体管TR4导通时，将电流提供给第二薄膜晶体管TR2，从而从显示元件710输出光。
根据本公开的再一实施例的显示装置900可以包括图1和图4至8中示出的薄膜晶体管100、200、300、400、500和600中的至少一个。
根据本公开的再一实施例的像素驱动电路PDC可以以除了上述结构之外的各种结构形成。像素驱动电路PDC可以包括例如五个或更多个薄膜晶体管。
图22是示出根据本公开的再一实施例的显示装置1000的像素P的电路图。
图22的显示装置1000是液晶显示装置。
图22所示的显示装置1000的像素P包括像素驱动电路PDC和与像素驱动电路PDC连接的液晶电容器Clc。液晶电容器Clc对应于显示元件。
像素驱动电路PDC包括与栅极线GL和数据线DL连接的薄膜晶体管TR，以及连接在薄膜晶体管TR和公共电极372之间的存储电容器Cst。液晶电容器Clc与存储电容器Cst并联连接在薄膜晶体管TR和公共电极372之间。
液晶电容器Clc充入通过薄膜晶体管TR提供给像素电极的数据信号和提供给公共电极372的公共电压Vcom之间的差值电压，并且通过根据充入的电压驱动液晶来控制透光量。存储电容器Cst稳定地保持液晶电容器Clc中充入的电压。
根据本公开的再一实施例的显示装置1000可以包括图1和图4至8中示出的薄膜晶体管100、200、300、400、500和600中的至少一个。
根据本公开，可以获得以下有利效果。
根据本公开的一个实施例的薄膜晶体管包括含有氟(F)的有源层，并且还可以包括含有氟(F)的栅极绝缘层或含有氟(F)的缓冲层中的至少一个。如上所述，包括氟(F)的薄膜晶体管可以具有优异的稳定性和可靠性。
根据本公开的一个实施例，由于氟(F)在有源层中形成稳定的键，所以避免了氧空位，并且提高了有源层的稳定性，从而可以防止薄膜晶体管的阈值电压在负方向上偏移(负偏移)。由此，提高了薄膜晶体管的驱动稳定性。
根据本公开的一个实施例，由于有源层的氧被氟(F)取代，所以越来越多地产生自由电子，从而可以增大薄膜晶体管的迁移率并且可以改善导通电流。
根据本公开的一个实施例，氟(F)在栅极绝缘层或缓冲层中与氢稳定地结合，从而可以避免由于氢而导致的导电化渗透，从而可以使有源层的导电化渗透深度ΔL最小化，由此可以形成短沟道。
对于本领域技术人员而言显而易见的是上述本公开不受上述实施例和附图的限制，并且在不脱离本公开的精神或范围的情况下，可以在本公开中进行各种替换、修改和变化。因此，本公开的范围由所附权利要求限定，并且旨在从权利要求的含义、范围和等同概念得到的所有变化或修改都落入本公开的范围内。

Claims (26)

1.一种薄膜晶体管，包括：
在衬底上的有源层；以及
与所述有源层间隔开并与所述有源层至少部分地重叠的栅电极，
其中，所述有源层包括氟(F)并具有在与所述衬底相反的方向上的第一表面，并且
所述有源层具有氟(F)的浓度梯度，其中，沿平行于所述第一表面的方向的氟(F)的浓度梯度小于沿垂直于所述第一表面的方向的氟(F)的浓度梯度。
2.根据权利要求1所述的薄膜晶体管，其中，所述有源层具有沿从所述第一表面到所述衬底的方向减小的氟(F)的浓度梯度。
3.根据权利要求1所述的薄膜晶体管，其中，所述有源层具有沿从所述第一表面到所述衬底的方向增大的氟(F)的浓度梯度。
4.根据权利要求1所述的薄膜晶体管，其中，所述有源层具有沿从所述第一表面到所述衬底的方向增大并且然后减小的氟(F)的浓度梯度。
5.根据权利要求1所述的薄膜晶体管，其中，所述有源层在距所述第一表面相同的深度处沿平行于所述第一表面的方向基本上不具有氟的浓度梯度。
6.根据权利要求1所述的薄膜晶体管，其中，所述有源层中的氟浓度是0.001原子％(at％)至10at％。
7.根据权利要求1所述的薄膜晶体管，还包括在所述有源层和所述栅电极之间的栅极绝缘层，其中，所述栅极绝缘层包括氟(F)。
8.根据权利要求7所述的薄膜晶体管，其中，在所述栅极绝缘层中沿平行于所述第一表面的方向的氟(F)的浓度梯度小于沿垂直于所述第一表面的方向的氟(F)的浓度梯度。
9.根据权利要求7所述的薄膜晶体管，其中，所述栅极绝缘层沿平行于所述衬底的表面的方向基本上不具有氟的浓度梯度。
10.根据权利要求7所述的薄膜晶体管，其中，所述栅极绝缘层具有沿朝向所述衬底的方向增大的氟的浓度梯度。
11.根据权利要求7所述的薄膜晶体管，其中，所述栅极绝缘层具有沿朝向所述衬底的方向增大并且然后减小的氟的浓度梯度。
12.根据权利要求7所述的薄膜晶体管，其中，所述栅极绝缘层设置在基于所述衬底的所述表面与所述有源层具有相同高度的点处，并且
所述栅极绝缘层中的氟浓度在所述有源层中的氟浓度增大的区间沿朝向所述衬底的方向增大，并且所述栅极绝缘层中的氟浓度在所述有源层中的氟浓度减小的区间减小。
13.根据权利要求1所述的薄膜晶体管，还包括位于所述衬底上的缓冲层，
其中，所述有源层设置在所述缓冲层上，以及
所述缓冲层包括氟(F)。
14.根据权利要求13所述的薄膜晶体管，其中，在所述缓冲层中，沿平行于所述衬底的所述表面的方向的氟(F)的浓度梯度小于沿垂直于所述衬底的所述表面的方向的氟(F)的浓度梯度。
15.根据权利要求13所述的薄膜晶体管，其中，所述缓冲层沿平行于所述衬底的所述表面的方向基本上不具有氟的浓度梯度。
16.根据权利要求13所述的薄膜晶体管，其中，所述缓冲层具有沿朝向所述衬底的方向减小的氟的浓度梯度。
17.根据权利要求13所述的薄膜晶体管，其中，所述缓冲层具有沿朝向所述衬底的方向增大并且然后减小的氟的浓度梯度。
18.根据权利要求1所述的薄膜晶体管，其中，所述有源层包括氧化物半导体材料。
19.根据权利要求1所述的薄膜晶体管，其中，所述有源层包括：
第一氧化物半导体层；以及
在所述第一氧化物半导体层上的第二氧化物半导体层。
20.根据权利要求19所述的薄膜晶体管，其中，所述有源层还包括在所述第二氧化物半导体层上的第三氧化物半导体层。
21.一种显示装置，包括根据权利要求1至20中任一项所述的薄膜晶体管。
22.一种薄膜晶体管的制造方法，所述制造方法包括：
在衬底上形成有源层；
在所述衬底上形成与所述有源层接触的栅极绝缘层；以及
用氟(F)同时处理所述有源层和所述栅极绝缘层。
23.根据权利要求22所述的制造方法，其中，用氟(F)处理所述层包括氟掺杂或氟等离子体处理中的至少一种。
24.根据权利要求22所述的制造方法，其中，所述栅极绝缘层形成在所述有源层上，并且穿过所述栅极绝缘层注入所述氟。
25.根据权利要求22所述的制造方法，还包括在用氟(F)处理所述层之后对所述有源层和所述栅极绝缘层进行热处理。
26.根据权利要求22所述的制造方法，还包括在所述衬底上形成缓冲层，
其中，在用氟(F)处理所述层时，用氟处理所述缓冲层。
CN202211109417.2A 2021-09-14 2022-09-13 薄膜晶体管、其制造方法以及包括其的显示装置 Pending CN115810670A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0122489 2021-09-14
KR1020210122489A KR20230039320A (ko) 2021-09-14 2021-09-14 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치

Publications (1)

Publication Number Publication Date
CN115810670A true CN115810670A (zh) 2023-03-17

Family

ID=85480145

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211109417.2A Pending CN115810670A (zh) 2021-09-14 2022-09-13 薄膜晶体管、其制造方法以及包括其的显示装置

Country Status (3)

Country Link
US (1) US20230079262A1 (zh)
KR (1) KR20230039320A (zh)
CN (1) CN115810670A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110233170B (zh) * 2019-06-21 2021-10-12 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Also Published As

Publication number Publication date
KR20230039320A (ko) 2023-03-21
US20230079262A1 (en) 2023-03-16

Similar Documents

Publication Publication Date Title
US20230146562A1 (en) Thin Film Transistor and Display Device Comprising the Same
TWI791182B (zh) 薄膜電晶體、其製造方法以及包含其之顯示設備
CN115810670A (zh) 薄膜晶体管、其制造方法以及包括其的显示装置
US20230072208A1 (en) Thin film transistor and display device comprising the same
US12142691B2 (en) Thin film transistor, method for manufacturing the thin film transistor and display device comprising the thin film transistor
CN116153937A (zh) 薄膜晶体管、薄膜晶体管基板和显示装置
CN115966613A (zh) 薄膜晶体管、其制造方法和包括薄膜晶体管的显示装置
CN114664947A (zh) 薄膜晶体管和包含该薄膜晶体管的显示设备
JP7685580B2 (ja) 薄膜トランジスタ及びそれを含む表示装置
KR20210083023A (ko) 산화물 반도체층 및 실리콘 반도체층을 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치
TWI820891B (zh) 薄膜電晶體、其製造方法以及包含其的顯示裝置
TWI888317B (zh) 薄膜電晶體及包含該薄膜電晶體的顯示裝置
US20240222513A1 (en) Thin film transistor substrate and display apparatus comprising the same
US20240222380A1 (en) Thin film transistor substrate and method of manufacturing the same and display apparatus using the same
KR102825085B1 (ko) 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
US20240222523A1 (en) Thin film transistor, method for manufacturing the same and display apparatus comprising the same
CN115692509A (zh) 薄膜晶体管、其制造方法和包括薄膜晶体管的显示设备
US20240224594A1 (en) Thin Film Transistor Substrate and Display Apparatus Comprising the Same
US20240204010A1 (en) Thin Film Transistor Substrate and Display Apparatus Comprising the Same
US20230134901A1 (en) Thin Film Transistor and Display Device Comprising the Same
KR20230034834A (ko) 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
CN119630033A (zh) 薄膜晶体管和包括薄膜晶体管的显示设备
KR20230034840A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
CN116259651A (zh) 显示装置
CN118231474A (zh) 薄膜晶体管、其制造方法和包括该薄膜晶体管的显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination