[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN115810620A - 堆叠封装结构及其封装方法和移动终端设备 - Google Patents

堆叠封装结构及其封装方法和移动终端设备 Download PDF

Info

Publication number
CN115810620A
CN115810620A CN202111084049.6A CN202111084049A CN115810620A CN 115810620 A CN115810620 A CN 115810620A CN 202111084049 A CN202111084049 A CN 202111084049A CN 115810620 A CN115810620 A CN 115810620A
Authority
CN
China
Prior art keywords
component
substrate
components
package
stacked
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111084049.6A
Other languages
English (en)
Inventor
林雪
杨庭栋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN202111084049.6A priority Critical patent/CN115810620A/zh
Priority to PCT/CN2022/106713 priority patent/WO2023040454A1/zh
Publication of CN115810620A publication Critical patent/CN115810620A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明实施例提供一种堆叠封装结构及其封装方法和移动终端设备，属于堆叠封装领域。其中封装方法包括以下步骤：将基板和至少两个元器件进行叠设处理，使所有的元器件沿基板的法线方向呈依次层叠的状态；每个元器件包括器件主体和附着于器件主体至少一表面的焊球阵列；至少部分元器件贴附有胶材层，以使基板和所有元器件叠设时胶材层至少环设在相邻两个元器件之间的焊球阵列外周；对基板和所有的元器件进行回流焊接处理，使相邻的两个元器件焊接，且使基板和与基板连接的元器件焊接及使胶材层至少与相邻的两个元器件胶接。本封装方法可有效降低元器件之间的存在的应力，并形成对远离基板一侧的元器件的应力保护，以提高堆叠封装结构的封装可靠性。

Description

堆叠封装结构及其封装方法和移动终端设备
技术领域
本发明涉及堆叠封装技术领域，尤其涉及一种堆叠封装结构及其封装方法和移动终端设备。
背景技术
随着移动终端的不断智能化，不仅芯片的功能越来越复杂，而且移动终端越来越精密，尤其印刷电路板(Printed Circuit Board，简写为：PCB)器件的部越来越密集，于是芯片厂商推出堆叠封装(Packageonpackgae，简写POP)工艺，从而使得印刷电路板器件呈现堆叠封装的效果，从而可以有效减小印刷电路板器件布局于移动终端时占据的面积。但是，目前堆叠封装的印刷电路板器件因易存在应力而导致可靠性较差，甚至引发使用过程中印刷电路板器件的上层器件脱落而导致移动终端失效。这主要是在PCB板和芯片越来越薄的前提下进行堆叠封装时，虽然下层芯片和PCB板之间可以进行点胶加固，但是却难以对上层芯片和下层芯片之间进行有效的点胶，难以保证点胶的一致性差和连续性等，从而出现点胶不良；此外，下层芯片和上层芯片之间也会出现焊接不良。多方面的因素导致上层芯片和下层芯片之间存在较高的应力风险。
发明内容
本发明实施例的主要目的在于提供一种堆叠封装结构及其封装方法和移动终端设备，旨在解决现有堆叠封装结构中上层芯片和下层芯片容易出现较高应力风险的问题。
第一方面，本发明实施例提供一种堆叠封装结构的封装方法，包括以下步骤：将基板和至少两个元器件进行叠设处理，使所有的所述元器件沿所述基板的法线方向呈依次层叠的状态；其中，每个所述元器件包括器件主体和附着于所述器件主体至少一表面的焊球阵列；至少部分所述元器件贴附有胶材层，以使所述基板和所有所述元器件叠设时，所述胶材层至少环设在相邻两个所述元器件之间的所述焊球阵列外周；对所述基板和所有的所述元器件进行回流焊接处理，使相邻的两个所述元器件焊接，且使所述基板和与所述基板连接的所述元器件焊接，同时，使所述胶材层至少与相邻的两个所述元器件胶接。
相对于现有技术而言，本发明实施例第一方面提供的堆叠封装结构的封装方法，通过在部分元器件贴附胶材层，使得多个元器件层叠设置时，相邻两个元器件之间的胶材层环设在焊球阵列的外周，经过回流焊接处理，胶材层熔融连接于相邻的两个元器件之间，并且延展渗入相邻两个元器件的焊接缝隙里，以有效降低元器件之间的存在的应力，并形成对远离基板一侧的元器件的应力保护，从而可以有效提高堆叠封装结构的封装可靠性，提高堆叠封装结构封装的良品率。
第二方面，本发明实施例还提供一种堆叠封装结构，包括：
器件组件，所述器件组件包括至少两个元器件，所有所述元器件依次层叠焊接；
基板，所述基板和所述器件组层叠设置，且其中一个所述元器件与所述基板层叠焊接；
第一胶接层，所述第一胶接层与相邻的两个所述元器件胶接；
第二胶接层，所述第二胶接层与所述器件组件和所述基板分别胶接；
所述堆叠封装结构按照上述所述的堆叠封装结构的封装方法封装得到。
相对于现有技术而言，本发明实施例第二方面提供的堆叠封装结构，由于器件组件中相邻两个元器件之间除了层叠焊接还通过第一胶接层胶接，而器件组件和基板之间除了层叠焊接还通过第二胶结层胶接，因此器件组件和基板之间、器件组件内具有良好的连接特性，且器件组件中远离基板一侧的元器件和相邻的元器件之间形成良好的应力保护，使得堆叠封装结构具有良好的结构可靠性。
第三方面，本发明实施例还提供一种移动终端设备，所述移动终端设备包括上述所述的堆叠封装结构。
相对于现有技术而言，本发明实施例第三方面提供的移动终端设备，由于其包括上述的堆叠封装结构，而堆叠封装结构具有良好的结构可靠性，因此可使移动终端设备质量得到有效提高，可有效地降低移动终端设备出厂的退货率。
附图说明
为了更清楚地说明本申请实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的堆叠封装结构的封装方法的流程示意图；
图2为本发明实施例提供的堆叠封装结构的封装方法层叠元器件后的俯视示意图；
图3为沿图2中A-A线的剖视示意图；
图4为沿图2中B-B线的剖视示意图；
图5为本发明实施例提供的堆叠封装结构的封装方法获得的封装结构的俯视示意图；
图6为沿图5中C-C线的剖视示意图；
图7为沿图5中D-D线的剖视示意图。
附图标号说明：
10、基板；
20、胶材层；
30、元器件；31、第一元器件；311、器件主体；312、焊球阵列；32、第二元器件；
40、堆叠封装结构；
41、器件组件；
42、第一胶接层；
43、第二胶接层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
附图中所示的流程图仅是示例说明，不是必须包括所有的内容和操作/步骤，也不是必须按所描述的顺序执行。例如，有的操作/步骤还可以分解、组合或部分合并，因此实际执行的顺序有可能根据实际情况改变。
应当理解，在此本发明说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本发明。如在本发明说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。
图1至图7显示了本发明实施例提供的一种堆叠封装结构40及其封装方法和移动终端设备。其中，堆叠封装结构40可应用于智能手机、平板电脑、笔记本电脑、个人数字助理、穿戴式设备、POS机以及车载电脑等电子设备。由于本发明实施例的堆叠封装结构40的封装方法可以使得元器件30间具有良好的封装可靠性，获得封装效果好的堆叠封装结构40，因而可以有效提高包括本发明实施例提供的堆叠封装结构40的电子设备的可靠性和质量，提高产品良率。
下面结合附图，对本发明的一些实施例作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
请参阅图1至图4以及图5，本发明实施例提供的堆叠封装结构40的封装方法，可以包括，但不限定以下步骤。
步骤S01、将基板10和至少两个元器件30进行叠设处理，使所有的元器件30沿基板10的法线方向呈依次层叠的状态。
其中，每个元器件30包括器件主体311和焊球阵列312，焊球阵列312附着于器件主体311的至少一表面；至少部分元器件30贴附有胶材层20，以使基板10和所有元器件30叠设时，胶材层20至少环设在相邻两个元器件30之间的焊球阵列312外周。
请参阅图1，在步骤S01的一些实施方式中，基板10包括印刷电路板等。在一些实施方式中，基板10的厚度为包括0.5mm、0.55mm、0.6mm、0.65mm及0.7mm等在0.5mm～0.7mm区间内的任一厚度。基于上述厚度的基板10和至少两个元器件30按照本实施方式的封装方法形成堆叠封装结构40时，可对远离基板10一侧的元器件30形成良好的应力保护，从而有效提高对薄型基板10基的堆叠封装结构40的可靠性。
在一些实施方式中，元器件30则包括主处理器芯片、存储芯片等中的至少一种。在一些实施方式中，元器件30还包括其他任意适用的芯片。在一些实施方式中，元器件30至少包括两种类型的元器件30，如包括第一元器件31和第二元器件32，其中第一元器件31包括主处理器芯片，第二元器件32包括存储芯片。包括两类型元器件30，在封装形成堆叠封装结构40时，在实现基板10和元器件30组装的功能外，能有效减小布局面积。在一些实施方式中，至少两个元器件30设于基板10的同侧。而在其他示例性的实施方式中，元器件30的数量可以为多个，如可以是三个或者四个或者更多。当元器件30的数量为多个，比如元器件30的数量为三个时，可以是三个元器件30均设于基板10的同侧；也可以是其中两个元器件30设于基板10的同侧，而剩下一个元器件30设于基板10的相对侧。又如，元器件30的数量为四个时，可以是四个元器件30均设于基板10的同侧；也可以是其中两个元器件30设于基板10的同侧，而剩下两个元器件30设于基板10的相对侧；或者三个元器件30设于基板10的同侧，而剩下一个元器件30设于基板10的相对侧。当元器件30的数量是其他时，可以根据堆叠封装结构40的需要进行合理的调整和设计，故，在此不进行穷举。
在一示例性的实施方式中，基板10同侧的元器件30的数量为两个，如包括第一元器件31和第二元器件32，那么先将第一元器件31叠设于基板10，再将第二元器件32叠设于层叠在第一元器件31。在一些实施方式中，第一元器件31在基板10的正投影和第二元器件32在基板10的正投影重合；或者，第二元器件32在基板10的正投影落在第一元器件31在基板10的正投影区域内。第一元器件31和第二元器件32的这两种结构，都可以有效地减小布局面积，并且提高堆叠封装结构40的结构可靠性。
在一示例性的实施方式中，基板10同侧的元器件30的数量为两个以上，那么先将第一个元器件30叠设于基板10，接着将第二个元器件30叠设于第一个元器件30，再将第三个元器件30层叠于第二个元器件30，依次类推，直至最后一个元器件30叠设在倒数第二个元器件30，完成元器件30的叠设处理。
请参阅图1，在步骤S01的一些实施方式中，胶材层20包括热塑性胶。在一些实施方式中，所述热塑性胶包括胶条、胶体或其他适用状态的热塑性胶等。以热塑性胶作为胶材层20，可以确保在回流焊接时，胶材层20可以熔融并沿着焊接面进行延展流动，且回流焊接冷却后，可以重新凝固以形成良好的胶接效果，从而起到良好的应力保护作用。
在一些实施方中，在至少部分元器件30贴附有胶材层20，以使至少两个元器件30层叠设置时，胶材层20环设在相邻两个元器件30之间的焊球阵列312的外周。当胶材层20环设于由两个元器件30层叠设置而夹设在两个元器件30的焊球阵列312外周时，进行回流焊接可以使得胶材层30熔融并且沿焊接面延展流动，且回流焊冷却后，可以重新凝固以形成良好的胶接效果，从而对元器件30形成良好的应力保护。
在一些实施方式中，以元器件30包括第一元器件31和第二元器件32为例，在第一元器件31和第二元器件32中至少一个元器件30的表面贴附胶材层20。具体可以是在第一元器件31的贴附胶材层20，使得贴附的胶材层20在第一元器件31和第二元器件32相互层叠时，胶材层20环设在第一元器件31和第二元器件32之间的焊球阵列312的外周；或者在第二元器件32贴附胶材20，贴附的胶材层20应该使得第一元器件31和第二元器件32在相互层叠设置时，胶材层20环设在第一元器件31和第二元器件32之间的焊球阵列312的外周；或者部分胶材层20贴附在第一元器件31，部分胶材层20贴附在第二元器件32，且贴附在第一元器件31的胶材层20和贴附在第二元器件32的胶材层20在第一元器件31和第二元器件32相互层叠设置时，两部分胶材层20环设在第一元器件31和第二元器件32之间的焊球阵列312的外周。在一些实施方式中，胶材层20成方形的图案环设在焊球阵列312的外周，或者呈圆形的图案环设在焊球阵列312的外周等；或者呈其他形状的图案，具体根据焊球阵列312的形状而变化。在一些实施方式中，胶材层20可以是由一段热塑性胶形成；也可以是多段热塑性胶形成，且相邻的两段热塑性胶之间具有间隙。
在一些实施方式中，基板10也可以贴附胶材层20，当基板10贴附形成有胶材层20时，后续的回流焊接处理后，可以不再需要点胶处理。
在一些实施方式中，胶材层20可以通过粘接的方式贴附于元器件30和/或基板10。通过粘接，可使得胶材层20贴附可靠性高，且贴附于需要胶接的部位，以提高胶接均匀性，为后续形成均匀的胶接效果奠定基础。
在一些实施方式中，进行胶材层20贴附处理时，先将元器件30固定，接着将形成胶材层20的材料吸附在承托件的表面，承托件将形成胶材层20的材料推至元器件30的表面，并挤压形成胶材层20的材料，从而形成黏附在元器件30表面的胶材层20。对元器件30进行固定和以承托件挤压胶材层20，应在保证形成胶材层20的材料黏附在元器件30表面时，不会导致元器件30发生较大形变或者受损，保证元器件30的各个部位均匀受力。
在一些实施方式中，胶材层20的厚度小于或者等于胶材层20围设的焊球阵列312的高度，这样不仅可以防止胶材层20厚度对助焊剂蘸取的影响，而且可以有效防止胶材层20厚度在相邻两个元器件30层叠码放时的影响，还可以有利于相邻两个元器件30之间助焊剂助焊效果的发挥，提高焊接效果，以及提高胶接均匀性。
需要说明的时，当包括第一元器件31和第二元器件32时，为了使得元器件30和基板10能够进行焊接，第一元器件31的焊球阵列312正对基板10，而层叠于第一元器件31上的第二元器件32的焊球阵列312正对第一元器件31。当元器件30的数量超过两个时，均按照前述方式进行层叠设置，以使得元器件30和基板10之间具有可以供两者焊接的焊球阵列312，而且相邻两个元器件30之间也具有可以供焊接的焊球阵列312。
在一些实施方式中，还包括对元器件30进行助焊剂的蘸取处理，通过对元器件30进行助焊剂的蘸取，使得元器件30的表面附着有助焊剂，有利于提高至少两个元器件30的回流焊接效果，同时有利于直接叠设于基板10表面的元器件30与基板10形成良好的焊接效果。在一些实施方式中，还包括对基板10进行助焊剂的蘸取处理，从而有利于提高回流焊接的顺畅性。
需要说明的是，可以先进行胶材层20的贴附再蘸取助焊剂；也可以先蘸取助焊剂再进行胶材层20的贴附；还可以对直接叠设于基板10表面的元器件30进行助焊剂的蘸取处理，接着对其他元器件30进行胶材层20的贴附处理，再对贴有胶材层20的元器件30进行助焊剂的蘸取处理等，在封装过程中，可以根据实际情况进行调整。
步骤S02、对基板10和所有的元器件30进行回流焊接处理，使相邻的两个元器件30焊接，且使基板10和与基板10连接的元器件30焊接，同时，使胶材层20至少与相邻的两个元器件30胶接。
具体地，通过回流焊处理，使得其中一个元器件30与基板10焊接在一起，而其他元器件30则分别与相邻的元器件30焊接在一起，环设在焊球阵列312外周的胶材层20在回流焊的过程中，受热熔融而延展附着在相邻两元器件30之间，并渗入焊球阵列312焊接过程中形成的缝隙里，冷却至室温时，熔融的胶材层20形成连接在相邻两个元器件30之间的第一胶接层42，同时第一胶接层42还填充于焊接存在的缝隙里，从而可以有效降低相邻两个元器件30之间存在应力，形成对远离基板10一侧的元器件30的应力保护，从而提高堆叠封装结构40的可靠性。
在一些实施方式中，如果与基板10直接连接的元器件30的焊球阵列312外周没有环设有胶材层20，那么还包括对基板10和与基板10直接连接的元器件30进行点胶处理的步骤，点胶处理后，得到第二胶接层43，第二胶接层43连接在基板10和与基板10正对的元器件30之间，且第二胶接层43填充于基板10和元器件30焊接存在的缝隙里，从而降低元器件30和基板10焊接存在的应力，加固元器件30和基板10连接的可靠性。而如果与基板10直接连接的元器件30的焊球阵列312外周形环设有胶材层20，则可以省去点胶处理的步骤。
经过上述的封装方法，获得一种堆叠封装结构40，具体如图5至图7所示。
请参阅图5至图7，本发明实施例提供的堆叠封装结构40包括基板10、器件组件41、第一胶接层42和第二胶接层43；其中，器件组件41层叠于基板10表面；器件组件41包括至少两个元器件30，所有的元器件30依次层叠焊接，且其中一个元器件30与基板10层叠焊接；第一胶接层42与相邻的两个元器件30胶接；第二胶接层43与器件组件41和基板10胶接。
在一些实施方式中，第一胶接层42分别填充于相邻两个元器件30焊接形成的缝隙里；第二胶接层43填充于器件组件41和基板10焊接形成的缝隙里。具有良好的焊接可靠性，同时器件组件41内部的上层元器件30和下层元器件30之间具有良好的焊接可靠性和胶接可靠性，可以有效地对上层元器件30形成良好的应力保护，从而可以使得堆叠封装结构40在和其他零部件组装成移动终端设备时，具有良好的可靠性和产品良品率，移动终端设备在制造、运输和使用过程中，器件组件41和基板10具有良好的连接可靠性，而且器件组件41内上层元器件30和下层元器件30之间也具有良好的连接可靠性，即使在颠簸、振动甚至碰撞和跌落时，远离基板10一侧的元器件30和靠近基板10一侧的元器件30之间也不容易产生应力或者剥落，有效地提高了移动终端设备的产品质量，有效地提高了产品的良品率，同时退货率得到有效地降低。
在一些实施方式中，堆叠封装结构40的基板10包括印刷电路板，印刷电路板的厚度包括在0.5mm～0.7mm区间内的任一厚度；而器件组件41包括主处理器芯片和存储芯片；第一胶接层42为热塑性胶，主处理器芯片与印刷电路板焊接，存储芯片与主处理器芯片焊接，其中第二胶接层43连接于印刷电路板和主处理器芯片之间，且填充于印刷电路板和主处理器芯片焊接的缝隙里；第一胶接层42连接于主处理器芯片和存储芯片之间，且填充于主处理器芯片和存储芯片之间。
为更好的说明本发明实施例的技术方案，下面通过若干实施例做进一步的解释说明。
实施例1
请参阅图1至图4和图5、图6，一种堆叠封装结构40的封装方法，包括以下步骤：
(1)、提供厚度为0.55mm的PCB板(即基板10)、热塑性胶、第一元器件31(即主处理器芯片)和第二元器件32(即存储芯片)。
(2)、采用真空吸嘴吸取第一元器件31，并将第一元器件31放置于助焊剂槽上，以对第一元器件31进行助焊剂的蘸取，使得第一元器件31的焊球阵列312表面蘸有助焊剂，随后将第一元器件31叠放于PCB板的表面。
(3)、采用真空吸嘴吸取第二元器件32后转移至助焊剂槽上，对第二元器件32进行助焊剂的蘸取，使得第二元器件32的焊球阵列312表面蘸有助焊剂，随后在第二元器件32背对的助焊剂槽的表面上放置挡板，以将第二元器件32抵压在助焊剂槽槽口，将热塑性胶材放置于承托件(图中未示意)上，并推动承托件，使得承托件将热塑性胶材贴附在第二元器件32朝向助焊剂槽的表面，得到胶材层20，胶材层20环设在焊球阵列312的外周，随后移走挡板和承托件，再用真空吸嘴将第二元器件32转移至第一元器件31的表面，并叠放于第一元器件31的表面，第二元器件32的焊球阵列312和第一元器件31正对胶材层20环设在焊球阵列312的外周；
(4)、对层叠放置的PCB板、第一元器件31和第二元器件32进行回流焊处理，使得第一元器件31与PCB板焊接，同时使得第二元器件32与第一元器件31焊接，而环设于焊球阵列312外周的胶材层20则熔融连接于第一元器件31和第二元器件32之间，同时延展渗入第一元器件31和第二元器件32焊接过程存在的缝隙里；
(5)、对第一元器件31和PCB板进行点胶处理，得到堆叠封装结构40。
实施例2
请参阅图1至图4和图5、图6，一种堆叠封装结构40的封装方法，包括以下步骤：
(1)、提供厚度为0.7mm的PCB板(即基板10)、热塑性胶、主处理器芯片(即第一元器件31)和存储芯片(即第二元器件32)。
(2)、采用真空吸嘴吸取主处理器芯片，并将主处理器芯片放置于助焊剂槽上，以对主处理器芯片进行助焊剂的蘸取，使得主处理器芯片的焊球阵列312表面蘸有助焊剂。
(3)、在主处理器芯片背对PCB板的表面贴附热塑性胶，挤压形成胶材层20，并且使得胶材层20在存储芯片叠设在主处理器芯片表面时，胶材层20环设在存储芯片焊球阵列312的外周，随后将主处理器芯片叠放于PCB板的表面。
(4)、采用真空吸嘴吸取存储芯片后转移至助焊剂槽上，对存储芯片进行助焊剂的蘸取，使得存储芯片的焊球阵列312表面蘸有助焊剂，随后用真空吸嘴将存储芯片转移至主处理器芯片表面，和主处理器芯片堆叠码放，存储芯片的焊球阵列312和主处理器芯片正对，并且主处理器芯片表面上的胶材层20环设在焊球阵列312的外周。
(5)、对层叠放置的PCB板、主处理器芯片和存储芯片进行回流焊处理，使得PCB板和主处理器芯片焊接在一起，同时使得存储芯片和主处理器芯片焊接在一起，而胶材层20则熔融连接于主处理器芯片和存储芯片之间，同时延展渗入主处理器芯片和存储芯片焊接存在的缝隙里。
(6)、对主处理器芯片和PCB板进行点胶处理，得到堆叠封装结构40。
实施例3
请参阅图1至图4和图5、图6，一种堆叠封装结构40的封装方法，包括以下步骤：
(1)、提供厚度为0.5mm的PCB板(即基板10)、热塑性胶、主处理器芯片(即第一元器件31)和存储芯片(即第二元器件32)。
(2)、采用真空吸嘴吸取主处理器芯片，并将主处理器芯片放置于助焊剂槽上，以对主处理器芯片进行助焊剂的蘸取，使得主处理器芯片的焊球阵列312表面蘸有助焊剂，随后在主处理器芯片背对的助焊剂槽的表面上放置挡板，以将主处理器芯片抵压在助焊剂槽槽口，将热塑性胶放置于承托件上，并推动承托件，使得承托件将热塑性胶贴附在主处理器芯片朝向助焊剂槽的表面，得到环设在焊球阵列312外周的胶材层20，随后移走挡板和承托件，再用真空吸嘴将存储芯片转移并叠放于PCB板的表面。
(3)、采用真空吸嘴吸取存储芯片后转移至助焊剂槽上，对存储芯片进行助焊剂的蘸取，使得存储芯片的焊球阵列312表面蘸有助焊剂，随后在存储芯片背对的助焊剂槽的表面上放置挡板，以将存储芯片抵压在助焊剂槽槽口，将热塑性胶放置于承托件上，并推动承托件，使得承托件将热塑性胶贴附在存储芯片朝向助焊剂槽的表面，得到环设在焊球阵列312外周的胶材层20，随后移走挡板和承托件，再用真空吸嘴将存储芯片转移至主处理器芯片表面，并堆叠码放于主处理器芯片的表面。
(4)、对层叠放置的PCB板、主处理器芯片和存储芯片进行回流焊处理，使得PCB板和主处理器芯片焊接在一起，贴附在主处理器芯片表面的胶材层20熔融连接于主处理器芯片和PCB板之间，并延展渗入主处理器芯片和PCB板焊接存在的缝隙里，得到堆叠封装结构40；同时使得存储芯片和主处理器芯片焊接在一起，而贴附在存储芯片表面的胶材层20熔融连接于主处理器芯片和存储芯片之间，并延展渗入主处理器芯片和存储芯片焊接存在的缝隙里。
实施例4
请参阅图1至图4和图5、图6，一种堆叠封装结构40的封装方法，包括以下步骤：
(1)、提供厚度为0.65mm的PCB板(即基板10)、热塑性胶、主处理器芯片(即第一元器件31)和存储芯片(即第二元器件32)。
(2)、采用真空吸嘴吸取主处理器芯片，并将主处理器芯片放置于助焊剂槽上，以对主处理器芯片进行助焊剂的蘸取，使得主处理器芯片的焊球阵列312表面蘸有助焊剂。
(3)、在主处理器芯片背对PCB板的表面贴附热塑性胶，得到胶材层20，随后将主处理器芯片叠放于PCB板的表面。
(4)、采用真空吸嘴吸取存储芯片后转移至助焊剂槽上，对存储芯片进行助焊剂的蘸取，使得存储芯片的焊球阵列312表面蘸有助焊剂，随后在存储芯片背对的助焊剂槽的表面上放置挡板，以将存储芯片抵压在助焊剂槽槽口，将热塑性胶放置于承托件上，并推动承托件，使得承托件将热塑性胶贴附在存储芯片朝向助焊剂槽的表面，得到环设在焊球阵列312外周上的部分胶材层20，随后移走挡板和承托件，再用真空吸嘴将存储芯片转移至主处理器芯片表面，并堆叠于主处理器芯片的表面，存储芯片的焊球阵列312和主处理器芯片正对时，主处理器芯片上的胶材层20和存储芯片上的胶材层20相互围合且环设在存储芯片的焊球阵列312外周。
(5)、对层叠码放的PCB板、主处理器芯片和存储芯片进行回流焊处理，使得PCB板和主处理器芯片焊接在一起，同时使得存储芯片和主处理器芯片焊接在一起，而主处理器芯片上的胶材层20和存储芯片上的胶材层20则熔融连接于主处理器芯片和存储芯片之间，同时延展渗入主处理器芯片和存储芯片焊接存在的缝隙里。
(6)、对主处理器芯片和PCB板进行点胶处理，得到堆叠封装结构40。
应当理解，在本发明说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者系统不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者系统所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者系统中还存在另外的相同要素。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。以上所述，仅为本发明的具体实施例，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (11)

1.一种堆叠封装结构的封装方法，其特征在于，包括以下步骤：
将基板和至少两个元器件进行叠设处理，使所有的所述元器件沿所述基板的法线方向呈依次层叠的状态；
其中，每个所述元器件包括器件主体和附着于所述器件主体至少一表面的焊球阵列；至少部分所述元器件贴附有胶材层，以使所述基板和所有所述元器件叠设时，所述胶材层至少环设在相邻两个所述元器件之间的所述焊球阵列的外周；
对所述基板和所有的所述元器件进行回流焊接处理，使相邻的两个所述元器件焊接，且使所述基板和与所述基板连接的所述元器件焊接，同时，使所述胶材层至少与相邻的两个所述元器件胶接。
2.根据权利要求1所述的堆叠封装结构的封装方法，其特征在于，所述至少两个元器件的数量为两个，包括第一元器件和第二元器件；
在所述第一元器件、所述第二元器件中至少一个元器件贴附形成所述胶材层；
将所述第一元器件叠设于所述基板的一表面，并使所述第一元器件的焊球阵列与所述基板正对；
将所述第二元器件叠设于所述第一元器件，并使所述第二元器件的焊球阵列与所述第一元器件正对；
对所述基板、所述第一元器件和所述第二元器件进行回流焊处理。
3.根据权利要求2所述的堆叠封装结构的封装方法，其特征在于，所述胶材层贴附于所述第二元器件；
或者，所述胶材层贴附于所述第一元器件背对所述基板的表面；
或者，部分所述胶材层贴附于所述第一元器件背对所述基板的表面，剩余所述胶材层贴附于所述第二元器件。
4.根据权利要求3所述的堆叠封装结构的封装方法，其特征在于，所述第一元器件在所述基板的正投影和所述第二元器件在所述基板的正投影重合；
或者，所述第二元器件在所述基板的正投影落在所述第一元器件在所述基板的正投影区域内。
5.根据权利要求4所述的堆叠封装结构的封装方法，其特征在于，所述第一元器件包括主处理器芯片；所述第二元器件包括存储芯片。
6.根据权利要求1至5任一项所述的堆叠封装结构的封装方法，其特征在于，所述胶材层的厚度等于或者小于所述焊球阵列的高度；
和/或，所述胶材层的材质包括热塑性胶。
7.根据权利要求1至5任一项所述的堆叠封装结构的封装方法，其特征在于，所述基板包括印刷电路板；
和/或，所述基板的厚度在0.5mm～0.7mm区间。
8.根据权利要求1至5任一项所述的堆叠封装结构的封装方法，其特征在于，还包括对至少部分所述元器件进行助焊剂的蘸取处理；
和/或，还包括对所述基板和与所述基板直接连接的所述元器件进行点胶处理的步骤。
9.一种堆叠封装结构，其特征在于，包括：
器件组件，所述器件组件包括至少两个元器件，所有所述元器件依次层叠焊接；
基板，所述基板和所述器件组层叠设置，且其中一个所述元器件与所述基板层叠焊接；
第一胶接层，所述第一胶接层与相邻的两个所述元器件胶接；
第二胶接层，所述第二胶接层与所述器件组件和所述基板胶接；
所述堆叠封装结构按照权利要求1至8任一项所述的堆叠封装结构的封装方法封装得到。
10.根据权利要求9所述的堆叠封装结构，其特征在于，所述第一胶接层还填充于相邻两个所述元器件焊接形成的缝隙里；
和/或，所述第二胶接层还填充于所述器件组件和所述基板焊接形成的缝隙里。
11.一种移动终端设备，其特征在于，包括权利要求9至10任一项所述的堆叠封装结构。
CN202111084049.6A 2021-09-14 2021-09-14 堆叠封装结构及其封装方法和移动终端设备 Pending CN115810620A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111084049.6A CN115810620A (zh) 2021-09-14 2021-09-14 堆叠封装结构及其封装方法和移动终端设备
PCT/CN2022/106713 WO2023040454A1 (zh) 2021-09-14 2022-07-20 堆叠封装结构及其封装方法和移动终端设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111084049.6A CN115810620A (zh) 2021-09-14 2021-09-14 堆叠封装结构及其封装方法和移动终端设备

Publications (1)

Publication Number Publication Date
CN115810620A true CN115810620A (zh) 2023-03-17

Family

ID=85482020

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111084049.6A Pending CN115810620A (zh) 2021-09-14 2021-09-14 堆叠封装结构及其封装方法和移动终端设备

Country Status (2)

Country Link
CN (1) CN115810620A (zh)
WO (1) WO2023040454A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090014856A1 (en) * 2007-07-10 2009-01-15 International Business Machine Corporation Microbump seal
US8710654B2 (en) * 2011-05-26 2014-04-29 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
JP6189181B2 (ja) * 2013-11-06 2017-08-30 東芝メモリ株式会社 半導体装置の製造方法
JP6479577B2 (ja) * 2015-05-29 2019-03-06 東芝メモリ株式会社 半導体装置

Also Published As

Publication number Publication date
WO2023040454A1 (zh) 2023-03-23

Similar Documents

Publication Publication Date Title
JP6103054B2 (ja) 樹脂多層基板の製造方法
JP3408987B2 (ja) 半導体装置の製造方法及び半導体装置
US9852973B2 (en) Manufacturing method of chip package and package substrate
US8487435B2 (en) Sheet-molded chip-scale package
JP2004349495A (ja) 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
US20180302977A1 (en) Multilayer substrate, electronic device, and a method for manufacturing a multilayer substrate
JP3786103B2 (ja) 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
JPH10135267A (ja) 実装基板の構造及びその製造方法
JP2001110925A (ja) 導電性キャップ、電子部品及び導電性キャップの絶縁皮膜形成方法
JP6519714B2 (ja) 樹脂多層基板、伝送線路、モジュールおよびモジュールの製造方法
CN115810620A (zh) 堆叠封装结构及其封装方法和移动终端设备
JP2001015629A (ja) 半導体装置及びその製造方法
US20080210743A1 (en) Process of fabricating stack component
JP4650269B2 (ja) 積層型半導体装置の製造方法
KR100671268B1 (ko) Ｚ자형 외부리드를 구비하는 반도체 패키지 및 이를 이용한패키지 적층 구조와 방법
JPH02134859A (ja) マルチチップ半導体装置とその製造方法
TWI859613B (zh) 電路板及其製作方法
JP5309937B2 (ja) 電子部品のテーピング方法
KR20170059833A (ko) 스트립기판 및 그 제조 방법
JP2004259886A (ja) 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
CN116963394A (zh) 嵌埋连接器的电路板及其制作方法
JPH0314292A (ja) 高密度実装モジュールの製造方法
CN101281874B (zh) 封装结构及其制造方法
CN115621268A (zh) 一种叠层封装结构及其制作方法
KR101067152B1 (ko) 인쇄회로기판 제조용 캐리어와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination