[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN115775832A - 一种GaN半导体器件及其制备方法 - Google Patents

一种GaN半导体器件及其制备方法 Download PDF

Info

Publication number
CN115775832A
CN115775832A CN202211410018.XA CN202211410018A CN115775832A CN 115775832 A CN115775832 A CN 115775832A CN 202211410018 A CN202211410018 A CN 202211410018A CN 115775832 A CN115775832 A CN 115775832A
Authority
CN
China
Prior art keywords
source
layer
gan
gas
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211410018.XA
Other languages
English (en)
Inventor
陈敬沧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Baigong Microelectronics Co ltd
Original Assignee
Shanghai Baigong Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Baigong Microelectronics Co ltd filed Critical Shanghai Baigong Microelectronics Co ltd
Priority to CN202211410018.XA priority Critical patent/CN115775832A/zh
Publication of CN115775832A publication Critical patent/CN115775832A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种GaN半导体器件及其制备方法,涉及半导体器件技术领域,本发明一种GaN半导体器件包括自下而上依次设置的衬底、设置在衬底上的GaN通道层、设置在GaN通道层上的InGaN插入层和设置在InGaN插入层上的InAIN阻挡层,InAIN阻挡层上光刻出源级区域和漏极区域,源级区域和漏极区域设置有栅极区域,源级区域设有源级、漏极区域设有漏极、栅极区域设有栅极,源级、漏极和栅极一步成型。本发明为一种GaN半导体器件及其制备方法,能够避免因为InAlN的合金散射显著降低2DEG的迁移率,使GaN HEMT器件的迁移率得到显著提高,提高GaN HEMT功率转换和电源管理效率,由改变InGaN插入层中In成分比例调节GaN HEMT器件的带隙宽度,进而调节GaN HEMT器件的击穿电压,以满足不同应用场景的功率需求。

Description

一种GaN半导体器件及其制备方法
技术领域
本发明涉及半导体器件技术领域,特别涉及一种GaN半导体器件及其制备方法。
背景技术
氮化镓高电子迁移率晶体管GaN HEMT(High Electron Mobility Transistors),目前主要用于高耐压和高输出器件中。其中,由于InAlN在组成区域具有很高的自发极化,在GaN通道层上以InAlN为阻挡层的GaN HEMT,可以实现浓度更高的二维电子气体(2DEG),因此在近年来得到了广泛应用。
AlGaN/GaN异质结结构是GaN功率三极管最常用的结构之一,由于强烈的自发极化和压电极化,AlGaN/GaN异质结界面会形成1013cm-2量级的高浓度二维电子气(2DEG),2DEG具有很高的电子迁移率,非常适合高功率和射频应用。
然而,现有的InAlN具有高的合金散射,在GaN上形成的InAlN阻挡层,其合金散射也会显著降低2DEG的迁移率,影响GaN HEMT器件性能,因此,需要一种新的GaN半导体器件结构,提高GaN HEMT功率转换,从而需要提供一种GaN半导体器件及其制备方法。
发明内容
本发明的主要目的在于提供一种GaN半导体器件及其制备方法,可以有效解决背景技术现有的InAlN具有高的合金散射,在GaN上形成的InAlN阻挡层,其合金散射也会显著降低2DEG的迁移率,影响GaN HEMT器件性能,因此,需要一种新的GaN半导体器件结构,提高GaN HEMT功率转换的问题。
为实现上述目的,本发明采取的技术方案为:一种GaN半导体器件,包括自下而上依次设置的衬底、设置在衬底上的GaN通道层、设置在GaN通道层上的InGaN插入层和设置在InGaN插入层上的InAIN阻挡层,所述InAIN阻挡层上光刻出源级区域和漏极区域,源级区域和漏极区域设置有栅极区域,所述源级区域设有源级、漏极区域设有漏极、栅极区域设有栅极,所述源级、漏极和栅极一步成型。
优选地,所述衬底所用材料为SiC,所述GaN通道层的生长采用TMGa为Ga源和NH3气体的混合气体作为原料,SiC材料制作的衬底晶格常数与GaN非常接近,晶格失配仅仅为4%,导热率高散热性良好,并且具有导电性,可以在SiC上方和底部直接制作电极从而形成垂直型SiC器件。
优选地,所述InGaN插入层的生长,采用AI源的TMAI气体或TEAI气体和作为N源的NH3作为原料。
优选地,所述InAIN阻挡层的生长,采用TMIn气体、TMAI气体和NH3气体的混合气体作为原料。
优选地,所述源极、漏极和栅极所用材质均为钛、铝、镍、金、铂、铱、钼、钽、铌、钴、锆、钨或氮化钛等中的至少一种,所述源极、漏极和栅极的结构相同。
一种GaN半导体器件的制备方法,其特征在于:包括如下步骤:
S1:衬底:通过SiC材料获取SiC衬底;
S2:GaN通道层:在S1步骤提供的SiC衬底上生长形成GaN通道层;
S3:InGaN插入层:在S2步骤中形成的GaN通道层上生长形成InGaN插入层;
S4:InAIN阻挡层:在S3步骤中形成的InGaN插入层上生长形成InAIN阻挡层;
S5:源级、漏极和栅极:在S4步骤中形成的InAIN阻挡层之上设置源级、漏极和栅极。
优选地,所述源级、漏极和栅极,采用光刻技术和气相沉积/剥离技术,分别在预定源极形成区域和预定漏极形成区域形成源极和漏极,采用光刻技术和气相沉积/剥离技术,在预定栅电极形成区域形成栅极。
优选地,所述步骤S3中InGaN插入层的厚度为≤1nm,且C轴长度为≥0.5nm,以实现降低片层电阻和改善表面形貌(扁平化表面)。
优选地,所述步骤S3中在GaN通道层上形成InGaN插入层的GaN器件结构下,所述GaN通道层和InGaN插入层之间的界面附近产生二维电子气体。
优选地,所述步骤S3中的工艺参数为:生长温度范围为490℃-590℃之间,Al的流速范围为520μmol/min-620μmol/min之间,NH3的流速范围为6L/min-8L/min之间。
与现有技术相比,本发明具有如下有益效果:
本发明中,通过在GaN HEMT器件的InAlN阻挡层和GaN通道层中插入InGaN插入层,InGaN插入层堆叠在GaN通道层上。在形成InGaN插入层的GaN器件结构下,二维电子气体(2DEG)在GaN通道层和InGaN插入层之间的界面附近产生,而不是在GaN通道层和InAlN阻挡层之间的界面附近产生,可以避免因为InAlN的合金散射显著降低2DEG的迁移率,使GaNHEMT器件的迁移率得到显著提高,提高GaN HEMT功率转换和电源管理效率。其中,InGaN插入层的质量显著影响HEMT的迁移率,因此,为了在HEMT结构中实现降低片层电阻和改善表面形貌,将作为氮化物半导体层的InGaN插入层的c轴(c轴长度)设置为0.5nm或更多;同时,InGaN插入层的厚度应为1.5nm时,本器件的迁移率和峰值电流效果最好,可以防止薄板电阻增加,该GaN半导体器件的制备方法,能够避免因为InAlN的合金散射显著降低2DEG的迁移率,使GaN HEMT器件的迁移率得到显著提高,提高GaN HEMT功率转换和电源管理效率,同时还可以籍由改变InGaN插入层中In成分比例调节GaN HEMT器件的带隙宽度,进而调节GaNHEMT器件的击穿电压,以满足不同应用场景的功率需求,制备简单,简化了工艺制程。
附图说明
图1为本发明一种GaN半导体器件的横截面结构示意图;
图2为本发明一种GaN半导体器件的制备方法的工艺流程结构示意图;
图3为本发明中InGaN插入层厚度与迁移率的曲线结构示意图;
图4为本发明中InGaN插入层厚度与峰值电流的曲线结构示意图。
具体实施方式
为使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解,下面结合具体实施方式,进一步阐述本发明。
在本发明的描述中,需要说明的是,术语“上”、“下”、“内”、“外”“前端”、“后端”、“两端”、“一端”、“另一端”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性。
在本发明的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“设置有”、“连接”等,应做广义理解,例如“连接”,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明中的具体含义。
本实施例提供一种GaN半导体器件,包括自下而上依次设置的衬底、设置在衬底上的GaN通道层、设置在GaN通道层上的InGaN插入层和设置在InGaN插入层上的InAIN阻挡层,InAIN阻挡层上光刻出源级区域和漏极区域,源级区域和漏极区域设置有栅极区域,源级区域设有源级、漏极区域设有漏极、栅极区域设有栅极,源级、漏极和栅极一步成型。
衬底所用材料为SIC,GaN通道层的生长采用TMGa为Ga源和NH3气体的混合气体作为原料。
GaN材料的生长是在高温下,通过TMGa分解出的Ga与NH3的化学反应实现的,其可逆的反应方程式为:
Ga+NH3=GaN+3/2H2
生长GaN需要一定的生长温度,且需要一定的NH3分压。人们通常采用的方法有常规MOCVD(包括APMOCVD、LPMOCVD)、等离子体增强MOCVD(PE—MOCVD)和电子回旋共振辅助MBE等。所需的温度和NH3分压依次减少。本工作采用的设备是AP—MOCVD,反应器为卧式,并经过特殊设计改装。用国产的高纯TMGa及NH3作为源程序材料,用DeZn作为P型掺杂源,用蓝宝石与硅作为衬底采用高频感应加热,以低阻硅作为发热体,用高纯H2作为MO源的携带气体,用高纯N2作为生长区的调节,用HALL测量、双晶衍射以及室温PL光谱作为GaN的质量表征,通过调节器TMGa管道与衬底的距离,在衬底上生长出了GaN。同时为了确保GaN的质量及重复性,采用硅基座作为加热体,防止了高温下NH3和石墨在高温下的剧烈反应。采用常规两步生长法,经过高温处理的蓝宝石材料,在550℃,首先生长250A0左右的GaN缓冲层,而后在1050℃生长完美的GaN单晶材料。对于Si衬底上生长GaN单晶,首先在1150℃生长InGaN插入层,而后生长GaN结晶,生长该材料的典型条件如下:
NH3:3L/min;TMGa:20μmol/minV/Ⅲ=6500;N2:3~4L/min;H2:2<1L/min。
双束流MOCVD生长方法,反应器中由一个H2+NH3+TMGa组成的主气流,它以高速通过石英喷平行于衬底通入,另一路由H2+N2形成辅气流垂直喷向衬底表面,目的是改变主气流的方向,使反应剂与衬底表面很好接触。用这种方法直接在α-Al2O3基板(C面)生长的GaN膜,电子载流子浓度为1×1018/cm3,迁移率为200cm2/v·s,是直接生长GaN膜的最好值。
InGaN插入层的生长,采用AI源的TMAI气体或TEAI气体和作为N源的NH3作为原料。
InAIN阻挡层的生长,采用TMIn气体、TMAI气体和NH3气体的混合气体作为原料。
源极、漏极和栅极所用材质均为钛、铝、镍、金、铂、铱、钼、钽、铌、钴、锆、钨或氮化钛等中的至少一种,源极、漏极和栅极的结构相同。
一种GaN半导体器件的制备方法,其特征在于:包括如下步骤:
S1:制作衬底:通过材料SiC制作SiC衬底;
S2:GaN通道层:在S1步骤制作的SiC衬底上生长形成GaN通道层;
S3:InGaN插入层:在S2步骤中形成的GaN通道层上生长形成InGaN插入层;
S4:InAIN阻挡层:在S3步骤中形成的InGaN插入层上生长形成InAIN阻挡层;
S5:源级、漏极和栅极:在S4步骤中形成的InAIN阻挡层之上设置源级、漏极和栅极。
源级、漏极和栅极,采用光刻技术和气相沉积/剥离技术,分别在预定源极形成区域和预定漏极形成区域形成源极和漏极,采用光刻技术和气相沉积/剥离技术,在预定栅电极形成区域形成栅极。
步骤S3中InGaN插入层的厚度为≤1nm,且C轴长度为≥0.5nm,以实现降低片层电阻和改善表面形貌(扁平化表面)。
步骤S3中在GaN通道层上形成InGaN插入层的GaN器件结构下,GaN通道层和InGaN插入层之间的界面附近产生二维电子气体,在GaN通道层上形成InGaN插入层的GaN器件结构下,二维电子气体(2DEG)在GaN通道层和InGaN插入层之间的界面附近产生,而不是在GaN通道层和InAlN阻挡层之间的界面附近产生,避免了因为InAlN的合金散射显著降低2DEG的迁移率。
步骤S3中的工艺参数为:生长温度范围为490℃-590℃之间,Al的流速范围为520μmol/min-620μmol/min之间,NH3的流速范围为6L/min-8L/min之间。
实施例1:
一种GaN半导体器件,包括自下而上依次设置的衬底、设置在衬底上的GaN通道层、设置在GaN通道层上的InGaN插入层和设置在InGaN插入层上的InAIN阻挡层,InAIN阻挡层上光刻出源级区域和漏极区域,源级区域和漏极区域设置有栅极区域,源级区域设有源级、漏极区域设有漏极、栅极区域设有栅极,源级、漏极和栅极一步成型。
衬底所用材料为SIC,GaN通道层的生长采用TMGa为Ga源和NH3气体的混合气体作为原料。InGaN插入层的生长,采用AI源的TMAI气体或TEAI气体和作为N源的NH3作为原料。
InAIN阻挡层的生长,采用TMIn气体、TMAI气体和NH3气体的混合气体作为原料。
源极、漏极和栅极所用材质均为钛、铝、镍、金、铂、铱、钼、钽、铌、钴、锆、钨或氮化钛等中的至少一种,源极、漏极和栅极的结构相同。
一种GaN半导体器件的制备方法,其特征在于:包括如下步骤:
S1:制作衬底:通过材料SiC制作SiC衬底;
S2:GaN通道层:在S1步骤制作的SiC衬底上生长形成GaN通道层;
S3:InGaN插入层:在S2步骤中形成的GaN通道层上生长形成InGaN插入层;
S4:InAIN阻挡层:在S3步骤中形成的InGaN插入层上生长形成InAIN阻挡层;
S5:源级、漏极和栅极:在S4步骤中形成的InAIN阻挡层之上设置源级、漏极和栅极。
源级、漏极和栅极,采用光刻技术和气相沉积/剥离技术,分别在预定源极形成区域和预定漏极形成区域形成源极和漏极,采用光刻技术和气相沉积/剥离技术,在预定栅电极形成区域形成栅极。
步骤S3中InGaN插入层的厚度为1.5nm,且C轴长度为0.5nm。
步骤S3中在GaN通道层上形成InGaN插入层的GaN器件结构下,GaN通道层和InGaN插入层之间的界面附近产生二维电子气体。
步骤S3中的工艺参数为:生长温度范围为550℃之间,Al的流速范围为520μmol/min,NH3的流速范围为6L/min。
实施例2:
一种GaN半导体器件,包括自下而上依次设置的衬底、设置在衬底上的GaN通道层、设置在GaN通道层上的InGaN插入层和设置在InGaN插入层上的InAIN阻挡层,InAIN阻挡层上光刻出源级区域和漏极区域,源级区域和漏极区域设置有栅极区域,源级区域设有源级、漏极区域设有漏极、栅极区域设有栅极,源级、漏极和栅极一步成型。
衬底所用材料为SIC,GaN通道层的生长采用TMGa为Ga源和NH3气体的混合气体作为原料。InGaN插入层的生长,采用AI源的TMAI气体或TEAI气体和作为N源的NH3作为原料。
InAIN阻挡层的生长,采用TMIn气体、TMAI气体和NH3气体的混合气体作为原料。
源极、漏极和栅极所用材质均为钛、铝、镍、金、铂、铱、钼、钽、铌、钴、锆、钨或氮化钛等中的至少一种,源极、漏极和栅极的结构相同。
一种GaN半导体器件的制备方法,其特征在于:包括如下步骤:
S1:制作衬底:通过材料SiC制作SiC衬底;
S2:GaN通道层:在S1步骤制作的SiC衬底上生长形成GaN通道层;
S3:InGaN插入层:在S2步骤中形成的GaN通道层上生长形成InGaN插入层;
S4:InAIN阻挡层:在S3步骤中形成的InGaN插入层上生长形成InAIN阻挡层;
S5:源级、漏极和栅极:在S4步骤中形成的InAIN阻挡层之上设置源级、漏极和栅极。
源级、漏极和栅极,采用光刻技术和气相沉积/剥离技术,分别在预定源极形成区域和预定漏极形成区域形成源极和漏极,采用光刻技术和气相沉积/剥离技术,在预定栅电极形成区域形成栅极。
步骤S3中InGaN插入层的厚度为2nm,且C轴长度为0.7nm。
步骤S3中在GaN通道层上形成InGaN插入层的GaN器件结构下,GaN通道层和InGaN插入层之间的界面附近产生二维电子气体。
步骤S3中的工艺参数为:生长温度范围为550℃之间,Al的流速范围为520μmol/min,NH3的流速范围为6L/min。
实施例3:
一种GaN半导体器件,包括自下而上依次设置的衬底、设置在衬底上的GaN通道层、设置在GaN通道层上的InGaN插入层和设置在InGaN插入层上的InAIN阻挡层,InAIN阻挡层上光刻出源级区域和漏极区域,源级区域和漏极区域设置有栅极区域,源级区域设有源级、漏极区域设有漏极、栅极区域设有栅极,源级、漏极和栅极一步成型。
衬底所用材料为SIC,GaN通道层的生长采用TMGa为Ga源和NH3气体的混合气体作为原料。InGaN插入层的生长,采用AI源的TMAI气体或TEAI气体和作为N源的NH3作为原料。
InAIN阻挡层的生长,采用TMIn气体、TMAI气体和NH3气体的混合气体作为原料。
源极、漏极和栅极所用材质均为钛、铝、镍、金、铂、铱、钼、钽、铌、钴、锆、钨或氮化钛等中的至少一种,源极、漏极和栅极的结构相同。
一种GaN半导体器件的制备方法,其特征在于:包括如下步骤:
S1:制作衬底:通过材料SiC制作SiC衬底;
S2:GaN通道层:在S1步骤制作的SiC衬底上生长形成GaN通道层;
S3:InGaN插入层:在S2步骤中形成的GaN通道层上生长形成InGaN插入层;
S4:InAIN阻挡层:在S3步骤中形成的InGaN插入层上生长形成InAIN阻挡层;
S5:源级、漏极和栅极:在S4步骤中形成的InAIN阻挡层之上设置源级、漏极和栅极。
源级、漏极和栅极,采用光刻技术和气相沉积/剥离技术,分别在预定源极形成区域和预定漏极形成区域形成源极和漏极,采用光刻技术和气相沉积/剥离技术,在预定栅电极形成区域形成栅极。
步骤S3中InGaN插入层的厚度为1.6nm,且C轴长度为0.7nm。
步骤S3中在GaN通道层上形成InGaN插入层的GaN器件结构下,GaN通道层和InGaN插入层之间的界面附近产生二维电子气体。
步骤S3中的工艺参数为:生长温度范围为550℃之间,Al的流速范围为520μmol/min,NH3的流速范围为6L/min。
实施例4:
一种GaN半导体器件,包括自下而上依次设置的衬底、设置在衬底上的GaN通道层、设置在GaN通道层上的InGaN插入层和设置在InGaN插入层上的InAIN阻挡层,InAIN阻挡层上光刻出源级区域和漏极区域,源级区域和漏极区域设置有栅极区域,源级区域设有源级、漏极区域设有漏极、栅极区域设有栅极,源级、漏极和栅极一步成型。
衬底所用材料为SIC,GaN通道层的生长采用TMGa为Ga源和NH3气体的混合气体作为原料。InGaN插入层的生长,采用AI源的TMAI气体或TEAI气体和作为N源的NH3作为原料。
InAIN阻挡层的生长,采用TMIn气体、TMAI气体和NH3气体的混合气体作为原料。
源极、漏极和栅极所用材质均为钛、铝、镍、金、铂、铱、钼、钽、铌、钴、锆、钨或氮化钛等中的至少一种,源极、漏极和栅极的结构相同。
一种GaN半导体器件的制备方法,其特征在于:包括如下步骤:
S1:制作衬底:通过材料SiC制作SiC衬底;
S2:GaN通道层:在S1步骤制作的SiC衬底上生长形成GaN通道层;
S3:InGaN插入层:在S2步骤中形成的GaN通道层上生长形成InGaN插入层;
S4:InAIN阻挡层:在S3步骤中形成的InGaN插入层上生长形成InAIN阻挡层;
S5:源级、漏极和栅极:在S4步骤中形成的InAIN阻挡层之上设置源级、漏极和栅极。
源级、漏极和栅极,采用光刻技术和气相沉积/剥离技术,分别在预定源极形成区域和预定漏极形成区域形成源极和漏极,采用光刻技术和气相沉积/剥离技术,在预定栅电极形成区域形成栅极。
步骤S3中InGaN插入层的厚度为1.2nm,且C轴长度为0.7nm。
步骤S3中在GaN通道层上形成InGaN插入层的GaN器件结构下,GaN通道层和InGaN插入层之间的界面附近产生二维电子气体。
步骤S3中的工艺参数为:生长温度范围为550℃之间,Al的流速范围为520μmol/min,NH3的流速范围为6L/min。
实施例5:
一种GaN半导体器件,包括自下而上依次设置的衬底、设置在衬底上的GaN通道层、设置在GaN通道层上的InGaN插入层和设置在InGaN插入层上的InAIN阻挡层,InAIN阻挡层上光刻出源级区域和漏极区域,源级区域和漏极区域设置有栅极区域,源级区域设有源级、漏极区域设有漏极、栅极区域设有栅极,源级、漏极和栅极一步成型。
衬底所用材料为SIC,GaN通道层的生长采用TMGa为Ga源和NH3气体的混合气体作为原料。InGaN插入层的生长,采用AI源的TMAI气体或TEAI气体和作为N源的NH3作为原料。
InAIN阻挡层的生长,采用TMIn气体、TMAI气体和NH3气体的混合气体作为原料。
源极、漏极和栅极所用材质均为钛、铝、镍、金、铂、铱、钼、钽、铌、钴、锆、钨或氮化钛等中的至少一种,源极、漏极和栅极的结构相同。
一种GaN半导体器件的制备方法,其特征在于:包括如下步骤:
S1:制作衬底:通过材料SiC制作SiC衬底;
S2:GaN通道层:在S1步骤制作的SiC衬底上生长形成GaN通道层;
S3:InGaN插入层:在S2步骤中形成的GaN通道层上生长形成InGaN插入层;
S4:InAIN阻挡层:在S3步骤中形成的InGaN插入层上生长形成InAIN阻挡层;
S5:源级、漏极和栅极:在S4步骤中形成的InAIN阻挡层之上设置源级、漏极和栅极。
源级、漏极和栅极,采用光刻技术和气相沉积/剥离技术,分别在预定源极形成区域和预定漏极形成区域形成源极和漏极,采用光刻技术和气相沉积/剥离技术,在预定栅电极形成区域形成栅极。
步骤S3中InGaN插入层的厚度为1.4nm,且C轴长度为0.7nm。
步骤S3中在GaN通道层上形成InGaN插入层的GaN器件结构下,GaN通道层和InGaN插入层之间的界面附近产生二维电子气体。
步骤S3中的工艺参数为:生长温度范围为550℃之间,Al的流速范围为520μmol/min,NH3的流速范围为6L/min。
实施例6:
一种GaN半导体器件,包括自下而上依次设置的衬底、设置在衬底上的GaN通道层、设置在GaN通道层上的InGaN插入层和设置在InGaN插入层上的InAIN阻挡层,InAIN阻挡层上光刻出源级区域和漏极区域,源级区域和漏极区域设置有栅极区域,源级区域设有源级、漏极区域设有漏极、栅极区域设有栅极,源级、漏极和栅极一步成型。
衬底所用材料为SIC,GaN通道层的生长采用TMGa为Ga源和NH3气体的混合气体作为原料。InGaN插入层的生长,采用AI源的TMAI气体或TEAI气体和作为N源的NH3作为原料。
InAIN阻挡层的生长,采用TMIn气体、TMAI气体和NH3气体的混合气体作为原料。
源极、漏极和栅极所用材质均为钛、铝、镍、金、铂、铱、钼、钽、铌、钴、锆、钨或氮化钛等中的至少一种,源极、漏极和栅极的结构相同。
一种GaN半导体器件的制备方法,其特征在于:包括如下步骤:
S1:制作衬底:通过材料SiC制作SiC衬底;
S2:GaN通道层:在S1步骤制作的SiC衬底上生长形成GaN通道层;
S3:InGaN插入层:在S2步骤中形成的GaN通道层上生长形成InGaN插入层;
S4:InAIN阻挡层:在S3步骤中形成的InGaN插入层上生长形成InAIN阻挡层;
S5:源级、漏极和栅极:在S4步骤中形成的InAIN阻挡层之上设置源级、漏极和栅极。
源级、漏极和栅极,采用光刻技术和气相沉积/剥离技术,分别在预定源极形成区域和预定漏极形成区域形成源极和漏极,采用光刻技术和气相沉积/剥离技术,在预定栅电极形成区域形成栅极。
步骤S3中InGaN插入层的厚度为1nm,且C轴长度为0.7nm。
步骤S3中在GaN通道层上形成InGaN插入层的GaN器件结构下,GaN通道层和InGaN插入层之间的界面附近产生二维电子气体。
步骤S3中的工艺参数为:生长温度范围为550℃之间,Al的流速范围为520μmol/min,NH3的流速范围为6L/min。
实施例7:
一种GaN半导体器件,包括自下而上依次设置的衬底、设置在衬底上的GaN通道层、设置在GaN通道层上的InGaN插入层和设置在InGaN插入层上的InAIN阻挡层,InAIN阻挡层上光刻出源级区域和漏极区域,源级区域和漏极区域设置有栅极区域,源级区域设有源级、漏极区域设有漏极、栅极区域设有栅极,源级、漏极和栅极一步成型。
衬底所用材料为SIC,GaN通道层的生长采用TMGa为Ga源和NH3气体的混合气体作为原料。InGaN插入层的生长,采用AI源的TMAI气体或TEAI气体和作为N源的NH3作为原料。
InAIN阻挡层的生长,采用TMIn气体、TMAI气体和NH3气体的混合气体作为原料。
源极、漏极和栅极所用材质均为钛、铝、镍、金、铂、铱、钼、钽、铌、钴、锆、钨或氮化钛等中的至少一种,源极、漏极和栅极的结构相同。
一种GaN半导体器件的制备方法,其特征在于:包括如下步骤:
S1:制作衬底:通过材料SiC制作SiC衬底;
S2:GaN通道层:在S1步骤制作的SiC衬底上生长形成GaN通道层;
S3:InGaN插入层:在S2步骤中形成的GaN通道层上生长形成InGaN插入层;
S4:InAIN阻挡层:在S3步骤中形成的InGaN插入层上生长形成InAIN阻挡层;
S5:源级、漏极和栅极:在S4步骤中形成的InAIN阻挡层之上设置源级、漏极和栅极。
源级、漏极和栅极,采用光刻技术和气相沉积/剥离技术,分别在预定源极形成区域和预定漏极形成区域形成源极和漏极,采用光刻技术和气相沉积/剥离技术,在预定栅电极形成区域形成栅极。
步骤S3中InGaN插入层的厚度为0.2nm,且C轴长度为0.7nm。
步骤S3中在GaN通道层上形成InGaN插入层的GaN器件结构下,GaN通道层和InGaN插入层之间的界面附近产生二维电子气体。
步骤S3中的工艺参数为:生长温度范围为550℃之间,Al的流速范围为520μmol/min,NH3的流速范围为6L/min。
图3表示器件电子迁移率受AlN层厚度变化的影响,厚度从0上升到0.2nm,迁移率随之增加,这是由于粗糙度散射和合金散射很低。但是薄InGaN插入层处的高载流子浓度导致2DEG分布向界面移动。它导致界面粗糙度散射和2DEG中的库仑散射增加,结果是InGaN插入层厚度超过0.2nm,迁移率下降。
图4表示栅压为0V时的漏电流峰值,当AlN层厚度达到一定值时,载流子浓度占主导作用,超过这个定值后迁移率占主导作用,AlN层厚度超过这个定值后,峰值电流会下降,AlN层厚度变化对迁移率影响甚微,电子浓度的作用更加明显,所以峰值电流依然增加。
根据上述实施例1-7结合图3、图4,得出不同InGaN插入层厚度影响的AlGaN/AlN/GaN HEMT的2DEG传输特性,插入InGaN插入层使电子浓度大大提高,且依赖于InGaN插入层的厚度,传输特性的临界AlN层厚度为1.2nm,取AlN层厚度为0至2nm,电子浓度保持增长趋势,而当厚度达到1.2nm时,电子迁移率开始下降,从而在漏电流上表现为:AlN层厚度达到1.2nm之前,漏电流会随着厚度增加,达到1.2nm后,逐渐下降,因此对于本器件来说,最优InGaN插入层可厚度为1.5nm,适合应用于高速、高功率开关器件,从而根据实施例1-7结合图3、图4所示,本器件在InGaN插入层的厚度生长为1.5nm时,迁移率和漏电流达到最佳值,可以防止薄板电阻增加,能够避免因为InAlN的合金散射显著降低2DEG的迁移率,使GaNHEMT器件的迁移率得到显著提高,提高GaN HEMT功率转换和电源管理效率。
以上显示和描述了本发明的基本原理和主要特征和本发明的优点。本行业的技术人员应该了解,本发明不受上述实施例的限制,上述实施例和说明书中描述的只是说明本发明的原理,在不脱离本发明精神和范围的前提下,本发明还会有各种变化和改进,这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。

Claims (10)

1.一种GaN半导体器件,其特征在于:包括自下而上依次设置的衬底、设置在衬底上的GaN通道层、设置在GaN通道层上的InGaN插入层和设置在InGaN插入层上的InAIN阻挡层,所述InAIN阻挡层上光刻出源级区域和漏极区域,源级区域和漏极区域设置有栅极区域,所述源级区域设有源级、漏极区域设有漏极、栅极区域设有栅极,所述源级、漏极和栅极一步成型。
2.根据权利要求1所述的一种GaN半导体器件,其特征在于:所述衬底所用材料为SIC,所述GaN通道层的生长采用TMGa为Ga源和NH3气体的混合气体作为原料。
3.根据权利要求1所述的一种GaN半导体器件,其特征在于:所述InGaN插入层的生长,采用AI源的TMAI气体或TEAI气体和作为N源的NH3作为原料。
4.根据权利要求1所述的一种GaN半导体器件,其特征在于:所述InAIN阻挡层的生长,采用TMIn气体、TMAI气体和NH3气体的混合气体作为原料。
5.根据权利要求1所述的一种GaN半导体器件,其特征在于:所述源极、漏极和栅极所用材质均为钛、铝、镍、金、铂、铱、钼、钽、铌、钴、锆、钨或氮化钛等中的至少一种,所述源极、漏极和栅极的结构相同。
6.一种GaN半导体器件的制备方法,其特征在于:包括如下步骤:
S1:制作衬底:通过材料SiC制作SiC衬底;
S2:GaN通道层:在S1步骤制作的SiC衬底上生长形成GaN通道层;
S3:InGaN插入层:在S2步骤中形成的GaN通道层上生长形成InGaN插入层;
S4:InAIN阻挡层:在S3步骤中形成的InGaN插入层上生长形成InAIN阻挡层;
S5:源级、漏极和栅极:在S4步骤中形成的InAIN阻挡层之上设置源级、漏极和栅极。
7.根据权利要求6所述的一种GaN半导体器件的制备方法,其特征在于:所述源级、漏极和栅极,采用光刻技术和气相沉积/剥离技术,分别在预定源极形成区域和预定漏极形成区域形成源极和漏极,采用光刻技术和气相沉积/剥离技术,在预定栅电极形成区域形成栅极。
8.根据权利要求7所述的一种GaN半导体器件的制备方法,其特征在于:所述步骤S3中InGaN插入层的厚度为≤1nm,且C轴长度为≥0.5nm。
9.根据权利要求8所述的一种GaN半导体器件的制备方法,其特征在于:所述步骤S3中在GaN通道层上形成InGaN插入层的GaN器件结构下,所述GaN通道层和InGaN插入层之间的界面附近产生二维电子气体。
10.根据权利要求9所述的一种GaN半导体器件的制备方法,其特征在于:所述步骤S3中的工艺参数为:生长温度范围为490℃-590℃之间,Al的流速范围为520μmol/min-620μmol/min之间,NH3的流速范围为6L/min-8L/min之间。
CN202211410018.XA 2022-11-10 2022-11-10 一种GaN半导体器件及其制备方法 Pending CN115775832A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211410018.XA CN115775832A (zh) 2022-11-10 2022-11-10 一种GaN半导体器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211410018.XA CN115775832A (zh) 2022-11-10 2022-11-10 一种GaN半导体器件及其制备方法

Publications (1)

Publication Number Publication Date
CN115775832A true CN115775832A (zh) 2023-03-10

Family

ID=85388930

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211410018.XA Pending CN115775832A (zh) 2022-11-10 2022-11-10 一种GaN半导体器件及其制备方法

Country Status (1)

Country Link
CN (1) CN115775832A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106033724A (zh) * 2015-03-09 2016-10-19 中国科学院苏州纳米技术与纳米仿生研究所 Iii族氮化物增强型hemt及其制备方法
US20180090603A1 (en) * 2016-09-28 2018-03-29 Fujitsu Limited Compound semiconductor substrate and fabrication method therefor, compound semiconductor device and fabrication method therefor, power supply apparatus and high-output amplifier
CN108987280A (zh) * 2018-07-18 2018-12-11 广东省半导体产业技术研究院 半导体器件及其制造方法
CN114220738A (zh) * 2021-12-22 2022-03-22 江苏第三代半导体研究院有限公司 一种GaN基半导体器件及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106033724A (zh) * 2015-03-09 2016-10-19 中国科学院苏州纳米技术与纳米仿生研究所 Iii族氮化物增强型hemt及其制备方法
US20180090603A1 (en) * 2016-09-28 2018-03-29 Fujitsu Limited Compound semiconductor substrate and fabrication method therefor, compound semiconductor device and fabrication method therefor, power supply apparatus and high-output amplifier
CN108987280A (zh) * 2018-07-18 2018-12-11 广东省半导体产业技术研究院 半导体器件及其制造方法
CN114220738A (zh) * 2021-12-22 2022-03-22 江苏第三代半导体研究院有限公司 一种GaN基半导体器件及其制备方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A. REVATHY 等: "Design and analysis of AlGaN/InGaN/GaN and InAlN/InGaN/GaN HEMTs for high-power wide bandwidth applications", RESEARCH SQUARE, pages 1 - 18 *
宋莉娜: "InGaN插入层对AlGaN/GaN界面电子散射的影响", 中国优秀硕士学位论文全文数据库 基础科学辑, pages 14 - 26 *

Similar Documents

Publication Publication Date Title
US10236178B2 (en) Gallium nitride nanowire based electronics
CN110211865B (zh) 一种降低氮化镓高电子迁移率场效应管界面热阻的外延生长方法
JP5634681B2 (ja) 半導体素子
JP5311765B2 (ja) 半導体エピタキシャル結晶基板およびその製造方法
WO2019144915A1 (zh) 具有多量子阱高阻缓冲层的hemt外延结构及制备方法
CN112542508B (zh) ScAlN/GaN高电子迁移率晶体管及其制作方法
US8754419B2 (en) Semiconductor device
JP7013710B2 (ja) 窒化物半導体トランジスタの製造方法
CN112736131B (zh) YAlN/GaN高电子迁移率晶体管及其制作方法
WO2024041122A1 (zh) 高电子迁移率晶体管及其制备方法
CN115842042B (zh) 一种外延层结构及其制备方法和应用
JP5817283B2 (ja) 半導体装置の製造方法
CN112951910A (zh) BAlN/GaN高电子迁移率晶体管及其制作方法
CN115775832A (zh) 一种GaN半导体器件及其制备方法
CN110429128A (zh) 一种低势垒多量子阱高阻缓冲层外延结构及其制备方法
CN109599437A (zh) 基于InGaN双沟道异质结构的高电子迁移率晶体管及其制备方法
CN115799331A (zh) 一种基于蓝宝石衬底的多凹槽AlGaN/GaN HEMT器件
WO2024042836A1 (ja) 窒化物半導体基板及びその製造方法
CN212010976U (zh) 一种GaN基外延结构
CN117317000B (zh) 一种高电子迁移率晶体管及其制备方法
JP5455875B2 (ja) エピタキシャル基板の製造方法
JP6784201B2 (ja) Mis型半導体装置とその製造方法
CN113936993A (zh) 一种氮化镓器件的制备方法
CN116288697A (zh) 六方氮化硼层的制备方法、iii-v族外延结构及制作方法
CN115148581A (zh) 一种外延片制备方法、外延片及高电子迁移率晶体管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20230310