[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN115562580A - 存储器控制电路单元、存储装置及时钟信号控制方法 - Google Patents

存储器控制电路单元、存储装置及时钟信号控制方法 Download PDF

Info

Publication number
CN115562580A
CN115562580A CN202211206151.3A CN202211206151A CN115562580A CN 115562580 A CN115562580 A CN 115562580A CN 202211206151 A CN202211206151 A CN 202211206151A CN 115562580 A CN115562580 A CN 115562580A
Authority
CN
China
Prior art keywords
clock signal
duty cycle
access operation
type
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211206151.3A
Other languages
English (en)
Inventor
黄明前
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Phison Electronics Corp
Original Assignee
Phison Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phison Electronics Corp filed Critical Phison Electronics Corp
Priority to CN202211206151.3A priority Critical patent/CN115562580A/zh
Publication of CN115562580A publication Critical patent/CN115562580A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Dram (AREA)

Abstract

本发明提供一种存储器控制电路单元、存储器存储装置及时钟信号控制方法。所述方法包括：通过存储器接口电路对易失性存储器模块执行存取操作；根据该存取操作的类型设定第一时钟信号的工作周期；以及将该第一时钟信号传送至该易失性存储器模块，以执行该存取操作。因此，可提高对易失性存储器模块的存取信号质量。

Description

存储器控制电路单元、存储装置及时钟信号控制方法
技术领域
本发明涉及一种存储器控制技术，尤其涉及一种存储器控制电路单元、存储器存储装置及时钟信号控制方法。
背景技术
动态随机存取存储器(Dynamic Random Access Memory,DRAM)等易失性存储器具有存取速度快及体积小等优势，故相当适于设置于可携式电子装置中，以作为数据的暂存媒体。此外，存储器控制器可用以控制并存取易失性存储器。
一般来说，存储器控制器用来与易失性存储器沟通的时钟信号的工作周期(dutycycle)是在存储器控制器出厂前就设定好的(例如为40％或50％等)，而不会针对不同的操作状态而进行动态调整。但是，实务上，使用固定的工作周期的时钟信号无法在对于易失性存储器的多种类型的存取操作(例如数据写入操作与数据读取操作)中皆取得最佳信号质量。
发明内容
本发明提供一种存储器控制电路单元、存储器存储装置及时钟信号控制方法，可提高对易失性存储器模块的存取信号质量。
本发明的范例实施例提供一种存储器控制电路单元，其用以控制易失性存储器模块，所述存储器控制电路单元包括存储器接口电路与存储器控制器。所述存储器接口电路用以连接至所述易失性存储器模块。所述存储器控制器连接至所述存储器接口电路。所述存储器控制器用以通过所述存储器接口电路对所述易失性存储器模块执行存取操作。所述存储器接口电路用以根据所述存取操作的类型设定第一时钟信号的工作周期。所述存储器接口电路更用以将所述第一时钟信号传送至所述易失性存储器模块，以执行所述存取操作。
在本发明的一范例实施例中，所述存储器接口电路根据所述存取操作的所述类型设定所述第一时钟信号的所述工作周期的操作包括：响应于所述存取操作为第一类存取操作，将所述第一时钟信号的所述工作周期设定为第一工作周期；以及响应于所述存取操作为第二类存取操作，将所述第一时钟信号的所述工作周期设定为第二工作周期，其中所述第一类存取操作不同于所述第二类存取操作，且所述第一工作周期不同于所述第二工作周期。
在本发明的一范例实施例中，所述第一类存取操作为数据读取操作，且所述第二类存取操作为数据写入操作。
在本发明的一范例实施例中，所述存储器接口电路更用以存储工作周期设定数据，并且响应于所述存取操作为所述第二类存取操作，将所述第一时钟信号的所述工作周期设定为所述第二工作周期的操作包括：响应于所述存取操作为所述第二类存取操作，根据所述工作周期设定数据将所述第一时钟信号的所述工作周期从所述第一工作周期切换为所述第二工作周期。
在本发明的一范例实施例中，在所述第二类存取操作完成后，所述存储器接口电路更用以将所述第一时钟信号的所述工作周期从所述第二工作周期回复为所述第一工作周期。
在本发明的一范例实施例中，所述存储器接口电路根据所述存取操作的所述类型设定所述第一时钟信号的所述工作周期的操作包括：响应于所述存取操作的所述类型改变，调整所述第一时钟信号的所述工作周期。
在本发明的一范例实施例中，所述存储器接口电路更用以将第二时钟信号传送至所述易失性存储器模块，且所述第二时钟信号的工作周期为预设值。
在本发明的一范例实施例中，所述存储器接口电路包括内部时钟产生器与第一时钟路径电路。所述第一时钟路径电路连接至所述存储器控制器、所述内部时钟产生器及所述易失性存储器模块。所述内部时钟产生器用以产生内部时钟信号。所述第一时钟路径电路用以根据所述内部时钟信号产生所述第一时钟信号。所述存储器控制器用以根据所述存取操作的所述类型产生致能信号。所述第一时钟路径电路更用以根据所述致能信号调整所述第一时钟信号的所述工作周期。
在本发明的一范例实施例中，所述存储器接口电路更包括写入路径电路，其连接至所述存储器控制器与所述内部时钟产生器。所述写入路径电路用以根据所述致能信号、所述内部时钟信号及内部数据信号产生数据信号。所述存储器接口电路更用以将所述数据信号传送至所述易失性存储器模块。
在本发明的一范例实施例中，所述存储器接口电路更包括第二时钟路径电路，其连接至所述内部时钟产生器与所述易失性存储器模块。所述第二时钟路径电路用以根据所述内部时钟信号产生第二时钟信号。所述第二时钟信号的工作周期为预设值。所述存储器接口电路更用以将所述第二时钟信号传送至所述易失性存储器模块。
本发明的范例实施例另提供一种存储器存储装置，其包括连接接口单元、可复写式非易失性存储器模块、易失性存储器模块及存储器控制电路单元。所述连接接口单元用以连接至主机系统。所述存储器控制电路单元连接至所述连接接口单元、所述可复写式非易失性存储器模块及所述易失性存储器模块。所述存储器控制电路单元用以：通过存储器接口电路对所述易失性存储器模块执行存取操作；根据所述存取操作的类型设定第一时钟信号的工作周期；以及将所述第一时钟信号传送至所述易失性存储器模块，以执行所述存取操作。
在本发明的一范例实施例中，所述存储器控制电路单元根据所述存取操作的所述类型设定所述第一时钟信号的所述工作周期的操作包括：响应于所述存取操作为第一类存取操作，将所述第一时钟信号的所述工作周期设定为第一工作周期；以及响应于所述存取操作为第二类存取操作，将所述第一时钟信号的所述工作周期设定为第二工作周期，其中所述第一类存取操作不同于所述第二类存取操作，且所述第一工作周期不同于所述第二工作周期。
在本发明的一范例实施例中，所述存储器控制电路单元更用以存储工作周期设定数据，并且响应于所述存取操作为所述第二类存取操作，将所述第一时钟信号的所述工作周期设定为所述第二工作周期的操作包括：响应于所述存取操作为所述第二类存取操作，根据所述工作周期设定数据将所述第一时钟信号的所述工作周期从所述第一工作周期切换为所述第二工作周期。
在本发明的一范例实施例中，在所述第二类存取操作完成后，所述存储器控制电路单元更用以将所述第一时钟信号的所述工作周期从所述第二工作周期回复为所述第一工作周期。
在本发明的一范例实施例中，所述存储器控制电路单元根据所述存取操作的所述类型设定所述第一时钟信号的所述工作周期的操作包括：响应于所述存取操作的所述类型改变，调整所述第一时钟信号的所述工作周期。
在本发明的一范例实施例中，所述存储器接口电路更用以将第二时钟信号传送至所述易失性存储器模块，且所述第二时钟信号的工作周期为预设值。
本发明的范例实施例另提供一种时钟信号控制方法，其用于存储器控制电路单元，所述时钟信号控制方法包括：通过存储器接口电路对易失性存储器模块执行存取操作；根据所述存取操作的类型设定第一时钟信号的工作周期；以及将所述第一时钟信号传送至所述易失性存储器模块，以执行所述存取操作。
在本发明的一范例实施例中，根据所述存取操作的所述类型设定所述第一时钟信号的所述工作周期的步骤包括：响应于所述存取操作为第一类存取操作，将所述第一时钟信号的所述工作周期设定为第一工作周期；以及响应于所述存取操作为第二类存取操作，将所述第一时钟信号的所述工作周期设定为第二工作周期，其中所述第一类存取操作不同于所述第二类存取操作，且所述第一工作周期不同于所述第二工作周期。
在本发明的一范例实施例中，所述存储器接口电路用以存储工作周期设定数据，并且响应于所述存取操作为所述第二类存取操作，将所述第一时钟信号的所述工作周期设定为所述第二工作周期的步骤包括：响应于所述存取操作为所述第二类存取操作，根据所述工作周期设定数据将所述第一时钟信号的所述工作周期从所述第一工作周期切换为所述第二工作周期。
在本发明的一范例实施例中，根据所述存取操作的所述类型设定所述第一时钟信号的所述工作周期的步骤更包括：在所述第二类存取操作完成后，将所述第一时钟信号的所述工作周期从所述第二工作周期回复为所述第一工作周期。
在本发明的一范例实施例中，根据所述存取操作的所述类型设定所述第一时钟信号的所述工作周期的步骤包括：响应于所述存取操作的所述类型改变，调整所述第一时钟信号的所述工作周期。
在本发明的一范例实施例中，所述的时钟信号控制方法更包括：将第二时钟信号传送至所述易失性存储器模块，其中所述第二时钟信号的工作周期为预设值。
在本发明的一范例实施例中，根据所述存取操作的所述类型设定所述第一时钟信号的所述工作周期的步骤包括：产生内部时钟信号；根据所述内部时钟信号产生所述第一时钟信号；根据所述存取操作的所述类型产生致能信号；以及根据所述致能信号调整所述第一时钟信号的所述工作周期。
在本发明的一范例实施例中，所述的时钟信号控制方法更包括：根据所述致能信号、所述内部时钟信号及内部数据信号产生数据信号；以及将所述数据信号传送至所述易失性存储器模块。
在本发明的一范例实施例中，所述的时钟信号控制方法更包括：根据所述内部时钟信号产生第二时钟信号，其中所述第二时钟信号的工作周期为预设值；以及将所述第二时钟信号传送至所述易失性存储器模块。
基于上述，存储器控制器可通过存储器接口电路对易失性存储器模块执行存取操作。特别是，存储器接口电路可根据所述存取操作的类型设定第一时钟信号的工作周期并将所述第一时钟信号传送至所述易失性存储器模块，以执行所述存取操作。因此，通过根据不同的存取操作来动态调整第一时钟信号的工作周期，可有效提高对易失性存储器模块的存取信号质量。
附图说明
图1是根据本发明的范例实施例所示出的存储器存储装置的示意图；
图2是根据本发明的范例实施例所示出的根据存取操作的类型设定第一时钟信号的工作周期的示意图；
图3是根据本发明的范例实施例所示出的存储器存储装置的示意图；
图4是根据本发明的范例实施例所示出的存储器存储装置的示意图；
图5是根据本发明的范例实施例所示出的时钟信号控制方法的流程图。
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
以下提出多个范例实施例来说明本发明，然而本发明不仅限于所例示的多个范例实施例。又范例实施例之间也允许有适当的结合。在本案说明书全文(包括权利要求)中所使用的“连接”一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置连接于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以通过其他装置或某种连接手段而间接地连接至该第二装置。此外，“信号”一词可指至少一电流、电压、电荷、温度、数据、或任何其他一或多个信号。
图1是根据本发明的范例实施例所示出的存储器存储装置的示意图。请参照图1，存储器存储装置10包括存储器控制电路单元11与易失性存储器模块12。
存储器控制电路单元11可用以控制并存取易失性存储器模块12。例如，存储器控制电路单元11可包括中央处理单元(Central Processing Unit,CPU)、图形处理单元(graphics processing unit,GPU)或是其他可编程的一般用途或特殊用途的微处理器、数字信号处理器(Digital Signal Processor,DSP)、可编程控制器、专用集成电路(Application Specific Integrated Circuits,ASIC)、可编程逻辑器件(ProgrammableLogic Device,PLD)或其他类似装置或这些装置的组合。
易失性存储器模块12可用以暂存数据。例如，易失性存储器模块12可包括第5代双通道同步动态随机存取存储器(Double Data Rate 5SDRAM)或其他类型的易失性存储器。存储器控制电路单元11可将数据存入易失性存储器模块12中或者从易失性存储器模块12中读取数据。此外，易失性存储器模块12的数目可以是一或多个，本发明不加以限制。
存储器控制电路单元11可包括存储器接口电路111与存储器控制器112。存储器接口电路111并用以连接至易失性存储器模块12。例如，存储器接口电路111可通过外设部件互连局部总线(Peripheral Component Interconnect Express,PCI Express)标准或其他类型的连接接口标准与易失性存储器模块12通信。
存储器控制器112连接至存储器接口电路111。存储器控制器112可通过存储器接口电路111对易失性存储器模块12执行存取操作。例如，所述存取操作可包括数据读取操作与数据写入操作。数据读取操作用以从易失性存储器模块12读取数据。数据写入操作用以将数据写入(即存储)至易失性存储器模块12中。在一范例实施例中，存储器控制器112亦称为动态随机存取存储器控制器(SRAM controller)。
存储器控制器112可根据所欲执行的存取操作，通过存储器接口电路111发送相应的指令信号CMD给易失性存储器模块12。易失性存储器模块12可根据指令信号CMD执行相应的存取行为。
在一范例实施例中，在数据读取操作中，存储器控制器112可通过存储器接口电路111将带有读取指令序列的指令信号CMD传送给易失性存储器模块12。此读取指令序列可指示易失性存储器模块12从特定的逻辑地址(或虚拟地址)读取数据。此逻辑地址(或虚拟地址)所对应的存储器地址位于易失性存储器模块12内部。易失性存储器模块12可根据带有读取指令序列的指令信号CMD从特定存储器地址读取数据并通过数据信号DATA将所读取的数据传送给存储器接口电路111。存储器控制器112可通过存储器接口电路111解析数据信号DATA以获得所欲读取的数据。
在一范例实施例中，在数据写入操作中，存储器控制器112可通过存储器接口电路111将带有写入指令序列的指令信号CMD与带有所欲存储的数据的数据信号DATA传送给易失性存储器模块12。此写入指令序列可指示易失性存储器模块12将数据信号DATA所携带的数据写入(即存储)至特定的逻辑地址(或虚拟地址)。此逻辑地址(或虚拟地址)所对应的存储器地址同样位于易失性存储器模块12内部。易失性存储器模块12可根据指令信号CMD与数据信号DATA将所欲存储的数据写入至内部的特定存储器地址。
在一范例实施例中，存储器接口电路111可产生时钟信号(亦称为第一时钟信号)CK(1)并将时钟信号CK(1)传送至易失性存储器模块12。易失性存储器模块12可根据时钟信号CK(1)来执行相应的数据读取和/或数据写入行为。例如，在数据读取操作中，易失性存储器模块12可根据时钟信号CK(1)来传送数据信号DATA至存储器接口电路111。此外，在数据写入操作中，易失性存储器模块12可根据时钟信号CK(1)来取样来自存储器接口电路111的数据信号DATA以获得所欲存储的数据。
存储器接口电路111可根据所欲执行的存取操作的类型来设定时钟信号CK(1)的工作周期。须注意的是，时钟信号CK(1)的工作周期表示在一个时钟周期(clock cycle)内，时钟信号CK(1)中的工作时间(例如正半周的持续时间或脉冲持续时间)与总时间长度的比率。例如，假设时钟信号CK(1)的工作周期为47％，表示在时钟信号CK(1)的一个时钟周期内，时钟信号CK(1)中的工作时间(例如正半周的持续时间或脉冲持续时间)占总时间长度的47％。然后，存储器接口电路11可将具有所设定的工作周期的时钟信号CK(1)传送至易失性存储器模块12，以执行相应的存取操作。
传统上，存储器控制器用来与易失性存储器沟通的时钟信号的工作周期是在存储器控制器出厂前就设定好的(例如为40％或50％等)，而不会针对不同的操作状态而进行动态调整。但是，实务上，使用固定的工作周期的时钟信号无法在对于易失性存储器的多种类型的存取操作(例如数据写入操作与数据读取操作)中皆取得最佳信号质量。反观本案，根据所欲执行的存取操作的类型来设定时钟信号CK(1)的工作周期，则可有效针对不同类型的存取行为来提高易失性存储器模块12的存取信号质量。
在一范例实施例中，响应于所欲执行的存取操作为第一类存取操作，存储器接口电路111可将时钟信号CK(1)的工作周期设定为某一工作周期(亦称为第一工作周期)。尔后，易失性存储器模块12可根据具有第一工作周期的时钟信号CK(1)来执行第一类存取操作。例如，具有第一工作周期的时钟信号CK(1)可用以提高易失性存储器模块12执行第一类存取操作的信号质量。但是，具有第一工作周期的时钟信号CK(1)可能无法提高甚至可能降低易失性存储器模块12执行第二类存取操作的信号质量。
在一范例实施例中，响应于所欲执行的存取操作为第二类存取操作，存储器接口电路111可将时钟信号CK(1)的工作周期设定为另一工作周期(亦称为第二工作周期)。第一类存取操作不同于第二类存取操作，且第一工作周期不同于第二工作周期。尔后，易失性存储器模块12可根据具有第二工作周期的时钟信号CK(1)来执行第二类存取操作。例如，具有第二工作周期的时钟信号CK(1)可用以提高易失性存储器模块12执行第二类存取操作的信号质量。但是，具有第二工作周期的时钟信号CK(1)可能无法提高甚至可能降低易失性存储器模块12执行第一类存取操作的信号质量。
在一范例实施例中，假设第一类存取操作为数据读取操作，且第二类存取操作为数据写入操作。因此，第一工作周期可为47％，且第二工作周期可为40％，但本发明不限于此。在其他范例实施例中，根据存取操作的类型，第一工作周期和/或第二工作周期皆可根据实务需求调整。
在一范例实施例中，第一工作周期为时钟信号CK(1)的预设工作周期，且存储器接口电路111中可存储有工作周期设定数据。例如，所述工作周期设定数据可包含可用以设定和/或调整时钟信号CK(1)的工作周期的信息。例如，所述工作周期设定数据可包含对应于上述第二工作周期的设定信息。例如，所述工作周期设定数据可反映上述第二工作周期在一个时钟周期中的占比(例如为40％)。此外，所述工作周期设定数据亦可包含对应于上述第一工作周期的设定信息。例如，所述工作周期设定数据亦可反映上述第一工作周期在一个时钟周期中的占比(例如为47％)。存储器接口电路111可根据所述工作周期设定数据来设定(包含调整和/或切换)时钟信号CK(1)的工作周期。或者，在一范例实施例中，所述工作周期设定数据亦可反映时钟信号CK(1)在一或多种使用情境下的工作周期的设定值。
在一范例实施例中，响应于所欲执行的存取操作为第二类存取操作，存储器接口电路111可根据所述工作周期设定数据将时钟信号CK(1)的工作周期从第一工作周期(即预设工作周期)切换为第二工作周期。在第二类存取操作完成后，存储器接口电路111可将时钟信号CK(1)的工作周期从第二工作周期回复为第一工作周期(即预设工作周期)。例如，第二类存取操作完成，是指对应于单次的数据写入操作的一或多个写入指令序列已全数向易失性存储器模块12发送或者抵达易失性存储器模块12。所述写入指令序列用以指示易失性存储器模块12存储数据。此外，响应于所欲执行的存取操作为第一类存取操作，存储器接口电路111可将时钟信号CK(1)的工作周期维持于第一工作周期(即预设工作周期)。
在一范例实施例中，若所欲执行的存取操作的类型没有改变，例如先前执行的存取操作与下一个执行的存取操作的类型相同(例如皆为第一类存取操作或第二类存取操作)，存储器接口电路111可不调整时钟信号CK(1)的工作周期。然而，响应于所欲执行的存取操作的类型改变，例如从先前执行的第一类存取操作改变为执行第二类存取操作或者从先前执行的第二类存取操作改变为执行第一类存取操作，则存储器接口电路111可调整时钟信号CK(1)的工作周期，以提高易失性存储器模块12执行下一个或当前的存取操作的信号质量。
在一范例实施例中，存储器接口电路111还可产生时钟信号(亦称为第二时钟信号)CK(2)并将时钟信号CK(2)传送至易失性存储器模块12。易失性存储器模块12可根据时钟信号CK(2)来取得控制器端的基本时钟。例如，易失性存储器模块12可根据时钟信号CK(2)来设定其内部的参考时钟。但是，须注意的是，相较于时钟信号CK(1)，时钟信号CK(2)的工作周期为预设值，而不会根据所欲执行的存取操作的类型而改变。此外，时钟信号CK(1)与CK(2)可通过不同的接口或信号路径传送至易失性存储器模块12。
图2是根据本发明的范例实施例所示出的根据存取操作的类型设定第一时钟信号的工作周期的示意图。请参照图1与图2，假设在时间点T(1)之后，存储器控制器112通过存储器接口电路111传送读取指令序列给易失性存储器模块12，以指示易失性存储器模块12执行数据读取操作。响应于所欲执行的存取操作为数据读取操作(例如为第一类存取操作)，存储器接口电路111可将时钟信号CK(1)的工作周期设定(或维持)为D(1)(例如为第一工作周期或预设工作周期)。例如，D(1)所对应的时间长度可占时钟信号CK(1)的一个时钟周期内的总时间长度的47％，且D(1)所对应的时间长度可根据实务需求调整。因此，在时间点T(1)之后，读取指令序列可与工作周期为D(1)的时钟信号CK(1)同步传送至易失性存储器模块12。易失性存储器模块12可根据工作周期为D(1)的时钟信号CK(1)与所述读取指令序列执行数据读取操作，以提升易失性存储器模块12执行数据读取操作的信号质量。
在执行数据读取操作后，在时间点T(2)之后，存储器控制器112通过存储器接口电路111传送写入指令序列给易失性存储器模块12，以指示易失性存储器模块12执行数据写入操作。响应于所欲执行的存取操作改变为数据写入操作(例如为第二类存取操作)，存储器接口电路111可将时钟信号CK(1)的工作周期从D(1)调整为D(2)(例如为第二工作周期)。例如，D(2)所对应的时间长度可占时钟信号CK(1)的一个时钟周期内的总时间长度的40％，且D(2)所对应的时间长度可根据实务需求调整。因此，在时间点T(2)之后，写入指令序列可与工作周期为D(2)的时钟信号CK(1)同步传送至易失性存储器模块12。易失性存储器模块12可根据工作周期为D(2)的时钟信号CK(1)与所述写入指令序列执行数据写入操作，以提升易失性存储器模块12执行数据写入操作的信号质量。
在执行数据写入操作后，在时间点T(3)之后，存储器控制器112再次通过存储器接口电路111传送读取指令序列给易失性存储器模块12，以指示易失性存储器模块12执行数据读取操作。响应于所欲执行的存取操作改变(或回复)为数据读取操作(例如为第一类存取操作)，存储器接口电路111可将时钟信号CK(1)的工作周期从D(2)调整(例如回复)为D(1)(例如为第一工作周期或预设工作周期)。因此，在时间点T(3)之后，读取指令序列可与工作周期为D(1)的时钟信号CK(1)同步传送至易失性存储器模块12。易失性存储器模块12可回复为根据工作周期为D(1)的时钟信号CK(1)与所述读取指令序列执行数据读取操作，以提升易失性存储器模块12执行数据读取操作的信号质量。此外，在一范例实施例中，在写入指令序列发送完毕后，存储器接口电路111亦可自动将时钟信号CK(1)的工作周期从D(2)调整(例如回复)为D(1)，无论是否发送新的读取指令序列或执行下一个数据读取操作。
须注意的是，在图2的范例实施例中，不同类型的存取操作的执行顺序及各种类型的存取操作所对应的时钟信号CK(1)的工作周期皆为范例，非用以限制本发明。
图3是根据本发明的范例实施例所示出的存储器存储装置的示意图。请参照图3，存储器存储装置30包括存储器控制电路单元31与易失性存储器模块32。存储器控制电路单元31与易失性存储器模块32可分别相同或相似于图1的存储器控制电路单元11与易失性存储器模块12。
存储器控制电路单元31包括存储器接口电路311与存储器控制器312。存储器接口电路311与存储器控制器312可分别相同或相似于图1的存储器接口电路111与存储器控制器112。
存储器接口电路311包括内部时钟产生器33与时钟路径(clock path)电路(亦称为第一时钟路径电路)34。内部时钟产生器33用以产生时钟信号(亦称为内部时钟信号)ICK。时钟路径电路34连接至存储器控制器312、内部时钟产生器33及易失性存储器模块32。时钟路径电路34可接收时钟信号ICK与致能信号(亦称为第一致能信号)WCK_EN。时钟路径电路34可根据时钟信号ICK与致能信号WCK_EN产生时钟信号CK(1)。
另一方面，存储器控制器312可根据欲执行的存取操作的类型产生致能信号(亦称为第二致能信号或写入致能信号)WD_EN。时钟路径电路34还可接收致能信号WD_EN。时钟路径电路34可根据致能信号WD_EN来调整时钟信号CK(1)的工作周期。或者，从另一角度而言，时钟路径电路34可根据致能信号WD_EN、时钟信号ICK及致能信号WCK_EN产生时钟信号CK(1)。然后，时钟路径电路34可将时钟信号CK(1)传送给易失性存储器模块32。
在一范例实施例中，在某一时间点，响应于当前所欲执行的存取操作为第一类存取操作(例如为数据读取操作)，存储器控制器312可不产生致能信号WD_EN。在此情况下，时钟路径电路34可根据时钟信号ICK与致能信号WCK_EN产生具有第一工作周期的时钟信号CK(1)。然而，在另一时间点，响应于当前所欲执行的存取操作为第二类存取操作(例如为数据写入操作)，存储器控制器312可产生致能信号WD_EN。在此情况下，时钟路径电路34可根据致能信号WD_EN、时钟信号ICK及致能信号WCK_EN产生具有第二工作周期的时钟信号CK(1)。
在一范例实施例中，存储器接口电路311还包括时钟路径电路(亦称为第二时钟路径电路)35。时钟路径电路35连接至内部时钟产生器33与易失性存储器模块32。时钟路径电路35可接收时钟信号ICK并根据时钟信号ICK将时钟信号CK(2)传送给易失性存储器模块32。须注意的是，时钟信号CK(2)的工作周期可为预设值，而不根据所欲执行的存取操作的类型而改变。
在一范例实施例中，存储器接口电路311还包括指令路径(command path)电路36。指令路径电路36连接至存储器控制器312、内部时钟产生器33及易失性存储器模块32。指令路径电路36用以从存储器控制器312接收与欲执行的存取操作有关的指令信息CA并从内部时钟产生器33接收时钟信号ICK。指令路径电路36可根据指令信息CA与时钟信号ICK将指令信号CMD传送至易失性存储器模块32。指令信号CMD可带有指令序列(例如读取指令序列或写入指令序列)。易失性存储器模块32可根据指令信号CMD执行相应的存取操作。
在一范例实施例中，存储器接口电路311还包括写入路径(write path)电路37、读取路径(read path)电路38及多工器(multiplexer)电路39。写入路径电路37与读取路径电路38皆连接至存储器控制器312与内部时钟产生器33。多工器电路39连接至写入路径电路37、读取路径电路38及易失性存储器模块32。写入路径电路37与读取路径电路38皆可从内部时钟产生器33接收时钟信号ICK。
当存储器控制器312执行数据写入操作时，写入路径电路37可从存储器控制器312接收致能信号WD_EN与内部数据信号WR_DQ。写入路径电路37可根据致能信号WD_EN、内部时钟信号ICK及内部数据信号WR_DQ产生数据信号DATA。数据信号DATA带有与所欲存储的数据有关信息。例如，数据信号DATA可包括RDQST信号与DQ信号。RDQST信号可用以传送与欲存储的数据有关的错误更正码的信息。DQ信号则可用以传送欲存储的数据。写入路径电路37可通过多工器电路39将数据信号DATA传送至易失性存储器模块32。同时，响应于致能信号WD_EN，时钟路径电路34可将具有第二工作周期的时钟信号CK(1)传送给易失性存储器模块32。易失性存储器模块32可根据来自存储器接口电路311的指令信号CMD、数据信号DATA及具有第二工作周期的时钟信号CK(1)执行数据写入操作。
另一方面，当存储器控制器312执行数据读取操作时，时钟路径电路34未接收到致能信号WD_EN，故时钟路径电路34可将具有第一工作周期的时钟信号CK(1)传送给易失性存储器模块32。易失性存储器模块32可根据来自存储器接口电路311的指令信号CMD与具有第一工作周期的时钟信号CK(1)执行数据读取操作。读取路径电路38可通过多工器电路39从易失性存储器模块32接收数据信号DATA。来自易失性存储器模块32的数据信号DATA可带有与所欲读取的数据有关的信息。读取路径电路38可根据数据信号DATA将RDQS信号与RD_DQ信号传送给存储器控制器312。例如，RDQS信号可用以传送对应于RD_DQ信号的时钟信号。RD_DQ信号则可用以传送所读取的数据。
图4是根据本发明的范例实施例所示出的存储器存储装置的示意图。请参照图4，存储器存储装置40包括连接接口单元41、存储器控制电路单元42、可复写式非易失性存储器模块43及易失性存储器模块44。
连接接口单元41用以将存储器存储装置40连接主机系统11。存储器存储装置40可通过连接接口单元41与主机系统通信。在一范例实施例中，连接接口单元41是相容于外设部件互连局部总线(PCI Express)标准。在一范例实施例中，连接接口单元41亦可以是符合串行高级技术附件(Serial Advanced Technology Attachment,SATA)标准、并行高级技术附件(Parallel Advanced Technology Attachment,PATA)标准、电气和电子工程师协会(Institute of Electrical and Electronic Engineers,IEEE)1394标准、通用串行总线(Universal Serial Bus,USB)标准、SD接口标准、超高速一代(Ultra High Speed-I,UHS-I)接口标准、超高速二代(Ultra High Speed-II,UHS-II)接口标准、存储棒(MemoryStick,MS)接口标准、MCP接口标准、MMC接口标准、eMMC接口标准、通用快闪存储器(Universal Flash Storage,UFS)接口标准、eMCP接口标准、CF接口标准、整合式驱动电子接口(Integrated Device Electronics,IDE)标准或其他适合的标准。连接接口单元41可与存储器控制电路单元42封装在一个芯片中，或者连接接口单元41是布设于一包含存储器控制电路单元42的芯片外。
存储器控制电路单元42连接至连接接口单元41与可复写式非易失性存储器模块43。存储器控制电路单元42用以执行以硬件型式或固件型式实作的多个逻辑门或控制指令并且根据主机系统的指令在可复写式非易失性存储器模块43中进行数据的写入、读取与抹除等运作。此外，存储器控制电路单元42可包括图1的存储器控制电路单元11或图3的存储器控制电路单元31。
可复写式非易失性存储器模块43用以存储主机系统所写入的数据。可复写式非易失性存储器模块43可包括单阶存储单元(Single Level Cell,SLC)NAND型快闪存储器模块(即，一个存储单元中可存储1个比特的快闪存储器模块)、二阶存储单元(Multi LevelCell,MLC)NAND型快闪存储器模块(即，一个存储单元中可存储2个比特的快闪存储器模块)、三阶存储单元(Triple Level Cell,TLC)NAND型快闪存储器模块(即，一个存储单元中可存储3个比特的快闪存储器模块)、四阶存储单元(Quad Level Cell,QLC)NAND型快闪存储器模块(即，一个存储单元中可存储4个比特的快闪存储器模块)、其他快闪存储器模块或其他具有相同特性的存储器模块。
可复写式非易失性存储器模块43中的每一个存储单元是以电压(以下亦称为临界电压)的改变来存储一或多个比特。具体来说，每一个存储单元的控制门(control gate)与通道之间有一个电荷捕捉层。通过施予一写入电压至控制门，可以改变电荷补捉层的电子量，进而改变存储单元的临界电压。此改变存储单元的临界电压的操作亦称为“把数据写入至存储单元”或“程序化(programming)存储单元”。随着临界电压的改变，可复写式非易失性存储器模块43中的每一个存储单元具有多个存储状态。通过施予读取电压可以判断一个存储单元是属于哪一个存储状态，因此取得此存储单元所存储的一或多个比特。
在一范例实施例中，可复写式非易失性存储器模块43的存储单元可构成多个实体程序化单元，并且此些实体程序化单元可构成多个实体抹除单元。具体来说，同一条字线上的存储单元可组成一或多个实体程序化单元。若一个存储单元可存储2个以上的比特，则同一条字线上的实体程序化单元可至少可被分类为下实体程序化单元与上实体程序化单元。例如，一存储单元的最低有效比特(Least Significant Bit,LSB)是属于下实体程序化单元，并且一存储单元的最高有效比特(Most Significant Bit,MSB)是属于上实体程序化单元。一般来说，在MLC NAND型快闪存储器中，下实体程序化单元的写入速度会大于上实体程序化单元的写入速度，和/或下实体程序化单元的可靠度是高于上实体程序化单元的可靠度。
在一范例实施例中，实体程序化单元为程序化的最小单元。即，实体程序化单元为写入数据的最小单元。例如，实体程序化单元可为实体页(page)或是实体扇(sector)。若实体程序化单元为实体页，则此些实体程序化单元可包括数据比特区与冗余(redundancy)比特区。数据比特区包含多个实体扇，用以存储用户数据，而冗余比特区用以存储系统数据(例如，错误更正码等管理数据)。在一范例实施例中，数据比特区包含32个实体扇，且一个实体扇的大小为512字节(byte,B)。然而，在其他范例实施例中，数据比特区中也可包含8个、16个或数目更多或更少的实体扇，并且每一个实体扇的大小也可以是更大或更小。另一方面，实体抹除单元为抹除的最小单位。亦即，每一实体抹除单元含有最小数目的一并被抹除的存储单元。例如，实体抹除单元为实体区块(block)。
易失性存储器模块44用以易失性地存储数据。例如，易失性存储器模块44可包括图1的易失性存储器模块12或图3的易失性存储器模块32。存储器控制电路单元42亦可用以存取易失性存储器模块44。
图5是根据本发明的范例实施例所示出的时钟信号控制方法的流程图。请参照图5，在步骤S501中，通过存储器接口电路对易失性存储器模块执行存取操作。在步骤S502中，根据所述存取操作的类型设定第一时钟信号的工作周期。在步骤S503中，将所述第一时钟信号传送至所述易失性存储器模块，以执行所述存取操作。
然而，图5中各步骤已详细说明如上，在此便不再赘述。值得注意的是，图5中各步骤可以实作为多个程序码或是电路，本案不加以限制。此外，图5的方法可以搭配以上范例实施例使用，也可以单独使用，本案不加以限制。
综上所述，本发明实施例提供的存储器控制电路单元、存储器存储装置及时钟信号控制方法，可根据不同的存取操作来动态调整第一时钟信号的工作周期，可有效提高对易失性存储器模块的存取信号质量。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (30)

1.一种存储器控制电路单元，其特征在于，用以控制易失性存储器模块，所述存储器控制电路单元包括：
存储器接口电路，用以连接至所述易失性存储器模块；以及
存储器控制器，连接至所述存储器接口电路，
其中所述存储器控制器用以通过所述存储器接口电路对所述易失性存储器模块执行存取操作，
所述存储器接口电路用以根据所述存取操作的类型设定第一时钟信号的工作周期，并且
所述存储器接口电路更用以将所述第一时钟信号传送至所述易失性存储器模块，以执行所述存取操作。
2.根据权利要求1所述的存储器控制电路单元，其中所述存储器接口电路根据所述存取操作的所述类型设定所述第一时钟信号的所述工作周期的操作包括：
响应于所述存取操作为第一类存取操作，将所述第一时钟信号的所述工作周期设定为第一工作周期；以及
响应于所述存取操作为第二类存取操作，将所述第一时钟信号的所述工作周期设定为第二工作周期，其中所述第一类存取操作不同于所述第二类存取操作，且所述第一工作周期不同于所述第二工作周期。
3.根据权利要求2所述的存储器控制电路单元，其中所述第一类存取操作为数据读取操作，且所述第二类存取操作为数据写入操作。
4.根据权利要求2所述的存储器控制电路单元，其中所述存储器接口电路更用以存储工作周期设定数据，并且响应于所述存取操作为所述第二类存取操作，将所述第一时钟信号的所述工作周期设定为所述第二工作周期的操作包括：
响应于所述存取操作为所述第二类存取操作，根据所述工作周期设定数据将所述第一时钟信号的所述工作周期从所述第一工作周期切换为所述第二工作周期。
5.根据权利要求4所述的存储器控制电路单元，其中在所述第二类存取操作完成后，所述存储器接口电路更用以将所述第一时钟信号的所述工作周期从所述第二工作周期回复为所述第一工作周期。
6.根据权利要求1所述的存储器控制电路单元，其中所述存储器接口电路根据所述存取操作的所述类型设定所述第一时钟信号的所述工作周期的操作包括：
响应于所述存取操作的所述类型改变，调整所述第一时钟信号的所述工作周期。
7.根据权利要求1所述的存储器控制电路单元，其中所述存储器接口电路更用以将第二时钟信号传送至所述易失性存储器模块，且所述第二时钟信号的工作周期为预设值。
8.根据权利要求1所述的存储器控制电路单元，其中所述存储器接口电路包括：
内部时钟产生器；以及
第一时钟路径电路，连接至所述存储器控制器、所述内部时钟产生器及所述易失性存储器模块，
其中所述内部时钟产生器用以产生内部时钟信号，
所述第一时钟路径电路用以根据所述内部时钟信号产生所述第一时钟信号，
所述存储器控制器用以根据所述存取操作的所述类型产生致能信号，并且
所述第一时钟路径电路更用以根据所述致能信号调整所述第一时钟信号的所述工作周期。
9.根据权利要求8所述的存储器控制电路单元，其中所述存储器接口电路更包括：
写入路径电路，连接至所述存储器控制器与所述内部时钟产生器，
其中所述写入路径电路用以根据所述致能信号、所述内部时钟信号及内部数据信号产生数据信号，并且
所述存储器接口电路更用以将所述数据信号传送至所述易失性存储器模块。
10.根据权利要求8所述的存储器控制电路单元，其中所述存储器接口电路更包括：
第二时钟路径电路，连接至所述内部时钟产生器与所述易失性存储器模块，
其中所述第二时钟路径电路用以根据所述内部时钟信号产生第二时钟信号，所述第二时钟信号的工作周期为预设值，并且
所述存储器接口电路更用以将所述第二时钟信号传送至所述易失性存储器模块。
11.一种存储器存储装置，其特征在于，包括：
连接接口单元，用以连接至主机系统；
可复写式非易失性存储器模块；
易失性存储器模块；以及
存储器控制电路单元，连接至所述连接接口单元、所述可复写式非易失性存储器模块及所述易失性存储器模块，
其中所述存储器控制电路单元用以：
通过存储器接口电路对所述易失性存储器模块执行存取操作；
根据所述存取操作的类型设定第一时钟信号的工作周期；以及
将所述第一时钟信号传送至所述易失性存储器模块，以执行所述存取操作。
12.根据权利要求11所述的存储器存储装置，其中所述存储器控制电路单元根据所述存取操作的所述类型设定所述第一时钟信号的所述工作周期的操作包括：
响应于所述存取操作为第一类存取操作，将所述第一时钟信号的所述工作周期设定为第一工作周期；以及
响应于所述存取操作为第二类存取操作，将所述第一时钟信号的所述工作周期设定为第二工作周期，其中所述第一类存取操作不同于所述第二类存取操作，且所述第一工作周期不同于所述第二工作周期。
13.根据权利要求12所述的存储器存储装置，其中所述第一类存取操作为数据读取操作，且所述第二类存取操作为数据写入操作。
14.根据权利要求12所述的存储器存储装置，其中所述存储器控制电路单元更用以存储工作周期设定数据，并且响应于所述存取操作为所述第二类存取操作，将所述第一时钟信号的所述工作周期设定为所述第二工作周期的操作包括：
响应于所述存取操作为所述第二类存取操作，根据所述工作周期设定数据将所述第一时钟信号的所述工作周期从所述第一工作周期切换为所述第二工作周期。
15.根据权利要求14所述的存储器存储装置，其中在所述第二类存取操作完成后，所述存储器控制电路单元更用以将所述第一时钟信号的所述工作周期从所述第二工作周期回复为所述第一工作周期。
16.根据权利要求11所述的存储器存储装置，其中所述存储器控制电路单元根据所述存取操作的所述类型设定所述第一时钟信号的所述工作周期的操作包括：
响应于所述存取操作的所述类型改变，调整所述第一时钟信号的所述工作周期。
17.根据权利要求11所述的存储器存储装置，其中所述存储器接口电路更用以将第二时钟信号传送至所述易失性存储器模块，且所述第二时钟信号的工作周期为预设值。
18.根据权利要求11所述的存储器存储装置，其中所述存储器接口电路包括：
内部时钟产生器；以及
第一时钟路径电路，连接至存储器控制器、所述内部时钟产生器及所述易失性存储器模块，
其中所述内部时钟产生器用以产生内部时钟信号，
所述第一时钟路径电路用以根据所述内部时钟信号产生所述第一时钟信号，
所述存储器控制器用以根据所述存取操作的所述类型产生致能信号，并且
所述第一时钟路径电路更用以根据所述致能信号调整所述第一时钟信号的所述工作周期。
19.根据权利要求18所述的存储器存储装置，其中所述存储器接口电路更包括：
写入路径电路，连接至所述存储器控制器与所述内部时钟产生器，
其中所述写入路径电路用以根据所述致能信号、所述内部时钟信号及内部数据信号产生数据信号，并且
所述存储器接口电路更用以将所述数据信号传送至所述易失性存储器模块。
20.根据权利要求18所述的存储器存储装置，其中所述存储器接口电路更包括：
第二时钟路径电路，连接至所述内部时钟产生器与所述易失性存储器模块，
其中所述第二时钟路径电路用以根据所述内部时钟信号产生第二时钟信号，所述第二时钟信号的工作周期为预设值，并且
所述存储器接口电路更用以将所述第二时钟信号传送至所述易失性存储器模块。
21.一种时钟信号控制方法，其特征在于，用于存储器控制电路单元，所述时钟信号控制方法包括：
通过存储器接口电路对易失性存储器模块执行存取操作；
根据所述存取操作的类型设定第一时钟信号的工作周期；以及
将所述第一时钟信号传送至所述易失性存储器模块，以执行所述存取操作。
22.根据权利要求21所述的时钟信号控制方法，其中根据所述存取操作的所述类型设定所述第一时钟信号的所述工作周期的步骤包括：
响应于所述存取操作为第一类存取操作，将所述第一时钟信号的所述工作周期设定为第一工作周期；以及
响应于所述存取操作为第二类存取操作，将所述第一时钟信号的所述工作周期设定为第二工作周期，其中所述第一类存取操作不同于所述第二类存取操作，且所述第一工作周期不同于所述第二工作周期。
23.根据权利要求22所述的时钟信号控制方法，其中所述第一类存取操作为数据读取操作，且所述第二类存取操作为数据写入操作。
24.根据权利要求22所述的时钟信号控制方法，其中所述存储器接口电路用以存储工作周期设定数据，并且响应于所述存取操作为所述第二类存取操作，将所述第一时钟信号的所述工作周期设定为所述第二工作周期的步骤包括：
响应于所述存取操作为所述第二类存取操作，根据所述工作周期设定数据将所述第一时钟信号的所述工作周期从所述第一工作周期切换为所述第二工作周期。
25.根据权利要求24所述的时钟信号控制方法，其中根据所述存取操作的所述类型设定所述第一时钟信号的所述工作周期的步骤更包括：
在所述第二类存取操作完成后，将所述第一时钟信号的所述工作周期从所述第二工作周期回复为所述第一工作周期。
26.根据权利要求21所述的时钟信号控制方法，其中根据所述存取操作的所述类型设定所述第一时钟信号的所述工作周期的步骤包括：
响应于所述存取操作的所述类型改变，调整所述第一时钟信号的所述工作周期。
27.根据权利要求21所述的时钟信号控制方法，更包括：
将第二时钟信号传送至所述易失性存储器模块，其中所述第二时钟信号的工作周期为预设值。
28.根据权利要求21所述的时钟信号控制方法，其中根据所述存取操作的所述类型设定所述第一时钟信号的所述工作周期的步骤包括：
产生内部时钟信号；
根据所述内部时钟信号产生所述第一时钟信号；
根据所述存取操作的所述类型产生致能信号；以及
根据所述致能信号调整所述第一时钟信号的所述工作周期。
29.根据权利要求28所述的时钟信号控制方法，更包括：
根据所述致能信号、所述内部时钟信号及内部数据信号产生数据信号；以及
将所述数据信号传送至所述易失性存储器模块。
30.根据权利要求28所述的时钟信号控制方法，更包括：
根据所述内部时钟信号产生第二时钟信号，其中所述第二时钟信号的工作周期为预设值；以及
将所述第二时钟信号传送至所述易失性存储器模块。
CN202211206151.3A 2022-09-30 2022-09-30 存储器控制电路单元、存储装置及时钟信号控制方法 Pending CN115562580A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211206151.3A CN115562580A (zh) 2022-09-30 2022-09-30 存储器控制电路单元、存储装置及时钟信号控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211206151.3A CN115562580A (zh) 2022-09-30 2022-09-30 存储器控制电路单元、存储装置及时钟信号控制方法

Publications (1)

Publication Number Publication Date
CN115562580A true CN115562580A (zh) 2023-01-03

Family

ID=84743803

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211206151.3A Pending CN115562580A (zh) 2022-09-30 2022-09-30 存储器控制电路单元、存储装置及时钟信号控制方法

Country Status (1)

Country Link
CN (1) CN115562580A (zh)

Similar Documents

Publication Publication Date Title
US10372342B2 (en) Multi-level cell solid state device and method for transferring data between a host and the multi-level cell solid state device
CN107844431B (zh) 映射表更新方法、存储器控制电路单元与存储器存储装置
JP5421127B2 (ja) ダイナミックマルチモード動作を有する不揮発性メモリ
JP5259138B2 (ja) 記憶装置
US11934268B2 (en) Memory sub-system using partial superblocks
TWI690928B (zh) 改善快閃記憶體之讀取重試的方法、控制器以及相關儲存裝置
US9465539B2 (en) Operation management in a memory device
US10748599B1 (en) Data reading method, storage controller and storage device background of the disclosure
WO2014090406A1 (en) Method, device, and system including configurable bit-per-cell capability
CN111078146B (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
CN112860194B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
US9760456B2 (en) Memory management method, memory storage device and memory control circuit unit
US11467773B2 (en) Data accessing method, memory control circuit unit and memory storage device
CN112732199B (zh) 数据存取方法、存储器控制电路单元及存储器存储装置
US11586379B2 (en) Memory system and method of operating the same
TWI819821B (zh) 記憶體控制電路單元、記憶體儲存裝置及時脈訊號控制方法
CN115562580A (zh) 存储器控制电路单元、存储装置及时钟信号控制方法
CN111886650B (zh) 以基于温度的频率对存储器系统的存储器单元执行操作
US20130246687A1 (en) Data writing method, memory controller and memory storage apparatus
KR102714712B1 (ko) 메모리 시스템, 메모리 장치 및 그 동작 방법
US8713242B2 (en) Control method and allocation structure for flash memory device
TWI718889B (zh) 改善快閃記憶體之讀取重試的方法、控制器以及相關儲存裝置
CN111831210A (zh) 存储器管理方法、存储器控制电路单元及存储器存储装置
TWI853529B (zh) 記憶體控制電路單元、記憶體儲存裝置及參數更新方法
US12147674B1 (en) Memory control method, memory storage device and memory control circuit unit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination