[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN115497521A - 一种供电电路、存储器和电子设备 - Google Patents

一种供电电路、存储器和电子设备 Download PDF

Info

Publication number
CN115497521A
CN115497521A CN202211389603.6A CN202211389603A CN115497521A CN 115497521 A CN115497521 A CN 115497521A CN 202211389603 A CN202211389603 A CN 202211389603A CN 115497521 A CN115497521 A CN 115497521A
Authority
CN
China
Prior art keywords
power supply
signal
module
value
bleeding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211389603.6A
Other languages
English (en)
Other versions
CN115497521B (zh
Inventor
秦建勇
刘忠来
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202211389603.6A priority Critical patent/CN115497521B/zh
Publication of CN115497521A publication Critical patent/CN115497521A/zh
Application granted granted Critical
Priority to PCT/CN2023/076909 priority patent/WO2024098582A1/zh
Publication of CN115497521B publication Critical patent/CN115497521B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148Details of power up or power down circuits, standby circuits or recovery circuits
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/30Systems integrating technologies related to power network operation and communication or information technologies for improving the carbon footprint of the management of residential or tertiary loads, i.e. smart grids as climate change mitigation technology in the buildings sector, including also the last stages of power distribution and the control, monitoring or operating management systems at local level
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y04INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
    • Y04SSYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
    • Y04S20/00Management or operation of end-user stationary applications or the last stages of power distribution; Controlling, monitoring or operating thereof
    • Y04S20/20End-user application control systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Sources (AREA)
  • Control Of Voltage And Current In General (AREA)

Abstract

本公开涉及半导体领域,目前的供电电路功耗较高。本公开实施例提供了一种供电电路、存储器和电子设备,该供电电路包括:待机供电电路,与电源网络连接,配置为向电源网络提供第一电压信号,以使电源网络的电压值为第一值;激活供电电路,配置为在一个存储块由待机状态进入激活状态的情况下,对电源网络进行充电,以使电源网络的电压值不低于第一值;泄放电路,配置为在激活供电电路对电源网络进行充电的期间,若电源网络的电压值大于第二值,则对电源网络进行电荷泄放处理,以使电源网络的电压值稳定为第一值。本公开实施例的供电电路能够降低功耗。

Description

一种供电电路、存储器和电子设备
技术领域
本公开涉及半导体领域,尤其涉及一种供电电路、存储器和电子设备。
背景技术
半导体存储器包括多个存储块和为多个存储块提供电力的电源网络。在半导体存储器的工作过程中,处于激活状态的存储块比处于待机状态的存储块的电力消耗更大。为避免电源网络的不稳定,需要设置与存储块数目一致的供电模块为电源网络进行供电,而且这些供电模块需要始终工作,电路功耗较高。
发明内容
本公开提供了一种供电电路、存储器和电子设备,能够减少电路面积,降低电路功耗。
本公开的技术方案是这样实现的:
第一方面,本公开实施例提供了一种供电电路,供电电路与电源网络连接,且电源网络为多个存储块供电;其中,供电电路包括:
待机供电电路,与电源网络连接,配置为向电源网络提供第一电压信号,以使电源网络的电压值为第一值;
激活供电电路,与电源网络连接,配置为在一个存储块由待机状态进入激活状态的情况下,对电源网络进行充电,以使电源网络的电压值不低于第一值;
泄放电路,与电源网络连接,配置为在激活供电电路对电源网络进行充电的期间,若电源网络的电压值大于第二值,则对电源网络进行电荷泄放处理,以使电源网络的电压值稳定为第一值;其中,第二值大于第一值。
在一些实施例中,激活供电电路包括若干个激活供电模块,每一激活供电模块用于通过对应的供电节点为对应的存储块供电,供电节点位于电源网络上,泄放电路包括若干个泄放模块,每一泄放模块用于通过对应的供电节点进行电荷泄放处理;
激活供电电路,配置为利用对应的激活供电模块和供电节点为被激活的存储块进行充电,以使存储块的供电节点的电压值不低于第一值;
泄放电路,配置为利用对应的泄放模块对被激活的存储块的供电节点进行电荷泄放处理,以使存储块的供电节点的电压值稳定为第一值;
其中,每一激活供电模块、每一泄放模块均与电源网络连接。
在一些实施例中,存储块的数量为A,且每一存储块包括B个存储阵列,相邻的存储阵列之间设置有行解码器;
激活供电模块的数量为(A×B),激活供电模块和存储阵列一一对应;
泄放模块的数量为(A×B)/n,每个泄放模块对应n个存储阵列;其中,A、B、n均为正整数,且(A×B)是n的整数倍。
在一些实施例中,B=2,n=4,每个泄放模块对应2个存储块,且每一存储块中的所有存储阵列均对应同一个泄放模块。
在一些实施例中,B=3,n=4,每个泄放模块对应2个存储块,同一存储阵列对应一泄放模块。
在一些实施例中,存储块的供电节点包括存储块中每一存储阵列的供电节点;
激活供电模块与对应的存储阵列的供电节点直接连接;泄放模块与对应的至少一个存储阵列的供电节点直接连接。
在一些实施例中,供电电路还包括基准电路,基准电路与待机供电电路连接;其中:
基准电路,配置为产生第一参考信号;
待机供电电路,具体配置为接收电源开关信号和第一参考信号,并在电源开关信号为有效状态的情况下,基于第一参考信号,向电源网络输出第一电压信号,以控制多个供电节点的电压值均为第一值;
其中,第一参考信号的电压值与预设系数的乘积为第一值,且预设系数大于1,第一参考信号的电压波动最大值与预设系数的乘积为第二值;第一电压信号的电压值为第一值。
在一些实施例中,每一激活供电模块均包括第一激活供电单元和第二激活供电单元,第一激活供电单元和第二激活供电单元均与电源网络连接;其中:
第一激活供电单元,配置为接收第一使能信号和第一参考信号,在第一使能信号处于有效状态时,基于第一参考信号,向直接相连的供电节点输出第二电压信号;
第二激活供电单元,配置为接收第二使能信号和第一电源信号,在第二使能信号处于有效状态时,基于第一电源信号,向直接相连的供电节点输出第三电压信号;第二电压信号和第三电压信号的电压值均为第一值;
其中,在激活供电模块对应的存储块进入激活状态的情况下,第一使能信号在激活状态的所有时间段均处于有效状态;第二使能信号仅在激活状态的目标时间段处于有效状态,目标时间段是指存储块的电力消耗递增的时间段。
在一些实施例中,基准电路还与泄放模块连接;
基准电路,还配置为产生第二参考信号,且第二参考信号的电压值为第一参考信号的电压波动最大值;
泄放模块,配置为接收第三使能信号和第二参考信号;以及,在第三使能信号处于有效状态的情况下,从相连的供电节点获取第四电压信号,若第四电压信号的电压值大于第二参考信号的电压值与预设系数的乘积,则对相连的供电节点执行电荷泄放处理;
其中,在泄放模块对应的存储块进入激活状态的情况下,第三使能信号为有效状态。
在一些实施例中,泄放模块包括比较模块和泄放支路,且比较模块和泄放支路均与电源网络连接;其中:
比较模块,配置为接收第三使能信号、第四电压信号和第二参考信号,在第三使能信号处于有效状态的情况下,若第四电压信号的电压值大于第二参考信号的电压值与预设系数的乘积,则导通泄放支路;若第四电压信号的电压值小于第二参考信号的电压值与预设系数的乘积,则关断泄放支路;
泄放支路,配置为在导通的情况下,接收第四电压信号,并将第四电压信号传导到地。
在一些实施例中,比较模块包括第一误差放大器、偏置电阻、第一开关管,泄放支路包括第二开关管;
第一误差放大器的使能端、第一开关管的控制端均接收第三使能信号;第一误差放大器的电源端、第一开关管的第一端均接收第一电源信号,第一开关管的第二端与偏置电阻的第一端连接;
第一误差放大器的负相输入端接收阈值电压信号,阈值电压信号是由第二参考信号产生的,且阈值电压信号的电压值为第二参考信号的电压值与预设系数的乘积;
第二开关管的控制端与第一误差放大器的输出端连接,第二开关管的第二端与地信号端连接;第一误差放大器的正相输入端、偏置电阻的第二端和第二开关管的第一端构成连接点,且连接点用于接收第四电压信号。
在一些实施例中,供电电路还包括调节模块,调节模块与第二激活供电单元连接;
调节模块,配置为接收第一参考信号,基于第一参考信号产生第一控制信号;
第二激活供电单元,还配置为接收第一控制信号;以及,利用第一控制信号钳位第三电压信号的电压值为第一值。
在一些实施例中,供电电路还包括控制模块,控制模块与每一激活供电模块、每一泄放模块连接;
控制模块,配置为接收电源开关信号、每一存储块的激活指示信号,输出每一激活供电模块的第一使能信号、每一激活供电模块的第二使能信号和每一泄放模块的第三使能信号。
第二方面,本公开实施例提供了一种存储器,所述存储器包括如第一方面所述的供电电路、电源网络和多个存储块;
供电电路,与电源网络连接,配置为向电源网络提供电力,以维持电源网络的电压值为第一值;
多个存储块,与电源网络连接,配置为从电源网络获取电力;其中,存储块具有待机状态和激活状态,且存储块在激活状态下消耗的电力高于存储块在待机状态下消耗的电力。
第三方面,本公开实施例提供了一种电子设备,该电子设备至少包括如第二方面所述的存储器。
本公开实施例提供了一种供电电路、存储器和电子设备,供电电路包括待机供电电路、激活供电电路和泄放电路,通过三者的配合使得电源网络的电压稳定为第一值,保证各存储块正常工作;同时,本公开实施例中仅有待机供电电路进行持续性的工作,激活供电电路和泄放电路仅需要在特定时机工作,电路功耗低,电路面积减少,而且电源网络的线性度更好。
附图说明
图1为本公开实施例提供的一种供电电路的结构示意图;
图2为本公开实施例提供的另一种供电电路的结构示意图;
图3为本公开实施例提供的又一种供电电路的结构示意图;
图4为本公开实施例提供的一种供电电路的局部结构示意图一;
图5为本公开实施例提供的一种电流变化示意图;
图6为本公开实施例提供的一种供电电路的局部结构示意图二;
图7为本公开实施例提供的一种供电电路的局部结构示意图三;
图8为本公开实施例提供的一种供电电路的局部结构示意图四;
图9为本公开实施例提供的一种供电电路的局部结构示意图五;
图10为本公开实施例提供的一种供电电路的应用场景示意图;
图11为本公开实施例提供的一种供电电路的工作过程示意图;
图12为本公开实施例提供的一种存储器的结构示意图;
图13为本公开实施例提供的一种电子设备的结构示意图。
具体实施方式
下面将结合本公开实施例中的附图,对本公开实施例中的技术方案进行清楚、完整地描述。可以理解的是,此处所描述的具体实施例仅仅用于解释相关申请,而非对该申请的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本实施例相关的部分。
除非另有定义,本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本公开实施例的目的,不是旨在限制本公开。
在以下的描述中,涉及到“一些实施例”,其描述了所有可能实施例的子集,但是可以理解,“一些实施例”可以是所有可能实施例的相同子集或不同子集,并且可以在不冲突的情况下相互结合。
需要指出,本公开实施例所涉及的术语“第一\第二\第三”仅是用于区别类似的对象,不代表针对对象的特定排序,可以理解地,“第一\第二\第三”在允许的情况下可以互换特定的顺序或先后次序,以使这里描述的本公开实施例能够以除了在这里图示或描述的以外的顺序实施。
下面将结合附图对本公开各实施例进行详细说明。
在本公开的一实施例中,参见图1,其示出了本公开实施例提供的一种供电电路10的结构示意图。如图1所示,供电电路10与电源网络20连接,且电源网络20为多个存储块(例如存储块1、存储块2……存储块A)供电;其中,供电电路10包括:
待机供电电路11,与电源网络20连接,配置为向电源网络20提供第一电压信号,以使电源网络20的电压值为第一值;
激活供电电路12,与电源网络20连接,配置为在一个存储块由待机状态进入激活状态的情况下,对电源网络20进行充电,以使电源网络20的电压值不低于第一值;
泄放电路13,与电源网络20连接,配置为在激活供电电路12对电源网络20进行充电的期间,若电源网络20的电压值大于第二值,则对电源网络20进行电荷泄放处理,以使电源网络20的电压值稳定为第一值;其中,第二值大于第一值。
需要说明的是,本公开实施例的供电电路10可以应用于存储器,例如动态随机存储器(Dynamic Random Access Memory,DRAM)等,具体用于为存储器中的电源网络20进行供电。
应理解,存储器包括用于存储数据的大量存储单元,这些存储单元被划分为多个存储块(Bank)进行管理。每一存储块具有待机状态和激活状态,在存储块未被选中为操作对象时,该存储块处于待机状态;在存储块被选中为操作对象时,该存储块进入激活状态。
电源网络20需要为存储块提供电力,而且电源网络20的电压值需要保持稳定。然而,相比于待机状态,存储块在激活状态下需要从电源网络20中获取更多电力,可能造成电源网络20的电压不稳。在本公开实施例中,待机供电电路11能够为电源网络20提供部分电力,维持存储块在待机状态下的电力消耗;在激活某一存储块时,激活供电电路12为电源网络20充电,避免电源网络20的电压值下降,进而导致被激活的存储块中部分功能模块因电源电压不足而无法启动,或者导致其他处于待机状态的存储块无法正常工作;同时,为了避免电源网络20的过充电,泄放电路13可以泄放电源网络20上的多余电荷。
这样,通过待机供电电路11、激活供电电路12和泄放电路13的配合,电源网络20的电压始终维持以第一值为中心的可允许波动范围内,保证各存储块正常工作;同时,本公开实施例中仅有待机供电电路11进行持续性的工作,激活供电电路12和泄放电路13仅需要在特定时机工作,能够节省能耗。
在一些实施例中,如图2所示,激活供电电路12包括若干个激活供电模块(图2仅示出了2个,实际情况可以更多),每一激活供电模块用于通过对应的供电节点为对应的存储块供电,供电节点位于电源网络20上,泄放电路13包括若干个泄放模块(图2仅示出了1个,实际情况可以更多),每一泄放模块用于通过对应的供电节点进行电荷泄放处理。每一激活供电模块、每一泄放模块均与电源网络20连接。
需要说明的是,在图2中,1个存储块对应1个激活供电模块,每2个存储块对应1个泄放模块,但这并不构成相关限制。也就是说,每一存储块都有其对应的激活供电模块,例如1个存储块与若干个激活供电模块对应,或者若干个存储块与1个激活供电模块对应。类似的,每一存储块都有其对应的泄放模块,例如1个存储块与若干个泄放模块对应,或者若干个存储块与1个泄放模块对应。
相应的,激活供电电路12,配置为利用对应的激活供电模块和供电节点为被激活的存储块进行充电,以使存储块的供电节点的电压值不低于第一值;
泄放电路13,配置为利用对应的泄放模块对被激活的存储块的供电节点进行电荷泄放处理,以使存储块的供电节点的电压值稳定为第一值。
还需要说明的是,为了避免噪声干扰,电源网络20的不同位置可以分别设置电阻和缓冲器(用于增加信号电压),从而保证不同的供电节点处的电压值均为第一值。在这里,电阻和缓冲器的具体数量和分布需要根据实际场景确定。
在一些实施例中,如图2所示,存储块的数量为A,且每一存储块包括B个存储阵列,相邻的存储阵列之间设置有行解码器(Row Decoder),图2暂未示出行解码器。在这里,行解码器用于根据行地址信号开启相应的字线,以对该字线上的存储单元进行操作。
激活供电模块的数量为(A×B),激活供电模块和存储阵列一一对应;泄放模块的数量为(A×B)/n,每个泄放模块对应n个存储阵列;其中,A、B、n均为正整数,且(A×B)是n的整数倍。
这样,每一存储阵列都可以对应一个激活供电模块,能够更好的稳定电源网络20上的电压值;多个存储阵列可以共享同一泄放模块,能够减少供电电路10的器件数量和电路面积,减少电路成本。
在第一种具体的实施例中,B=2,n=4,每个泄放模块对应2个存储块,且每一存储块中的所有存储阵列均对应同一个泄放模块。
在第二种具体的实施例中,B=3,n=4,每个泄放模块对应2个存储块,且同一存储块可以对应多个泄放模块,同一存储阵列对应一泄放模块,即每一存储块中的所有存储阵列可能并非对应同一个泄放模块。也就是说,第1个存储块的3个存储阵列和第2个存储块的1个存储阵列共用1个泄放模块,第2个存储块的剩余2个存储阵列与第3个存储块的2个存储阵列共用1个泄放模块,第3个存储块的剩余1个存储阵列与第4个存储块的3个存储阵列共用1个泄放模块,以此循环。
在第三种具体的实施例中,B=4,n=4,每一存储块的4个存储阵列均对应同1个泄放模块;或者,第1个存储块的3个存储阵列和第2个存储块的1个存储阵列对应1个泄放模块,第2个存储块的剩余3个存储阵列和第3个存储块的1个存储阵列对应1个泄放模块,以此循环。或者,第1个存储块的2个存储阵列和第2个存储块的2个存储阵列对应1个泄放模块,以此循环。
相应的,存储块的供电节点包括存储块中每一存储阵列的供电节点,每一激活供电模块用于通过对应的供电节点为对应的存储阵列供电。
还需要说明的是,电源网络20是一个整体的电流通路,所有的激活供电模块与所有的存储阵列均存在直接或间接的连接关系,所有的泄放模块与所有的存储阵列均存在直接或间接的连接关系。然而,由于电阻和距离的影响,激活供电模块/泄放模块对于其接入点附近的电源网络20的影响较大。因此,在一些实施例中,激活供电模块设置在其对应的存储阵列的供电节点的附近,且激活供电模块与对应的存储阵列的供电节点直接连接;泄放模块设置在其对应的存储阵列的供电节点的附近,且泄放模块与对应的至少一个存储阵列的供电节点直接连接。
在这里,存储阵列的供电节点是一个整体概念,电源网络20中会对存储阵列的电源信号产生明显影响的所有节点,都可以视为该存储阵列的供电节点。
在一些实施例中,如图3所示,供电电路10还包括基准电路14,基准电路14与待机供电电路11连接;
基准电路14,配置为产生第一参考信号Vref;
待机供电电路11,具体配置为接收电源开关信号PwrOn和第一参考信号Vref,并在电源开关信号PwrOn为有效状态的情况下,基于第一参考信号Vref,向电源网络20输出第一电压信号VsaP,以控制多个供电节点的电压值均为第一值;其中,第一参考信号Vref的电压值与预设系数的乘积为第一值,且预设系数大于1,第一参考信号Vref的电压波动最大值与预设系数的乘积为第二值;第一电压信号VsaP的电压值为第一值。
需要说明的是,如图3所示,基准电路14可以包括带隙基准模块141和电压发生模块142,带隙基准模块141输出初始电压信号Vbgr,初始电压信号Vbgr的电压值稳定为1.25伏(V)且不受温度的影响;电压发生模块142基于初始电压信号Vbgr产生第一参考信号Vref,第一参考信号Vref的电压值由于电源电压、气压的影响可能产生波动,且波动最大值与预设系数的乘积为第二值。
待机供电电路11可以通过低压差线性稳压器(Low Dropout Regulator,LDO)实现。示例性的,请参见图4,低压差线性稳压器的主要器件包括第二误差放大器301、开关器件(例如P型场效应管)、第一电阻302(阻值为R1)和第二电阻303(阻值为R2),此时预设系数为(R1+R2)/R2。也就是说,第一参考信号Vref和第一电压信号VsaP的关系如式(1)所示。
Figure 778505DEST_PATH_IMAGE001
………………(1)
在式(1)中,Vref是指第一参考信号的电压值,VsaP是指第一电压信号的电压值。
应理解,电源开关信号PwrOn用作第二误差放大器301的使能信号(图4未示出)。另外,图4仅示出了LDO的主要器件用以进行解释说明,待机供电电路11的具体结构可以包括更多功能性器件。
在一些实施例中,如图3所示,每一激活供电模块均包括第一激活供电单元121和第二激活供电单元122,第一激活供电单元121和第二激活供电单元122均与电源网络20连接;
第一激活供电单元121,配置为接收第一使能信号(例如图3中的En0、Enk)和第一参考信号Vref,在第一使能信号处于有效状态时,基于第一参考信号Vref,向直接相连的供电节点输出第二电压信号;
第二激活供电单元122,配置为接收第二使能信号(例如图3中的RegEnN0、RegEnNk)和第一电源信号VPwr,在第二使能信号处于有效状态时,基于第一电源信号VPwr,向直接相连的供电节点输出第三电压信号;第二电压信号和第三电压信号的电压值均为第一值。在这里,Enk、RegEnNk中的k为编号,k=A-1。
需要说明的是,在激活供电模块对应的存储块进入激活状态的情况下,第一使能信号在激活状态的所有时间段均处于有效状态;第二使能信号仅在激活状态的目标时间段内处于有效状态,目标时间段是指存储块的电力消耗递增(逐渐增加)等可能导致电源网络20发生压降的时间段。
具体来说,存储块在进入激活状态后需要进行预充电、电荷分享、小信号放大等等,在不同阶段的电力消耗不同。在本公开实施例中,根据存储块从电源网络20获取电力的情况,激活状态可以划分为不同的时间段,例如电力消耗持续增加的目标时间段,激活状态的部分时间的电力需求可能会导致电源网络20发生压降。基于这样的特点,除了第一激活供电单元121在激活状态中为电源网络20充电之外,第二激活供电单元122在目标时间段也对电源网络20进行充电,避免电源网络20的电压不稳定。
示例性的,请参见图5,其示出了存储块与电源网络20之间的电流(IsaP)情况。如图5所示,激活状态可以划分为第一时间段①、第二时间段②、第三时间段③和第四时间段④。第一时间段①中的IsaP与待机状态中的IsaP相同(该电流值为一稳定值,并非为0),即存储块并未产生额外电力消耗;在第二时间段②(即目标时间段)中,IsaP逐渐增大,即存储块产生额外电力消耗,且电力消耗逐渐增加;在第三时间段③中,IsaP逐渐减小,即存储块产生额外电力消耗,且电力消耗逐渐减少;第四时间段④中的IsaP与待机状态中的IsaP相同。在本公开实施例中,第一激活供电单元121在第一时间段~第四时间段都是开启的,但是第二激活供电单元122仅在第二时间段开启,其他时间段关闭,能够更好的补偿第二时间段的电力消耗,使得电源网络20的线性度更好。
示例性的,第一激活供电单元121可以通过LDO实现。请参见图6,第一激活供电单元121包括第三误差放大器311、第三电阻312、第四电阻313、第三开关管314、第四开关管315、电容316;其中,第三误差放大器311的负相输入端接收第一参考信号Vref、第三误差放大器311的正相输入端与第三电阻312的第一端、第四电阻313的第一端连接,第三误差放大器311的输出端与第三开关管314的控制端连接,第三误差放大器311的电源端、第三开关管314的第一端均接收第一电源信号VPwr,第四电阻313的第二端与第四开关管315的第一端连接,第四开关管315的第二端接地。
第三误差放大器311的使能端和第四开关管315的控制端均接收第一使能信号En。应理解,对于第1个第一激活供电单元121,第一使能信号可以具体为En0;对于第2个第一激活供电单元121,第一使能信号可以具体为En1,依次类推。
第三开关管314的第二端与第三电阻312的第二端连接后形成第一激活供电单元121的输出端,该输出端与供电节点连接,用于输出第二电压信号V2。在这里,第三电阻312和第一电阻302的阻值相同,均为R1;第四电阻313和第二电阻303的阻值相同,均为R2。因此,第二电压信号V2的电压值如公式(2)所示:
Figure 5349DEST_PATH_IMAGE002
………………(2)
在式(2)中,Vref是指第一参考信号的电压值,V2是指第二电压信号的电压值。
另外,第一激活供电单元121的输出端还通过电容316连接到地,以减少噪声干扰。
示例性的,请参见图6,第二激活供电单元122包括第五开关管317和第六开关管318。其中,第五开关管317的第一端接收第一电源信号VPwr,第五开关管317的第二端与第六开关管318的第一端连接,第六开关管318的第二端与供电节点连接,用于输出第三电压信号。
第五开关管317的控制端接收第二使能信号RegEnN;应理解,对于第1个第二激活供电单元122,第二使能信号可以具体为RegEnN0;对于第2个第二激活供电单元122,第二使能信号可以具体为RegEnN1,依次类推。
另外,第六开关管318的控制端接收第一控制信号Vctrl。以下对第一控制信号Vctrl的来源进行说明。请参见图7,供电电路10还包括调节模块15,调节模块15与第二激活供电单元122连接;调节模块15,配置为接收第一参考信号Vref,基于第一参考信号Vref产生第一控制信号Vctrl;第二激活供电单元122,还配置为接收第一控制信号Vctrl;以及,利用第一控制信号Vctrl钳位第三电压信号的电压值为第一值。
具体的,如图7所示,调节模块15包括电源处理电路、第四误差放大器321、第五电阻322、第六电阻323、第七开关管324和第八开关管325。其中,第四误差放大器321的正相输入端、电源处理电路的输入端均接收第一参考信号Vref,电源处理电路输出电源处理信号Vhv,且电源处理信号Vhv用作第四误差放大器321的电源信号,第七开关管324的控制端接收地信号(即第七开关管324常开),第七开关管324的第一端接收第一电源信号VPwr,第七开关管324的第二端与第八开关管325的第一端连接,第八开关管325的第二端与第五电阻322的第二端连接,第六电阻323的第二端连接到地。
第四误差放大器321的输出端与第八开关管325的控制端连接后用于输出第一控制信号Vctrl,第四误差放大器321的负相输入端、第五电阻322的第一端与第六电阻323的第一端连接。第五电阻322和第一电阻302的阻值相同,均为R1;第六电阻323和第二电阻303的阻值相同,均为R2。此时,第八开关管325的第二端的电压值如公式(3)所示:
Figure 265429DEST_PATH_IMAGE003
………………(3)
在式(3)中,VoutR是指第八开关管325的第二端的电压值,Vref是指第一参考信号的电压值。
在此基础上,第一控制信号的电压值如公式(4)所示:
Figure 547506DEST_PATH_IMAGE004
………………(4)
在式(4)中,
Figure 232434DEST_PATH_IMAGE005
是指第一控制信号的电压值,Vref是指第一参考信号的电压值,
Figure 941764DEST_PATH_IMAGE006
是指第八开关管325的阈值电压。
请参考图6,第六开关管318的阈值电压也是
Figure 781150DEST_PATH_IMAGE007
因此,在第二激活供电单元122的工作过程中,由于第一控制信号Vctrl的钳位作用,第二激活供电单元122输出的第三电压信号的电压值为
Figure 866918DEST_PATH_IMAGE008
,即第一值。
另外,电源处理信号Vhv的电压值至少大于第一控制信号
Figure 406353DEST_PATH_IMAGE005
的电压值与阈值电压
Figure 286584DEST_PATH_IMAGE009
的和。
这样,第二激活供电单元122结构简单,启动速度更快,从而补偿存储块激活过程中的快速电力抽取。
在一些实施例中,请参考图3,基准电路14还与泄放模块连接;
基准电路14,还配置为产生第二参考信号VrefH,且第二参考信号VrefH的电压值为第一参考信号Vref的波动最大值,即第二参考信号VrefH与预设系数的乘积为前述的第二值;
泄放模块,配置为接收第三使能信号EnNpdn和第二参考信号VrefH;以及,在第三使能信号EnNpdn处于有效状态的情况下,从相连的供电节点获取第四电压信号,若第四电压信号的电压值大于第二参考信号VrefH的电压值与预设系数的乘积,则对相连的供电节点执行电荷泄放处理;其中,在泄放模块对应的存储块进入激活状态的情况下,第三使能信号EnNpdn为有效状态。
在一些实施例中,如图8所示,泄放模块包括比较模块131和泄放支路132,且比较模块131和泄放支路132均与电源网络20连接;
比较模块131,配置为接收第三使能信号EnNpdn、第四电压信号Vout1(从供电节点获取)和第二参考信号VrefH,在第三使能信号EnNpdn处于有效状态的情况下,若第四电压信号Vout1的电压值大于第二参考信号VrefH的电压值与预设系数的乘积,则导通泄放支路132;若第四电压信号Vout1的电压值小于第二参考信号VrefH的电压值与预设系数的乘积,则关断泄放支路132;
泄放支路132,配置为在导通的情况下,接收第四电压信号Vout1,并将第四电压信号Vout1传导到地。
需要说明的是,泄放模块还包括钳位模块(图8未示出),钳位模块接收第二参考信号VrefH,输出阈值电压信号。在这里,阈值电压信号的电压值为第二参考信号VrefH的电压值与预设系数的乘积,其作为比较模块131的电压基准。
这样,如果供电节点的电压值大于第二值(即第二参考信号VrefH的电压值与预设系数的乘积),说明电源网络20过充电,则泄放支路132导通以使得供电节点与地连通,将多余的电荷传导到地,直至供电节点的电压值等于或小第二值。
在一些实施例中,如图8所示,比较模块131至少包括第一误差放大器331、偏置电阻332、第一开关管333,泄放支路132包括第二开关管334;
第一误差放大器331的使能端、第一开关管333的控制端均接收第三使能信号EnNpdn;第一误差放大器331的电源端、第一开关管333的第一端均接收第一电源信号VPwr,第一开关管333的第二端与偏置电阻332的第一端连接;
第一误差放大器331的负相输入端接收阈值电压信号,阈值电压信号是由第二参考信号VrefH产生的,且阈值电压信号的电压值为第二参考信号VrefH的电压值与预设系数的乘积;
第二开关管334的控制端与第一误差放大器331的输出端连接,第二开关管334的第二端与地信号端连接;第一误差放大器331的正相输入端、偏置电阻332的第二端和第二开关管334的第一端构成连接点,该连接点与相应的供电节点连接,并接收第四电压信号Vout1。
这样,在第三使能信号EnNpdn有效的情况下,第一误差放大器331和第一开关管333进入工作状态,如果第四电压信号Vout1的电压值大于阈值电压信号,那么第一误差放大器331输出高电平信号,第二开关管334导通,供电节点连接到地从而泄放电荷,直至供电节点的电压值小于或等于阈值电压信号。
在前述的说明中,第一开关管333、第三开关管314、第五开关管317、第七开关管324为P型场效应管,第二开关管334、第四开关管315、第六开关管318、第八开关管325为N型场效应管。
在一些实施例中,如图9所示,供电电路10还包括控制模块16,控制模块16与每一激活供电模块、每一泄放模块连接;
控制模块16,配置为接收电源开关信号PwrOn、每一存储块的激活指示信号(例如图9中的Bank_0En、Bank_kEn),输出每一激活供电模块的第一使能信号(例如图9中的En0、Enk)、每一激活供电模块的第二使能信号(例如图9中的RegEnN0、RegEnNk)和每一泄放模块的第三使能信号(例如图9中的EnNPdn)。
特别地,不同泄放模块的第三使能信号是不同的,即第1个泄放模块的第三使能信号可以具体表示为EnNPd0,第2个泄放模块的第三使能信号可以具体表示为EnNPd1,依次类推。
这样,在电源开关信号PwrOn有效的情况下,如果存储块1需要由待机状态调整为激活状态,那么存储块1的激活指示信号Bank_0En为有效状态,其余激活指示信号均为无效状态,从而指定的第一使能信号、第二使能信号和第三使能信号处于有效状态,以使存储块1对应的激活供电模块、存储块1对应的泄放模块进入工作状态。
综上所述,本公开实施例提供了一种供电电路10,至少包括以下内容:(1)通过带隙基准模块141和电压发生模块142产生第一参考信号Vref和第二参考信号VrefH;(2)通过调节模块15产生第一控制信号Vctrl,且第一控制信号Vctrl通过第二激活供电单元122中的N型场效应管(即第六开关管318)钳位第三电压信号的电压值为第一值;(3)待机供电电路11维持各存储块在待机状态的工作电压,且该工作电压的电压值为第一值;(4)第一激活供电单元121和第二激活供电单元122提供存储块在激活状态的活动工作电流;(5)泄放模块对于供电节点上多余的电荷进行泄放,以维持供电节点的电压值足够准确;(6)控制模块16用于提供第一激活供电单元121、第二激活供电单元122、泄放模块各自的使能信号。
特别地,第一激活供电单元121采用如图6所示的LDO架构,能够根据存储块的状态提供大驱动电流;泄放模块由误差放大器、泄放晶体管(即图8的第二开关管334)和偏置电阻等器件组成,在供电节点过充电时,通过泄放晶体管提供到地的电荷泄放路径,以防止供电节点过充电,迅速达到目标电位。
示例性的,请参考图10,其示出了本公开实施例提供的一种供电电路10的应用场景示意图。在图10中,白色三角形代表第一激活供电单元,竖线填充的长方形代表第二激活供电单元,白色圆柱形代表泄放模块,竖线填充的五边形代表基准电路和调节模块,竖线填充的三角形代表待机充电电路。
如图10所示,存储器至少包括4个存储块(Bank0~Bank3)以及相应的外围电路(包括模拟电路、输入/输出电路、命令/地址电路等),每一个存储块均包括2个存储阵列(存储阵列U和存储阵列V),且每一存储块的2个存储阵列之间设置行解码器。该存储器设置1个基准电路、1个待机充电电路和1个调节模块,基准电路、待机充电电路和调节模块放置于模拟电路附近,一个存储器仅设置一套;另外,每一存储阵列设置1个第一激活供电单元和1个第二激活供电单元,且第一激活供电单元/第二激活供电单元分别跟随其对应的存储阵列设置;每2个存储块对应1个泄放模块,且泄放模块放置于其对应的2个存储块之间。
应理解,以上仅为一种示例但不构成相关限制。例如,也可以选择每一存储块均设置一个泄放模块;或者,每一个存储块也可以包括3个存储阵列,每4个存储阵列共用一个泄放模块。
参见图11,其示出了本公开实施例提供的供电电路的工作过程示意图。在图11中,除了电源开关信号PwrOn之外,其余部分分别示出了在激活不同的存储块(Bank0/1/2/3)时,被激活的Bank及其相关模块(包括第一激活供电单元、第二激活供电单元、泄放模块、供电节点)的变化情况,Bank0/1/2/3_VsaP代表Bank0/1/2/3对应的供电节点的电压值。
以Bank0为例进行详细说明,结合图3和图11所示,在电源开关信号PwrOn调整为高电平状态后,供电电路10进入工作状态,首先,待机供电电路11将电源网络20充电至第一值,即Bank0/1/2/3_VsaP快速上升至第一值。其次,在开启Bank0中的字线(即图11中的Bank0_WL为高)时,Bank0进入激活状态,对应的第一激活供电单元和泄放模块均进入工作状态(即图11中的Bank0_第一激活供电单元、Bank0_泄放模块均为高)。结合图5可以看出,在激活状态的第一阶段,Bank0_IsaP为稳定值,不产生额外的电流消耗;在激活状态的第二阶段,Bank0_IsaP逐渐增大,Bank0需要从电源网络20中大量取电,此时第二激活供电单元122进入工作状态(图11中的RegEnN0为低,其为低有效信号),由于第一激活供电单元121和第二激活供电单元122同时对电源网络20充电,所以Bank0_VsaP由第一值升高至第二值,此时泄放模块开始泄放电荷,所以Bank0_VsaP开始逐渐下降;在第三阶段,IsaP逐渐减小,Bank0从电源网络20中取电的速度逐渐减小,此时第二激活供电单元122停止工作,由于bank0依旧从电源网络取电,所以Bank0_VsaP开始减小;在第四阶段,IsaP回归稳定值,且第一激活供电单元121仍在工作,持续保持IsaP稳定。
从以上可以看出,本公开实施例提供一种供电电路,通过待机供电电路、激活供电电路和泄放电路相互配合,使得电源网络的电压值稳定为第一值,能够对电源网络进行更高效的供电,电源网络中的各供电节点响应迅速,而且电源网络的电压值具有良好的线性;另外,本公开实施例无需为每一存储块设置单独的且始终处于工作状态的供电模块,因此整体功耗更低,而且电路布局面积减少,电路设计更加友好,减少LDO的数量。
在本公开的另一实施例中,请参考图12,其示出了本公开实施例提供的一种存储器40的结构示意图。如图12所示,存储器40包括如前面所述的供电电路10、电源网络20和多个存储块;
供电电路10,与电源网络20连接,配置为向电源网络20提供电力,以维持电源网络20的电压值为第一值;
多个存储块,与电源网络20连接,配置为从电源网络20获取电力;其中,存储块具有待机状态和激活状态,且存储块在激活状态下消耗的电力高于存储块在待机状态下消耗的电力。
在本公开的又一实施例中,请参考图13,其示出了本公开实施例提供的一种电子设备50的结构示意图。如图13所示,该电子设备50包括如前面所述的存储器40。
以上,仅为本公开的较佳实施例而已,并非用于限定本公开的保护范围。需要说明的是,在本公开中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。上述本公开实施例序号仅仅为了描述,不代表实施例的优劣。本公开所提供的几个方法实施例中所揭露的方法,在不冲突的情况下可以任意组合,得到新的方法实施例。本公开所提供的几个产品实施例中所揭露的特征,在不冲突的情况下可以任意组合,得到新的产品实施例。本公开所提供的几个方法或设备实施例中所揭露的特征,在不冲突的情况下可以任意组合,得到新的方法实施例或设备实施例。以上,仅为本公开的具体实施方式,但本公开的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本公开揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本公开的保护范围之内。因此,本公开的保护范围应以权利要求的保护范围为准。

Claims (15)

1.一种供电电路,其特征在于,所述供电电路与电源网络连接,且所述电源网络为多个存储块供电;其中,所述供电电路包括:
待机供电电路,与所述电源网络连接,配置为向所述电源网络提供第一电压信号,以使所述电源网络的电压值为第一值;
激活供电电路,与所述电源网络连接,配置为在一个所述存储块由待机状态进入激活状态的情况下,对所述电源网络进行充电,以使所述电源网络的电压值不低于所述第一值;
泄放电路,与所述电源网络连接,配置为在所述激活供电电路对所述电源网络进行充电的期间,若所述电源网络的电压值大于第二值,则对所述电源网络进行电荷泄放处理,以使所述电源网络的电压值稳定为所述第一值;其中,所述第二值大于所述第一值。
2.根据权利要求1所述的供电电路,其特征在于,所述激活供电电路包括若干个激活供电模块,每一所述激活供电模块用于通过对应的供电节点为对应的所述存储块供电,所述供电节点位于所述电源网络上,所述泄放电路包括若干个泄放模块,每一所述泄放模块用于通过对应的供电节点进行电荷泄放处理;
所述激活供电电路,配置为利用对应的所述激活供电模块和所述供电节点为被激活的所述存储块进行充电,以使所述存储块的供电节点的电压值不低于所述第一值;
所述泄放电路,配置为利用对应的所述泄放模块对被激活的所述存储块的所述供电节点进行电荷泄放处理,以使所述存储块的供电节点的电压值稳定为所述第一值;
其中,每一所述激活供电模块、每一所述泄放模块均与所述电源网络连接。
3.根据权利要求2所述的供电电路,其特征在于,所述存储块的数量为A,且每一所述存储块包括B个存储阵列,相邻的所述存储阵列之间设置有行解码器;
所述激活供电模块的数量为(A×B),所述激活供电模块和所述存储阵列一一对应;
所述泄放模块的数量为(A×B)/n,每个所述泄放模块对应n个所述存储阵列;其中,A、B、n均为正整数,且(A×B)是n的整数倍。
4.根据权利要求3所述的供电电路,其特征在于,B=2,n=4,每个所述泄放模块对应2个所述存储块,且每一所述存储块中的所有存储阵列均对应同一个所述泄放模块。
5.根据权利要求3所述的供电电路,其特征在于,B=3,n=4,每个所述泄放模块对应2个所述存储块,同一所述存储阵列对应一所述泄放模块。
6.根据权利要求3-5任一项所述的供电电路,其特征在于,所述存储块的供电节点包括所述存储块中每一存储阵列的供电节点;
所述激活供电模块与对应的所述存储阵列的供电节点直接连接;所述泄放模块与对应的至少一个所述存储阵列的供电节点直接连接。
7.根据权利要求6所述的供电电路,其特征在于,所述供电电路还包括基准电路,所述基准电路与所述待机供电电路连接;其中:
所述基准电路,配置为产生第一参考信号;
所述待机供电电路,具体配置为接收电源开关信号和所述第一参考信号,并在所述电源开关信号为有效状态的情况下,基于所述第一参考信号,向所述电源网络输出所述第一电压信号,以控制多个所述供电节点的电压值均为第一值;
其中,所述第一参考信号的电压值与预设系数的乘积为所述第一值,且所述预设系数大于1,所述第一参考信号的电压波动最大值与所述预设系数的乘积为所述第二值;所述第一电压信号的电压值为所述第一值。
8.根据权利要求7所述的供电电路,其特征在于,每一所述激活供电模块均包括第一激活供电单元和第二激活供电单元,所述第一激活供电单元和所述第二激活供电单元均与所述电源网络连接;其中:
所述第一激活供电单元,配置为接收第一使能信号和所述第一参考信号,在所述第一使能信号处于有效状态时,基于所述第一参考信号,向直接相连的所述供电节点输出第二电压信号;
所述第二激活供电单元,配置为接收第二使能信号和第一电源信号,在所述第二使能信号处于有效状态时,基于所述第一电源信号,向直接相连的所述供电节点输出第三电压信号;所述第二电压信号和所述第三电压信号的电压值均为所述第一值;
其中,在所述激活供电模块对应的所述存储块进入激活状态的情况下,所述第一使能信号在所述激活状态的所有时间段均处于有效状态;所述第二使能信号仅在所述激活状态的目标时间段处于有效状态,所述目标时间段是指所述存储块的电力消耗递增的时间段。
9.根据权利要求8所述的供电电路,其特征在于,所述基准电路还与所述泄放模块连接;
所述基准电路,还配置为产生第二参考信号,且所述第二参考信号的电压值为所述第一参考信号的电压波动最大值;
所述泄放模块,配置为接收第三使能信号和所述第二参考信号;以及,在所述第三使能信号处于有效状态的情况下,从相连的所述供电节点获取第四电压信号,若所述第四电压信号的电压值大于所述第二参考信号的电压值与所述预设系数的乘积,则对相连的所述供电节点执行电荷泄放处理;
其中,在所述泄放模块对应的所述存储块进入激活状态的情况下,所述第三使能信号为有效状态。
10.根据权利要求9所述的供电电路,其特征在于,所述泄放模块包括比较模块和泄放支路,且所述比较模块和所述泄放支路均与所述电源网络连接;其中:
所述比较模块,配置为接收所述第三使能信号、所述第四电压信号和所述第二参考信号,在所述第三使能信号处于有效状态的情况下,若所述第四电压信号的电压值大于所述第二参考信号的电压值与预设系数的乘积,则导通所述泄放支路;若所述第四电压信号的电压值小于所述第二参考信号的电压值与预设系数的乘积,则关断所述泄放支路;
所述泄放支路,配置为在导通的情况下,接收所述第四电压信号,并将所述第四电压信号传导到地。
11.根据权利要求10所述的供电电路,其特征在于,所述比较模块包括第一误差放大器、偏置电阻、第一开关管,所述泄放支路包括第二开关管;
所述第一误差放大器的使能端、所述第一开关管的控制端均接收所述第三使能信号;所述第一误差放大器的电源端、所述第一开关管的第一端均接收第一电源信号,所述第一开关管的第二端与所述偏置电阻的第一端连接;
所述第一误差放大器的负相输入端接收阈值电压信号,所述阈值电压信号是由所述第二参考信号产生的,且所述阈值电压信号的电压值为所述第二参考信号的电压值与预设系数的乘积;
所述第二开关管的控制端与所述第一误差放大器的输出端连接,所述第二开关管的第二端与地信号端连接;所述第一误差放大器的正相输入端、所述偏置电阻的第二端和所述第二开关管的第一端构成连接点,且所述连接点用于接收所述第四电压信号。
12.根据权利要求9所述的供电电路,其特征在于,所述供电电路还包括调节模块,所述调节模块与所述第二激活供电单元连接;
所述调节模块,配置为接收所述第一参考信号,基于所述第一参考信号产生第一控制信号;
所述第二激活供电单元,还配置为接收所述第一控制信号;以及,利用所述第一控制信号钳位所述第三电压信号的电压值为所述第一值。
13.根据权利要求9所述的供电电路,其特征在于,所述供电电路还包括控制模块,所述控制模块与每一所述激活供电模块、每一所述泄放模块连接;
所述控制模块,配置为接收所述电源开关信号、每一所述存储块的激活指示信号,输出每一所述激活供电模块的所述第一使能信号、每一所述激活供电模块的所述第二使能信号和每一所述泄放模块的所述第三使能信号。
14.一种存储器,其特征在于,所述存储器包括如权利要求1-13任一项所述的供电电路、电源网络和多个存储块;
所述供电电路,与所述电源网络连接,配置为向所述电源网络提供电力,以维持所述电源网络的电压值为第一值;
多个所述存储块,与所述电源网络连接,配置为从所述电源网络获取电力;其中,所述存储块具有待机状态和激活状态,且所述存储块在激活状态下消耗的电力高于所述存储块在待机状态下消耗的电力。
15.一种电子设备,其特征在于,所述电子设备包括如权利要求14所述的存储器。
CN202211389603.6A 2022-11-08 2022-11-08 一种供电电路、存储器和电子设备 Active CN115497521B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211389603.6A CN115497521B (zh) 2022-11-08 2022-11-08 一种供电电路、存储器和电子设备
PCT/CN2023/076909 WO2024098582A1 (zh) 2022-11-08 2023-02-17 一种供电电路、存储器和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211389603.6A CN115497521B (zh) 2022-11-08 2022-11-08 一种供电电路、存储器和电子设备

Publications (2)

Publication Number Publication Date
CN115497521A true CN115497521A (zh) 2022-12-20
CN115497521B CN115497521B (zh) 2023-02-17

Family

ID=85115547

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211389603.6A Active CN115497521B (zh) 2022-11-08 2022-11-08 一种供电电路、存储器和电子设备

Country Status (2)

Country Link
CN (1) CN115497521B (zh)
WO (1) WO2024098582A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024098582A1 (zh) * 2022-11-08 2024-05-16 长鑫存储技术有限公司 一种供电电路、存储器和电子设备

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5805508A (en) * 1996-02-27 1998-09-08 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device with reduced leak current
US6337593B1 (en) * 1997-12-26 2002-01-08 Hitachi, Ltd. Semiconductor integrated circuit
CN1540835A (zh) * 2003-10-28 2004-10-27 黄敏超 多功能太阳能供电系统
US20060028896A1 (en) * 2004-08-04 2006-02-09 Yoshinobu Yamagami Semiconductor memory device
CN101009464A (zh) * 2006-01-27 2007-08-01 罗姆股份有限公司 电荷泵电路和具有该电路的电器设备
US20100164605A1 (en) * 2008-12-31 2010-07-01 Jun-Ho Lee Semiconductor integrated circuit
CN105610325A (zh) * 2016-01-28 2016-05-25 中国电力科学研究院 大功率钠硫电池中高压直流并网的模块化多电平变换器
CN107219427A (zh) * 2017-06-27 2017-09-29 天津市滨海新区军民融合创新研究院 供电电路和电磁兼容测试系统
CN206559074U (zh) * 2017-01-22 2017-10-13 维沃移动通信有限公司 一种供电电路及移动终端
CN111796199A (zh) * 2020-07-30 2020-10-20 上海兆芯集成电路有限公司 电源网络均匀性及功耗测试方法
CN215498356U (zh) * 2021-08-18 2022-01-11 北京车和家信息技术有限公司 一种低压电源网路保护电路及车辆
CN114365139A (zh) * 2021-12-08 2022-04-15 长江存储科技有限责任公司 用于对管芯上电容器进行建模和仿真的系统和方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6411157B1 (en) * 2000-06-29 2002-06-25 International Business Machines Corporation Self-refresh on-chip voltage generator
JP5528084B2 (ja) * 2009-12-11 2014-06-25 三菱電機株式会社 シフトレジスタ回路
JP5566252B2 (ja) * 2010-10-13 2014-08-06 ラピスセミコンダクタ株式会社 半導体メモリ
CN110165649B (zh) * 2019-05-17 2024-08-30 广州致远电子股份有限公司 电源输出泄放电路及电源系统
CN115497521B (zh) * 2022-11-08 2023-02-17 长鑫存储技术有限公司 一种供电电路、存储器和电子设备

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5805508A (en) * 1996-02-27 1998-09-08 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device with reduced leak current
US6337593B1 (en) * 1997-12-26 2002-01-08 Hitachi, Ltd. Semiconductor integrated circuit
CN1540835A (zh) * 2003-10-28 2004-10-27 黄敏超 多功能太阳能供电系统
US20060028896A1 (en) * 2004-08-04 2006-02-09 Yoshinobu Yamagami Semiconductor memory device
CN101009464A (zh) * 2006-01-27 2007-08-01 罗姆股份有限公司 电荷泵电路和具有该电路的电器设备
US20100164605A1 (en) * 2008-12-31 2010-07-01 Jun-Ho Lee Semiconductor integrated circuit
CN105610325A (zh) * 2016-01-28 2016-05-25 中国电力科学研究院 大功率钠硫电池中高压直流并网的模块化多电平变换器
CN206559074U (zh) * 2017-01-22 2017-10-13 维沃移动通信有限公司 一种供电电路及移动终端
CN107219427A (zh) * 2017-06-27 2017-09-29 天津市滨海新区军民融合创新研究院 供电电路和电磁兼容测试系统
CN111796199A (zh) * 2020-07-30 2020-10-20 上海兆芯集成电路有限公司 电源网络均匀性及功耗测试方法
CN215498356U (zh) * 2021-08-18 2022-01-11 北京车和家信息技术有限公司 一种低压电源网路保护电路及车辆
CN114365139A (zh) * 2021-12-08 2022-04-15 长江存储科技有限责任公司 用于对管芯上电容器进行建模和仿真的系统和方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024098582A1 (zh) * 2022-11-08 2024-05-16 长鑫存储技术有限公司 一种供电电路、存储器和电子设备

Also Published As

Publication number Publication date
WO2024098582A1 (zh) 2024-05-16
CN115497521B (zh) 2023-02-17

Similar Documents

Publication Publication Date Title
US6011428A (en) Voltage supply circuit and semiconductor device including such circuit
US8072256B2 (en) Dynamic random access memory and boosted voltage producer therefor
KR970006622B1 (ko) 기준전압을 소정레벨에 클램핑 하는 클램프 회로
US8379462B2 (en) Memory device having reduced standby current and memory system including same
US7986180B2 (en) Semiconductor memory device having internal voltage generator and method for driving the same
US8315121B2 (en) Internal power generating apparatus, multichannel memory including the same, and processing system employing the multichannel memory
US6753675B2 (en) Method and circuit for limiting a pumped voltage
US6333864B1 (en) Power supply adjusting circuit and a semiconductor device using the same
US20080094921A1 (en) Semiconductor storage device
US8208317B2 (en) Semiconductor memory device
JP2000149557A (ja) 半導体集積回路
CN115497521B (zh) 一种供电电路、存储器和电子设备
US20130307504A1 (en) Voltage generation circuit
KR100493599B1 (ko) 워드선활성화전압의안정화회로를가지는반도체기억장치
KR100401392B1 (ko) 전압조절회로및그방법,조절된전압조절회로및메모리회로
US6495994B1 (en) Regulator circuit for independent adjustment of pumps in multiple modes of operation
US7639547B2 (en) Semiconductor memory device for independently controlling internal supply voltages and method of using the same
US5955914A (en) Voltage regulator for a voltage pump in a DRAM
JP3096541B2 (ja) 半導体集積回路のための内部降圧回路
US20100309735A1 (en) Internal power supply circuit, semiconductor device, and semiconductor device manufacturing method
KR20070079111A (ko) 반도체 메모리 장치의 기준 전압 생성 회로
US7224627B2 (en) Integrated semiconductor circuit and method for testing the same
US20090046532A1 (en) Supply Voltage for Memory Device
US20040057289A1 (en) System and method for monitoring internal voltages on an integrated circuit
US20060274595A1 (en) Apparatus for supplying internal voltage

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant