[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN115376457A - 配置成输出输出信号的电路及移位寄存器 - Google Patents

配置成输出输出信号的电路及移位寄存器 Download PDF

Info

Publication number
CN115376457A
CN115376457A CN202210505466.1A CN202210505466A CN115376457A CN 115376457 A CN115376457 A CN 115376457A CN 202210505466 A CN202210505466 A CN 202210505466A CN 115376457 A CN115376457 A CN 115376457A
Authority
CN
China
Prior art keywords
thin film
film transistor
type
gate
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210505466.1A
Other languages
English (en)
Inventor
音濑智彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Tianma Display Technology Co Ltd
Original Assignee
Xiamen Tianma Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2022025893A external-priority patent/JP2022177789A/ja
Application filed by Xiamen Tianma Display Technology Co Ltd filed Critical Xiamen Tianma Display Technology Co Ltd
Publication of CN115376457A publication Critical patent/CN115376457A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明涉及配置成输出输出信号的电路及移位寄存器。所述电路包括：第一输出信号供应线、第二输出信号供应线、输出线、设置在第一输出信号供应线与输出线之间的第一p型薄膜晶体管、设置在第二输出信号供应线与输出线之间的n型薄膜晶体管、以及设置在第二输出信号供应线与输出线之间的第二p型薄膜晶体管。n型薄膜晶体管和第二p型薄膜晶体管配置成在第一p型薄膜晶体管导通时截止，以将第一输出信号供应线上的信号输出到输出线。第一p型薄膜晶体管配置成在n型薄膜晶体管和第二p型薄膜晶体管导通时截止，以将第二输出信号供应线上的信号供应给输出线。

Description

配置成输出输出信号的电路及移位寄存器
技术领域
本发明涉及一种配置成输出输出信号的电路及移位寄存器。
背景技术
液晶显示装置(LCD)和有机发光二极管(OLED)显示装置被广泛用作显示装置。这些显示装置包括用于驱动(选择)扫描线的移位寄存器。此外，还存在如下OLED显示装置，其测量显示装置中的元件(例如驱动TFT和OLED)的特性，并根据测量结果调整数据信号。这种对数据信号执行外部补偿的OLED显示装置包括用于输出用于测量的控制信号的移位寄存器。
利用将低温多晶硅(LTPS)薄膜晶体管(TFT)和氧化物半导体TFT(例如IGZO TFT)集成在同一基板上的LTPO技术制造的装置已应用于显示面板。而且，这种装置的应用范围正在扩大。
包括这种装置的产品可以设计成利用器件特性，例如在漏电流引起问题的位置使用IGZO TFT，在需要高驱动能力的位置使用LTPS TFT。此外，研究了通过组合PMOS型LTPSTFT和NMOS型IGZO TFT来制造互补金属氧化物半导体(CMOS)器件的可能性。
在移位寄存器中，与输出晶体管的栅极连接的节点的电位在数据输入后直至数据输出的时段中变为高电位(或低电位)。为了节点始终与高电位电源或低电位电源电连接，节点需要通过包括n沟道晶体管和p沟道晶体管两者的互补金属氧化物半导体(CMOS)而互补地连接到电源。与包括单一导电类型的TFT的电路相比，CMOS电路可以具有小电路规模和高可靠性。
发明内容
然而，通过将LTPS TFT和氧化物半导体TFT组合而形成的CMOS电路具有一些由TFT的特性引起的问题。问题之一是LTPS与氧化物半导体之间迁移率的较大差异使得氧化物半导体TFT在CMOS电路中占据较大面积。例如，IGZO的迁移率比LTPS的迁移率低大约一个数位(digit)。另一个问题是输出线中的残留电荷难以离开，这与氧化物半导体TFT的低泄漏特性相矛盾。因此，可能发生操作故障，从而损害可靠性。
本发明的一个方面是配置成从输出线输出输出信号的电路。所述电路包括：第一输出信号供应线；第二输出信号供应线；输出线；第一p型薄膜晶体管，所述第一p型薄膜晶体管设置在第一输出信号供应线与输出线之间并且配置成导通和截止；n型薄膜晶体管，所述n型薄膜晶体管设置在第二输出信号供应线与输出线之间并且配置成导通和截止；以及第二p型薄膜晶体管，所述第二p型薄膜晶体管设置在第二输出信号供应线与输出线之间并且配置成导通和截止。在第一p型薄膜晶体管导通时，n型薄膜晶体管和第二p型薄膜晶体管配置成截止，以将第一输出信号供应线上的信号输出到输出线。当n型薄膜晶体管和第二p型薄膜晶体管导通时，第一p型薄膜晶体管配置成截止，以将第二输出信号供应线上的信号供应到输出线。
本发明的一个方面改善了CMOS电路的特性。
应当理解，上述概括描述和以下详细描述都是示例性和解释性的，而不是对本发明的限制。
附图说明
图1示意性地示出了OLED显示装置的配置示例；
图2A示出了OLED显示装置中的像素电路的配置示例；
图2B示出了液晶显示装置中的像素电路的配置示例；
图2C示出了液晶显示装置中的像素电路的另一配置示例；
图3A示出了本说明书的一个实施方式中的CMOS电路的配置；
图3B示意性地示出了图3A所示的CMOS电路的器件布局的示例；
图3C示意性地示出了图3A所示的CMOS电路的器件布局的另一示例；
图4示意性地示出了可包括在扫描驱动器的移位寄存器中的移位寄存器单元的电路配置；
图5是图4所示的电路的时序图；
图6示出了可应用于扫描驱动器的移位寄存器的一部分；
图7是去往和来自图6所示的移位寄存器的信号的时序图；
图8示出了可以包括在另一扫描驱动器中的移位寄存器单元的电路配置；
图9是图8所示的电路的时序图；
图10是去往和来自扫描驱动器中的移位寄存器的信号的时序图；
图11示出了移位寄存器单元的另一配置示例；
图12是图11所示的电路的时序图；
图13示出了移位寄存器的一部分的配置，该移位寄存器包括参照图11和图12描述的移位寄存器单元；
图14示出了移位寄存器单元的又一配置示例；
图15是图14所示的电路的时序图；以及
图16示出了移位寄存器的一部分的配置，该移位寄存器包括参照图14和图15描述的移位寄存器单元。
具体实施方式
在下文中，将参照附图描述本发明的实施方式。应当注意的是，这些实施方式仅是实施本发明的示例，并不用于限制本发明的技术范围。
概述
以下描述的是可应用于诸如液晶显示(LCD)装置和有机发光二极管(OLED)显示装置的装置的移位寄存器的电路配置。以下公开的电路可应用于与显示装置不同的装置。
本说明书的一个实施方式中的电路利用LTPO技术来集成低温多晶硅(LTPS)薄膜晶体管(TFT)和氧化物半导体TFT(例如IGZO TFT)。该电路包括通过将PMOS型(也简称为p型)LTPS TFT和NMOS型(也简称为n型)IGZO TFT组合而配置的互补金属氧化物半导体(CMOS)电路。
与包括仅具有同一(单一)导电性的TFT的电路相比，CMOS电路实现了较小的电路规模。具有单一导电类型的TFT的电路需要通过自举来降低下拉TFT的栅极电位，以产生高压输出信号。为了自举，必须在下拉TFT的栅极与源极之间设置电容器。
此外，还包括用于隔离的TFT，以防止在自举中在特定的控制TFT的漏极与源极之间施加高压。这些元件扩大了具有单一导电类型的TFT的电路的规模。此外，施加于TFT的电应力可能使可靠性降低。
CMOS电路不需要在具有单一导电类型的TFT的电路中的自举；可以去除用于自举的电路元件以实现更小的电路规模。然而，包括LTPS TFT和氧化物半导体TFT的组合的现有CMOS电路具有一些问题。问题之一是氧化物半导体TFT在CMOS电路中占据较大面积。这是因为在LTPS与氧化物半导体之间存在很大的迁移率差异。例如，IGZO的迁移率约为LTPS的迁移率的1/10。
另一个问题是CMOS电路的输出线上的残留电荷难以离开，从而在CMOS电路中可能出现操作故障并且损害可靠性。这是由氧化物半导体TFT的低泄漏特性引起的。例如，要求车载显示装置具有故障保护功能，以在供应给操作中的CMOS电路的输入信号由于电源电压的非预期变化而变得不稳定时通过显示黑屏来防止异常显示。由于氧化物半导体TFT的截止泄漏(off leakage)小，因此可能会出现由残留电荷引起的显示缺陷。
本说明书的一个实施方式中的CMOS电路包括用于向输出线供应高电位的p型上拉TFT以及用于向输出线供应低电位的n型下拉TFT，并且还包括p型下拉TFT。p型TFT可以是LTPS TFT，n型TFT可以是氧化物半导体TFT，例如IGZO TFT。这种配置对于p型TFT比n型TFT具有更高迁移率并且n型TFT比p型TFT产生更少漏电流的CMOS电路特别有效。p型TFT的半导体可以是多晶硅以外的材料，n型TFT的半导体可以是氧化物半导体以外的材料。
如上所述，将输出线的电位上拉到预定高电平(VH)由p型上拉TFT来进行。p型下拉TFT将输出线的电位下拉到比预定低电位(VL)高预定值的电位，具体地，下拉到比电位VL高p型下拉TFT的阈值电压的电位(VL+Vth)。n型下拉TFT将输出线的电位从电位(VL+Vth)连续地下拉至预定电位电平VL。
由于p型下拉TFT将输出线的电位降低到(VL+Vth)，所以n型下拉TFT不需要大的驱动能力来下拉输出线的电位。因此，与CMOS结构相比，能够抑制电路面积的增大。
在下文中，将参照附图具体描述实施方式。附图中共同的元件用相同的附图标记表示，并且为了清楚地理解描述，附图中的一些元件在尺寸或形状上被夸大。
实施方式1
整体配置
图1示意性地示出了OLED显示装置10的配置示例。尽管通过示例的方式描述了OLED显示装置(本发明的移位寄存器应用于该装置)，但是本发明的移位寄存器可应用于其他类型的显示装置和不同于显示装置的装置。OLED显示装置10包括在其上制造有OLED元件的薄膜晶体管(TFT)基板100和用于封装OLED元件的结构封装单元200。
在TFT基板100的显示区域125外侧的阴极电极区域114的外围，设置有扫描驱动器131和132、驱动器IC 134以及解复用器136。第一扫描驱动器131驱动TFT基板100上的扫描线。第二扫描驱动器132驱动测量控制线以测量诸如有机发光元件和TFT的元件的特性。
驱动器IC 134经由柔性印刷电路(FPC)135连接到外部装置。驱动器IC 134例如安装有各向异性导电膜(ACF)。
驱动器IC 134向扫描驱动器131和132提供电力和时序信号(控制信号)，并且还向解复用器136提供电力和数据信号。解复用器136将驱动器IC 134的一个引脚的输出串行输出到d条(d是大于1的整数)数据线。解复用器136在每个扫描时段将来自驱动器IC 134的数据信号的输出数据线改变d次，以对驱动器IC 134的输出引脚的d倍的数据线进行驱动。
像素电路的配置
在TFT基板100上形成有多个像素电路以控制供应给子像素的阳极电极的电流。图2A示出了像素电路的配置示例。每个像素电路包括驱动晶体管21、选择晶体管22、测量晶体管24以及存储电容器C。像素电路控制OLED元件E1的发光。晶体管是场效应晶体管，更具体地是TFT。
选择晶体管22是用于选择子像素的开关。图2A的配置示例中的选择晶体管22是n型TFT，其栅极端子与扫描线106连接。一个源极/漏极端子与数据线105连接。另一个源极/漏极端子与驱动晶体管21的栅极端子连接。
驱动晶体管21是用于驱动OLED元件E1的晶体管(驱动TFT)。驱动晶体管21是p型TFT，其栅极端子与选择晶体管22的一源极/漏极端子连接。驱动晶体管21的源极端子与电源线(Vdd)108连接。漏极端子与OLED元件E1的阳极连接。存储电容器C设置在驱动晶体管21的栅极端子与源极端子之间。
测量晶体管24是p型TFT并且控制基准电压供应线110与OLED元件E1的阳极之间的电连接。根据从测量控制线109供应给测量晶体管24的栅极的控制信号来执行该控制。测量晶体管24用于测量驱动晶体管21和OLED元件E1的特性。
接下来，描述像素电路的操作。扫描驱动器131向扫描线106输出选择脉冲以使选择晶体管22导通。通过数据线105从驱动器IC 134供应的数据电压被存储到存储电容器C。存储电容器C在一帧的时段期间保持存储的电压。驱动晶体管21的电导根据存储的电压以模拟方式改变，从而驱动晶体管21将与发光水平相对应的正向偏置电流供应给OLED元件E1。
测量晶体管24可以用于测量驱动晶体管21的特性。例如，可以在被选择为使得驱动晶体管21将在饱和区域中操作并且测量晶体管24将在线性区域中操作的偏置条件下，通过测量从电源线108(Vdd)流向基准电压供应线110(Vref)的电流来准确测量驱动晶体管21的电压-电流特性。如果通过在外部电路中产生数据信号来补偿各个子像素的驱动晶体管21之间的电压-电流特性的差异，则可以获得非常均匀的显示图像。
同时，当驱动晶体管21截止并且测量晶体管24在线性区域中操作时，通过从基准电压供应线110施加使OLED元件E1发光的电压，可以准确地测量OLED元件E1的电压-电流特性。在OLED元件E1由于例如长期使用而劣化的情况下，如果通过在外部电路中产生数据信号来补偿该劣化，则显示装置可以具有长寿命。
图2A中的电路配置是一个示例；像素电路可以具有不同的电路配置。根据TFT基板的设计，确定像素电路中包括的TFT和电容元件的数量以及各个TFT的导电类型。
接下来，描述液晶显示装置中的像素电路的示例。图2B和图2C中的每一者示出了液晶显示装置中的像素电路的示例。图2B中的像素电路的示例包括n型开关薄膜晶体管202、存储电容器Cst、以及公共电极和像素电极之间的液晶LC。公共电极被供应公共电位Vcom。扫描驱动器向扫描线206输出选择脉冲以使n型开关薄膜晶体管202导通。数据线205通过n型开关薄膜晶体管202导通而将数据信号Vdata供应给像素电极和存储电容器Cst。
图2C中的像素电路的示例包括p型开关薄膜晶体管212、存储电容器Cst、以及公共电极和像素电极之间的液晶LC。公共电极被供应公共电位Vcom。扫描驱动器向扫描线206输出选择脉冲以使p型开关薄膜晶体管212导通。数据线205通过p型开关薄膜晶体管212导通而将数据信号Vdata供应给像素电极和存储电容器Cst。
扫描驱动器131和132分别包括用于串行选择扫描线106和测量控制线109的移位寄存器。下面描述的移位寄存器可应用于扫描驱动器131和132中的一者或两者。
CMOS电路的配置
图3A示出了本说明书的一个实施方式中的CMOS电路的配置。例如，CMOS电路可以包括在扫描驱动器131和132中的一者或两者中。该CMOS电路包括第一p型TFT 311、第二p型TFT 312和n型TFT 315。第一p型TFT 311是上拉TFT，第二p型TFT 312和n型TFT 315是下拉TFT。在图3A的配置示例中，p型TFT 311和312是LTPS TFT，n型TFT 315是氧化物半导体TFT(例如IGZO TFT)。
p型上拉TFT 311位于用于供应高电位VH的高电位线331与用于输出输出信号OUT的输出线321之间。p型上拉TFT 311的源极和漏极与高电位线331和输出线321连接。高电位线331是第一输出信号供应线的一部分。
p型下拉TFT 312位于用于供应比高电位VH低的低电位VL的低电位线333与输出线321之间。p型下拉TFT 312的源极和漏极与低电位线333和输出线321连接。低电位线333是第二输出信号供应线的一部分。
n型下拉TFT 315位于用于供应低电位VL的低电位线332与输出线321之间。n型下拉TFT 315的源极和漏极与低电位线332和输出线321连接。低电位线332与低电位线333一样，供应低电位VL并且是第二输出信号供应线的一部分。低电位线332可以与低电位线333连接。p型上拉TFT 311的一源极/漏极与下拉TFT 312的一源极/漏极之间的中间节点处的电位或p型上拉TFT 311的一源极/漏极与下拉TFT 315的一源极/漏极之间的中间节点处的电位是输出线321上的信号OUT的电位。
p型上拉TFT 311的栅极和n型下拉TFT 315的栅极被供应相同的控制信号(第一栅极信号)IN1。p型下拉TFT 312的栅极被供应与控制信号IN1不同的另一控制信号(第二栅极信号)IN2。如稍后将描述的，当p型上拉TFT 311导通时，下拉TFT 312和315截止。相反，当下拉TFT 312和315导通时，p型上拉TFT 311截止。
在图3A的示例中，控制信号IN1和IN2表现出相反的时间变化。尽管在图3A的示例中相同的控制信号IN1被供应给p型上拉TFT 311的栅极和n型下拉TFT 315的栅极，但通过单独的线传输但变化相同的不同控制信号可以被供应给p型上拉TFT 311的栅极和n型下拉TFT 315的栅极。
将输出线321上拉至高电位VH由p型上拉TFT 311执行。当p型上拉TFT311导通时，p型上拉TFT 311将高电位线331的高电位VH供应给输出线321。
p型下拉TFT 312的驱动能力高于n型下拉TFT 315的驱动能力。p型下拉TFT 312将输出线321的电位下拉至比低电位VL高出预定电压的电位。预定电压实质上等于p型下拉TFT 312的阈值电压Vth。换言之，p型下拉TFT 312将输出线321的电位下拉至电位(VL+Vth)。n型下拉TFT 315相继将输出线321的电位下拉至低电位VL。
与LTPS TFT相比，氧化物半导体TFT产生的截止漏电流较低。图3A中的配置示例包括在输出线321与低电位线333之间的p型下拉TFT 312。这意味着在电源线321与低电位线333之间存在穿过LTPS TFT 312的泄漏路径。因此，在关闭显示器时，p型下拉TFT 312可以减少由输出线321中的残留电荷341引起的操作故障或可靠性损害。
由于n型下拉TFT 315不需要具有高驱动能力，因此可以缩小尺寸。例如，n型下拉TFT 315可以具有等于或小于p型上拉TFT 311的沟道宽度。两个p型TFT 311和312可以具有相同的沟道宽度并且它们可以具有相同的结构。在另一示例中，p型上拉TFT 311可以具有比p型下拉TFT 312更宽的沟道宽度。
图3B和图3C示意性地示出了图3A中所示的CMOS电路的器件布局的示例。在图3B和图3C中的器件布局中，氧化物半导体TFT的n型下拉TFT 315的尺寸(沟道宽度)小于不包括p型下拉TFT 312的传统配置中的n型下拉TFT的尺寸。
在图3B中，p型上拉TFT 311和p型下拉TFT 312具有顶栅结构，n型下拉TFT 315具有底栅结构。p型TFT 311和312的沟道分别包括在LTPS膜351和352中。n型TFT 315的沟道包括在氧化物半导体膜353中。在图3B的配置示例中，p型上拉TFT 311的沟道宽度大于p型下拉TFT 312的沟道宽度。
在图3C中，p型TFT 311和312的沟道分别包括在LTPS膜361和362中。n型TFT 315的沟道包括在氧化物半导体膜363中。在图3C的配置示例中，p型上拉TFT 311的沟道宽度可以等于p型下拉TFT 312的沟道宽度。
实施方式2
在下文中，描述用于输出像素电路中的p型TFT的栅极信号的配置。图4示意性地示出了移位寄存器的一级(也称为触发器或移位寄存器单元)的电路配置。图4中的移位寄存器单元包括图3A所示的CMOS电路。例如，图4中的移位寄存器单元可以包括在OLED显示装置的扫描驱动器132或图2C所示的液晶像素电路的扫描驱动器中的移位寄存器中。
例如，移位寄存器单元输出图2A中的p型TFT 24或图2C中的p型TFT 212的栅极信号。该移位寄存器单元将低电位电平的输出信号脉冲供应给p型TFT 24或212的栅极。在下面描述的电路中，p型TFT可以是LTPS TFT，n型TFT可以是氧化物半导体TFT。移位寄存器单元中的TFT通过导通和截止来操作。
移位寄存器单元的输入是高电源电位VGH、低电源电位VGL、来自前一个移位寄存器单元的输入信号IN、以及随时间在高电位与低电位之间周期性变化的时钟信号CLK_DRV和CLK_RST。输入信号IN以及时钟信号CLK_DRV和CLK_RST在等于高电源电位VGH的高电位(高电平)与等于低电源电位VGL的低电位(低电平)之间变化。来自输出线321的输出是去往下一个移位寄存器单元的信号。
移位寄存器单元包括参照图3A描述的p型上拉TFT 311、p型下拉TFT 312和n型下拉TFT 315。p型上拉TFT 311的栅极和n型下拉TFT 315的栅极通过节点N2连接。这些栅极被供应相同的电位。移位寄存器单元还包括p型TFT 411至415。
p型TFT 412和415中的一者是第一控制开关TFT的示例，另一者是第二控制开关TFT的示例。p型TFT 414是第三控制开关TFT的示例，p型TFT 413是第四控制开关TFT的示例。
p型上拉TFT 311的一源极/漏极被供应恒定的高电源电位VGH。下拉TFT 312的一源极/漏极和下拉TFT 315的一源极/漏极被供应时钟信号CLK_DRV。如稍后将描述的，当下拉TFT 312和315导通时，时钟信号CLK_DRV处于比高电源电位VGH低的低电位电平。其电位等于低电源电位VGL。
p型TFT 411的栅极与输出线321连接，并且它们处于相同的电位。p型TFT 411的一个源极/漏极与p型上拉TFT 311的栅极连接，并且它们处于相同的电位。p型TFT 411的另一个源极/漏极被供应高电源电位VGH。高电源电位VGH是恒定的。p型TFT 411防止节点N2浮动或电路操作变得不稳定。p型TFT 411是可选的。
p型TFT 412的栅极被供应信号IN。p型TFT 412的一个源极/漏极与p型上拉TFT311的栅极连接，并且它们处于相同的电位。p型TFT 412的另一个源极/漏极被供应高电源电位VGH。
p型TFT 413的源极与p型上拉TFT 311的栅极连接，并且它们处于相同的电位。p型TFT 413的栅极和漏极连接，因此p型TFT 413是二极管连接的。漏极被供应时钟信号CLK_RST。
p型TFT 414的栅极与p型上拉TFT 311的栅极连接，并且它们处于相同的电位。p型TFT 414的一个源极/漏极通过节点N1与p型下拉TFT 312的栅极连接，并且它们处于相同的电位。p型TFT 414的另一个源极/漏极被供应高电源电位VGH。
p型TFT 415的栅极被供应信号IN。p型TFT 415的一个源极/漏极通过节点N1与p型下拉TFT 312的栅极连接，并且它们处于相同的电位。p型TFT 415的另一个源极/漏极被供应低电源电位VGL。低电源电位VGL是恒定的。
在下文中，描述图4所示的电路的操作。图5是图4所示的电路的时序图。在下面的描述中，信号的高电位电平用H表示，低电位电平用L表示。对于所有的信号，它们的高电位电平是高电源电位VGH并且它们的低电位电平是低电源电位VGL。图5中的所有信号被同步。
首先，描述紧接在时刻T1之前的状态。输入信号IN为H；时钟信号CLK_DRV为H；时钟信号CLK_RST为L。节点N1的电位为H，节点N2的电位为L。p型TFT 415和412截止。二极管连接的p型TFT 413处于正向偏置状态。p型下拉TFT 312截止。n型下拉TFT 315截止。p型上拉TFT311和p型TFT 414导通。p型TFT 411截止。输出信号OUT为H。
接下来，描述元件在时刻T1的操作。输入信号IN从H变为L。在从时刻T1到时刻T2的时段期间，从前一个移位寄存器单元输入转换脉冲(输入信号IN中的低电位电平L)。时钟信号CLK_RST从L变为H。
p型TFT 415和412响应于输入信号IN的上述变化而导通。p型TFT 413响应于时钟信号CLK_RST的上述变化而变为反向偏置状态。节点N1的电位从H变为L，节点N2的电位从L变为H。
由于节点N1的电位从H变为L，因此p型下拉TFT 312导通。由于节点N2的电位从L变为H，因此n型下拉TFT 315导通。由于时钟信号CLK_DRV保持H，因此输出信号OUT保持H。由于输出信号OUT保持H，因此p型TFT 411保持截止。
接下来，描述元件在时刻T2的操作。输入信号IN从L变为H。p型TFT 415和412截止。时钟信号CLK_RST保持H。节点N1的电位为L，并且节点N1处于浮动状态。
时钟信号CLK_DRV从H变为L。响应于此，输出信号OUT从H变为L，并且进一步，p型TFT 411导通。节点N2的电位保持在H。在从时刻T2到时刻T3的时段期间，移位寄存器单元输出要传送到用于显示区域125的控制线和下一个移位寄存器单元的脉冲。
接下来，描述元件在时刻T3的操作。输入信号IN保持H并且p型TFT 415和412保持截止。时钟信号CLK_DRV从L变为H，时钟信号CLK_RST从H变为L。p型TFT 413变为正向偏置状态。
节点N2被供应时钟信号CLK_RST并且节点N2的电位从H变为L。p型TFT 414导通并且节点N1的电位从L变为H。
响应于节点N2的电位从H到L的变化，n型下拉TFT 315截止并且p型上拉TFT 311导通。响应于节点N1的电位从L到H的变化，p型下拉TFT 312截止。输出信号OUT从L变为H。p型TFT 411截止。从时刻T2到时刻T3的时段是输出信号脉冲的输出时段。
在时刻T3之后，时钟信号CLK_DRV和CLK_RST周期性变化。由于节点N2的电位为L，因此时钟信号CLK_RST的变化不改变节点N2的电位。节点N1和N2的电位保持不变。由于TFT312和315截止，因此时钟信号CLK_DRV的变化不改变输出信号OUT的电位。因此，输出信号OUT的电位保持在H。移位寄存器单元中的节点电位响应于输入信号IN的下一个变化而变化。
如参照图5所描述的，图4所示的移位寄存器单元的操作不需要自举。因此，不需要自举所需的电容器，并因此可以获得小的电路面积。
图6示出了可应用于扫描驱动器132的移位寄存器的一部分。具体地，图6示出了第一级的移位寄存器单元SR1、第二级的移位寄存器单元SR2和第三级的移位寄存器单元SR3。移位寄存器单元SR1、SR2和SR3中的每一者都可以具有参照图4和图5描述的电路配置。移位寄存器可以包括根据设计相继连接的n个移位寄存器单元(n为正整数)。
每个移位寄存器单元包括多个信号端子，具体地，包括VGH端子611、IN端子612、VGL端子613、CLK_RST端子614、OUT端子615、以及CLK_DRV端子616。在图6中，作为示例，对第一移位寄存器单元SR1的端子提供了附图标记。
OUT端子615输出图5中的输出信号OUT。VGH端子611被供应参照图4描述的恒定高电源电位VGH。VGL端子613被供应参照图4描述的恒定低电源电位VGL。要输入到IN端子612的信号是图5中的输入信号IN。要输入到CLK_RST端子614的信号为图5中的时钟信号CLK_RST。要输入到CLK_DRV端子616的信号是图5中的时钟信号CLK_DRV。移位寄存器单元的一些输入信号从驱动器IC 134供应。
移位寄存器单元SR1、SR2和SR3分别从它们的OUT端子615输出输出信号OUT1、OUT2和OUT3。每个输出信号被供应给像素电路中的TFT 24的栅极，并且进一步被供应给下一个移位寄存器单元的IN端子612。第一移位寄存器单元SR1的IN端子612被供应起始信号ST。
第(3k-2)级(k为正整数)的CLK_RST端子614被供应时钟信号C2。第(3k-2)级的CLK_DRV端子616被供应时钟信号C1。第(3k-1)级的CLK_RST端子614被供应时钟信号C3。第(3k-1)级的CLK_DRV端子616被供应时钟信号C2。第3k级的CLK_RST端子614被供应时钟信号C1。第3k级的CLK_DRV端子616被供应时钟信号C3。
图7是去往和来自图6所示的移位寄存器的信号的时序图。起始信号ST以一帧为周期供应低电位电平脉冲。时钟信号C1、C2和C3中的每一者在一帧时段内以规则周期供应低电位脉冲。时钟信号C1、C2和C3的脉冲宽度相等，并且进一步，它们等于起始信号ST的脉冲宽度。
时钟信号C1、C2和C3具有相同的脉冲周期但具有不同的相位。时钟信号C1、C2和C3的相位分别偏移一个脉冲宽度。也就是说，时钟信号C2的脉冲与时钟信号C1的脉冲的结束同时产生的；时钟信号C3的脉冲与时钟信号C2的脉冲的结束同时产生；时钟信号C1的另一个脉冲与时钟信号C3的脉冲的结束同时产生。起始信号ST的每个脉冲的起始时间和结束时间与时钟信号C3的一个脉冲的起始时间和结束时间一致。
图7示出了第一移位寄存器单元至第n移位寄存器单元的输出信号OUT1至OUTn的时间变化。输出信号OUT1至OUTn依次产生低电位脉冲。输出信号OUT1至OUTn的脉冲宽度与其他信号的脉冲宽度相同。每个移位寄存器单元的输出信号脉冲与前一级的移位寄存器单元的输出信号脉冲的结束同时产生。
实施方式3
在下文中，描述用于示出像素电路中的n型TFT的栅极信号的配置。图8示意性地示出了移位寄存器的一级(也称为触发器或移位寄存器单元)的电路配置。图8中的移位寄存器单元包括图3A所示的CMOS电路。例如，图8中的移位寄存器单元可以包括在OLED显示装置的扫描驱动器131或者图2B所示的液晶像素电路的扫描驱动器中的移位寄存器中。
如参照图2A所描述的，扫描驱动器131输出像素电路中的n型TFT 22的栅极信号。图2B中的像素电路包括n型TFT 202作为要控制的开关晶体管。该移位寄存器单元将高电位电平的输出信号脉冲供应给n型TFT 22或202的栅极。
在以下描述的电路中，p型TFT可以是LTPS TFT，n型TFT可以是氧化物半导体TFT。移位寄存器单元中的TFT通过导通和截止来操作。
移位寄存器单元的输入为高电源电位VGH、低电源电位VGL、来自前一个移位寄存器单元的输入信号IN、时钟信号CLK_DRV和CLK_RST。输入信号IN以及时钟信号CLK_DRV和CLK_RST在等于高电源电位VGH的高电位(高电平)和等于低电源电位VGL的低电位(低电平)之间变化。来自输出线321的输出是去往下一个移位寄存器单元的信号。
移位寄存器单元包括参照图3A描述的p型上拉TFT 311、p型下拉TFT 312和n型下拉TFT 315。p型上拉TFT 311的栅极和n型下拉TFT 315的栅极通过节点N4连接。这些栅极被供应相同的电位。移位寄存器单元进一步包括p型TFT 513和514以及n型TFT 511、512和515。
n型TFT 512和515中的一者是第一控制开关TFT的示例，另一者是第二控制开关TFT的示例。p型TFT 514是第三控制开关TFT的示例，p型TFT 513是第四控制开关TFT的示例。
p型上拉TFT 311的一源极/漏极被供应时钟信号CLK_DRV。下拉TFT 312的一源极/漏极和下拉TFT 315的一源极/漏极被供应恒定的低电源电位VGL。如稍后将描述的，当p型上拉TFT 311导通时，时钟信号CLK_DRV处于高电位电平。它的电位等于高电源电位VGH。
n型TFT 511的栅极与输出线321连接，并且它们处于相同的电位。n型TFT 511的一个源极/漏极通过节点N3与p型下拉TFT 312的栅极连接，并且它们处于相同的电位。n型TFT511的另一个源极/漏极被供应高电源电位VGH。高电源电位VGH是恒定的。n型TFT 511防止节点N3浮动或电路操作变得不稳定。n型TFT 511是可选的。
n型TFT 512的栅极被供应信号IN。n型TFT 512的一个源极/漏极与p型下拉TFT312的栅极连接，并且它们处于相同的电位。n型TFT 512的另一个源极/漏极被供应高电源电位VGH。
p型TFT 513的源极与p型下拉TFT 312的栅极连接，并且它们处于相同的电位。p型TFT 513的栅极和漏极连接，因此p型TFT 513是二极管连接的。漏极被供应时钟信号CLK_RST。
p型TFT 514的栅极与p型下拉TFT 312的栅极连接，并且它们处于相同的电位。p型TFT 514的一个源极/漏极通过节点N4与p型上拉TFT311的栅极和n型下拉TFT 315的栅极连接，并且它们处于相同的电位。p型TFT 514的另一个源极/漏极被供应高电源电位VGH。
n型TFT 515的栅极被供应信号IN。n型TFT 515的一个源极/漏极通过节点N4与p型上拉TFT 311的栅极和n型下拉TFT 315的栅极连接，并且它们处于相同的电位。n型TFT 515的另一个源极/漏极被供应低电源电位VGL。低电源电位VGL是恒定的。
在图8的电路中，节点N3的电位等于p型下拉TFT 312的栅极电位，节点N4的电位等于p型上拉TFT 311和n型下拉TFT 315的栅极电位。
在下文中，描述图8所示的电路的操作。图9是图8所示电路的时序图。在下面的描述中，信号的高电位电平用H表示，低电位电平用L表示。对于所有信号，它们的高电位电平是高电源电位VGH，它们的低电位电平是低电源电位VGL。图9中的所有信号被同步。
首先，描述紧接在时刻T1之前的状态。输入信号IN为L；时钟信号CLK_DRV为H；时钟信号CLK_RST为L。节点N3的电位为L，节点N4的电位为H。n型TFT 515和512截止。二极管连接的p型TFT 513处于正向偏置状态。p型下拉TFT 312导通。n型下拉TFT 315导通。p型上拉TFT311和p型TFT 514截止。n型TFT 511截止。输出信号OUT为L。
接下来，描述元件在时刻T1的操作。输入信号IN从L变为H。在从时刻T1到时刻T2的时段期间，从前一个移位寄存器单元输入转换脉冲(输入信号IN中的高电位电平H)。时钟信号CLK_DRV从H变为L，时钟信号CLK_RST从L变为H。
n型TFT 515和512响应于输入信号IN的上述变化而导通。p型TFT 513响应于时钟信号CLK_RST的上述变化而变成反向偏置状态。节点N3的电位从L变为H，节点N4的电位从H变为L。由于节点N3的电位从L变为H，因此p型下拉TFT 312和p型TFT 514截止。
由于节点N4的电位从H变为L，因此n型下拉TFT 315截止并且p型上拉TFT 311导通。由于时钟信号CLK_DRV为L，因此输出信号OUT保持L。输出信号OUT保持L并且n型TFT 511保持截止。
接下来，描述元件在时刻T2的操作。输入信号IN从H变为L。时钟信号CLK_RST保持H。时钟信号CLK_DRV从L变为H。
n型TFT 515和512响应于输入信号IN的变化而截止。节点N3的电位保持在H并且节点N4的电位保持在L。下拉TFT 312和315保持截止并且p型上拉TFT 311保持导通。
时钟信号CLK_DRV从L变为H。响应于此，输出信号OUT从L变为H，并且进一步，n型TFT 511导通。节点N3的电位保持在H。在从时刻T2到时刻T3的时段期间，移位寄存器单元输出要传送到显示区域125的控制线和下一个移位寄存器单元的脉冲。
接下来，描述元件在时刻T3的操作。输入信号IN保持L，时钟信号CLK_DRV保持H。时钟信号CLK_RST从H变为L。由于输入信号IN保持L，因此n型TFT 515和512保持截止。
p型TFT 513响应于时钟信号CLK_RST的变化而变为正向偏置状态。因此，节点N3被供应时钟信号CLK_RST并且其电位从H变为L。p型TFT 514导通并且节点N4的电位从L变为H。
响应于节点N4的电位从L到H的变化，n型下拉TFT 315导通并且p型上拉TFT 311截止。响应于节点N3的电位从H到L的变化，p型下拉TFT 312导通。输出信号OUT从H变为L。从时刻T2到时刻T3的时段是输出信号脉冲的输出时段。
在时刻T3之后，时钟信号CLK_DRV和CLK_RST周期性变化。由于节点N3的电位为L，因此时钟信号CLK_RST的变化不改变节点N3的电位。由于n型TFT 515截止并且p型TFT 514导通，因此节点N4的电位保持在H。节点N3和N4的电位保持不变。
由于p型上拉TFT 311截止，因此时钟信号CLK_DRV的变化不改变输出信号OUT的电位。因此，输出信号OUT的电位保持在L。移位寄存器单元内的节点电位响应于输入信号IN的下一次变化而变化。
如参照图9所描述的，图8所示的移位寄存器单元的操作不需要自举。因此，可以获得小的电路面积。
扫描驱动器131的移位寄存器可以具有与图6所示的配置相同的配置。各个移位寄存器单元具有图8所示的电路配置并且根据参照图9描述的信号进行操作。
图10是去往和来自扫描驱动器131的移位寄存器的信号的时序图。起始信号ST以一帧为周期供应高电位电平脉冲。时钟信号C1、C2和C3中的每一者在一帧时段内以规则周期供应低电位脉冲。时钟信号C1、C2和C3的脉冲宽度相等，并且进一步，它们等于起始信号ST的脉冲宽度。
时钟信号C1、C2和C3具有相同的周期但具有不同的相位。时钟信号C1、C2和C3的相位分别偏移一个脉冲宽度。也就是说，时钟信号C2的脉冲与时钟信号C1的脉冲的结束同时产生；时钟信号C3的脉冲与时钟信号C2的脉冲的结束同时产生；时钟信号C1的另一个脉冲与时钟信号C3的脉冲的结束同时产生。起始信号ST的每个脉冲的起始时间和结束时间与时钟信号C3的一个脉冲的起始时间和结束时间一致。
图10示出了第一移位寄存器单元至第n移位寄存器单元的输出信号OUT1至OUTn的时间变化。输出信号OUT1至OUTn依次生成高电位脉冲。输出信号OUT1至OUTn的脉冲宽度与其他信号的脉冲宽度相同。每个移位寄存器单元的输出信号脉冲与前一级的移位寄存器单元的输出信号脉冲的结束同时产生。
实施方式4
图11示出了移位寄存器单元的另一配置示例。例如，图11中的移位寄存器单元11可以包括在OLED显示装置的扫描驱动器132或图2C所示的液晶像素电路的扫描驱动器中的移位寄存器中。
例如，移位寄存器单元输出图2A中的p型TFT 24或图2C中的p型TFT 212的栅极信号。该移位寄存器单元将低电位电平的输出信号脉冲供应给p型TFT 24或212的栅极。在下面描述的电路中，p型TFT可以是LTPS TFT，n型TFT可以是是氧化物半导体TFT。移位寄存器单元中的TFT通过导通和截止来进行操作。
移位寄存器单元的输入为高电源电位VGH、低电源电位VGL、来自前一个移位寄存器单元的输入信号IN1、来自下一个移位寄存器单元的输入信号IN2、以及随时间在高电位和低电位之间周期性变化的时钟信号CLK_DRV和CLK_RST。输入信号IN1和IN2以及时钟信号CLK_DRV和CLK_RST在等于高电源电位VGH的高电位(高电平)与等于低电源电位VGL的低电位(低电平)之间变化。来自输出线321的输出是去往前一个移位寄存器单元和下一个移位寄存器单元的信号。
移位寄存器单元包括参照图3描述的p型上拉TFT 311、p型下拉TFT 312、以及n型下拉TFT 315。p型上拉TFT 311的栅极和n型下拉TFT 315的栅极通过节点N6连接。这些栅极被供应相同的电位。移位寄存器单元还包括p型TFT 552至555和电容器559。p型TFT 554是第三控制开关TFT的示例。
p型上拉TFT 311的一源极/漏极被供应恒定的高电源电位VGH。下拉TFT 312的一源极/漏极和下拉TFT 315的一源极/漏极被供应时钟信号CLK_DRV。当下拉TFT 312和315导通时，时钟信号CLK_DRV处于低于高电源电位VGH的低电位电平。它的电位等于低电源电位VGL。
p型TFT 552的栅极与p型下拉TFT 312的栅极连接，并且它们处于相同的电位。p型TFT 552的一个源极/漏极与p型上拉TFT 311的栅极和n型下拉TFT 315的栅极连接，并且它们处于相同的电位。p型TFT 552的另一个源极/漏极被供应高电源电位VGH。高电源电位VGH是恒定的。
p型TFT 553的一源极/漏极与p型下拉TFT 312的栅极连接，并且它们处于相同的电位。p型TFT 553的栅极被供应信号IN2。信号IN2是下一个移位寄存器单元的输出信号。
p型TFT 554的栅极与p型上拉TFT 311的栅极连接，并且它们处于相同的电位。p型TFT 554的一个源极/漏极通过节点N5与p型下拉TFT 312的栅极连接，并且它们处于相同的电位。p型TFT 554的另一个源极/漏极被供应高电源电位VGH。p型TFT 554、p型TFT 311和n型TFT 315的栅极与节点N6连接；它们通过电容器559被供应时钟信号CLK_DRV。
p型TFT 555的栅极被供应信号IN1。p型TFT 555的一个源极/漏极通过节点N5与p型下拉TFT 312的栅极连接，并且它们处于相同的电位。p型TFT 555的另一个源极/漏极被供应低电源电位VGL。低电源电位VGL是恒定的。
在下文中，描述图11所示的电路的操作。图12是图11所示的电路的时序图。在下面的描述中，信号的高电位电平用H表示，低电位电平用L表示。对于所有信号，它们的高电位电平是高电源电位VGH，它们的低电位电平是低电源电位VGL。图12中的所有信号被同步。
首先，描述紧接在时刻T11之前的状态。输入信号IN1为H；时钟信号CLK_DRV为L；输入信号IN2为H。节点N5的电位为H，节点N6的电位为L。p型下拉TFT 312截止。p型TFT 553和555截止。n型下拉TFT 315截止。p型上拉TFT 311和p型TFT 554导通。输出信号OUT为H。
接下来，描述元件在时刻T11和紧接在时刻T11之后的时刻T12的操作。在时刻T11时钟信号CLK_DRV从L变为H，并且在紧接在时刻T11之后的时刻T12输入信号IN1从H变为L。节点N6的电位响应于时钟信号CLK_DRV的变化而从L变为H。p型TFT 554和p型上拉TFT 311截止。n型下拉TFT 315导通。
响应于输入信号IN1的变化，p型TFT 555导通，节点N5的电位从H变为L。p型TFT552导通，节点N6的电位保持在H。p型下拉TFT 312导通。由于时钟信号CLK_DRV为H，因此输出信号OUT保持H。
接下来，描述元件在时刻T12之后的时刻T21和紧接在时刻T21之后的时刻T22的操作。在时刻T21，没有信号变化。在时刻T22，输入信号IN1从L变为H，时钟信号CLK_DRV从H变为L。
p型TFT 555响应于输入信号IN1的变化而截止。p型TFT 553保持截止。节点N5处于浮动状态并且其电位保持在L。因此，p型下拉TFT 312保持导通。
尽管时钟信号CLK_DRV如上所述变为L，但节点N6的电位通过电容器559和p型TFT552导通而保持在H。因此，p型TFT 554和p型上拉TFT 311保持截止，n型下拉TFT 315保持导通。由于时钟信号CLK_DRV从H变为L，因此输出信号OUT从H变为L。
接下来，描述元件在时刻T22之后的时刻T31和紧接在时刻T31之后的时刻T32的操作。在时刻T31时钟信号CLK_DRV从L变为H。输出信号OUT响应于时钟信号CLK_DRV从L到H的变化而从L变为H。
在时刻T32，输入信号IN2从H变为L。响应于输入信号IN2从H到L的变化，p型TFT553导通并且节点N5的电位从L变为H。响应于节点N5的电位变化，p型TFT 552截止并且p型下拉TFT 312截止。
节点N6处于浮动状态并且其电位保持在H。因此，p型上拉TFT 311保持截止并且n型下拉TFT 315保持导通。由于时钟信号CLK_DRV为H，因此输出信号OUT为H。
接下来，描述元件在时刻T32之后的时刻T41和紧接在时刻T41之后的时刻T42的操作。在时刻T41输入信号IN2从L变为H。响应于输入信号IN2从L到H的变化，p型TFT 553截止。
在时刻T42时钟信号CLK_DRV从H变为L。响应于时钟信号CLK_DRV从H到L的变化，节点N6的电位从H变为L。响应于此，p型TFT 554和p型上拉TFT 311导通，并且n型下拉TFT 315截止。由于p型上拉TFT 311导通并且下拉TFT 312和315截止，因此输出信号OUT保持H。
接下来，描述元件在时刻T42之后的时刻T51和紧接在时刻T51之后的时刻T52的操作。在时刻T51时钟信号CLK_DRV从L变为H。在时刻T52，信号没有变化。
响应于时钟信号CLK_DRV从L到H的变化，节点N6的电位从L变为H。响应于节点N6的电位从L到H的变化，p型TFT 554和p型上拉TFT 311截止，并且n型下拉TFT 315导通。p型下拉TFT 312保持截止。由于时钟信号CLK_DRV为H，因此输出信号OUT保持在H。
接下来，描述元件在时刻T52之后的时刻T61和紧接在时刻T61之后的时刻T62的操作。在时刻T61，信号没有变化。在时刻T62，时钟信号CLK_DRV从H变为L。响应于此，节点N6的电位从H变为L。
响应于节点N6的电位从H到L的变化，p型TFT 554和p型上拉TFT 311导通，并且n型下拉TFT 315截止。p型下拉TFT 312保持截止。由于p型上拉TFT 311向输出线321供应电位VGH，因此输出信号OUT保持在H。
在时刻T62之后，重复从时刻T42到时刻T62的操作直到下一帧开始。如上所述，p型TFT 554和p型上拉TFT 311在从时刻T42到时刻T62的时段期间导通和截止。这两个p型TFT从时刻T42到时刻T51导通，从时刻T51到时刻T62(T42)截止。
当p型TFT保持导通时，施加正Vg应力以引起Vt(阈值)偏移。上述与时钟信号CLK_DRV同步地使两个p型TFT 554和311导通和截止的配置减轻了正Vg应力并减少了由Vt偏移引起的电路操作的不稳定性。
从时刻T11到时刻T12、从时刻T21到时刻T22、从时刻T31到时刻T32、从时刻T41到时刻T42、从时刻T51到时刻T52、以及从时刻T61到时刻T62的时段，与时钟周期相比非常短。时钟周期可以是从时刻T11到时刻T31的时段(长度)。
在图12所示的时钟信号CLK_DRV的一个周期中，为H的时段比为L的时段稍长，但差异非常小。因此，时钟信号CLK_DRV的占空比大致为50％。时钟信号CLK_DRV适当地产生输出信号OUT并且进一步有效地抑制TFT的Vt偏移。
图13示出了包括参照图11和图12描述的移位寄存器单元的移位寄存器的一部分的配置。图13示出了第一级的移位寄存器单元SR11、第二级的移位寄存器单元SR12、以及第三级的移位寄存器单元SR13。移位寄存器单元SR11、SR12和SR13中的每一者可以具有参照图11和图12描述的电路配置。移位寄存器可以包括根据设计相继连接的n个移位寄存器单元(n为正整数)。
每个移位寄存器单元包括多个信号端子，具体地，包括VGH端子631、IN1端子632、VGL端子633、OUT端子635、CLK_DRV端子636、和IN2端子637。在图13中，作为示例，对第一移位寄存器单元SR11的端子提供了附图标记。
OUT端子635输出图12中的输出信号OUT。VGH端子631被供应恒定的高电源电位VGH。VGL端子633被供应恒定的低电源电位VGL。要输入到IN1端子632的信号是图12中的输入信号IN1。要输入到CLK_DRV端子636的信号是图12中的时钟信号CLK_DRV。要输入到IN2端子637的信号是图12中的输入信号IN2。移位寄存器单元的一些输入信号从驱动器IC 134供应。
移位寄存器单元SR11、SR12和SR13分别从它们的OUT端子635输出输出信号OUT11、OUT12和OUT13。每个输出信号被供应给像素电路中的TFT 24的栅极，并且进一步被供应给下一个移位寄存器单元的IN1端子632和前一个移位寄存器单元的IN2端子637。第一移位寄存器单元SR11的IN1端子632被供应起始信号ST。
第(2k-1)级(k为正整数)的CLK_DRV端子636被供应时钟信号C11，第2k级的CLK_DRV端子636被供应时钟信号C12。时钟信号C11和C12在移位寄存器单元中以与参照图12描述的时钟信号CLK_DRV相同的方式变化。
描述移位寄存器单元的另一配置示例。图14示出了移位寄存器单元的另一配置示例。下面主要描述与图11中的配置示例的不同之处。图14中的移位寄存器单元除了图11中的配置示例之外还包括p型TFT 557和558。n型下拉TFT 315的栅极不与p型上拉TFT 311的栅极连接。在连接p型TFT 554与p型上拉TFT 311的栅极的线上提供节点N7。
p型TFT 557的栅极与输出线321连接，并且它们处于相同的电位。p型TFT 557的一个源极/漏极被供应高电源电位VGH。p型TFT 557的另一个源极/漏极通过节点N8与n型下拉TFT 315的栅极连接，并且它们处于相同的电位。
p型TFT 558的栅极被供应时钟信号CLK_RST。p型TFT 558的一个源极/漏极被供应低电源电位VGL。p型TFT 558的另一个源极/漏极通过节点N8与n型下拉TFT 315的栅极连接，并且它们处于相同的电位。
图15是图14所示的电路的时序图。与图12的时序图相比，去除了节点N6的电位的时间变化，增加了时钟信号CLK_RST和节点N7、N8的电位的时间变化。
首先，描述紧接在时刻T11之前的状态。输入信号IN1为H；时钟信号CLK_DRV为L；时钟信号CLK_RST为H；输入信号IN2为H。节点N5的电位为H；节点N7的电位为L；节点N8的电位为L。
p型下拉TFT 312截止。p型TFT 553和555截止。p型TFT 558截止。p型上拉TFT 311和p型TFT 554导通，n型下拉TFT 315截止。输出信号OUT为H，并且p型TFT 557截止。
接下来，描述元件在时刻T11和紧接在时刻T11之后的时刻T12的操作。在时刻T11时钟信号CLK_DRV从L变为H。节点N7的电位响应于时钟信号CLK_DRV的变化而从L变为H。p型TFT 554和p型上拉TFT 311截止。
在时刻T12，输入信号IN1从H变为L并且时钟信号CLK_RST从H变为L。响应于时钟信号CLK_RST的变化，p型TFT 558导通。节点N8的电位保持在L并且n型下拉TFT 315保持截止。
响应于输入信号IN1的变化，p型TFT 555导通，并且节点N5的电位从H变为L。p型下拉TFT 312导通。由于时钟信号CLK_DRV为H，因此输出信号OUT保持H。
在时刻T12之后的时刻T21，时钟信号CLK_RST从L变为H。p型TFT 558响应于时钟信号CLK_RST的变化而截止。节点N8的电位保持在L并且n型下拉TFT 315保持截止。
在紧接在时刻T21之后的时刻T22，输入信号IN1从L变为H并且时钟信号CLK_DRV从H变为L。响应于输入信号IN1的变化，p型TFT 555截止。p型TFT 553保持截止。节点N5处于浮动状态并且其电位保持在L。因此，p型下拉TFT 312保持导通。
尽管时钟信号CLK_DRV如上所述变为L，但由于电容器559和p型TFT 552导通，因此节点N7的电位保持在H。因此，p型TFT 554和p型上拉TFT 311保持截止。由于时钟信号CLK_DRV从H变为L，因此输出信号OUT从H变为L。p型TFT 557导通；节点N8的电位从L变为H；n型下拉TFT 315导通。
在时刻T22之后的时刻T31，时钟信号CLK_DRV从L变为H。节点N7的电位保持在H，并且p型TFT 554和p型上拉TFT 311保持截止。节点N5的电位保持在L，节点N8的电位保持在H。因此，p型下拉TFT 312和n型下拉TFT 315保持导通。
输出信号OUT随着时钟信号CLK_DRV从L到H的变化而一起从L变为H。响应于输出信号OUT的变化，p型TFT 557截止。节点N8变为浮动状态，并且其电位保持在H。
在紧接在时刻T31之后的时刻T32，输入信号IN2从H变为L，并且时钟信号CLK_RST从H变为L。响应于输入信号IN2从H到L的变化，p型TFT 553导通，节点N5的电位从L变为H。响应于节点N5的电位的变化，p型TFT 552和p型下拉TFT 312截止。
响应于时钟信号CLK_RST从H到L的变化，p型TFT 558导通。节点N8的电位从H变为L，并且n型下拉TFT 315截止。输出线321变为浮动状态，并且输出信号OUT保持在H。
在时刻T32之后的时刻T41，输入信号IN2从L变为H，并且时钟信号CLK_RST从L变为H。响应于输入信号IN2从L到H的变化，p型TFT 553截止。节点N5变为浮动状态并且其电位保持在H。响应于时钟信号CLK_RST从L到H的变化，p型TFT 558截止。节点N8变为浮动状态，并且其电位保持在L。
在紧接在时刻T41之后的时刻T42，时钟信号CLK_DRV从H变为L。响应于时钟信号CLK_DRV从H到L的变化，节点N7的电位从H变为L。响应于此，p型TFT 554和p型上拉TFT 311导通。节点N5的电位保持在H。节点N8处于浮动状态，并且其电位保持在L。因此，下拉TFT312和315保持截止，其结果是，输出信号OUT保持在H。
在时刻T42之后的时刻T51，时钟信号CLK_DRV从L变为H。响应于此，节点N7处的电位从L变为H。响应于节点N7的电位从L到H的变化，p型TFT 554和p型上拉TFT 311截止。节点N5处于浮动状态，并且其电位保持在H。节点N8处于浮动状态，并且其电位保持在L。因此，下拉TFT 312和315保持截止。输出线321处于浮动状态，并且输出信号OUT保持在H。
在紧接在时刻T51之后的时刻T52，时钟信号CLK_RST从H变为L。P型TFT 558导通。节点N8的电位保持在L。包括n型下拉TFT 315在内的其他TFT保持截止。输出线321处于浮动状态，并且输出信号OUT保持在H。
在时刻T52之后的时刻T61，时钟信号CLK_RST从L变为H。p型TFT 558截止。节点N8变为浮动状态，并且其电位保持在L。所有其他的TFT保持截止。输出线321处于浮动状态，并且输出信号OUT保持在H。
在紧接在时刻T61之后的时刻T62，时钟信号CLK_DRV从H变为L。响应于此，节点N7的电位从H变为L。响应于节点N7的电位从H到L的变化，p型TFT 554和p型上拉TFT 311导通。其他TFT保持截止。p型上拉TFT 311将电位VGH供应给输出线321并且输出信号OUT保持在H。
在时刻T62之后，重复从时刻T42至时刻T62的操作直到下一帧开始。如上所述，p型TFT 554和p型上拉TFT 311在从时刻T42到时刻T62的时段期间导通和截止。这两个p型TFT从时刻T42到时刻T51导通，从时刻T51到时刻T62(T42)截止。与时钟信号CLK_DRV同步地使两个p型TFT 554和311导通和截止的配置减轻了正Vg应力并减少了由Vt偏移引起的电路操作的不稳定性。
图16示出了包括参照图14和图15描述的移位寄存器单元的移位寄存器的一部分的配置。图16示出了第一级的移位寄存器单元SR21、第二级的移位寄存器单元SR22和第三级的移位寄存器单元SR23。移位寄存器单元SR21、SR22和SR23中的每一者都可以具有参照图14和图15描述的电路配置。移位寄存器可以包括根据设计相继连接的n个移位寄存器单元(n为正整数)。
每个移位寄存器单元包括多个信号端子，具体地，包括VGH端子651、IN1端子652、VGL端子653、CLK_RST端子654、OUT端子655、CLK_DRV端子656、和IN2端子657。在图16中，作为示例，对第一移位寄存器单元SR21的端子提供了附图标记。
OUT端子655输出图14中的输出信号OUT。VGH端子651被供应恒定的高电源电位VGH。VGL端子653被供应恒定的低电源电位VGL。要输入到IN1端子652的信号是图15中的输入信号IN1。要输入到CLK_RST端子654的信号是图15中的时钟信号CLK_RST。要输入到CLK_DRV端子656的信号是图15中的时钟信号CLK_DRV。要输入到IN2端子657的信号是图15中的输入信号IN2。移位寄存器单元的一些输入信号从驱动器IC 134供应。
移位寄存器单元SR21、SR22和SR23分别从它们的OUT端子655输出输出信号OUT21、OUT22和OUT23。输出信号被供应给像素电路中的TFT 24的栅极，并且进一步被供应给下一个移位寄存器单元的IN1端子652和前一个移位寄存器单元的IN2端子657。第一移位寄存器单元SR21的IN1端子652被供应起始信号ST。
第(2k-1)级(k为正整数)的CLK_DRV端子656被供应时钟信号C21，第2k级的CLK_DRV端子656被供应时钟信号C22。第(2k-1)级的CLK_RST端子654被供应时钟信号C22，第2k级的CLK_RST端子654被供应时钟信号C21。时钟信号C21和C22在移位寄存器单元中以与参照图15描述的时钟信号CLK_DRV相同的方式变化。
如上所述，已经描述了本发明的实施方式；然而，本发明不限于前述实施方式。本领域技术人员可以在本发明的范围内容易地修改、添加或转换前述实施方式中的每个要素。可以将一个实施方式的配置的一部分替换为另一个实施方式的配置，或者可以将一个实施方式的配置合并到另一个实施方式的配置中。

Claims (13)

1.一种配置成从输出线输出输出信号的电路，所述电路包括：
第一输出信号供应线；
第二输出信号供应线；
输出线；
第一p型薄膜晶体管，所述第一p型薄膜晶体管设置在所述第一输出信号供应线与所述输出线之间并且配置成导通和截止；
n型薄膜晶体管，所述n型薄膜晶体管设置在所述第二输出信号供应线与所述输出线之间并且配置成导通和截止；以及
第二p型薄膜晶体管，所述第二p型薄膜晶体管设置在所述第二输出信号供应线与所述输出线之间并且配置成导通和截止，
其中，所述n型薄膜晶体管和所述第二p型薄膜晶体管配置成在所述第一p型薄膜晶体管导通时截止，以将所述第一输出信号供应线上的信号输出到所述输出线，以及
其中，所述第一p型薄膜晶体管配置成在所述n型薄膜晶体管和所述第二p型薄膜晶体管导通时截止，以将所述第二输出信号供应线上的信号供应到所述输出线。
2.根据权利要求1所述的电路，其中，所述第一p型薄膜晶体管和所述第二p型薄膜晶体管为p型多晶硅薄膜晶体管。
3.根据权利要求2所述的电路，
其中，第一栅极信号被供应给所述第一p型薄膜晶体管的栅极和所述n型薄膜晶体管的栅极，以及
其中，显示出与所述第一栅极信号相反的时间变化的第二栅极信号被供应给所述第二p型薄膜晶体管的栅极。
4.根据权利要求1或2所述的电路，
其中，所述第二p型薄膜晶体管配置成将所述输出线的电位升高到比所述第二输出信号供应线的电位高预定电压的电位，以及
其中，所述n型薄膜晶体管配置成将所述输出线的电位从比所述第二输出信号供应线的电位高所述预定电压的电位降低到所述第二输出信号供应线的电位。
5.一种移位寄存器，包括：
多个移位寄存器单元，所述多个移位寄存器单元相继连接并且依次输出输出信号，
其中，所述多个移位寄存器单元中的每一个都包括根据权利要求1所述的电路。
6.根据权利要求5所述的移位寄存器，
其中，所述第一输出信号供应线和所述第二输出信号供应线中的一者配置成供应恒定的电位信号，以及
其中，所述第一输出信号供应线和所述第二输出信号供应线中的另一者配置成供应在低电位与高电位之间周期性变化的信号。
7.根据权利要求5所述的移位寄存器，
其中，所述多个移位寄存器单元中的每一个还包括：
第一控制开关薄膜晶体管；以及
第二控制开关薄膜晶体管，
其中，所述第一控制开关薄膜晶体管和所述第二控制开关薄膜晶体管为相同的导电类型并且配置成根据相同的输入信号被控制导通/截止，
其中，所述第一控制开关薄膜晶体管和所述第二控制开关薄膜晶体管中的一个控制开关薄膜晶体管配置成在所述一个控制开关薄膜晶体管导通时，向所述第一p型薄膜晶体管和所述n型薄膜晶体管供应栅极信号，以及
其中，所述第一控制开关薄膜晶体管和所述第二控制开关薄膜晶体管中的另一个控制开关薄膜晶体管配置成在所述另一个控制开关薄膜晶体管导通时，向所述第二p型薄膜晶体管供应栅极信号。
8.根据权利要求5或7所述的移位寄存器，
其中，所述多个移位寄存器单元中的每一个还包括第三控制开关薄膜晶体管，
其中，所述第一p型薄膜晶体管的栅极和所述n型薄膜晶体管的栅极被供应第一栅极信号，
其中，所述第二p型薄膜晶体管的栅极被供应第二栅极信号，
其中，所述第三控制开关薄膜晶体管的栅极被供应所述第一栅极信号和所述第二栅极信号中的一者，以及
其中，所述第三控制开关薄膜晶体管配置成在所述第三控制开关薄膜晶体管导通时，供应所述第一栅极信号和所述第二栅极信号中的另一者。
9.根据权利要求5或7所述的移位寄存器，
其中，所述多个移位寄存器单元中的每一个还包括第四控制开关薄膜晶体管，
其中，所述第一p型薄膜晶体管的栅极和所述n型薄膜晶体管的栅极被供应第一栅极信号，
其中，所述第二p型薄膜晶体管的栅极被供应第二栅极信号，
其中，所述第四控制开关薄膜晶体管处于二极管连接状态，
其中，所述第四控制开关薄膜晶体管的漏极被供应周期性变化的信号，以及
其中，所述第四控制开关薄膜晶体管配置成在所述第四控制开关薄膜晶体管处于正向偏置状态时，供应所述第一栅极信号和所述第二栅极信号中的一者。
10.根据权利要求5或7所述的移位寄存器，
其中，所述多个移位寄存器单元中的每一个还包括：
第三控制开关薄膜晶体管；以及
第四控制开关薄膜晶体管，
其中，所述第一p型薄膜晶体管的栅极和所述n型薄膜晶体管的栅极被供应第一栅极信号，
其中，所述第二p型薄膜晶体管的栅极被供应第二栅极信号，
其中，所述第三控制开关薄膜晶体管的栅极被供应所述第一栅极信号和所述第二栅极信号中的一者，
其中，所述第三控制开关薄膜晶体管配置成在所述第三控制开关薄膜晶体管导通时，供应所述第一栅极信号和所述第二栅极信号中的另一者，
其中，所述第四控制开关薄膜晶体管处于二极管连接状态，
其中，所述第四控制开关薄膜晶体管的漏极被供应周期性变化的信号，以及
其中，所述第四控制开关薄膜晶体管配置成在所述第四控制开关薄膜晶体管处于正向偏置状态时，供应所述第一栅极信号和所述第二栅极信号中的一者。
11.根据权利要求5所述的移位寄存器，
其中，所述多个移位寄存器单元中的每一个配置成输出L电平的信号脉冲，
其中，所述第一输出信号供应线供应恒定的H电平的信号，以及
其中，所述第一p型薄膜晶体管配置成在输出所述L电平的信号脉冲之后所述输出线输出所述H电平的信号的预定时段期间重复导通和截止。
12.根据权利要求11所述的移位寄存器，
其中，所述第一p型薄膜晶体管和所述n型薄膜晶体管配置成根据时钟信号导通/截止，以及
其中，所述第二输出信号供应线供应所述时钟信号。
13.根据权利要求11所述的移位寄存器，
其中，所述第一p型薄膜晶体管配置成根据时钟信号导通/截止，以及
其中，在所述预定时段期间，所述n型薄膜晶体管和所述第二p型薄膜晶体管截止。
CN202210505466.1A 2021-05-18 2022-05-10 配置成输出输出信号的电路及移位寄存器 Pending CN115376457A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2021083961 2021-05-18
JP2021-083961 2021-05-18
JP2022025893A JP2022177789A (ja) 2021-05-18 2022-02-22 出力信号を出力する回路及びシフトレジスタ
JP2022-025893 2022-02-22

Publications (1)

Publication Number Publication Date
CN115376457A true CN115376457A (zh) 2022-11-22

Family

ID=84060648

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210505466.1A Pending CN115376457A (zh) 2021-05-18 2022-05-10 配置成输出输出信号的电路及移位寄存器

Country Status (2)

Country Link
US (1) US11848063B2 (zh)
CN (1) CN115376457A (zh)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2386484A (en) 2002-03-14 2003-09-17 Sharp Kk Level shifting and active matrix driver
JP2005352063A (ja) * 2004-06-09 2005-12-22 Mitsubishi Electric Corp 画像表示装置
KR101100999B1 (ko) 2009-01-13 2011-12-29 삼성모바일디스플레이주식회사 씨모스 박막트랜지스터 및 그 제조방법과 이를 구비한 유기전계발광 표시장치
US9711238B2 (en) * 2011-12-16 2017-07-18 Sharp Kabushiki Kaisha Shift register, scan signal line driver circuit, display panel and display device
CN102708816B (zh) * 2012-03-02 2013-06-12 京东方科技集团股份有限公司 移位寄存器、栅极驱动装置和显示装置
KR102485454B1 (ko) * 2015-11-25 2023-01-05 엘지디스플레이 주식회사 게이트 구동회로와 이를 이용한 표시장치
KR102487109B1 (ko) * 2015-12-15 2023-01-09 엘지디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시 장치
KR20170072514A (ko) * 2015-12-17 2017-06-27 엘지디스플레이 주식회사 게이트 구동회로와 이를 이용한 표시장치
KR102455054B1 (ko) * 2015-12-17 2022-10-13 엘지디스플레이 주식회사 GIP(Gate In Panel) 구동회로와 이를 이용한 표시장치
CN107516485B (zh) * 2016-06-17 2021-02-12 群创光电股份有限公司 栅极驱动电路
KR102471313B1 (ko) 2017-12-29 2022-11-28 엘지디스플레이 주식회사 터치 센서를 갖는 표시장치
US11049469B2 (en) * 2019-11-19 2021-06-29 Sharp Kabushiki Kaisha Data signal line drive circuit and liquid crystal display device provided with same

Also Published As

Publication number Publication date
US11848063B2 (en) 2023-12-19
US20220375535A1 (en) 2022-11-24

Similar Documents

Publication Publication Date Title
US9336897B2 (en) Shift register circuit
US8933865B2 (en) Display device and drive method therefor
JP5214030B2 (ja) 表示装置
US8913709B2 (en) Shift register circuit
JP6914270B2 (ja) シフトレジスタユニット及びその駆動方法、ゲート駆動回路
JP4979772B2 (ja) 電流駆動型表示装置
CN114424278B (zh) 显示装置及其驱动方法
US11100851B2 (en) Pixel circuit and driving method thereof, display device
EP3151225A1 (en) Shift circuit, shift resistor, and display device
US20210366400A1 (en) Shift Register Unit, Gate Drive Circuit, Display Device and Driving Method
JP7092279B2 (ja) アレイ基板行駆動回路
US11139804B2 (en) Circuit including flip-flop and control element
US10770003B2 (en) Transfer circuit, shift register, gate driver, display panel, and flexible substrate
JP4439552B2 (ja) 電流源装置
JP5121926B2 (ja) 表示装置、画素回路およびその駆動方法
CN115376457A (zh) 配置成输出输出信号的电路及移位寄存器
JP2022177789A (ja) 出力信号を出力する回路及びシフトレジスタ
CN112117991B (zh) 包括触发器和控制元件的电路
KR20200129582A (ko) 게이트 구동회로 및 이를 포함하는 표시 장치
US7474284B2 (en) Shift register for driving display
US12100355B2 (en) Gate driver and display apparatus including same
JP2014127218A (ja) シフトレジスタ回路および画像表示装置
KR20230162849A (ko) 스캔구동부
CN118747994A (zh) 显示装置
JP2011228798A (ja) インバータ回路および表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination