[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN115347098A - 低工作电压发光二极管外延片及其制备方法、发光二极管 - Google Patents

低工作电压发光二极管外延片及其制备方法、发光二极管 Download PDF

Info

Publication number
CN115347098A
CN115347098A CN202211270296.XA CN202211270296A CN115347098A CN 115347098 A CN115347098 A CN 115347098A CN 202211270296 A CN202211270296 A CN 202211270296A CN 115347098 A CN115347098 A CN 115347098A
Authority
CN
China
Prior art keywords
layer
sublayer
dimensional
thickness
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211270296.XA
Other languages
English (en)
Other versions
CN115347098B (zh
Inventor
张彩霞
印从飞
程金连
刘春杨
胡加辉
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202211270296.XA priority Critical patent/CN115347098B/zh
Publication of CN115347098A publication Critical patent/CN115347098A/zh
Application granted granted Critical
Publication of CN115347098B publication Critical patent/CN115347098B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种低工作电压发光二极管外延片及其制备方法、发光二极管，涉及半导体光电器件领域。其中，低工作电压LED外延片包括衬底和依次设于所述衬底上的缓冲层、U‑GaN层、N‑GaN层、多量子阱层、电子阻挡层和P‑GaN层；所述电子阻挡层包括依次层叠于所述多量子阱层上的第一子层、第二子层和第三子层，所述第一子层包括依次层叠于多量子阱层上的InN层和P型GaN层，所述第二子层包括依次层叠于所述第一子层上的三维AlGaN层和MgN层，所述第三子层为二维AlGaN层；其中，所述电子阻挡层中铝组分的占比为0.01‑0.08。实施本发明，可有效降低LED的工作电压，提升其发光效率。

Description

低工作电压发光二极管外延片及其制备方法、发光二极管
技术领域
本发明涉及半导体光电器件领域，尤其涉及一种低工作电压发光二极管外延片及其制备方法、发光二极管。
背景技术
目前，GaN基发光二极管已经大量应用于固态照明领域以及显示领域，吸引着越来越多的人关注。GaN 基发光二极管已经实现工业化生产、在背光源、照明、景观灯等方面都有应用。
在发光二极管的应用中，由于N型半导体层提供的电子数量远大于P型半导体层的提供的空穴数量，加上电子的迁移率远高于空穴，所以在注入多量子阱发光区域中的电子数量远大于空穴数量。为了避免电子迁移到P型半导体层中与空穴进行非辐射复合，现有技术中会在多量子阱层和P型半导体层之间使用高Al掺的AlGaN材料设置电子阻挡层，提高势垒高度，阻挡电子进入P型半导体层，其中Al含量高达在15%-40%（摩尔浓度）。但是多量子阱层的空穴数量依然远小于电子数量，造成LED的发光效率较低。而且高Al掺的AlGaN电子阻挡层在限制电子进入P型半导体层的同时，也会限制P型半导体层内的空穴进入有源层进行复合发光，影响发光效率，并且高的势垒会造成工作电压较高。
发明内容
本发明所要解决的技术问题在于，提供一种低工作电压发光二极管外延片及其制备方法，其可降低LED的工作电压，提升其发光效率。
本发明还要解决的技术问题在于，提供一种低工作电压发光二极管，其光效高，工作电压低。
为了解决上述问题，本发明提供了一种低工作电压发光二极管外延片，包括衬底和依次设于所述衬底上的缓冲层、U-GaN层、N-GaN层、多量子阱层、电子阻挡层和P-GaN层；所述电子阻挡层包括依次层叠于所述多量子阱层上的第一子层、第二子层和第三子层，所述第一子层包括依次层叠于多量子阱层上的InN层和P型GaN层，所述第二子层包括依次层叠于所述第一子层上的三维AlGaN层和MgN层，所述第三子层为二维AlGaN层；
其中，所述电子阻挡层中铝组分的占比为0.01-0.08。
作为上述技术方案的改进，所述InN层为InaN1-a层，其中，a为0.1-0.2；所述P型GaN层的掺杂元素为Mg，其中，Mg掺杂浓度为1×1016cm-3-1×1017cm-3；
所述三维AlGaN层为三维AlbGa1-bN层，所述MgN层为MgcN1-c层，其中，b为0.05-0.1，c为0.05-0.2；
所述第三子层为二维AldGa1-dN层，其中，d为0.05-0.1。
作为上述技术方案的改进，所述InN层的厚度为2nm-12nm，所述P型GaN层的厚度为5nm-30nm，所述三维AlGaN层的厚度为12nm-50nm，所述MgN层的厚度为2nm-15nm，所述第三子层的厚度为10nm-40nm。
作为上述技术方案的改进，所述第一子层为InN层和P型GaN层交替层叠形成的周期性结构，其周期数为2-5，单个InN层的厚度为0.5nm-2nm，单个P型GaN层的厚度为2nm-5nm。
作为上述技术方案的改进，所述第二子层为三维AlGaN层和MgN层形成的周期性复合结构，周期数为2-5，单个三维AlGaN层的厚度为5nm-8nm，单个MgN层的厚度为0.5nm-2nm；
所述第三子层的厚度为10nm-30nm。
作为上述技术方案的改进，所述三维AlGaN层为三维AlbGa1-bN层，其中，b为0.03-0.08；
所述第三子层为二维AldGa1-dN层，其中，d为0.03-0.08。
相应的，本发明还公开了一种低工作电压发光二极管外延片的制备方法，用于制备上述的低工作电压发光二极管外延片，其包括：
提供衬底，在所述衬底上依次生长缓冲层、U-GaN层、N-GaN层、电子调制层、多量子阱层、电子阻挡层和P-GaN层；
其中，所述电子阻挡层包括依次层叠于所述多量子阱层上的第一子层、第二子层和第三子层，所述第一子层包括依次层叠于多量子阱层上的InN层和P型GaN层，所述第二子层包括依次层叠于所述第一子层上的三维AlGaN层和MgN层，所述第三子层为二维AlGaN层。
作为上述技术方案的改进，所述电子阻挡层在MOCVD中生长，其中，所述第一子层的生长温度为800℃-900℃，生长压力为200-300torr；所述第二子层的生长温度为700℃-800℃，生长压力为300torr-500torr；所述第三子层的生长温度为900℃-1000℃，生长压力为50torr-200torr。
作为上述技术方案的改进，所述第一子层生长时所采用的载气为N2和H2的混合气体，N2和H2的体积比为（1-2）:1；
所述第二子层时所采用的载气为N2和H2的混合气体，N2和H2的体积比为（5-10）:1；
所述第三子层时所采用的载气为N2和H2的混合气体，N2和H2的体积比为（0.3-1）:3。
相应的，本发明还公开了一种低工作电压发光二极管，其包括上述的低工作电压发光二极管外延片。
实施本发明，具有如下有益效果：
1. 本发明的低工作电压发光二极管外延片的电子阻挡层分为3个子层，其中，第一子层包括依次层叠于多量子阱层上的InN层和P型GaN层，第二子层包括依次层叠于所述第一子层上的三维AlGaN层和MgN层，第三子层为二维AlGaN层。基于上述结构，在第一子层中，低势垒的InN层会形成电子陷阱，减缓电子移动的速度，P型GaN层则可提供部分空穴，消耗部分电子，即第一子层消耗了部分电子。在第二子层中，高势垒的三维AlGaN层对电子有阻挡作用，MgN层与三维AlGaN层之间晶格失配大，会产生强极化电场，进一步消耗电子的同时也提升空穴的迁移率。第三子层的二维AlGaN层不仅起到了进一步阻挡电子的作用，同时也填平了第二子层，避免第二子层三维生长造成晶格质量差，而使得缺陷延升至P-GaN层，成为空穴捕获中心，消耗空穴。基于上述结构的电子阻挡层，可将电子阻挡层中的铝组分的占比降低至0.01-0.08（传统为0.15-0.4），从而降低了LED的工作电压。
2. 本发明的低工作电压发光二极管外延片，第一子层采用InN层和P型GaN层交替层叠形成的周期性结构，该结构加大了第一子层对电子的消耗，使得三维AlGaN层、二维AlGaN层的厚度进一步下降，即电子阻挡层中的Al组分占比进一步下降，进一步降低了LED的工作电压。
3. 本发明的低工作电压发光二极管外延片，第二子层采用三维AlGaN层和MgN层形成的周期性复合结构，该结构加大了三维AlGaN层与MgN层交接界面处的粗糙度，有利于界面处的漫反射，且周期性循环结构有利于多次破坏光线在LED内部的全反射，提升出光效率，提升LED的发光效率。
附图说明
图1是本发明一实施例中低工作电压发光二极管外延片的结构示意图；
图2是本发明一实施例中电子阻挡层的结构示意图；
图3是本发明另一实施例中电子阻挡层的结构示意图；
图4是本发明又一实施例中电子阻挡层的结构示意图；
图5是本发明又一实施例中电子阻挡层的结构示意图；
图6是本发明一实施例中低工作电压发光二极管外延片的制备方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面对本发明作进一步地详细描述。
参考图1和图2，本发明公开了一种低工作电压发光二极管外延片，包括衬底1和依次设于衬底1上的缓冲层2、U-GaN层3、N-GaN层4、多量子阱层5、电子阻挡层6和P-GaN层7。
其中，电子阻挡层6包括依次层叠于多量子阱层5上的第一子层61、第二子层62和第三子层63，第一子层61包括依次层叠于多量子阱层5上的InN层611和P型GaN层612，第二子层62包括依次层叠于第一子层61上的三维AlGaN层621和MgN层622，第三子层63为二维AlGaN层。基于上述结构，在第一子层61中，低势垒的InN层611会形成电子陷阱，减缓电子移动的速度，P型GaN层612则可提供部分空穴，消耗部分电子，即第一子层61消耗了部分电子。在第二子层62中，高势垒的三维AlGaN层621对电子有阻挡作用，MgN层622与三维AlGaN层621之间晶格失配大，会产生强极化电场，进一步消耗电子的同时也提升空穴的迁移率。第三子层63的二维AlGaN层不仅起到了进一步阻挡电子的作用，同时也填平了第二子层62，避免第二子层62三维生长造成晶格质量差，而使得缺陷延升至P-GaN层，成为空穴捕获中心，而消耗空穴。基于上述结构的电子阻挡层6，可将电子阻挡层6中的铝组分的占比降低至0.01-0.08（传统为0.15-0.4），从而降低了LED的工作电压。同时，上述结构的电子阻挡层6对电子有良好的阻挡作用，还可加快空穴的迁移速率，提升LED的发光效率。
其中，在本发明的一个实施例之中，InN层611为InaN1-a层，a为0.1-0.2。具体的，当a＜0.1时，InN层611的势垒较高，减缓电子移动速率的幅度较小；当a＞0.2时，In组分浓度变高，会导致晶格质量变差，缺陷捕获空穴，降低发光效率。示例性的，InN层611中In组分的占比（即a）为0.12、0.14、0.16、0.18或0.19，但不限于此。
其中，InN层611的厚度为2nm-12nm，示例性的为3nm、5nm、7nm、9nm或11nm，但不限于此。
其中，在本发明的一个实施例之中，P型GaN层612的掺杂元素为Mg，但不限于此。具体的，Mg的掺杂浓度为1×1016cm-3-1×1017cm-3，当Mg掺杂浓度＜1×1016cm-3时，空穴浓度过低，消耗电子量较少；当Mg掺杂浓度＞1×1017cm-3时，补偿效应较强，降低LED的发光效率。示例性的，P型GaN层612中Mg掺杂浓度为2×1016cm-3、3×1016cm-3、4×1016cm-3、5×1016cm-3、6×1016cm-3、7×1016cm-3、8×1016cm-3或9×1016cm-3，但不限于此。
其中，P型GaN层612的厚度为5nm-30nm，示例性的为8nm、11nm、14nm、17nm、20nm、23nm、26nm或29nm，但不限于此。
其中，在本发明的一个实施例之中，三维AlGaN层621为三维AlbGa1-bN层。具体的，通过第一子层61的设置，有效降低三维AlGaN层621中的Al组分的占比（即b），故将b控制为0.05-0.1。示例性的，b为0.06、0.07、0.08或0.09，但不限于此。
其中，三维AlGaN层621的厚度为12nm-50nm，当其厚度＜12nm时，对电子的阻挡作用较弱；当其厚度＞50nm时，三维结构的填平难度高，会影响后期P-GaN层7的晶体质量，降低LED的发光效率。
其中，在本发明的一个实施例之中，MgN层622为MgcN1-c层，具体的，c为0.05-0.2。示例性的，c为0.06、0.08、0.1、0.12、0.14、0.16或0.18，但不限于此。
其中，MgN层622的厚度为2nm-15nm，示例性的为3nm、5nm、7nm、9nm、11nm或13nm，但不限于此。
其中，在本发明的一个实施例中，第三子层63为二维AldGa1-dN层，其中，d为0.05-0.1，示例性的为0.06、0.07、0.08或0.09。第三子层63的厚度为10nm-40nm，示例性的为12nm、15nm、18nm、21nm、24nm、27nm、30nm、33nm或36nm，但不限于此。
优选的，参考图3，在本发明的一个实施例之中，第一子层61为InN层611和P型GaN层612交替层叠形成的周期性结构，其周期数为2-5。该结构加大了第一子层61对电子的消耗，使得三维AlGaN层621、二维AlGaN层（第三子层63）的厚度进一步下降，即电子阻挡层中的Al进一步下降，进一步降低了LED的工作电压，同时也提升了LED的发光效率。具体的，采用周期性结构时，单个InN层611的厚度为0.5nm-2nm，示例性的为0.7nm、0.9nm、1.1nm、1.3nm、1.5nm、1.7nm或1.9nm，但不限于此。单个P型GaN层612的厚度为2nm-5nm，示例性的为2.4nm、2.8nm、3.2nm、3.6nm、4nm、4.4nm或4.8nm，但不限于此。
进一步优选的，参考图4，在本发明的一个实施例之中，第二子层62为三维AlGaN层621和MgN层622形成的周期性复合结构，周期数为2-5。基于该结构，一者，提升了对电子的阻挡作用，降低了电子阻挡层中的Al，降低了工作电压；二者，加大了三维AlGaN层621与MgN层622交接界面处的粗糙度，有利于界面处的漫反射，且周期性循环结构有利于多次破坏光线在LED内部的全反射，提升出光效率，提升LED的发光效率。具体的，采用周期性复合结构时，单个三维AlGaN层621的厚度为5nm-8nm，示例性的为5.5nm、6nm、6.5nm、7nm或7.5nm，但不限于此。单个MgN层622的厚度为0.7nm、0.9nm、1.1nm、1.3nm、1.5nm、1.7nm或1.9nm，但不限于此。
更进一步优选的，参考图5，在本发明的一个实施例之中，第一子层61为InN层611和P型GaN层612交替层叠形成的周期性结构，第二子层62为三维AlGaN层621和MgN层622形成的周期性复合结构。基于上述两个周期性结构，可将三维AlGaN层621中的Al组分（即b）降低至0.03-0.08，将二维AlGaN层（即第三子层63）中Al组分（即d）降低至0.03-0.07。此外，还可将二维AlGaN层（即第三子层63）的厚度降低至10nm-30nm。
其中，衬底1可为蓝宝石衬底、硅衬底、碳化硅衬底，但不限于此。
其中，缓冲层2可为AlN层和/或AlGaN层，但不限于此；优选的，缓冲层2为AlN层。缓冲层2的厚度为20nm-80nm，示例性的为25nm、30nm、35nm、40nm、45nm、50nm、60nm、70nm或75nm，但不限于此。
其中，U-GaN层3的厚度0.5-2μm，示例性的为0.7μm、0.9μm、1.1μm、1.3μm、1.5μm或1.7μm，但不限于此。
其中，N-GaN层4的掺杂元素为Si，但不限于此。N-GaN层4的掺杂浓度为5×1018cm-3-1×1019cm-3，厚度为1-3μm。
其中，多量子阱层5为多个InGaN阱层和多个GaN垒层形成的周期性结构，其周期数为3-15。单个InGaN阱层的厚度为2nm-5nm，单个GaN垒层的厚度为3nm-15nm。具体的，InGaN阱层中In所占摩尔比为0.1-0.35。
其中，P-GaN层7中的掺杂元素为Mg，但不限于此。P-GaN层7中Mg的掺杂浓度为5×1017cm-3-1×1020cm-3。具体的，P-GaN层7的厚度为200nm-300nm。示例性的为210nm、225nm、240nm、250nm或280nm，但不限于此。
相应的，参考图6，本申请还公开了一种低工作电压发光二极管外延片的制备方法，其用于制备上述的低工作电压发光二极管外延片，其包括以下步骤：
S1：提供衬底；
具体的，该衬底为蓝宝石衬底、硅衬底、碳化硅衬底，但不限于此。优选的为蓝宝石衬底。
S2：在衬底上依次生长缓冲层、U-GaN层、N-GaN层、多量子阱层、电子阻挡层和P-GaN层；
具体的，S2包括：
S21：在衬底上生长缓冲层；
其中，在本发明的一个实施例之中，通过PVD生长AlN层，作为缓冲层。
S22：在缓冲层上生长U-GaN层；
其中，在本发明的一个实施例之中，采用MOCVD生长U-GaN层。具体的，生长温度为1100℃-1150℃，生长压力为100torr-300torr，在MOCVD反应室中通入N2和H2做载气，通入TMGa作为Ga源，NH3作为N源。
S23：在U-GaN层上生长N-GaN层；
其中，在本发明的一个实施例之中，采用MOCVD生长N-GaN层。具体的，生长温度为1100℃-1150℃，生长压力为100torr-500torr，在MOCVD反应室中通入N2和H2做载气，通入TMGa作为Ga源，NH3作为N源，SiH4作为硅源。
S24：在N-GaN层上生长多量子阱层；
具体的，在本发明的一个实施例之中，采用MOCVD周期性生长InGaN阱层和GaN垒层，作为多量子阱层。其中，InGaN阱层的生长温度为700℃-800℃，生长压力为100torr-500torr，在MOCVD反应室中通入N2作为载气，通入NH3作为N源，TEGa作为Ga源，TMIn作为In源。GaN垒层的生长温度为800℃-900℃，生长压力为100torr-500torr，生长时在MOCVD反应室中通入H2和N2做载气，通入NH3作为N源，TEGa作为Ga源。
S25：在多量子阱层上生长电子阻挡层；
具体的，在本发明的一个实施例之中，步骤S25包括：
S251：在多量子阱层上生长第一子层；
其中，在本发明的一个实施例之中，采用MOCVD依次生长InN层和P型GaN层，作为第一子层。第一子层的生长温度为800℃-900℃，生长压力为200torr-300torr。具体的，InN层生长时，在MOCVD反应室中通入N2和H2作为载气，通入TMIn作为In源，NH3作为N源。P型GaN层生长时，在MOCVD反应室中通入N2和H2作为载气，通入TMGa作为Ga源，NH3作为N源，Cp2Mg作为Mg源。
优选的，在本发明的一个实施例之中，控制载气中N2和H2的体积比（1-2）:1，基于该控制，可提升InN层的晶体质量，提升InN层对于电子迁移速率的迟滞作用。
进一步优选的，在本发明的一个实施例之中，周期性生长InN层和P型GaN层，作为第一子层。
S252：在第一子层上生长第二子层；
其中，在本发明的一个实施例之中，采用MOCVD依次生长三维AlGaN层和MgN层，作为第二子层。第二子层的生长温度为700℃-800℃，生长压力为300torr-500torr。采用较低的生长温度和较高的生长压力，可促进三维AlGaN层的三维生长。具体的，三维AlGaN层生长时，在MOCVD反应室中通入N2和H2作为载气，通入TMAl作为Al源，TMGa作为Ga源，NH3作为N源。MgN层生长时，在MOCVD反应室中通入N2和H2作为载气，通入Cp2Mg作为Mg源，NH3作为N源。
优选的，在本发明的一个实施例之中，控制载气中N2和H2的体积比≥5:1，具体的可为（5-10）:1。基于这种控制，可进一步促进三维AlGaN层的三维生长，增加其与MgN层接触处的粗糙度。
进一步优选的，在本发明的一个实施例之中，周期性生长AlGaN层和MgN层，作为第二子层。
S253：在第二子层上生长第三子层；
其中，在本发明的一个实施例之中，采用MOCVD生长二维AlGaN层，作为第三子层。第三子层的生长温度为900℃-1000℃，生长压力为50torr-200torr。采用较高的生长温度和较低的生长压力，可促进二维AlGaN层的二维生长。具体的，二维AlGaN层生长时，在MOCVD反应室中通入N2和H2作为载气，通入TMAl作为Al源，TMGa作为Ga源，NH3作为N源。
优选的，在本发明的一个实施例之中，控制载气中N2和H2的体积比≤1:3，具体的可为（0.3-1）:3。基于这种控制，可进一步促进二维AlGaN层的二维生长。
S26：在电子阻挡层上生长P-GaN层；
其中，在本发明的一个实施例之中，采用MOCVD生长P-GaN层。具体的，生长温度为800℃-1000℃，生长压力为100torr-300torr。生长时在MOCVD反应室中通入NH3作为N源，TMGa作为Ga源，Cp2Mg作为P型掺杂剂。
下面以具体实施例对本发明进行进一步说明：
实施例1
本实施例提供一种低工作电压发光二极管外延片，参考图1、图2，其包括衬底1和依次设于所述衬底1上的缓冲层2、U-GaN层3、N-GaN层4、多量子阱层5、电子阻挡层6和P-GaN层7。
其中，电子阻挡层6包括依次层叠于多量子阱层5上的第一子层61、第二子层62和第三子层63，第一子层61包括依次层叠于多量子阱层5上的InN层611（InaN1-a层，a=0.13）和P型GaN层612，InN层611的厚度为4nm，P型GaN层612中Mg掺杂浓度为5.5×1016cm-3，其厚度为12nm。第二子层62包括依次层叠于第一子层61上的三维AlGaN层621（AlbGa1-bN层，b=0.09）和MgN层622（MgcN1-c层，c=0.12），三维AlGaN层621的厚度为30nm，MgN层622的厚度为5nm。第三子层63为二维AlGaN层（AldGa1-dN层，d=0.08），其厚度为33nm。
其中，衬底1为蓝宝石衬底，缓冲层2为AlN层，其厚度为20nm，U-GaN层3的厚度1.5μm。N-GaN层4中Si的掺杂浓度为6.5×1018cm-3，其厚度为1.5μm。
其中，多量子阱层5为InGaN阱层和GaN垒层交替层叠形成的周期性超晶格结构，其周期数为10。单个InGaN阱层的厚度为3nm，单个GaN垒层的厚度为10nm。具体的，InGaN阱层中In组分所占摩尔比为0.25。P-GaN层7中Mg的掺杂浓度为6×1018 cm-3，厚度为240nm。
本实施例中低工作电压发光二极管外延片的制备方法包括以下步骤：
（1）提供衬底；
（2）在衬底上生长缓冲层；
具体的，在PVD中生长AlN层，作为缓冲层。
（3）在缓冲层上生长U-GaN层；
具体地，在MOCVD中生长U-GaN层。具体的，生长温度为1160℃，生长压力为180torr，在MOCVD反应室中通入N2和H2做载气，通入TMGa作为Ga源，NH3作为N源。
（4）在U-GaN层上生长N-GaN层；
具体地，在MOCVD中生长N-GaN层。具体的，生长温度为1120℃，生长压力为180torr，在MOCVD反应室中通入N2和H2做载气，通入TMGa作为Ga源，NH3作为N源，SiH4作为硅源。
（5）在N-GaN层上生长多量子阱层；
具体的，采用MOCVD周期性生长InGaN阱层和GaN垒层，作为多量子阱层。其中，InGaN阱层的生长温度为750℃，生长压力为1200torr，在MOCVD反应室中通入N2作为载气，通入NH3作为N源，TEGa作为Ga源，TMIn作为In源。GaN垒层的生长温度为850℃，生长压力为200torr，生长时在MOCVD反应室中通入H2和N2做载气，通入NH3作为N源，TEGa作为Ga源。
（6）在多量子阱层上生长第一子层；
具体的，采用MOCVD依次生长InN层和P型GaN层，作为第一子层。第一子层的生长温度为820℃，生长压力为250torr。具体的，InN层生长时，在MOCVD反应室中通入N2和H2作为载气，通入TMIn作为In源，NH3作为N源。P型GaN层生长时，在MOCVD反应室中通入N2和H2作为载气，通入TMGa作为Ga源，NH3作为N源，Cp2Mg作为Mg源。具体的，载气中，载气中N2和H2的体积比1.3:1。
（7）在第一子层上生长第二子层；
具体的，采用MOCVD依次生长三维AlGaN层和MgN层，作为第二子层。第二子层的生长温度为750℃，生长压力为450torr。三维AlGaN层生长时，在MOCVD反应室中通入N2和H2作为载气，通入TMAl作为Al源，TMGa作为Ga源，NH3作为N源。MgN层生长时，在MOCVD反应室中通入N2和H2作为载气，通入Cp2Mg作为Mg源，NH3作为N源。具体的，载气中N2和H2的体积比为9:1。
（8）在第二子层上生长第三子层；
具体的，采用MOCVD生长二维AlGaN层，作为第三子层。第三子层的生长温度为980℃，生长压力为140torr。生长时，在MOCVD反应室中通入N2和H2作为载气，通入TMAl作为Al源，TMGa作为Ga源，NH3作为N源。具体的，载气中N2和H2的体积比为0.5:1。
（9）在第三子层上生长P-GaN层；
具体的，采用MOCVD生长P-GaN层。生长温度为960℃，生长压力为150torr。生长时在MOCVD反应室中通入NH3作为N源，TMGa作为Ga源，Cp2Mg作为P型掺杂剂。
实施例2
本实施例提供一种低工作电压发光二极管外延片，参考图1、图3，其包括衬底1和依次设于所述衬底1上的缓冲层2、U-GaN层3、N-GaN层4、多量子阱层5、电子阻挡层6和P-GaN层7。
其中，电子阻挡层6包括依次层叠于多量子阱层5上的第一子层61、第二子层62和第三子层63，第一子层61为InN层611（InaN1-a层，a=0.13）和P型GaN层612交替层叠形成的周期性结构，其周期数为4，单个InN层611的厚度为1nm，单个P型GaN层612的厚度为3nm，Mg掺杂浓度为5.5×1016cm-3。第二子层62包括依次层叠于第一子层61上的三维AlGaN层621（AlbGa1-bN层，b=0.08）和MgN层622（MgcN1-c层，c=0.12），三维AlGaN层621的厚度为30nm，MgN层622的厚度为5nm。第三子层63为二维AlGaN层（AldGa1-dN层，d=0.08），其厚度为30nm。
其中，衬底1为蓝宝石衬底，缓冲层2为AlN层，其厚度为20nm，U-GaN层3的厚度1.5μm。N-GaN层4中Si的掺杂浓度为6.5×1018cm-3，其厚度为1.5μm。
其中，多量子阱层5为InGaN阱层和GaN垒层交替层叠形成的周期性超晶格结构，其周期数为10。单个InGaN阱层的厚度为3nm，单个GaN垒层的厚度为10nm。具体的，InGaN阱层中In组分所占摩尔比为0.25。P-GaN层7中Mg的掺杂浓度为6×1018 cm-3，厚度为240nm。
本实施例中低工作电压发光二极管外延片的制备方法包括以下步骤：
（1）提供衬底；
（2）在衬底上生长缓冲层；
具体的，在PVD中生长AlN层，作为缓冲层。
（3）在缓冲层上生长U-GaN层；
具体地，在MOCVD中生长U-GaN层。具体的，生长温度为1160℃，生长压力为180torr，在MOCVD反应室中通入N2和H2做载气，通入TMGa作为Ga源，NH3作为N源。
（4）在U-GaN层上生长N-GaN层；
具体地，在MOCVD中生长N-GaN层。具体的，生长温度为1120℃，生长压力为180torr，在MOCVD反应室中通入N2和H2做载气，通入TMGa作为Ga源，NH3作为N源，SiH4作为硅源。
（5）在N-GaN层上生长多量子阱层；
具体的，采用MOCVD周期性生长InGaN阱层和GaN垒层，作为多量子阱层。其中，InGaN阱层的生长温度为750℃，生长压力为1200torr，在MOCVD反应室中通入N2作为载气，通入NH3作为N源，TEGa作为Ga源，TMIn作为In源。GaN垒层的生长温度为850℃，生长压力为200torr，生长时在MOCVD反应室中通入H2和N2做载气，通入NH3作为N源，TEGa作为Ga源。
（6）在多量子阱层上生长第一子层；
具体的，采用MOCVD周期性生长InN层和P型GaN层，作为第一子层。第一子层的生长温度为820℃，生长压力为250torr。具体的，InN层生长时，在MOCVD反应室中通入N2和H2作为载气，通入TMIn作为In源，NH3作为N源。P型GaN层生长时，在MOCVD反应室中通入N2和H2作为载气，通入TMGa作为Ga源，NH3作为N源，Cp2Mg作为Mg源。具体的，载气中，载气中N2和H2的体积比1.3:1。
（7）在第一子层上生长第二子层；
具体的，采用MOCVD依次生长三维AlGaN层和MgN层，作为第二子层。第二子层的生长温度为750℃，生长压力为450torr。三维AlGaN层生长时，在MOCVD反应室中通入N2和H2作为载气，通入TMAl作为Al源，TMGa作为Ga源，NH3作为N源。MgN层生长时，在MOCVD反应室中通入N2和H2作为载气，通入Cp2Mg作为Mg源，NH3作为N源。具体的，载气中N2和H2的体积比为9:1。
（8）在第二子层上生长第三子层；
具体的，采用MOCVD生长二维AlGaN层，作为第三子层。第三子层的生长温度为980℃，生长压力为140torr。生长时，在MOCVD反应室中通入N2和H2作为载气，通入TMAl作为Al源，TMGa作为Ga源，NH3作为N源。具体的，载气中N2和H2的体积比为0.5:1。
（9）在第三子层上生长P-GaN层；
具体的，采用MOCVD生长P-GaN层。生长温度为960℃，生长压力为150torr。生长时在MOCVD反应室中通入NH3作为N源，TMGa作为Ga源，Cp2Mg作为P型掺杂剂。
实施例3
本实施例提供一种低工作电压发光二极管外延片，参考图1、图2，其包括衬底1和依次设于所述衬底1上的缓冲层2、U-GaN层3、N-GaN层4、多量子阱层5、电子阻挡层6和P-GaN层7。
其中，电子阻挡层6包括依次层叠于多量子阱层5上的第一子层61、第二子层62和第三子层63，第一子层61包括依次层叠于多量子阱层5上的InN层611（InaN1-a层，a=0.13）和P型GaN层612，InN层611的厚度为4nm，P型GaN层612中Mg掺杂浓度为5.5×1016cm-3，其厚度为12nm。第二子层62为三维AlGaN层621（AlbGa1-bN层，b=0.08）和MgN层622（MgcN1-c层，c=0.12）交替层叠形成的周期性结构，其周期数为4，单个三维AlGaN层621的厚度为7nm，单个MgN层622为1nm。第三子层63为二维AlGaN层（AldGa1-dN层，d=0.08），其厚度为30nm。
其中，衬底1为蓝宝石衬底，缓冲层2为AlN层，其厚度为20nm，U-GaN层3的厚度1.5μm。N-GaN层4中Si的掺杂浓度为6.5×1018cm-3，其厚度为1.5μm。
其中，多量子阱层5为InGaN阱层和GaN垒层交替层叠形成的周期性超晶格结构，其周期数为10。单个InGaN阱层的厚度为3nm，单个GaN垒层的厚度为10nm。具体的，InGaN阱层中In组分所占摩尔比为0.25。P-GaN层7中Mg的掺杂浓度为6×1018 cm-3，厚度为240nm。
本实施例中低工作电压发光二极管外延片的制备方法包括以下步骤：
（1）提供衬底；
（2）在衬底上生长缓冲层；
具体的，在PVD中生长AlN层，作为缓冲层。
（3）在缓冲层上生长U-GaN层；
具体地，在MOCVD中生长U-GaN层。具体的，生长温度为1160℃，生长压力为180torr，在MOCVD反应室中通入N2和H2做载气，通入TMGa作为Ga源，NH3作为N源。
（4）在U-GaN层上生长N-GaN层；
具体地，在MOCVD中生长N-GaN层。具体的，生长温度为1120℃，生长压力为180torr，在MOCVD反应室中通入N2和H2做载气，通入TMGa作为Ga源，NH3作为N源，SiH4作为硅源。
（5）在N-GaN层上生长多量子阱层；
具体的，采用MOCVD周期性生长InGaN阱层和GaN垒层，作为多量子阱层。其中，InGaN阱层的生长温度为750℃，生长压力为1200torr，在MOCVD反应室中通入N2作为载气，通入NH3作为N源，TEGa作为Ga源，TMIn作为In源。GaN垒层的生长温度为850℃，生长压力为200torr，生长时在MOCVD反应室中通入H2和N2做载气，通入NH3作为N源，TEGa作为Ga源。
（6）在多量子阱层上生长第一子层；
具体的，采用MOCVD依次生长InN层和P型GaN层，作为第一子层。第一子层的生长温度为820℃，生长压力为250torr。具体的，InN层生长时，在MOCVD反应室中通入N2和H2作为载气，通入TMIn作为In源，NH3作为N源。P型GaN层生长时，在MOCVD反应室中通入N2和H2作为载气，通入TMGa作为Ga源，NH3作为N源，Cp2Mg作为Mg源。具体的，载气中，载气中N2和H2的体积比1.3:1。
（7）在第一子层上生长第二子层；
具体的，采用MOCVD周期性生长三维AlGaN层和MgN层，作为第二子层。第二子层的生长温度为750℃，生长压力为450torr。三维AlGaN层生长时，在MOCVD反应室中通入N2和H2作为载气，通入TMAl作为Al源，TMGa作为Ga源，NH3作为N源。MgN层生长时，在MOCVD反应室中通入N2和H2作为载气，通入Cp2Mg作为Mg源，NH3作为N源。具体的，载气中N2和H2的体积比为9:1。
（8）在第二子层上生长第三子层；
具体的，采用MOCVD生长二维AlGaN层，作为第三子层。第三子层的生长温度为980℃，生长压力为140torr。生长时，在MOCVD反应室中通入N2和H2作为载气，通入TMAl作为Al源，TMGa作为Ga源，NH3作为N源。具体的，载气中N2和H2的体积比为0.5:1。
（9）在第三子层上生长P-GaN层；
具体的，采用MOCVD生长P-GaN层。生长温度为960℃，生长压力为150torr。生长时在MOCVD反应室中通入NH3作为N源，TMGa作为Ga源，Cp2Mg作为P型掺杂剂。
实施例4
本实施例提供一种低工作电压发光二极管外延片，参考图1、图3，其包括衬底1和依次设于所述衬底1上的缓冲层2、U-GaN层3、N-GaN层4、多量子阱层5、电子阻挡层6和P-GaN层7。
其中，电子阻挡层6包括依次层叠于多量子阱层5上的第一子层61、第二子层62和第三子层63，第一子层61为InN层611（InaN1-a层，a=0.13）和P型GaN层612交替层叠形成的周期性结构，其周期数为4，单个InN层611的厚度为1nm，单个P型GaN层612的厚度为3nm，Mg掺杂浓度为5.5×1016cm-3。第二子层62为三维AlGaN层621（AlbGa1-bN层，b=0.065）和MgN层622（MgcN1-c层，c=0.12）交替层叠形成的周期性结构，其周期数为4，单个三维AlGaN层621的厚度为6nm，单个MgN层622为1nm。第三子层63为二维AlGaN层（AldGa1-dN层，d=0.05），其厚度为20nm。
其中，衬底1为蓝宝石衬底，缓冲层2为AlN层，其厚度为20nm，U-GaN层3的厚度1.5μm。N-GaN层4中Si的掺杂浓度为6.5×1018cm-3，其厚度为1.5μm。
其中，多量子阱层5为InGaN阱层和GaN垒层交替层叠形成的周期性超晶格结构，其周期数为10。单个InGaN阱层的厚度为3nm，单个GaN垒层的厚度为10nm。具体的，InGaN阱层中In组分所占摩尔比为0.25。P-GaN层7中Mg的掺杂浓度为6×1018 cm-3，厚度为240nm。
本实施例中低工作电压发光二极管外延片的制备方法包括以下步骤：
（1）提供衬底；
（2）在衬底上生长缓冲层；
具体的，在PVD中生长AlN层，作为缓冲层。
（3）在缓冲层上生长U-GaN层；
具体地，在MOCVD中生长U-GaN层。具体的，生长温度为1160℃，生长压力为180torr，在MOCVD反应室中通入N2和H2做载气，通入TMGa作为Ga源，NH3作为N源。
（4）在U-GaN层上生长N-GaN层；
具体地，在MOCVD中生长N-GaN层。具体的，生长温度为1120℃，生长压力为180torr，在MOCVD反应室中通入N2和H2做载气，通入TMGa作为Ga源，NH3作为N源，SiH4作为硅源。
（5）在N-GaN层上生长多量子阱层；
具体的，采用MOCVD周期性生长InGaN阱层和GaN垒层，作为多量子阱层。其中，InGaN阱层的生长温度为750℃，生长压力为1200torr，在MOCVD反应室中通入N2作为载气，通入NH3作为N源，TEGa作为Ga源，TMIn作为In源。GaN垒层的生长温度为850℃，生长压力为200torr，生长时在MOCVD反应室中通入H2和N2做载气，通入NH3作为N源，TEGa作为Ga源。
（6）在多量子阱层上生长第一子层；
具体的，采用MOCVD周期性生长InN层和P型GaN层，作为第一子层。第一子层的生长温度为820℃，生长压力为250torr。具体的，InN层生长时，在MOCVD反应室中通入N2和H2作为载气，通入TMIn作为In源，NH3作为N源。P型GaN层生长时，在MOCVD反应室中通入N2和H2作为载气，通入TMGa作为Ga源，NH3作为N源，Cp2Mg作为Mg源。具体的，载气中，载气中N2和H2的体积比1.3:1。
（7）在第一子层上生长第二子层；
具体的，采用MOCVD周期性生长三维AlGaN层和MgN层，作为第二子层。第二子层的生长温度为750℃，生长压力为450torr。三维AlGaN层生长时，在MOCVD反应室中通入N2和H2作为载气，通入TMAl作为Al源，TMGa作为Ga源，NH3作为N源。MgN层生长时，在MOCVD反应室中通入N2和H2作为载气，通入Cp2Mg作为Mg源，NH3作为N源。具体的，载气中N2和H2的体积比为9:1。
（8）在第二子层上生长第三子层；
具体的，采用MOCVD生长二维AlGaN层，作为第三子层。第三子层的生长温度为980℃，生长压力为140torr。生长时，在MOCVD反应室中通入N2和H2作为载气，通入TMAl作为Al源，TMGa作为Ga源，NH3作为N源。具体的，载气中N2和H2的体积比为0.5:1。
（9）在第三子层上生长P-GaN层；
具体的，采用MOCVD生长P-GaN层。生长温度为960℃，生长压力为150torr。生长时在MOCVD反应室中通入NH3作为N源，TMGa作为Ga源，Cp2Mg作为P型掺杂剂。
对比例1
本对比例与实施例1的区别在于，设置传统的AlGaN层作为电子阻挡层，其中，Al组分的占比为0.35，采用MOCVD生长，生长温度为950℃，生长压力为250torr，其余均与实施例1相同。
对比例2
本对比例与实施例1的区别在于，电子阻挡层中不包括第一子层，相应的，制备方法也不包括制备第一子层的步骤，其余均与实施例1相同。
对比例3
本对比例与实施例1的区别在于，电子阻挡层中不包括第二子层，相应的，制备方法也不包括制备第二子层的步骤，其余均与实施例1相同。
对比例4
本对比例与实施例4的区别在于，电子阻挡层中不包括第三子层，相应的，制备方法也不包括制备第三子层的步骤，其余均与实施例1相同。
将实施例1-4，对比例1-4所得的低工作电压发光二极管外延片进行亮度测试和工作电压测试（万用表），具体结果如下：
Figure 723411DEST_PATH_IMAGE001
由表中可以看出，当在外延结构片中引入本发明的电子阻挡层后，工作电压下降，发光效率提升。
以上所述是发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。

Claims (10)

1.一种低工作电压发光二极管外延片，包括衬底和依次设于所述衬底上的缓冲层、U-GaN层、N-GaN层、多量子阱层、电子阻挡层和P-GaN层；其特征在于，所述电子阻挡层包括依次层叠于所述多量子阱层上的第一子层、第二子层和第三子层，所述第一子层包括依次层叠于多量子阱层上的InN层和P型GaN层，所述第二子层包括依次层叠于所述第一子层上的三维AlGaN层和MgN层，所述第三子层为二维AlGaN层；
其中，所述电子阻挡层中铝组分的占比为0.01-0.08。
2.如权利要求1所述的低工作电压发光二极管外延片，其特征在于，所述InN层为InaN1-a层，其中，a为0.1-0.2；所述P型GaN层的掺杂元素为Mg，其中，Mg掺杂浓度为1×1016cm-3-1×1017cm-3；
所述三维AlGaN层为三维AlbGa1-bN层，所述MgN层为MgcN1-c层，其中，b为0.05-0.1，c为0.05-0.2；
所述第三子层为二维AldGa1-dN层，其中，d为0.05-0.1。
3.如权利要求1所述的低工作电压发光二极管外延片，其特征在于，所述InN层的厚度为2nm-12nm，所述P型GaN层的厚度为5nm-30nm，所述三维AlGaN层的厚度为12nm-50nm，所述MgN层的厚度为2nm-15nm，所述第三子层的厚度为10nm-40nm。
4.如权利要求1所述的低工作电压发光二极管外延片，其特征在于，所述第一子层为InN层和P型GaN层交替层叠形成的周期性结构，其周期数为2-5，单个InN层的厚度为0.5nm-2nm，单个P型GaN层的厚度为2nm-5nm。
5.如权利要求1或4所述的低工作电压发光二极管外延片，其特征在于，所述第二子层为三维AlGaN层和MgN层形成的周期性复合结构，周期数为2-5，单个三维AlGaN层的厚度为5nm-8nm，单个MgN层的厚度为0.5nm-2nm；
所述第三子层的厚度为10nm-30nm。
6.如权利要求5所述的低工作电压发光二极管外延片，其特征在于，所述三维AlGaN层为三维AlbGa1-bN层，其中，b为0.03-0.08；
所述第三子层为二维AldGa1-dN层，其中，d为0.03-0.08。
7.一种低工作电压发光二极管外延片的制备方法，用于制备如权利要求1-6任一项所述的低工作电压发光二极管外延片，其特征在于，包括：
提供衬底，在所述衬底上依次生长缓冲层、U-GaN层、N-GaN层、多量子阱层、电子阻挡层和P-GaN层；
其中，所述电子阻挡层包括依次层叠于所述多量子阱层上的第一子层、第二子层和第三子层，所述第一子层包括依次层叠于多量子阱层上的InN层和P型GaN层，所述第二子层包括依次层叠于所述第一子层上的三维AlGaN层和MgN层，所述第三子层为二维AlGaN层。
8.如权利要求7所述的低工作电压发光二极管外延片的制备方法，其特征在于，所述电子阻挡层在MOCVD中生长，其中，所述第一子层的生长温度为800℃-900℃，生长压力为200torr-300torr；所述第二子层的生长温度为700℃-800℃，生长压力为300torr-500torr；所述第三子层的生长温度为900℃-1000℃，生长压力为50torr-200torr。
9.如权利要求7所述的低工作电压发光二极管外延片的制备方法，其特征在于，所述第一子层生长时所采用的载气为N2和H2的混合气体，N2和H2的体积比为（1-2）:1；
所述第二子层时所采用的载气为N2和H2的混合气体，N2和H2的体积比为（5-10）:1；
所述第三子层时所采用的载气为N2和H2的混合气体，N2和H2的体积比为（0.3-1）:3。
10.一种低工作电压发光二极管，其特征在于，包括如权利要求1~7任一项所述的低工作电压发光二极管外延片。
CN202211270296.XA 2022-10-18 2022-10-18 低工作电压发光二极管外延片及其制备方法、发光二极管 Active CN115347098B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211270296.XA CN115347098B (zh) 2022-10-18 2022-10-18 低工作电压发光二极管外延片及其制备方法、发光二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211270296.XA CN115347098B (zh) 2022-10-18 2022-10-18 低工作电压发光二极管外延片及其制备方法、发光二极管

Publications (2)

Publication Number Publication Date
CN115347098A true CN115347098A (zh) 2022-11-15
CN115347098B CN115347098B (zh) 2023-01-31

Family

ID=83957636

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211270296.XA Active CN115347098B (zh) 2022-10-18 2022-10-18 低工作电压发光二极管外延片及其制备方法、发光二极管

Country Status (1)

Country Link
CN (1) CN115347098B (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115588723A (zh) * 2022-12-10 2023-01-10 埃特曼(苏州)半导体技术有限公司 发光二极管的外延片及其制作方法
CN115832134A (zh) * 2023-02-08 2023-03-21 江西兆驰半导体有限公司 一种发光二极管外延片及其制备方法、发光二极管
CN116072784A (zh) * 2023-03-29 2023-05-05 江西兆驰半导体有限公司 深紫外发光二极管外延片及其制备方法、led
CN116093223A (zh) * 2023-03-07 2023-05-09 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116154059A (zh) * 2023-04-04 2023-05-23 江西兆驰半导体有限公司 氮化镓发光二极管外延结构、led及其制备方法
CN116154066A (zh) * 2023-04-19 2023-05-23 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116169218A (zh) * 2023-04-25 2023-05-26 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led
CN116314511A (zh) * 2023-05-24 2023-06-23 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116314514A (zh) * 2023-05-19 2023-06-23 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led
CN116565087A (zh) * 2023-07-07 2023-08-08 江西兆驰半导体有限公司 一种发光二极管及制备方法
CN116581219A (zh) * 2023-07-07 2023-08-11 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116741905A (zh) * 2023-08-11 2023-09-12 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116759500A (zh) * 2023-08-17 2023-09-15 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140072606A (ko) * 2012-12-05 2014-06-13 엘지이노텍 주식회사 발광소자
CN106910801A (zh) * 2017-02-17 2017-06-30 华灿光电（浙江）有限公司 GaN基发光二极管外延片及其制造方法
CN109786530A (zh) * 2018-12-28 2019-05-21 华灿光电（浙江）有限公司 一种GaN基发光二极管外延片及其制备方法
CN110931605A (zh) * 2018-09-20 2020-03-27 山东浪潮华光光电子股份有限公司 一种led外延接触层的生长方法
CN113206175A (zh) * 2021-03-19 2021-08-03 华灿光电（浙江）有限公司 发光二极管外延片及其制备方法
CN114709309A (zh) * 2022-04-06 2022-07-05 江西兆驰半导体有限公司 一种外延片、外延片制备方法以及发光二极管
CN114759121A (zh) * 2022-04-18 2022-07-15 江西兆驰半导体有限公司 一种外延片制备方法、外延片以及紫外发光二极管

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140072606A (ko) * 2012-12-05 2014-06-13 엘지이노텍 주식회사 발광소자
CN106910801A (zh) * 2017-02-17 2017-06-30 华灿光电（浙江）有限公司 GaN基发光二极管外延片及其制造方法
CN110931605A (zh) * 2018-09-20 2020-03-27 山东浪潮华光光电子股份有限公司 一种led外延接触层的生长方法
CN109786530A (zh) * 2018-12-28 2019-05-21 华灿光电（浙江）有限公司 一种GaN基发光二极管外延片及其制备方法
CN113206175A (zh) * 2021-03-19 2021-08-03 华灿光电（浙江）有限公司 发光二极管外延片及其制备方法
CN114709309A (zh) * 2022-04-06 2022-07-05 江西兆驰半导体有限公司 一种外延片、外延片制备方法以及发光二极管
CN114759121A (zh) * 2022-04-18 2022-07-15 江西兆驰半导体有限公司 一种外延片制备方法、外延片以及紫外发光二极管

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115588723A (zh) * 2022-12-10 2023-01-10 埃特曼(苏州)半导体技术有限公司 发光二极管的外延片及其制作方法
CN115832134A (zh) * 2023-02-08 2023-03-21 江西兆驰半导体有限公司 一种发光二极管外延片及其制备方法、发光二极管
CN115832134B (zh) * 2023-02-08 2023-05-02 江西兆驰半导体有限公司 一种发光二极管外延片及其制备方法、发光二极管
CN116093223B (zh) * 2023-03-07 2023-06-16 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116093223A (zh) * 2023-03-07 2023-05-09 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116072784A (zh) * 2023-03-29 2023-05-05 江西兆驰半导体有限公司 深紫外发光二极管外延片及其制备方法、led
CN116072784B (zh) * 2023-03-29 2023-06-02 江西兆驰半导体有限公司 深紫外发光二极管外延片及其制备方法、led
CN116154059A (zh) * 2023-04-04 2023-05-23 江西兆驰半导体有限公司 氮化镓发光二极管外延结构、led及其制备方法
CN116154066A (zh) * 2023-04-19 2023-05-23 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116154066B (zh) * 2023-04-19 2023-06-23 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116169218A (zh) * 2023-04-25 2023-05-26 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led
CN116314514B (zh) * 2023-05-19 2023-07-21 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led
CN116314514A (zh) * 2023-05-19 2023-06-23 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led
CN116314511A (zh) * 2023-05-24 2023-06-23 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116314511B (zh) * 2023-05-24 2023-08-08 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116565087A (zh) * 2023-07-07 2023-08-08 江西兆驰半导体有限公司 一种发光二极管及制备方法
CN116581219A (zh) * 2023-07-07 2023-08-11 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116565087B (zh) * 2023-07-07 2023-09-12 江西兆驰半导体有限公司 一种发光二极管及制备方法
CN116581219B (zh) * 2023-07-07 2023-10-20 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116741905A (zh) * 2023-08-11 2023-09-12 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116741905B (zh) * 2023-08-11 2023-10-20 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116759500A (zh) * 2023-08-17 2023-09-15 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116759500B (zh) * 2023-08-17 2023-11-17 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Also Published As

Publication number Publication date
CN115347098B (zh) 2023-01-31

Similar Documents

Publication Publication Date Title
CN115347098B (zh) 低工作电压发光二极管外延片及其制备方法、发光二极管
CN115377259B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116581217B (zh) 发光二极管外延片及其制备方法、发光二极管
CN113675303A (zh) 一种氮化物发光二极管外延片及其制备方法
CN116093223B (zh) 发光二极管外延片及其制备方法、发光二极管
CN217641376U (zh) 一种led外延片及led芯片
CN115775853B (zh) 一种发光二极管外延片及其制备方法、发光二极管
CN117253950B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116169216A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116741905A (zh) 发光二极管外延片及其制备方法、发光二极管
CN117239025A (zh) GaN基绿光LED外延片及其制备方法、LED
CN116454186A (zh) 发光二极管外延片及其制备方法、发光二极管
CN115312643A (zh) 一种具有插入层的led外延片及其制备方法
CN116581219B (zh) 发光二极管外延片及其制备方法、发光二极管
CN117810337A (zh) 发光二极管外延片及其制备方法、发光二极管
CN118380523A (zh) 发光二极管外延片及其制备方法、发光二极管
CN117712254A (zh) 一种高光效的发光二极管外延片及其制备方法
CN109686823B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN113571615B (zh) 改善欧姆接触的发光二极管外延片及其制造方法
CN116314515A (zh) 发光二极管外延片及其制备方法、发光二极管
CN115986022A (zh) 深紫外led外延片及其制备方法、深紫外led
CN116435424A (zh) 一种辐射复合效率高的发光二极管外延片及其制备方法
CN116014041A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116705927B (zh) Led外延片及其制备方法、led
CN117476834B (zh) 发光二极管外延片及其制备方法、发光二极管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant