CN115344522B - 消息转换通道、消息转换装置、电子设备和交换设备 - Google Patents
消息转换通道、消息转换装置、电子设备和交换设备 Download PDFInfo
- Publication number
- CN115344522B CN115344522B CN202211257952.2A CN202211257952A CN115344522B CN 115344522 B CN115344522 B CN 115344522B CN 202211257952 A CN202211257952 A CN 202211257952A CN 115344522 B CN115344522 B CN 115344522B
- Authority
- CN
- China
- Prior art keywords
- descriptor
- message
- circuit
- pcie
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/08—Protocols for interworking; Protocol conversion
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
Abstract
本公开提供了一种消息转换通道、消息转换装置、电子设备和交换设备,通过采用描述符预取机制实现message报文转换效率的提升,吞吐量更大;另外,通过至少两个消息转换通道并行运行,每个通道可处理1个进行中的message报文,进而可支持至少两个message报文并行转发,即同时支持的message报文数量更多;再者,通过每条通道支持独立的描述符链表,可使电子设备集中处理,不需要电子设备频繁操作;最后,通过描述符链表和描述符预取机制,实现流水线操作,充分利用高速通道带宽,提升message报文处理效率。
Description
技术领域
本公开涉及通信技术领域,具体涉及消息转换通道、消息转换装置、电子设备和交换设备。
背景技术
RapidIO协议和PCIe协议均是目前普遍常用高速串行总线协议。现有电子设备仅少数支持直接挂载RapidIO设备,大多数电子设备挂载RapidIO设备的方案依然是通过PCIe总线外搭PCIe-RapidIO桥片实现与RapidIO设备的连接。
基于RapidIO协议的消息报文(也称,message报文)作为RapidIO的一种消息类协议,有着特殊的结构和传输方式,message报文可以实现数据无地址传输。即,对于一个设备,可以通过destID(目的设备标识)、mailbox(或xmailbox)、letter映射一段地址空间,从而实现通信设备之间地址信息隔离。单组message报文可切片传输,最多可被切成16片报文切片,每片报文切片最多传输256字节数据,单个message报文最多可以传输4096字节数据。用户可以通过报文中的sourceID、destID、mailbox、xmailbox、letter等信息的组合实现对message报文的区分及归类。
发明内容
本公开提出了消息转换通道、消息转换装置、电子设备和交换设备。
第一方面,本公开提供了一种用于将PCIe报文转换为RapidIO消息报文的消息转换通道,包括:
依次电连接的描述符预取电路、描述符存储电路、数据获取电路、数据存储电路、消息报文生成电路和描述符状态处理电路,所述描述符预取电路和所述数据获取电路分别通过第一PCIe接口和第二PCIe接口连接外部PCIe模块,所述消息报文生成电路通过RapidIO接口连接外部RapidIO模块,其中:
所述描述符预取电路,被配置为:生成以及经所述第一PCIe接口向外部PCIe模块传输与被加载描述符地址对应的描述符预取请求;响应于经所述第一PCIe接口接收到外部PCIe模块响应于所述描述符预取请求返回的描述符,将所收到的描述符传输给所述描述符存储电路进行存储;
所述数据获取电路,被配置为:从所述描述符存储电路获取当前描述符中的消息存储地址,根据所获取的消息存储地址生成消息获取请求,将所述消息获取请求经所述第二PCIe接口传输给所述外部PCIe模块;
所述描述符存储电路被配置为:在所述数据获取电路从所述描述符存储电路获取当前描述符中的消息存储地址的同时,将所述当前描述符转存至所述描述符状态处理电路;
所述数据获取电路被配置为:接收所述外部PCIe模块经所述第二PCIe接口响应于所述消息获取请求返回的消息内容,以及将所述消息内容传输给所述数据存储电路进行存储;
所述消息报文生成电路被配置为:从所述描述符状态处理电路获取所述当前描述符的当前消息属性信息,按照所述当前消息属性信息从所述数据存储电路中获取数据并转换成当前消息的报文切片,以及将所述当前消息的报文切片经所述RapidIO接口传输给所述外部RapidIO模块。
在一些可选的实施方式中,所述消息转换通道还包括:与所述描述符状态处理电路电连接的描述符状态发送电路,所述描述符状态发送电路通过第三PCIe接口电连接外部PCIe模块,其中:
所述消息报文生成电路还被配置为:响应于确定收到所述当前消息的所有报文切片被成功发送的反馈信号后,将用于指示所述当前消息转换完成的完成指示信息传输给所述描述符状态处理电路;
所述描述符状态处理电路被配置为:响应于所述完成指示信息释放所述当前描述符,以及将所述当前描述符存储地址传输给所述描述符状态发送电路;
所述描述符状态发送电路被配置为:响应于收集到预设数目个描述符存储地址或达到预设超时时长,用所收集的各描述符存储地址生成描述符状态写报文,以及将所述描述符状态写报文经所述第三PCIe接口传输给外部PCIe模块。
在一些可选的实施方式中,所述描述符预取请求为与被加载描述符地址和描述符数量对应的描述符预取请求。
在一些可选的实施方式中,所述描述符预取电路,被配置为:生成以及向所述第一PCIe接口发送与被加载描述符地址对应的描述符预取请求;响应于经所述第一PCIe接口接收到外部PCIe模块响应于所述描述符预取请求返回的描述符,将所收到的描述符传输给所述描述符存储电路进行存储,包括:所述描述符预取电路被配置为:
响应于实时监测到所述描述符存储电路已存储描述符数量小于预设描述符数量阈值,确定剩余待取描述符数量是否小于预设单次预取描述符数量;
响应于确定小于,生成包括所述被加载描述符地址和所述剩余待取描述符数量的描述符预取请求;
响应于确定不小于,生成包括所述被加载描述符地址和所述预设单次预取描述符数量的描述符预取请求;
将所生成的描述预取请求经所述第一PCIe接口传输给外部PCIe模块;
响应于经所述第一PCIe接口接收到外部PCIe模块响应于所述描述符预取请求返回的描述符,对于所收到的每个描述符按照收到该描述符的先后顺序,执行以下存储操作:确定该描述符是否为块描述符;响应于确定是块描述符,用该描述符中的描述符存储地址更新所述被加载描述符地址,以及丢弃该描述符以及后续其他各描述符,对该描述符以及后续其他各描述符不再执行所述存储操作;响应于确定不是块描述符,将该描述符传输给所述描述符存储电路进行存储;
响应于确定本次存储到所述描述符存储电路的描述符数量大于零,将所述剩余待取描述符数量减去所述本次存储描述符数量,以及将所述被加载描述符地址更新为移动与所述本次存储描述符数量个描述符对应存储空间后的地址。第二方面,本公开提供了一种用于将PCIe报文转换为RapidIO消息报文的消息转换装置,包括:依次电连接的PCIe模块、消息转换模块和RapidIO模块,以及与所述PCIe模块和所述消息转换模块分别电连接的寄存器管理电路,其中:
所述PCIe模块与外部电子设备电连接,所述RapidIO模块与外部RapidIO设备电连接或光连接;
所述消息转换模块包括至少两个如第一方面中任一实施方式描述的消息转换通道,各所述消息转换通道中描述符预取电路和数据获取电路分别通过相应第一PCIe接口、第二PCIe接口和RapidIO接口并行电连接所述PCIe模块和所述RapidIO模块;
所述RapidIO模块被配置为:发送各所述消息转换通道中消息报文生成电路生成的消息报文切片。
在一些可选的实施方式中,所述PCIe模块包括电连接的PCIe控制电路和PCIe调度电路,所述RapidIO模块包括电连接的RapidIO控制电路和RapidIO调度电路,所述PCIe控制电路电连接外部电子设备,所述PCIe调度电路和所述RapidIO调度电路均电连接所述消息转换模块,所述RapidIO控制电路电连接或光连接外部RapidIO设备,各所述消息转换通道之间并行连接,各所述消息转换通道中描述符预取电路和数据获取电路分别通过相应第一PCIe接口和第二PCIe接口电连接所述PCIe调度电路,各所述消息转换通道中消息报文生成电路通过相应RapidIO接口电连接所述RapidIO调度电路。
第三方面,本公开提供了一种电子设备,包括:
一个或多个处理器;
PCIe接口;
存储装置,其上存储有一个或多个程序,
当所述一个或多个程序被所述一个或多个处理器执行时,使得所述一个或多个处理器执行以下操作:
传输描述符起始地址和启动信号给与所述电子设备的PCIe接口电连接的外部PCIe模块;
响应于经所述外部PCIe模块收到包括被加载描述符地址的描述符预取请求,获取与所述描述符预取请求对应的描述符并传输给所述外部PCIe模块;
响应于从外部所述PCIe模块收到消息获取请求,将与所述消息获取请求对应的消息内容传输给所述PCIe模块。
在一些可选的实施方式中,所述传输描述符起始地址和启动信号给与所述电子设备的PCIe接口电连接的外部PCIe模块,包括:
传输描述符起始地址、待取描述符总数和启动信号给与所述电子设备的PCIe接口电连接的外部PCIe模块。
在一些可选的实施方式中,与所述电子设备的PCIe接口电连接的外部PCIe模块包括PCIe控制电路和PCIe调度电路,所述外部PCIe模块的PCIe控制电路与所述电子设备的PCIe接口电连接。
第四方面,本公开提供了一种交换设备,包括如第二方面中任一实现方式描述的消息转换装置。
现有的PCIe报文到RapidIO的Message报文转换的方法,一种是基于PCIe转RapidIO的转换芯片,另一种则是通过FPGA(Field Programmable Gate Array,现场可编程逻辑门阵列)来实现。然而,目前的报文转换方法没有考虑到RapidIO message报文与其他RapidIO报文的特殊性,这样在处理message报文时就会对message报文的发送有一定的限制,无法充分发挥message独有的特性。另外,现有的转换方法也无法满足复杂RapidIO网络下的message报文分发,仅支持同时发送一组未完成的message报文切片,总线带宽利用率以及吞吐量较低。
本公开提供的消息转换通道、消息转换装置、电子设备和交换设备,通过采用描述符预取机制实现message报文转换效率的提升,吞吐量更大;另外,通过至少两个消息转换通道并行运行,每个通道可处理1个进行中的message报文,进而可支持至少两个message报文并行转发,即同时支持的message报文数量更多;再者,通过每条通道支持独立的描述符链表,可使电子设备集中处理,不需要电子设备频繁操作;最后,通过描述符链表和描述符预取机制,实现流水线操作,充分利用高速通道带宽,提升message报文处理效率。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述,本公开的其它特征、目的和优点将会变得更明显:
图1A是根据本公开的消息转换通道的一个实施例的结构示意图;
图1B是根据本公开的消息转换装置的一个实施例的结构示意图;
图2A是根据本公开的消息报文转换方法的一个实施例的流程图;
图2B是根据本公开的消息报文转换方法中步骤202的一个实施例的分解流程图;
图2C是根据本公开的消息报文转换方法中步骤204的一个实施例的分解流程图;
图2D是根据本公开的消息报文转换方法中步骤2041中存储操作的一个实施例的分解流程图;
图3是根据本公开的数据描述符和块描述符的一个实施例的示意图。
具体实施方式
下面结合附图和实施例对本公开作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释相关发明,而非对该发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与有关发明相关的部分。
需要说明的是,在不冲突的情况下,本公开中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本公开。
请参考图1A和图1B,图1A示出了根据本公开的用于将PCIe报文转换为RapidIO消息报文的消息转换装置的一个实施例1a,图1B示出了根据本公开的用于将PCIe报文转换为RapidIO消息报文的消息转换通道的一个实施例301。
消息转换装置1a用于将PCIe报文转换为RapidIO消息报文,消息转换装置1a可以包括:依次电连接的PCIe模块20、消息转换模块30和RapidIO模块40,以及与PCIe模块20和消息转换模块30分别电连接的寄存器管理电路60,其中:
PCIe模块20可以与PCIe侧的外部电子设备10电连接,而RapidIO模块40可以与RapidIO侧的外部RapidIO设备50电连接或光连接。
消息转换模块30包括至少两个如图1B所示的消息转换通道301。例如,图1A中所示的消息转换模块30包括16个消息转换通道301,…,316,消息转换通道301,…,316可以具有如图1B所示的消息转换通道301的相同结构。各个消息转换通道之间并行连接。
如图1A和图1B所示,消息转换通道301可以包括依次电连接的描述符预取电路3011、描述符存储电路3012、数据获取电路3013、数据存储电路3014、消息报文生成电路3015和描述符状态处理电路3016。每个消息转换通道中的描述符预取电路3011和数据获取电路3013分别通过相应第一PCIe接口30111、第二PCIe接口30131电连接PCIe模块20,消息报文生成电路3015通过RapidIO接口30151电连接RapidIO模块40。
寄存器管理电路60与每个消息转换通道电连接。
实践中,每个消息转换通道的各组成电路均可设置有寄存器,外部电子设备10可通过PCIe模块和寄存器管理电路60对各消息转换通道中的寄存器进行信号加载写入。消息转换通道中的寄存器可包括各种寄存器,例如可包括配置寄存器,用来接收外部电子设备10写入的配置数据。
关于消息转换装置1a中各组成部分、消息转换通道以及电子设备的具体功能介绍,请参考下文相关记载,在此不再赘述。
为了实现将PCIe报文转换为RapidIO消息报文,下面结合图1A、图1B以及图2具体说明具体转换流程,图2示出了根据本公开的将PCIe报文转换为RapidIO消息报文的转换方法流程200,包括以下步骤:
步骤201,电子设备经PCIe模块传输描述符地址和启动信号给消息转换模块中当前消息转换通道的描述符预取电路。
这里,电子设备10可以在程序指令序列的控制下,传输描述符地址和启动信号给PCIe模块20。这里,描述符地址用于指示待预取描述符在电子设备中的存储地址。而PCIe模块20可以将收到的描述符地址和启动信号传输给寄存器管理电路60,而后寄存器管理电路60可以将描述符地址和启动信号通过当前消息转换通道301中的相关配置寄存器加载给当前消息转换通道301(下文仅以消息转换通道301作为示例进行讲解,实践中可以为任一消息转换通道)中的描述符预取电路3011(如图1A中S1所示)。或者PCIe模块20也可以将收到的描述符地址和启动信号通过当前消息转换通道301中的第一PCIe接口30111直接传输给当前消息转换通道301中的描述符预取电路3011(如图1A中S1所示)。
需要说明的是,由于消息转换模块30中具有至少两个并行连接的消息转换通道,实践中,可由电子设备指定消息转换模块30中哪些消息转换通道为并行运行的消息转换通道。而PCIe模块可采取各种实现方式在并行运行的消息转换通道中确定当前消息转换通道,同一时刻只有一个消息转换通道为当前消息转换通道。例如,PCIe模块可采用轮询策略确定当前消息转换通道。
步骤202,当前消息转换通道的描述符预取电路生成与被加载描述符地址对应的描述符预取请求,以及将描述预取请求经第一PCIe接口传输给PCIe模块。
这里,当前消息转换通道301的描述符预取电路3011可以在被加载描述符地址的情况下,生成与被加载描述符地址对应的描述符预取请求。再将所生成的描述符预取请求经第一PCIe接口30111传输给PCIe模块20(如图1A中S2所示)。
这里,描述符预取请求例如可以是符合PCIe协议的内存读请求MRd(Memory Readrequest)。
步骤203,电子设备响应于从PCIe模块接收到描述符预取请求,将描述符预取请求对应的描述符经PCIe模块传输给当前消息转换通道中的描述符预取电路。
PCIe模块可以在从当前消息转换通道301的第一PCIe接口30111收到描述符预取请求的情况下,将描述符预取请求传输给电子设备 10。
而电子设备10可以在收到PCIe模块20传输的描述符预取请求的情况下,首先获取描述符预取请求对应的描述符,具体而言可以解析描述符预取请求以得到描述符地址,再按照解析得到的描述符地址取得描述符。然后,可以将所取得的描述符经PCIe模块20传输给当前消息转换通道301中的描述符预取电路3011(如图1A中S3所示)。这里,电子设备可以采用符合PCIe协议的CplD(Completion with data)报文将描述符经PCIe模块20传输给当前消息转换通道301中的描述符预取电路3011。
这里,描述符用于对消息进行描述。有了描述符可以按照描述符进行消息内容数据的读取以及消息内容数据的生成。
步骤204,当前消息转换通道的描述符预取电路将所收到的描述符发送给描述符存储电路进行存储。
这里,当前消息转换通道301的描述符预取电路3011可以在经第一PCIe接口接收到PCIe模块20响应于描述符预取请求返回的描述符的情况下,将所收到的描述符发送给描述符存储电路3012进行存储(如图1A中S4所示)。
步骤205,当前消息转换通道的数据获取电路从描述符存储电路获取当前描述符中的消息存储地址,同时描述符存储电路将当前描述符转存至描述符状态处理电路。
这里,当前消息转换通道301的数据获取电路3013从描述符存储电路3012获取当前描述符中的消息存储地址,同时描述符存储电路3012将当前描述符转存至描述符状态处理电路3016(如图1A中S5所示)。
需要说明的是,实践中,描述符存储电路3012中可存储有至少一个描述符。当描述符存储电路3012中仅可存储一个描述符时,描述符存储电路3012中存储的描述符即为当前描述符。当描述符存储电路3012中可存储多于一个描述符时,描述符存储电路3012中指定位置存储的描述符可为当前描述符。例如,当描述符存储电路3012为FIFO(First InputFirst Output,先进先出)存储器时,描述符存储电路3012输出口输出的描述符可为当前描述符。
另外,可选地,在描述符存储电路3012将当前描述符转存到描述符状态处理电路3016时,由于当前描述符中消息存储地址在描述符状态处理电路3016中不再需要,描述符存储电路3012可以将当前描述符中除消息存储地址以外的部分转存至描述符状态处理电路3016,以减少描述符状态处理电路3016的存储空间要求。
步骤206,当前消息转换通道的数据获取电路根据所获取的消息存储地址生成消息获取请求,将消息获取请求经PCIe模块传输给电子设备。
这里,当前消息转换通道301的数据获取电路3013可以首先根据从描述符存储电路3012获取的消息存储地址生成消息获取请求MRd,再将消息获取请求由第二PCIe接口30131经PCIe模块20传输给电子设备10(如图1A中S6所示)。
步骤207,电子设备将与所收到的消息获取请求对应的消息内容经PCIe模块传输给当前消息转换通道的数据获取电路。
这里,电子设备 10可以响应于收到PCIe模块20发来的消息获取请求,解析消息获取请求中的消息存储地址,再按照消息存储地址获取相应消息内容,再将所获取的消息内容经PCIe模块20传输给当前消息转换通道301中的第二PCIe接口30131,并最终传输给当前消息转换通道301的数据获取电路3013(如图1A中S7所示)。这里,电子设备 10可以采用符合PCIe协议的CplD(Completion with data)报文来传输消息内容给PCIe模块20。
步骤208,当前消息转换通道的数据获取电路将收到的消息内容传输给数据存储电路进行存储。当前消息转换通道301的数据获取电路3013可以响应于接收到PCIe模块20经第二PCIe接口30131返回的消息内容,将收到的消息内容传输给数据存储电路3014进行存储(如图1A中S8所示)。
步骤209,当前消息转换通道的消息报文生成电路从描述符状态处理电路获取当前描述符的当前消息属性信息,按照当前消息属性信息从数据存储电路中获取数据并转换成当前消息的报文切片,以及将当前消息的报文切片经RapidIO接口传输给外部RapidIO模块。
这里,当前消息转换通道301的消息报文生成电路3015可以首先从描述符状态处理电路3016获取当前描述符的消息属性信息作为当前消息属性信息(如图1A中S9所示),再按照当前消息属性信息从数据存储电路3014中获取数据(如图1A中S9所示),接着将从数据存储电路3014中获取的数据转换成当前消息的报文切片,最后将当前消息的报文切片经RapidIO接口30151传输给RapidIO模块40(如图1A中S10所示)。需要说明的是,这里消息报文生成电路3015可以在数据存储电路3014中连续存储的数据内容大于等于一个当前消息属性信息中message报文切片长度的时候,从数据存储电路3014中获取数据并进行报文切片转换。实践中,采用CplD报文返回到数据存储电路3014的数据有可能是乱序存储的,为此,消息报文生成电路3015可根据当前消息属性信息进行地址转换排序后生成当前消息的报文切片。
经过上述步骤201到步骤209可实现将电子设备10存储的消息内容经PCIe模块和消息转换模块30转换成message报文切片并传输给RapidIO模块40,继而最终实现经RapidIO模块40传输给外部RapidIO设备50。
在某些情况下,本实施例可以具有以下可选实施方式:
可选实施方式(一):各消息转换通道(以下仅以消息转换通道301为例进行说明,并不表示对消息转换通道的具体限定)还可以包括:与描述符状态处理电路3016电连接的描述符状态发送电路3017,且描述符状态发送电路3017通过第三PCIe接口30171电连接PCIe模块20。相应地,转换方法200还可以包括以下步骤212到步骤214:
步骤210,当前消息转换通道的消息报文生成电路响应于确定收到当前消息的所有报文切片被成功发送的反馈信号后,将用于指示当前消息转换完成的完成指示信息传输给描述符状态处理电路。
需要说明的是,一个描述符对应描述一个message报文,而一个message报文可能被划分成多个报文切片。同一个message报文的报文切片会调度到同一个消息转换通道的消息报文生成电路,不会分到不同消息转换通道的消息报文生成电路。
当前消息转换通道301的消息报文生成电路3015向RapidIO模块40传输完毕一个message报文切片,RapidIO模块40也会将相应的message报文切片传输给RapidIO设备50。接下来,消息报文生成电路3015可以经RapidIO模块40收到从RapidIO设备50返回的、用于指示RapidIO设备50已收到该message报文切片的反馈信号(或称为完成响应信号)。而当前消息转换通道的消息报文生成电路3015在一次操作过程中生成的message报文切片均对应了相同的消息报文。当前消息转换通道301的消息报文生成电路3015可以响应于确定收到当前消息的所有报文切片被成功发送的反馈信号后,将用于指示当前消息转换完成的完成指示信息传输给描述符状态处理电路3016(如图1A中S11所示)。
步骤211,当前消息转换通道的描述符状态处理电路响应于完成指示信息释放当前描述符,以及将当前描述符存储地址传输给描述符状态发送电路。
这里,当前消息转换通道301的描述符状态处理电路3016可以响应于接收到消息报文生成电路3015传输的完成指示信息后,释放描述符状态处理电路3016中存储的当前描述符(例如,可以将当前描述符设置为无效状态),再将当前描述符的存储地址传输给描述符状态发送电路3017(如图1A中S12所示)。其中,当前描述符的存储地址可以存储在当前消息转换通道的相关寄存器中,描述符状态处理电路3016可以通过相关寄存器获取当前描述符的存储地址。
步骤212,当前消息转换通道的描述符状态发送电路响应于收集到预设数目个描述符存储地址或达到预设超时时长,用所收集的各描述符存储地址生成描述符状态写报文,以及将描述符状态写报文经第三PCIe接口和PCIe模块传输给电子设备。
这里,当前消息转换通道301的描述符状态发送电路3017可以响应于收集到预设数目个描述符存储地址或达到预设超时时长,用所收集的各描述符存储地址生成描述符状态写报文,以及将描述符状态写报文经第三PCIe接口30171和PCIe模块20传输给电子设备10(如图1A中S13所示)。这里,描述符状态写报文可以是符合PCIe协议的MWr(memory writerequest)报文。如此,电子设备10可根据该描述符状态写报文得知具体哪些描述符被成功传输。
这里,预设数目可以由专业技术人员预先根据电子设备 10中处理器的缓存行大小正相关而设置的。例如,预设数目可以为8。例如,如果电子设备 10中处理器的缓存行(cache line)大小为64字节,每个描述符存储地址大小需占8个字节,即8个描述符存储地址需占64个字节,这里,预设数目可以为8。即,将来电子设备 10中处理器的缓存行也最多可存储8个描述符存储地址。
这里,预设超时时长可以是由专业技术人员预先根据通常情况下描述符状态发送电路3017收集到预设数目个描述符存储地址所需时长而设置的经验数据。
可选实施方式(二):PCIe模块20可以包括电连接的PCIe控制电路21和PCIe调度电路22,RapidIO模块40可以包括电连接的RapidIO控制电路41和RapidIO调度电路42,而电子设备 10电连接PCIe控制电路21,RapidIO控制电路41电连接或光连接外部RapidIO设备50。各消息转换通道之间并行连接,各消息转换通道中描述符预取电路3011和数据获取电路3013分别通过相应第一PCIe接口30111和第二PCIe接口30131电连接PCIe调度电路22,且各消息转换通道中消息报文生成电路3015通过RapidIO接口30151电连接RapidIO调度电路42。
这里,PCIe调度电路22用于在电子设备10指定的各并行工作的消息转换通道中确定转换当前描述符对应的当前消息的当前消息转换通道。RapidIO调度电路42用于在各消息转换通道中确定接收message报文切片的当前消息接收通道。PCIe调度电路22和RapidIO调度电路42的具体调度方式不是本公开技术重点,在此不再赘述。
可选实施方式(三):步骤202中当前消息转换通道的描述符预取电路生成与被加载描述符地址对应的描述符预取请求,也可以如下执行:当前消息转换通道301的描述符预取电路3011生成与被加载描述符地址和描述符数量对应的描述符预取请求。
这里,描述符地址可以是描述符起始地址,而描述符数量用于指示描述符预取电路3011经PCIe模块20从电子设备 10预取描述符的数量。相应地,步骤203中电子设备10可以响应于从PCIe模块20接收到上述描述符预取请求,按照描述符预取请求中的描述符起始地址取得描述符预取请求中的描述符数量个描述符,以及将所取得描述符经PCIe模块传输给当前消息转换通道301中的描述符预取电路3011。
采用该可选实施方式,可一次性预取多个描述符,提升message报文转换效率和吞吐量。
可选实施方式(四):基于上述可选实施方式(三),步骤202中当前消息转换通道的描述符预取电路生成与被加载描述符地址对应的描述符预取请求,以及将描述预取请求经第一PCIe接口传输给PCIe模块,具体可以包括如图2B所示的步骤2021到步骤2024:
步骤2021,响应于实时监测到描述符存储电路已存储描述符数量小于预设描述符数量阈值,确定剩余待取描述符数量是否小于预设单次预取描述符数量。
实践中,例如,描述符存储电路3012可设置有计数器实时指示描述符存储电路3012中已存储描述符的数量。相应地,描述符预取电路3011可以实时通过上述计数器获取描述符存储电路3012已存储描述符数量,继而实时确定上述已存储描述符数量是否小于预设描述符数量阈值(例如,24个)。
如果确定不小于,表明描述符存储电路3012中已存储的描述符较多,需要数据获取电路3013未来在一定时间来处理描述符存储电路3012中存储的描述符,因此描述符预取电路3011可暂停预取描述符。因此,只需继续实时监测即可。
如果确定小于,表明描述符存储电路3012中已存储的描述符较少,数据获取电路3013将很快完成对描述符存储电路3012中存储的描述符的处理,因此描述符预取电路3011可预取描述符。因此,如果这里确定小于,描述符预取电路3011可以开始描述符预取,具体而言,首先确定剩余待取描述符数量是否小于预设单次预取描述符数量。
这里,剩余待取描述符数量是指电子设备 10中剩余还未被获取的描述符数量。
相应地,步骤201中电子设备经PCIe模块传输描述符地址和启动信号给消息转换模块中当前消息转换通道的描述符预取电路,可以包括:
电子设备10经PCIe模块传输描述符起始地址、待取描述符总数和启动信号给消息转换模块中当前消息转换通道的描述符预取电路。
实践中,PCIe模块可以通过寄存器管理电路60将描述符起始地址、待取描述符总数和启动信号传输给消息转换通道301可以设置有相应用于存储描述符起始地址、待取描述符总数和启动信号的寄存器。描述符预取电路3011可以通过相应寄存器获取待取描述符总数,再减去已读取描述符数量得到电子设备10中针对该描述符链的剩余待取描述符数量。
这里,预设单次预取描述符数量可以是由专业技术人员根据描述符链中块描述符的数量分布情况预先设定的、每次描述符预取电路最多连续预取的描述符数量。可选地,预设单次预取描述符数量可以为8。这是考虑到,如果单次连续预取的描述符多于8个,可能会浪费带宽,比如在描述符链中块描述符比较多的时候,如果单次连续预取的描述符多于8个,可能再取到第二个描述符时即遇到块描述符,而后面再取到的块描述符都将无用。如果单次连续预取的描述符少于8个,单次连续预取的描述符太少导致浪费PCIe模块的带宽。如此,可达到既尽可能减少描述符预取所占用的PCIe带宽次数、又减少由于块描述符引起的块描述符之后的非预期描述符的浪费。可选地,在预设单次预取描述符数量可以为8时,预设描述符数量阈值可以为24。
如果这里确定剩余待取描述符数量小于预设单次预取描述符数量,表明可以将电子设备 10中所有剩余待取描述符都取到,因此,可转到步骤2022执行。
反之,如果这里确定剩余待取描述符数量不小于预设单次预取描述符数量,表明不可以将电子设备 10中所有剩余待取描述符都取到,只能取一部分,因此,可转到步骤2023执行。
步骤2022,生成包括被加载描述符地址和剩余待取描述符数量的描述符预取请求。
这里,因为步骤2021中确定剩余待取描述符数量小于预设单次预取描述符数量,表明可以将电子设备 10中所有剩余待取描述符都取到,因此所生成的描述符预取请求中描述符数量可以为电子设备 10中剩余待取描述符数量。
执行完步骤2022后转到步骤2024执行。
步骤2023,生成包括被加载描述符地址和预设单次预取描述符数量的描述符预取请求。
这里,因为步骤2021中确定剩余待取描述符数量不小于预设单次预取描述符数量,表明不可以将电子设备 10中所有剩余待取描述符都取到,而只能一次性预取预设单次预取描述符数量个描述符,因此所生成的描述符预取请求中描述符数量可以为预设单次预取描述符数量。
执行完步骤2023后转到步骤2024执行。
步骤2024,将描述预取请求经第一PCIe接口传输给PCIe模块。
可选实施方式(五):基于上述可选实施方式(四),步骤204,当前消息转换通道的描述符预取电路将所收到的描述符发送给描述符存储电路进行存储,可以包括如图2C所示的步骤2041和步骤2042:
步骤2041,当前消息转换通道的描述符预取电路响应于经第一PCIe接口接收到PCIe模块响应于描述符预取请求返回的描述符,对于所收到的每个描述符按照收到该描述符的先后顺序,执行存储操作。
实践中,电子设备10在获取描述符时,会从描述符起始地址开始逐个获取描述符,而从电子设备10经PCIe模块20返回的描述符通常也按照在电子设备10中的存储顺序排列。因此,当前消息转换通道301的描述符预取电路3011可以对于所收到的每个描述符按照收到该描述符的先后顺序,执行存储操作。存储操作可以包括如图2D所示的步骤20411到步骤20413:
步骤20411,确定该描述符是否为块描述符。
描述符具体可以包括描述符类型。其中,描述符类型用于指示该描述符的类型。具体而言,描述符类型可以为数据描述符或块描述符两种不同类型。
当描述符中的描述符类型为数据描述符时,描述符中可以包括消息属性信息和消息存储地址,其中消息属性信息可以包括待传输的message报文的属性信息。例如,可以包括但不限于待传输的message报文被切分成多少切片,每个切片长度是多少,以及优先级、mailbox、xmailbox、letter等属性信息。而描述符中消息存储地址则存储了待传输的消息在电子设备10的存储地址。
当描述符中的描述符类型为块描述符时,表明该描述符为连接描述符,该描述符中存储的为下次预取描述符时的描述符存储地址。
因此,这里如果确定该描述符为块描述符,可以转到步骤20412执行。如果确定该描述符不是块描述符,则可以转到步骤20413执行。
步骤20412,用该描述符中的描述符存储地址更新被加载描述符地址,以及丢弃该描述符以及后续其他各描述符,对该描述符以及后续其他各描述符不再执行存储操作。
即,在该描述符为块描述符的情况下,由于快描述符中存储了下次预取描述符时的描述符存储地址,可以用该描述符中的描述符存储地址更新被加载描述符地址,并且丢弃该描述符以及后续其他各描述符,对该描述符以及后续其他各描述符不再执行存储操作。
执行完步骤20412后转到步骤2042执行。
步骤20413,将该描述符传输给描述符存储电路进行存储。
即,在该描述符为数据描述符的情况下,数据描述符中存储了消息属性信息和消息存储地址,可以将该描述符传输给描述符存储电路3012进行存储。
执行完步骤20413后转到步骤2042执行。
步骤2042,响应于确定本次存储到描述符存储电路的描述符数量大于零,将剩余待取描述符数量减去本次存储描述符数量,以及将被加载描述符地址更新为移动与本次存储描述符数量个描述符对应存储空间后的地址。
即,如果步骤2041中存储到描述符存储电路的描述符数量大于零,表明有新的描述符被存储到了描述符存储电路3012,那么需要对剩余待取描述符数量和下次预取的描述符起始地址,即加载到描述符预取电路3011的被加载描述符地址进行更新。具体,可以将剩余待取描述符数量减去本次存储描述符数量,以及将被加载描述符地址更新为移动与本次存储描述符数量个描述符对应存储空间后的地址。
具体可以参考图3,图3中示出了数据描述符和块描述符的示意图。从图3中可看出,采用该可选实施方式,为了传输多条消息,电子设备10不需每个消息单独提供相应消息对应描述符给消息转换模块30,而只需提供待传输的多条消息对应的描述符的起始地址即可。在该描述符链的描述符存储块中,数据描述符之间地址连续,若出现地址跳转,则在当前描述符的末尾添加块连接描述符即可。如此,可实现长度较长的描述符链。
这里,假设消息转换模块30中包括N个消息转换通道,即,消息转换模块30可同时处理N个描述符链,每个消息转换通道同一时刻只能处理一个描述符链,N个消息转换通道可以并行从电子设备10 取得N个描述符链的描述符。而PCIe模块20与消息转换模块30之间接口只有一个,消息转换模块30与RapidIO模块40之间接口也只有一个,因此,需要PCIe调度电路22和RapidIO调度电路42分别进行消息转换调度和消息发送调度。从以上分析可知,消息转换模块30中消息转换通道数量越多(即N越大),消息转换模块30的处理能力越强,可以处理用户更多的需求,对用户而言只需一个描述链即可满足用户需求。N个消息转换通道对应处理N个描述符链。例如,N可以为16。
本公开所提供的用于将PCIe报文转换为RapidIO消息报文的消息转换通道和消息转换装置,可实现包括但不限于以下技术效果:
第一,可处理复杂RapidIO网络消息发送。
这里,本公开提供的消息转换装置由于并行设置了至少两个消息转换通道,且不同消息转换通道可以处理消息属性信息(比如,destID、mailbox和letter信息)相同的消息。这是因为通常情况下,RapidIO模块会根据message报文的消息属性信息去分配地址,如果两个不同的源给同一个RapidIO应用发送相同属性信息的message报文,可能会导致存储混乱这种复杂场景。而本公开提供的消息转换装置中,在电子设备侧进行调度的时候,可以查询向外传输的消息的消息属性信息,若存在消息属性信息相同的消息,电子设备 10可在不同消息转换通道件进行统一调度,避免两个不同的源给同一个RapidIO应用发送相同属性信息的message报文的复杂场景。即,可处理复杂RapidIO网络消息。
第二,每个消息转换通道支持独立的描述符链表,可使电子设备集中处理描述符,不需要电子设备频繁操作。即,不需电子设备发完一个消息再准备下一个消息的描述符,即电子设备不需为每个待传输的消息单独准备描述符,而只需将所有待传输消息的描述符形成描述符链提供给消息转换模块即可,消息转换模块可以自动预取描述符并完成后续消息报文传输,不需电子设备不停调度不同的描述符才能完成消息报文的传输。
第三,通过采用至少两个消息转换通道,每个消息转换通道可面向一个应用。例如,假设有16个消息转换通道,则可以面向16个应用,即应用场景更复杂。
第四,本公开提供的消息转换装置中支持至少两个消息转换通道并行运行,每个通道可处理1个进行中的message报文,有N个消息转换通道就可最多支持N条message并行转发。虽然带宽没有变,但可同时处理N个描述符链。
第五,通过采用描述符链表和描述符预取机制相结合,实现流水线操作,充分利用高速通道带宽,提升message报文处理效率。即,描述符预取电路可以取完一个描述符之后紧接着取另外一个描述符,实现并行处理描述符,包括获取消息内容数据也可同时获取两个描述符对应的消息内容数据,再在数据存储电路中进行排序即可,相当于可并行取的消息内容数据。在message报文生成的时候再根据RapidIO协议做串行处理,每次只发送一个正在进行的message报文,即前面并行处理后面再做串行处理。
作为另一方面,本公开还提供一种交换设备,上述交换设备可以包括本公开上述各实施例以及各种可选实施方式所述的消息转换装置。
附图中的流程图和框图,图示了按照本公开各种实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上,流程图或框图中的每个方框可以代表一个模块、程序段、或代码的一部分,该模块、程序段、或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意,在有些作为替换的实现中,方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如,两个接连地表示的方框实际上可以基本并行地执行,它们有时也可以按相反的顺序执行,这依所涉及的功能而定。也要注意的是,框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合,可以用执行规定的功能或操作的专用的基于硬件的系统来实现,或者可以用专用硬件与计算机指令的组合来实现。
此外,在本公开各个实施例中的各功能单元可以集成在一个处理模块中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现,也可以采用软件功能模块的形式实现。所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时,也可以存储在一个计算机可读取存储介质中。
以上描述仅为本公开的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解,本公开中所涉及的发明范围,并不限于上述技术特征的特定组合而成的技术方案,同时也应涵盖在不脱离上述发明构思的情况下,由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本公开中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。
Claims (7)
1.一种用于将PCIe报文转换为RapidIO消息报文的消息转换通道,包括:
依次电连接的描述符预取电路、描述符存储电路、数据获取电路、数据存储电路、消息报文生成电路和描述符状态处理电路,所述描述符预取电路和所述数据获取电路分别通过第一PCIe接口和第二PCIe接口连接外部PCIe模块,所述消息报文生成电路通过RapidIO接口连接外部RapidIO模块,其中:
所述描述符预取电路,被配置为:生成以及经所述第一PCIe接口向外部PCIe模块传输与被加载描述符地址对应的描述符预取请求;响应于经所述第一PCIe接口接收到外部PCIe模块响应于所述描述符预取请求返回的描述符,将所收到的描述符传输给所述描述符存储电路进行存储;
所述数据获取电路,被配置为:从所述描述符存储电路获取当前描述符中的消息存储地址,根据所获取的消息存储地址生成消息获取请求,将所述消息获取请求经所述第二PCIe接口传输给所述外部PCIe模块;
所述描述符存储电路被配置为:在所述数据获取电路从所述描述符存储电路获取当前描述符中的消息存储地址的同时,将所述当前描述符转存至所述描述符状态处理电路;
所述数据获取电路被配置为:接收所述外部PCIe模块经所述第二PCIe接口响应于所述消息获取请求返回的消息内容,以及将所述消息内容传输给所述数据存储电路进行存储;
所述消息报文生成电路被配置为:从所述描述符状态处理电路获取所述当前描述符的当前消息属性信息,按照所述当前消息属性信息从所述数据存储电路中获取数据并转换成当前消息的报文切片,以及将所述当前消息的报文切片经所述RapidIO接口传输给所述外部RapidIO模块。
2.根据权利要求1所述的消息转换通道,所述消息转换通道还包括:
与所述描述符状态处理电路电连接的描述符状态发送电路,所述描述符状态发送电路通过第三PCIe接口电连接外部PCIe模块,其中:
所述消息报文生成电路还被配置为:响应于确定收到所述当前消息的所有报文切片被成功发送的反馈信号后,将用于指示所述当前消息转换完成的完成指示信息传输给所述描述符状态处理电路;
所述描述符状态处理电路被配置为:响应于所述完成指示信息释放所述当前描述符,以及将所述当前描述符存储地址传输给所述描述符状态发送电路;
所述描述符状态发送电路被配置为:响应于收集到预设数目个描述符存储地址或达到预设超时时长,用所收集的各描述符存储地址生成描述符状态写报文,以及将所述描述符状态写报文经所述第三PCIe接口传输给外部PCIe模块。
3.根据权利要求1所述的消息转换通道,所述描述符预取请求为与被加载描述符地址和描述符数量对应的描述符预取请求。
4.根据权利要求3所述的消息转换通道,其中,所述描述符预取电路,被配置为:生成以及向所述第一PCIe接口发送与被加载描述符地址对应的描述符预取请求;响应于经所述第一PCIe接口接收到外部PCIe模块响应于所述描述符预取请求返回的描述符,将所收到的描述符传输给所述描述符存储电路进行存储,包括:
所述描述符预取电路被配置为:
响应于实时监测到所述描述符存储电路已存储描述符数量小于预设描述符数量阈值,确定剩余待取描述符数量是否小于预设单次预取描述符数量;
响应于确定小于,生成包括所述被加载描述符地址和所述剩余待取描述符数量的描述符预取请求;
响应于确定不小于,生成包括所述被加载描述符地址和所述预设单次预取描述符数量的描述符预取请求;
将所生成的描述预取请求经所述第一PCIe接口传输给外部PCIe模块;
响应于经所述第一PCIe接口接收到外部PCIe模块响应于所述描述符预取请求返回的描述符,对于所收到的每个描述符按照收到该描述符的先后顺序,执行以下存储操作:确定该描述符是否为块描述符;响应于确定是块描述符,用该描述符中的描述符存储地址更新所述被加载描述符地址,以及丢弃该描述符以及后续其他各描述符,对该描述符以及后续其他各描述符不再执行所述存储操作;响应于确定不是块描述符,将该描述符传输给所述描述符存储电路进行存储;
响应于确定本次存储到所述描述符存储电路的描述符数量大于零,将所述剩余待取描述符数量减去所述本次存储描述符数量,以及将所述被加载描述符地址更新为移动与所述本次存储描述符数量个描述符对应存储空间后的地址。
5.一种用于将PCIe报文转换为RapidIO消息报文的消息转换装置,包括:依次电连接的PCIe模块、消息转换模块和RapidIO模块,以及与所述PCIe模块和所述消息转换模块分别电连接的寄存器管理电路,其中:
所述PCIe模块与外部电子设备电连接,所述RapidIO模块与外部RapidIO设备电连接或光连接;
所述消息转换模块包括至少两个如权利要求1-4中任一所述的消息转换通道,各所述消息转换通道中描述符预取电路和数据获取电路分别通过相应第一PCIe接口、第二PCIe接口和RapidIO接口并行电连接所述PCIe模块和所述RapidIO模块;
所述RapidIO模块被配置为:发送各所述消息转换通道中消息报文生成电路生成的消息报文切片。
6.根据权利要求5所述的消息转换装置,其中,所述PCIe模块包括电连接的PCIe控制电路和PCIe调度电路,所述RapidIO模块包括电连接的RapidIO控制电路和RapidIO调度电路,所述PCIe控制电路电连接外部电子设备,所述PCIe调度电路和所述RapidIO调度电路均电连接所述消息转换模块,所述RapidIO控制电路电连接或光连接外部RapidIO设备,各所述消息转换通道之间并行连接,各所述消息转换通道中描述符预取电路和数据获取电路分别通过相应第一PCIe接口和第二PCIe接口电连接所述PCIe调度电路,各所述消息转换通道中消息报文生成电路通过相应RapidIO接口电连接所述RapidIO调度电路。
7.一种交换设备,包括如权利要求5-6中任一项所述的消息转换装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211257952.2A CN115344522B (zh) | 2022-10-14 | 2022-10-14 | 消息转换通道、消息转换装置、电子设备和交换设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211257952.2A CN115344522B (zh) | 2022-10-14 | 2022-10-14 | 消息转换通道、消息转换装置、电子设备和交换设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115344522A CN115344522A (zh) | 2022-11-15 |
CN115344522B true CN115344522B (zh) | 2023-01-03 |
Family
ID=83957217
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211257952.2A Active CN115344522B (zh) | 2022-10-14 | 2022-10-14 | 消息转换通道、消息转换装置、电子设备和交换设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115344522B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115617733B (zh) * | 2022-12-19 | 2023-02-17 | 井芯微电子技术(天津)有限公司 | RapidIO网络报文转换方法、系统及设备 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102347989A (zh) * | 2011-10-25 | 2012-02-08 | 百度在线网络技术(北京)有限公司 | 基于资源描述符号的数据配送方法及配送系统 |
CN103442091A (zh) * | 2013-08-28 | 2013-12-11 | 华为技术有限公司 | 一种数据传输方法及装置 |
CN111262782A (zh) * | 2018-11-30 | 2020-06-09 | 迈普通信技术股份有限公司 | 一种报文处理方法、装置及设备 |
CN112564855A (zh) * | 2019-09-10 | 2021-03-26 | 华为技术有限公司 | 报文处理方法、装置以及芯片 |
CN113986533A (zh) * | 2021-10-15 | 2022-01-28 | 山东云海国创云计算装备产业创新中心有限公司 | 一种数据传输方法、dma控制器及计算机可读存储介质 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102184151B (zh) * | 2011-04-29 | 2013-06-26 | 杭州华三通信技术有限公司 | Pci-e转pci桥装置及其主动预取数据的方法 |
US20150254201A1 (en) * | 2014-03-07 | 2015-09-10 | Emilio Billi | Standard pci express add-in card form factor multi ports network interface controller supporting multi dimensional network topologies |
CN107102961A (zh) * | 2017-04-26 | 2017-08-29 | 济南浪潮高新科技投资发展有限公司 | 加速arm处理器并行工作的方法及系统 |
CN110225061B (zh) * | 2019-06-26 | 2021-12-28 | 天津市滨海新区信息技术创新中心 | 基于流表驱动的异构协议转换方法和装置 |
-
2022
- 2022-10-14 CN CN202211257952.2A patent/CN115344522B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102347989A (zh) * | 2011-10-25 | 2012-02-08 | 百度在线网络技术(北京)有限公司 | 基于资源描述符号的数据配送方法及配送系统 |
CN103442091A (zh) * | 2013-08-28 | 2013-12-11 | 华为技术有限公司 | 一种数据传输方法及装置 |
CN111262782A (zh) * | 2018-11-30 | 2020-06-09 | 迈普通信技术股份有限公司 | 一种报文处理方法、装置及设备 |
CN112564855A (zh) * | 2019-09-10 | 2021-03-26 | 华为技术有限公司 | 报文处理方法、装置以及芯片 |
CN113986533A (zh) * | 2021-10-15 | 2022-01-28 | 山东云海国创云计算装备产业创新中心有限公司 | 一种数据传输方法、dma控制器及计算机可读存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN115344522A (zh) | 2022-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8799564B2 (en) | Efficiently implementing a plurality of finite state machines | |
CN108449239B (zh) | 心跳包检测方法、装置、设备和存储介质 | |
CN110740145B (zh) | 消息消费方法、装置、存储介质及电子设备 | |
CN110661725A (zh) | 用于对出口上的网络分组进行重排序的技术 | |
US7640549B2 (en) | System and method for efficiently exchanging data among processes | |
JPH08265270A (ja) | 転送路割り当てシステム | |
CN110532208B (zh) | 一种数据处理方法、接口转换结构及数据处理设备 | |
EP2312457A2 (en) | Data processing apparatus, data processing method and computer-readable medium | |
US7941569B2 (en) | Input/output tracing in a protocol offload system | |
CN115344522B (zh) | 消息转换通道、消息转换装置、电子设备和交换设备 | |
US8392636B2 (en) | Virtual multiple instance extended finite state machines with wait rooms and/or wait queues | |
CN113055493B (zh) | 数据包处理方法、装置、系统、调度设备和存储介质 | |
US7996594B2 (en) | Interrupt-driven link status feedback mechanism for embedded switches | |
US20090307463A1 (en) | Inter-processor, communication system, processor, inter-processor communication method, and communication method | |
CN111225063B (zh) | 用于静态分布式计算架构的数据交换系统及其方法 | |
KR20110134465A (ko) | 데이터 전송 시스템 및 그 데이터 판독 방법 | |
CN113507530B (zh) | 数据转发方法、相关系统和设备及存储介质 | |
CN116346959A (zh) | 一种dpu场景弹性网卡高效实现方法及装置 | |
CN116450563A (zh) | 一种消息接收装置和处理器通信系统 | |
EP1971923B1 (en) | Method for managing under-runs and a device having under-run management capabilities | |
CN106803816B (zh) | 一种可配置自适应负载平衡系统及方法 | |
CN117675720B (zh) | 消息报文传输方法、装置、电子设备和存储介质 | |
CN114448916B (zh) | Tipc报文处理方法、装置、设备和存储介质 | |
CN116225742A (zh) | 一种消息分发方法、设备以及存储介质 | |
CN116260779A (zh) | 用于系统通道的报文传输方法、装置及系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |