[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN115273753A - 显示面板及显示装置 - Google Patents

显示面板及显示装置 Download PDF

Info

Publication number
CN115273753A
CN115273753A CN202211041317.0A CN202211041317A CN115273753A CN 115273753 A CN115273753 A CN 115273753A CN 202211041317 A CN202211041317 A CN 202211041317A CN 115273753 A CN115273753 A CN 115273753A
Authority
CN
China
Prior art keywords
data
bias
adjusting
stage
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211041317.0A
Other languages
English (en)
Inventor
张宇恒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Tianma Display Technology Co Ltd
Original Assignee
Xiamen Tianma Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Tianma Display Technology Co Ltd filed Critical Xiamen Tianma Display Technology Co Ltd
Priority to CN202211041317.0A priority Critical patent/CN115273753A/zh
Publication of CN115273753A publication Critical patent/CN115273753A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本申请提供了一种显示面板及显示装置，通过设置偏置调节阶段，在驱动晶体管的源极或者漏极输入偏置调节信号，来调节驱动晶体管的漏极电位，改善驱动晶体管的栅极电位和漏极电位之间的电势差，进而减弱驱动晶体管内部离子极性化程度，保证Id‑Vg曲线尽可能不发生偏移，避免驱动晶体管的阈值电压发生偏移。从而避免显示面板由高频数据刷新率的驱动方式向低频数据刷新率的驱动方式进行切换时，出现亮度异常的问题，进而避免屏幕闪烁现象，提高视觉体验。

Description

显示面板及显示装置
本申请为申请日为2021年09月13日，申请号为202111071013.4，发明名称为：“显示面板及显示装置”的分案申请。
技术领域
本发明涉及显示技术领域，更具体地说，涉及一种显示面板及显示装置。
背景技术
显示面板在不同的应用场景中会采用不同的刷新率进行显示，比如采用刷新率较高的驱动方式来驱动显示动态画面(例如体育赛事或者游戏场景)，以保证显示画面的流畅性；采用刷新率较低的驱动方式来驱动显示慢镜头图像或者静态画面，以降低功耗。
而显示面板从高刷新率直接切换到低刷新率时存在低刷新率第一帧亮度异常的问题，也就是说会出现屏幕闪烁现象，影响视觉体验。
发明内容
有鉴于此，为解决上述问题，本发明提供一种显示面板及显示装置，技术方案如下：
一方面，本申请提供一种显示面板，包括：
像素电路和发光元件，所述像素电路包括驱动晶体管，所述驱动晶体管用于为所述发光元件提供驱动电流；
所述像素电路的工作过程包括数据写入阶段和偏置调节阶段，在所述数据写入阶段，所述驱动晶体管的栅极接收数据信号，在所述偏置调节阶段，所述驱动晶体管的源极或漏极接收偏置调节信号；
所述像素电路的帧刷新频率为F1，所述帧包括数据写入帧和保持帧；
所述像素电路的数据刷新频率包括第一数据刷新频率F11和第二数据刷新频率F22，其中，F22＜F11≤F1，其中，
在所述像素电路的数据刷新频率由第一数据刷新频率F11向第二数据刷新频率F22切换后，一个第二数据刷新周期内共包括N11个偏置调节阶段，N11≥2，所述第二数据刷新周期的第一个偏置调节阶段输入偏置调节信号V11，第i个偏置调节阶段输入偏置调节信号Vi，1＜i≤N11；其中，
V11≠Vi。
另一方面，本申请提供另一种显示面板，包括：
像素电路和发光元件，所述像素电路包括驱动晶体管，所述驱动晶体管用于为所述发光元件提供驱动电流；
所述像素电路的工作过程包括数据写入阶段和偏置调节阶段，在所述数据写入阶段，所述驱动晶体管的栅极接收数据信号，在所述偏置调节阶段，所述驱动晶体管的源极或漏极接收偏置调节信号；
所述像素电路的帧刷新频率为F1，所述帧包括数据写入帧和保持帧；
所述像素电路的数据刷新频率包括第一数据刷新频率F11和第二数据刷新频率F22，其中，F22＜F11≤F1，其中，
在所述像素电路的数据刷新频率由第一数据刷新频率F11向第二数据刷新频率F22切换后，一个第二数据刷新周期内共包括N11个偏置调节阶段，N11≥2，所述第二数据刷新周期的第m个偏置调节阶段输入偏置调节信号Vm，第n个偏置调节阶段输入偏置调节信号Vn，1≤m≤N11，1≤n≤N11，m＜n；其中，
Vm≠Vn。
再一方面，本申请提供一种显示装置，包括上述所述的显示面板。
相较于现有技术，本发明实现的有益效果为：
本发明提供的一种显示面板，通过设置偏置调节阶段，在驱动晶体管的源极或者漏极输入偏置调节信号，来调节驱动晶体管的漏极电位，改善驱动晶体管的栅极电位和漏极电位之间的电势差，进而抵消因为发光阶段驱动晶体管可能工作于非饱和阶段而导致的栅极电位和漏极电位偏置的问题，避免驱动晶体管的Id-Vg曲线发生偏移，从而避免驱动晶体管的阈值电压发生偏移。进一步的，在本申请中，当数据刷新频率由高数据刷新频率降低到低数据刷新频率时，在低数据刷新周期内可以设定多个偏置调节阶段，且各偏置调节阶段的偏置调节信号可以不同，也就是说，尽量使偏置调节信号以渐变过渡的方式逐渐变化至一固定值，从而避免显示面板由高频数据刷新率的驱动方式向低频数据刷新率的驱动方式进行切换时，出现亮度异常的问题，也就是说避免屏幕闪烁现象，提高视觉体验。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为一种驱动晶体管Id-Vg曲线漂移的示意图；
图2为本发明实施例提供的一种显示面板中像素电路的电路结构示意图；
图3为本发明实施例提供的另一种显示面板中像素电路的电路结构示意图；
图4是本发明实施例提供的又一种显示面板中像素电路的电路结构示意图；
图5是本发明实施例提供的再一种显示面板中像素电路的电路结构示意图；
图6是本发明实施例提供的又一种显示面板中像素电路的电路结构示意图；
图7是本发明实施例提供的再一种显示面板中像素电路的电路结构示意图；
图8为本发明实施例提供的一种像素电路工作的部分时序示意图；
图9是本发明实施例提供的另一种像素电路工作的部分时序示意图；
图10为本发明实施例提供的另一种像素电路工作的部分时序示意图；
图11为本发明实施例提供的又一种像素电路工作的部分时序示意图；
图12是本发明实施例提供的又一种像素电路工作的部分时序示意图；
图13是本发明实施例提供的又一种像素电路工作的部分时序示意图；
图14为本发明实施例提供的又一种显示面板中像素电路的电路结构示意图；
图15为本发明实施例提供的又一种显示面板中像素电路的电路结构示意图；
图16为本发明实施例提供的又一种像素电路工作的部分时序示意图；
图17为本发明实施例提供的又一种像素电路工作的部分时序示意图；
图18为本发明实施例提供的又一种像素电路工作的部分时序示意图；
图19为本发明实施例提供的一种显示装置的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
基于本申请背景技术记载的内容而言，在本申请的发明创造过程中，发明人发现，采用有机自发光技术的显示面板从高刷新率直接切换到低刷新率时存在低刷新率第一帧亮度异常的问题，也就是说会出现屏幕闪烁现象，影响视觉体验，具体的：在显示面板由高频数据刷新率的驱动方式向低频数据刷新率的驱动方式进行切换时，由于显示面板采用高频数据刷新率的驱动方式进行驱动显示时，一个数据刷新周期内，保持帧的数量为零或者保持帧的数量很少，驱动晶体管的栅极保持数据信号的输入，也就是说，驱动晶体管的栅极电位刷新比较频繁。显示面板采用低频数据刷新率的驱动方式进行驱动显示时，一个数据刷新周期内，保持帧的数量相对来说变得较多，在一个数据刷新周期内，驱动晶体管的栅极电位长时间保持不变。而，显示面板中像素电路在发光阶段时，驱动晶体管可能是工作在非饱和状态的，对于PMOS型驱动晶体管而言，可能存在，在驱动晶体管开启时，栅极电位比漏极电位还要高的情况；对于NMOS型驱动晶体管而言，可能存在，在驱动晶体管开启时，栅极电位比漏极电位还要低的情况；长期保持上述这种情况就会导致驱动晶体管内部的离子极性化，进而驱动晶体管内部形成内建电场，导致驱动晶体管的阈值电压不断偏移。
参考图1，图1为一种驱动晶体管Id-Vg曲线漂移的示意图，如图1所示，Id-Vg曲线发生偏移，进而导致驱动晶体管的阈值电压Vth也会发生偏移，从而导致驱动晶体管的输入信号不稳定，那么，在显示面板由高频数据刷新率的驱动方式向低频数据刷新率的驱动方式进行切换时，会出现亮度异常的问题，也就是说会出现屏幕闪烁现象，影响视觉体验。
为了解决上述现有技术中存在的技术问题，在本申请中通过设置偏置调节阶段，在驱动晶体管的源极或者漏极输入偏置调节信号，来调节驱动晶体管的漏极电位，改善驱动晶体管的栅极电位和漏极电位之间的电势差，进而减弱驱动晶体管内部离子极性化程度，降低驱动晶体管的阈值电压，保证Id-Vg曲线尽可能不发生偏移，那么，在显示面板由高频数据刷新率的驱动方式向低频数据刷新率的驱动方式进行切换时，不会出现亮度异常的问题，也就是说不会出现屏幕闪烁现象，提高视觉体验。
但是，发明人发现，由于在高频数据刷新频率的驱动阶段，驱动晶体管大多数时间内接收的信号为数据信号，当切换为低数据刷新频率时，当第一个偏置调节阶段来临时，在第一个偏置调节阶段，驱动晶体管接收的信号将突变为偏置调节信号，从而导致驱动晶体管接收的信号存在突变，尤其是当偏置调节信号与数据信号差异较大时，突变更加明显，从而引起驱动晶体管的不稳定，进而影响驱动电流，最终影响发光元件的亮度。
基于此，在本申请中设定多个偏置调节阶段，且各偏置调节阶段的偏置调节信号不同，也就是说，尽量使偏置调节信号以渐变的方式逐渐变化至一固定值，从而避免显示面板由高频数据刷新率的驱动方式向低频数据刷新率的驱动方式进行切换时，出现亮度异常的问题，也就是说避免屏幕闪烁现象，提高视觉体验。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
参考图2，图2为本发明实施例提供的一种显示面板中像素电路的电路结构示意图；参考图3，图3为本发明实施例提供的另一种显示面板中像素电路的电路结构示意图。
该显示面板包括：像素电路10和发光元件Q，该像素电路10连接于数据信号线L1且包括驱动晶体管T0，该驱动晶体管T0用于为所述发光元件Q提供驱动电流。其中，像素电路中的驱动晶体管T0可以为PMOS型驱动晶体管或NMOS型驱动晶体管，二者相对应的像素电路结构也不相同，下面对PMOS型驱动晶体管对应的像素电路，以及NMOS型驱动晶体管对应的像素电路分别进行介绍：
如图2所示，对驱动晶体管T0为PMOS型驱动晶体管的像素电路进行说明。
该驱动晶体管T0的漏极与发光元件Q耦接，在驱动晶体管T0导通之后为发光元件Q提供驱动电流。
可选的，如图2所示，该像素电路10还包括数据写入晶体管T1，该数据写入晶体管T1连接于驱动晶体管T0的源极和数据信号线L1之间，该数据写入晶体管T1的源极用于接收数据信号Vdata，数据写入晶体管T1的漏极连接至驱动晶体管T0的源极，数据写入晶体管T1的栅极用于接收控制信号S1。其中，数据写入晶体管T1接收的控制信号S1为脉冲信号，控制信号S1的有效脉冲控制数据写入晶体管T1处于导通状态，以将数据信号Vdata提供给驱动晶体管T0；控制信号S1的无效脉冲控制数据写入晶体管T1处于关断状态。因此，在控制信号S1的控制下，数据写入晶体管T1选择性地为驱动晶体管T0提供数据信号Vdata。
可选的，如图2所示，该像素电路10还包括补偿晶体管T2，用于补偿驱动晶体管T0的阈值电压，该补偿晶体管T2的源极与驱动晶体管T0的栅极连接形成第一节点N1，补偿晶体管T2的漏极与驱动晶体管T0的漏极连接，补偿晶体管T2的栅极用于接收控制信号S2。其中，补偿晶体管T2接收的控制信号S2为脉冲信号，控制信号S2的有效脉冲控制补偿晶体管T2处于导通状态，以补偿驱动晶体管T0的阈值电压；控制信号S2的无效脉冲控制补偿晶体管T2的处于关断状态。因此，在控制信号S2的控制下，补偿晶体管T2的选择性地补偿驱动晶体管T0的阈值电压。
可选的，如图2所示，该像素电路10还包括第一晶体管T3和第二晶体管T4，第一晶体管T3连接于第一电源信号端PVDD与驱动晶体管T0的源极之间，第二晶体管T4连接于驱动晶体管T0的漏极与发光元件Q之间，用于控制像素电路10处于发光阶段还是非发光阶段。
发光元件Q的阴极连接第二电源信号端PVEE。
第一晶体管T3和第二晶体管T4的栅极同时接收控制信号EM，在控制信号EM的控制下，第二晶体管T4处于导通状态或关断状态；第二晶体管T4的栅极接收的控制信号EM为脉冲信号，在发光阶段，控制信号EM输出有效脉冲控制第二晶体管T4处于导通状态，则驱动晶体管T0提供的驱动电流流入发光元件Q使其发光；在非发光阶段，控制信号EM输出无效脉冲控制第二晶体管T4处于关断状态，则发光元件Q不发光。
可选的，如图2所示，该像素电路10还包括第三晶体管T5；第三晶体管T5的源极接收复位信号Vref，第三晶体管T5的漏极与驱动晶体管T0的栅极连接，第三晶体管T5的栅极用于接收控制信号S3。其中，第三晶体管T5接收的控制信号S3为脉冲信号，控制信号S3的有效脉冲控制第三晶体管T5处于导通状态，则复位信号Vref通过第三晶体管T5写入驱动晶体管T0的栅极，以对驱动晶体管T0的栅极进行复位；控制信号S3的无效脉冲控制第三晶体管T5处于关断状态。
可选的，如图2所示，该像素电路10还包括第四晶体管T6；第四晶体管T6的源极用于接收初始化信号Vini，第四晶体管T6的漏极与发光元件Q的阳极连接，第四晶体管T6的栅极用于接收扫描信号S4。其中，第四晶体管T6接收的控制信号S4为脉冲信号，控制信号S4的有效脉冲控制第四晶体管T6处于导通状态，则初始化信号Vini通过第四晶体管T6写入发光元件Q的阳极，以对发光元件Q进行初始化；控制信号S4的无效脉冲控制第五晶体管T6处于关断状态。
可选的，如图2所示，该像素电路还包括存储电容C1，该存储电容C1的第一极板与第一电源信号端PVDD连接，该存储电容C1的第二极板与第一节点N1连接。
如图3所示，对驱动晶体管T0为NMOS型驱动晶体管的像素电路进行说明。
该驱动晶体管T0的源极与发光元件Q耦接，在驱动晶体管T0导通之后为发光元件Q提供驱动电流。
可选的，如图3所示，该像素电路10还包括数据写入晶体管M1，该数据写入晶体管M1连接于驱动晶体管T0的源极和数据信号线L1之间，该数据写入晶体管M1的源极用于接收数据信号Vdata，数据写入晶体管M1的漏极连接至驱动晶体管T0的源极，数据写入晶体管M1的栅极用于接收控制信号K1。其中，数据写入晶体管M1接收的控制信号K1为脉冲信号，控制信号K1的有效脉冲控制数据写入晶体管M1处于导通状态，以将数据信号Vdata提供给驱动晶体管T0；控制信号K1的无效脉冲控制数据写入晶体管M1处于关断状态。因此，在控制信号K1的控制下，数据写入晶体管M1选择性地为驱动晶体管T0提供数据信号Vdata。
可选的，如图3所示，该像素电路10还包括补偿晶体管M2，用于补偿驱动晶体管T0的阈值电压，该补偿晶体管M2的源极与驱动晶体管T0的栅极连接形成第一节点N1，补偿晶体管M2的漏极与驱动晶体管T0的漏极连接，补偿晶体管M2的栅极用于接收控制信号K2。其中，补偿晶体管M2接收的控制信号K2为脉冲信号，控制信号K2的有效脉冲控制补偿晶体管M2的处于导通状态，以补偿驱动晶体管T0的阈值电压；控制信号K2的无效脉冲控制补偿晶体管M2处于关断状态。因此，在控制信号K2的控制下，补偿晶体管M2选择性地补偿驱动晶体管T0的阈值电压。
可选的，如图3所示，该像素电路10还包括第一晶体管M3和第二晶体管M4，第一晶体管M3连接于第一电源信号端PVDD与驱动晶体管T0的漏极之间，第二晶体管M4连接于驱动晶体管T0的源极与发光元件Q之间，用于控制像素电路10处于发光阶段还是非发光阶段。
发光元件Q的阴极连接第二电源信号端PVEE。
第一晶体管M3和第二晶体管M4的栅极同时接收控制信号EM，在控制信号EM的控制下，第二晶体管M4处于导通状态或关断状态；第二晶体管M4的栅极接收的控制信号EM为脉冲信号，在发光阶段，控制信号EM输出有效脉冲控制第二晶体管M4处于导通状态，则驱动晶体管T0提供的驱动电流流入发光元件Q使其发光；在非发光阶段，控制信号EM输出无效脉冲控制第二晶体管M4处于关断状态，则发光元件Q不发光。
可选的，如图3所示，该像素电路10还包括第三晶体管M5；第三晶体管M5的源极用于接收初始化信号Vini，第三晶体管M5的漏极与发光元件Q的阳极连接，第三晶体管M5的栅极用于接收扫描信号K3。其中，第三晶体管M5接收的控制信号K3为脉冲信号，控制信号K3的有效脉冲控制第三晶体管M5处于导通状态，则初始化信号Vini通过第三晶体管M5写入发光元件Q的阳极，以对发光元件Q进行初始化；控制信号K3的无效脉冲控制第三晶体管M5处于关断状态。
可选的，如图3所示，该像素电路10还包括存储电容C2，该存储电容C2的第一极板与第一节点N1连接，该存储电容C2的第二极板与发光单元Q的阳极连接。
基于图2和图3所示的像素电路，可选的，像素电路包括数据写入模块，数据写入模块可以为图2中的晶体管T1，也可以为图3中的晶体管M1，数据写入模块连接于数据信号线，在数据写入阶段，数据写入模块开启，数据信号线向驱动晶体管T0的栅极写入数据信号Vdata；在偏置调节阶段，数据写入模块开启，数据信号线向驱动晶体管T0的源极或漏极写入偏置调节信号。即在此实施方式中，可以复用数据写入模块为偏置调节模块，数据信号线为偏置调节信号线，通过控制补偿晶体管在数据写入阶段开启，在偏置调节阶段关闭，即可控制驱动晶体管T0在数据写入阶段其栅极接收数据信号，在偏置调节阶段其源极或者漏极接收偏置调节信号。
上述方式可以避免再额外多加偏置调节模块，复用数据写入模块即可实现偏置调节的功能，其结构简单，有利于简化面板结构，提升显示面板的分辨率。
参考图4-图7，图4是本发明实施例提供的又一种显示面板中像素电路的电路结构示意图，图5是本发明实施例提供的再一种显示面板中像素电路的电路结构示意图，图6是本发明实施例提供的又一种显示面板中像素电路的电路结构示意图，图7是本发明实施例提供的再一种显示面板中像素电路的电路结构示意图，其中，图2、图4、图5中，驱动晶体管均为PMOS型晶体管，图4和图5与图2的区别在于，图4和图5所示的像素电路，增设了偏置调节模块TR。图3、图6、图7中，驱动晶体管均为NMOS型晶体管。图6和图7与图3的区别在于，图6和图7所示的像素电路，增设了偏置调节模块TR。具体的，像素电路包括数据写入模块和偏置调节模块TR，数据写入模块连接于数据信号线，偏置调节模块连接于偏置调节信号线LR，偏置调节信号线LR用于传输偏置调节信号VR，偏置调节模块TR由控制信号SR控制；在数据写入阶段，数据写入模块开启，数据信号线向驱动晶体管T0的栅极写入数据信号；在偏置调节阶段，偏置调节模块TR开启，偏置调节信号线LR向驱动晶体管T0的源极或漏极写入偏置调节信号VR。
图4与图5的区别在于，图4中的像素电路，偏置调节模块TR连接于驱动晶体管的漏极，图5中的像素电路，偏置调节模块TR连接于驱动晶体管的源极；图6和图7的区别在于，图6中的像素电路，偏置调节模块TR连接于驱动晶体管的漏极，图7中的像素电路，偏置调节模块TR连接于驱动晶体管的源极。
上述结构，通过额外增加偏置调节模块TR，有利于实现偏置调节模块TR与数据写入模块的分开控制，且偏置调节信号的大小也可以单独设置，不受数据信号的制约，当对显示面板在高数据刷新频率和低数据刷新频率下的显示效果要求均较高时，需要通过上述结构，充分保证各个数据刷新频率下均具有较好的显示效果。
需要注意的是，上述的数据写入模块可以为前述数据写入晶体管T1或者M1，偏置调节模块TR可以为偏置调节晶体管TR。
可选的，参考图8，图8为本发明实施例提供的一种像素电路工作的部分时序示意图，图8所示时序图为图2或者图3所示像素电路的一种可选的时序示意图。为了简化起见，本申请中的时序图仅示出了与本申请核心内容相关的时序过程，其他晶体管的时序过程在此处省略，需要明确的是，像素电路的运作过程是需要各个晶体管的时序过程相互配合才能实现的。
如图8所示，该像素电路10的工作过程包括数据写入阶段和偏置调节阶段，在数据写入阶段，数据信号线L1向驱动晶体管T0的栅极写入数据信号Vdata，在偏置调节阶段，数据信号线L1向驱动晶体管T0的源极或漏极写入偏置调节信号。
具体的，如图8所示，基于PMOS型驱动晶体管的像素电路而言，在数据写入阶段，控制信号S1处于有效脉冲阶段控制数据写入晶体管T1处于导通状态，通过该数据信号线L1将数据信号Vdata写入到驱动晶体管T0的栅极；在偏置调节阶段，控制信号S1处于有效脉冲阶段控制数据写入晶体管T1处于导通状态，通过该数据信号线L1将偏置调节信号写入到驱动晶体管T0的源极。
同理，基于NMOS型驱动晶体管的像素电路而言，在数据写入阶段，控制信号K1处于有效脉冲阶段控制数据写入晶体管M1处于导通状态，通过该数据信号线L1将数据信号Vdata写入到驱动晶体管T0的栅极；在偏置调节阶段，控制信号K1处于有效脉冲阶段控制数据写入晶体管T1处于导通状态，通过该数据信号线L1将偏置调节信号写入到驱动晶体管T0的源极。
需要说明的是，图8中以数据写入晶体管为PMOS型晶体管为示例说明，在另一些实施方式中，数据写入晶体管也可以为NMOS型晶体管，此时，S1或者K1跳转为高电平信号时，数据写入晶体管开启，S1或者K1跳转为低电平信号时，数据写入晶体管关闭。
参考图9，图9是本发明实施例提供的另一种像素电路工作的部分时序示意图，图9所示时序图为图4-图7所示像素电路的一种可选的时序示意图，其中，在数据写入阶段，数据写入晶体管T1或者M1开启，偏置调节模块TR关闭，补偿晶体管开启，数据信号写入驱动晶体管T0的栅极；在偏置调节阶段，数据写入晶体管关闭，偏置调节模块TR开启，补偿晶体管关闭，偏置调节信号VR写入驱动晶体管T0的源极或者漏极。图9所示为以偏置调节模块TR中包含的晶体管为PMOS型晶体管为示例，在其他的实施例中，偏置调节模块中包含的晶体管可以为NMOS型晶体管。
示例性的，本申请提供的像素电路的帧刷新频率为F1，帧包括数据写入帧和保持帧，在数据写入帧，数据信号线L1向驱动晶体管T0的栅极写入数据信号Vdata，在保持帧，数据信号线L1不向所述驱动晶体管T0的栅极写入数据信号Vdata。
进一步的，像素电路的数据刷新频率包括第一数据刷新频率F11和第二数据刷新频率F22，其中，帧刷新频率F1、第一数据刷新频率F11和第二数据刷新频率F22满足：F22＜F11≤F1。
此处，需要说明的是，帧刷新频率概念中，帧是以一个发光阶段的最小周期而计算的，帧包括数据写入帧和保持帧；数据刷新频率概念中，数据刷新是以写入数据信号的最小周期而计算的，一个数据刷新周期中，可以包括一个数据写入帧和若干个保持帧。
参考图10，图10为本发明实施例提供的另一种像素电路工作的部分时序示意图；在像素电路的数据刷新频率由第一数据刷新频率F11向第二数据刷新频率F22切换后，一个第二数据刷新周期内共包括N11个偏置调节阶段，N11≥2，第二数据刷新周期的第一个偏置调节阶段输入偏置调节信号V11，第i个偏置调节阶段输入偏置调节信号Vi，1＜i≤N11；其中，
V11≠Vi。
也就是说，在该像素电路的数据刷新频率由高频数据刷新频率向低频数据刷新频率切换之后，第二数据刷新周期的第一个偏置调节阶段的偏置调节信号V11可以与第i个偏置调节阶段的偏置调节信号Vi不同，也就是说，尽量使偏置调节信号以渐变过渡的方式逐渐变化至一固定值，从而避免显示面板由高频数据刷新率的驱动方式向低频数据刷新率的驱动方式进行切换时，出现亮度异常的问题，也就是说避免屏幕闪烁现象，提高视觉体验。
图10中，根据像素电路中偏置调节信号的输入方式不同，可选的偏置调节模块的控制信号可以为前述像素电路中的S1、K1、SR三种信号的任意一种，具体为何种信号视像素电路的具体结构选择即可。
可选的，在本发明一实施例中，第二数据刷新周期内的数据写入帧写入的数据信号为Vdata，其中，
|V11-Vdata|＜|Vi-Vdata|。
具体的，在第二数据刷新周期内，|V11-Vdata|＜|Vi-Vdata|表征第二数据刷新周期的第一个偏置调节阶段的偏置调节信号V11与第i个偏置调节阶段的偏置调节信号Vi不同，且第一个偏置调节阶段的偏置调节信号V11与Vdata之间的差值小于第i个偏置调节阶段的偏置调节信号Vi与Vdata之间的差值，也就是说，在像素电路的数据刷新频率由高频数据刷新频率向低频数据刷新频率切换之后，第一个偏置调节阶段来临时在第一个偏置调节阶段，驱动晶体管接收的信号由Vdata先转变为一个与Vdata之间的差值较小的值，再逐渐转变为与Vdata之间的差值较大的值，并没有直接突变为与Vdata差值较大的偏置调节信号，而是以平缓过渡的方式逐渐变化至一固定值，从而避免显示面板出现亮度异常的问题，提高视觉体验。一般地，以驱动晶体管T0为PMOS型晶体管为例，Vdata的最大值一般为4V-5V，而偏置调节信号可以设置为6.5V-7V，V11和/或Vi可以介于这两个值之间，例如可以大于5V且小于6.5V，从而实现偏置调节信号的平缓过渡。
以PMOS型驱动晶体管为例进行说明：
当驱动晶体管T0为PMOS型驱动晶体管时，驱动晶体管T0所接收的偏置调节信号需大于数据信号Vdata，也就是说，驱动晶体管T0需要从接收数据信号Vdata的状态切换至接收一个更高电平的偏置调节信号，为了保证这一更高电平的偏置调节信号的平缓过渡，则会存在|V11-Vdata|＜|Vi-Vdata|。
以NMOS型驱动晶体管为例进行说明：
当驱动晶体管T0为NMOS型驱动晶体管时，驱动晶体管T0所接收的偏置调节信号需小于数据信号Vdata，也就是说，驱动晶体管T0需要从接收数据信号Vdata的状态切换至接收一个更低电平的偏置调节信号，为了保证这一更低电平的偏置调节信号的平缓过渡，同样会存在|V11-Vdata|＜|Vi-Vdata|。
可选的，在本发明另一实施例中，第二数据刷新周期的第一个偏置调节阶段至第i个偏置调节阶段之间的i个偏置调节阶段所输入的偏置调节信号与Vdata之间的差值依次增大。
具体的，进一步保证驱动晶体管所接收的偏置调节信号可以平缓过渡到一固定值，防止在过渡过程中出现偏置调节信号也突变的情况发生。
也就是说，在像素电路的数据刷新频率由高频数据刷新频率向低频数据刷新频率切换之后，第一个偏置调节阶段来临时在第一个偏置调节阶段，驱动晶体管接收的信号并没有直接突变为最大值的偏置调节信号，而是通过多个偏置调节阶段，多阶段性的逐渐输入与Vdata之间差值依次增大的偏置调节信号，以平缓过渡的方式逐渐变化至一固定值，从而避免显示面板出现亮度异常的问题，提高视觉体验。
示例性的，假设第二数据刷新周期内的偏置调节阶段共包括三个，那么，第一个偏置调节阶段所输入的偏置调节信号与Vdata之间的差值，小于第二个偏置调节阶段所输入的偏置调节信号与Vdata之间的差值，且小于第三个偏置调节阶段所输入的偏置调节信号与Vdata之间的差值。
可选的，在本发明另一实施例中：
驱动晶体管为PMOS型晶体管时，V11＜Vi；或者，
驱动晶体管为NMOS型晶体管时，V11＞Vi。
具体的，基于PMOS型晶体管的特性可知，当其工作在饱和状态下时，栅极电位低、源极电位和漏极电位高。但是，显示面板中像素电路在发光阶段时，驱动晶体管是工作在非饱和状态的，对于PMOS型驱动晶体管而言，就会导致PMOS型驱动晶体管开启时，栅极电位比漏极电位还要高的情况；长期保持这种情况就会导致驱动晶体管内部的离子极性化，进而驱动晶体管内部形成内建电场，导致驱动晶体管的阈值电压不断偏移。
基于此，在本申请中为了防止这种情况的发生，将PMOS型驱动晶体管的漏极电位在偏置调节阶段通过偏置调节信号抬高，因此，偏置调节信号需要是高电平信号，同时在第一个偏置调节阶段，偏置调节信号可以较小，通过多个偏置调节阶段以平缓过渡的方式使偏置调节信号逐渐变化至一固定的高电平信号，从而也避免显示面板由高频数据刷新率的驱动方式向低频数据刷新率的驱动方式进行切换时，出现亮度异常的问题，也就是说避免屏幕闪烁现象，提高视觉体验。
同理，基于NMOS型晶体管的特性可知，当其工作在饱和状态下时，栅极电位高、源极电位和漏极电位低。但是，显示面板中像素电路在发光阶段时，驱动晶体管是工作在非饱和状态的，对于NMOS型驱动晶体管而言，就会导致NMOS型驱动晶体管开启时，栅极电位比漏极电位还要低的情况；长期保持这种情况就会导致驱动晶体管内部的离子极性化，进而驱动晶体管内部形成内建电场，导致驱动晶体管的阈值电压不断偏移。
基于此，在本申请中为了防止这种情况的发生，将NMOS型驱动晶体管的漏极电位在偏置调节阶段通过偏置调节信号拉低，因此，偏置调节信号需要是低电平信号，同时在第一个偏置调节阶段，偏置调节信号可以较大，通过多个偏置调节阶段以平缓过渡的方式使偏置调节信号逐渐变化至一固定的低电平信号，从而也避免显示面板由高频数据刷新率的驱动方式向低频数据刷新率的驱动方式进行切换时，出现亮度异常的问题，也就是说避免屏幕闪烁现象，提高视觉体验。
可选的，在本发明另一实施例中，所述驱动晶体管为PMOS型晶体管，所述第二数据刷新周期的第一个偏置调节阶段至第i个偏置调节阶段之间的i个偏置调节阶段所输入的偏置调节信号依次增大；
所述驱动晶体管为NMOS型晶体管，所述第二数据刷新周期的第一个偏置调节阶段至第i个偏置调节阶段之间的i个偏置调节阶段所输入的偏置调节信号依次减小。
具体的，进一步保证驱动晶体管所接收的偏置调节信号可以平缓过渡到一固定值，防止在过渡过程中出现偏置调节信号也突变的情况发生。
基于PMOS型驱动晶体管而言，在偏置调节信号不断增大的过程中，在像素电路的数据刷新频率由高频数据刷新频率向低频数据刷新频率切换之后，第一个偏置调节阶段来临时在第一个偏置调节阶段，驱动晶体管接收的信号并没有直接突变为最大值的偏置调节信号，而是通过多个偏置调节阶段，多阶段性的逐渐输入依次增大的偏置调节信号，以平缓过渡的方式逐渐变化至一固定的高电平信号，从而避免显示面板出现亮度异常的问题，提高视觉体验。
基于NMOS型驱动晶体管而言，在偏置调节信号不断减小的过程中，在像素电路的数据刷新频率由高频数据刷新频率向低频数据刷新频率切换之后，第一个偏置调节阶段来临时在第一个偏置调节阶段，驱动晶体管接收的信号并没有直接突变为最小值的偏置调节信号，而是通过多个偏置调节阶段，多阶段性的逐渐输入依次减小的偏置调节信号，以平缓过渡的方式逐渐变化至一固定的低电平信号，从而避免显示面板出现亮度异常的问题，提高视觉体验。
可选的，在本发明另一实施例中，第二数据刷新周期的第i个偏置调节阶段至第N个偏置调节阶段之间的(N-i+1)个偏置调节阶段所输入的偏置调节信号相等，为预设偏置调节信号V0。
具体的，在第二数据刷新周期内，从第一个偏置调节阶段至第i个偏置调节阶段之后，平缓过渡的偏置调节信号已变化到一固定值的偏置调节信号，即预设偏置调节信号V0。
在这一平缓过渡的过程中，已充分保证驱动晶体管所接收的信号不会发生突变的情况，从而避免显示面板出现亮度异常的问题，提高视觉体验。
那么，在第二数据刷新周期的第i个偏置调节阶段至第N个偏置调节阶段之间的(N-i+1)个偏置调节阶段所输入的偏置调节信号相等即可，均为预设偏置调节信号V0。
可选的，在本发明另一实施例中，第二数据刷新周期的第一个偏置调节阶段至第i个偏置调节阶段之间的i个偏置调节阶段所输入的偏置调节信号以等差的方式依次增大或者减小。
具体的，为了进一步的保证驱动晶体管所接收的偏置调节信号可以平缓过渡到一固定值，防止在过渡过程中出现偏置调节信号也突变的情况发生，在本申请中，通过优化偏置调节信号平缓过渡的方式，以等差增大或等差减小的方式，充分保证驱动晶体管所接收的信号是平缓过渡的，保证驱动晶体管所接收的信号不会发生突变的情况，从而避免显示面板出现亮度异常的问题，提高视觉体验。
可选的，在本发明另一实施例中，第二数据刷新周期的第一个偏置调节阶段至第i个偏置调节阶段之间的i个偏置调节阶段中，相邻偏置调节阶段所输入的偏置调节信号之间的差值逐渐增大。
具体的，在第二数据刷新周期的第一个偏置调节阶段至第i个偏置调节阶段之间，使相邻偏置调节阶段所输入的偏置调节信号之间的差值逐渐增大，在保证驱动晶体管所接收的信号没有发生突变的情况下，以较快的速度使驱动晶体管所接收的偏置调节信号达到预设偏置调节信号V0。
示例性的，当数据信号Vdata与预设偏置调节信号V0相差较大时，可以使第一个偏置调节阶段所输入的偏置调节信号，与第二个偏置调节阶段所输入的偏置调节信号之间的差值先比较小，后面再逐渐增大相邻偏置调节阶段所输入的偏置调节信号之间的差值。
也就是说，在整个偏置调节阶段中，前期先给驱动晶体管一个适应的时间，以避免一开始相邻偏置调节阶段所输入的偏置调节信号之间的差值较大，导致驱动晶体管的状态发生突变，在中后期可以适当性的再逐渐增大相邻偏置调节阶段所输入的偏置调节信号之间的差值，以较快的速度使驱动晶体管所接收的偏置调节信号达到预设偏置调节信号V0。
可选的，在本发明另一实施例中，第二数据刷新周期的第一个偏置调节阶段至第i个偏置调节阶段之间的i个偏置调节阶段中，相邻偏置调节阶段所输入的偏置调节信号之间的差值逐渐减小。
具体的，当数据信号Vdata与预设偏置调节信号V0本身就相差较小时，第一个偏置调节阶段所输入的偏置调节信号，与第二个偏置调节阶段所输入的偏置调节信号之间的差值可以稍微大一些，后面再逐渐减小相邻偏置调节阶段所输入的偏置调节信号之间的差值。
由于数据信号Vdata与预设偏置调节信号V0本身就相差较小，对驱动晶体管的影响较小，因此基于上述这种设置也不会对驱动晶体管造成太大的影响。
可选的，在本发明另一实施例中，驱动晶体管为PMOS型晶体管时，偏置调节信号的电压高于第二数据刷新周期内的数据写入帧写入的数据信号Vdata。
驱动晶体管为NMOS型晶体管时，偏置调节信号的电压低于第二数据刷新周期内的数据写入帧写入的数据信号Vdata。
具体的，基于PMOS型晶体管的特性可知，当其工作在饱和状态下时，栅极电位低、源极电位和漏极电位高。但是，显示面板中像素电路在发光阶段时，驱动晶体管是工作在非饱和状态的，对于PMOS型驱动晶体管而言，就会导致PMOS型驱动晶体管开启时，栅极电位比漏极电位还要高的情况；长期保持这种情况就会导致驱动晶体管内部的离子极性化，进而驱动晶体管内部形成内建电场，导致驱动晶体管的阈值电压不断增大。
基于此，在本申请中为了防止这种情况的发生，使偏置调节信号的电压高于第二数据刷新周期内的数据写入帧写入的数据信号Vdata，即将PMOS型驱动晶体管的漏极电位在偏置调节阶段通过偏置调节信号抬高，以改善PMOS型驱动晶体管的栅极电位和漏极电位之间的电势差，进而减弱驱动晶体管内部离子极性划程度，降低驱动晶体管的阈值电压，保证Id-Vg曲线尽可能不发生偏移，那么，在显示面板由高频数据刷新率的驱动方式向低频数据刷新率的驱动方式进行切换时，不会出现亮度异常的问题，也就是说不会出现屏幕闪烁现象，提高视觉体验。
同理，基于NMOS型晶体管的特性可知，当其工作在饱和状态下时，栅极电位高、源极电位和漏极电位低。但是，显示面板中像素电路在发光阶段时，驱动晶体管是工作在非饱和状态的，对于NMOS型驱动晶体管而言，就会导致NMOS型驱动晶体管开启时，栅极电位比漏极电位还要低的情况；长期保持这种情况就会导致驱动晶体管内部的离子极性化，进而驱动晶体管内部形成内建电场，导致驱动晶体管的阈值电压不断增大。
基于此，在本申请中为了防止这种情况的发生，使偏置调节信号的电压低于第二数据刷新周期内的数据写入帧写入的数据信号Vdata，即将NMOS型驱动晶体管的漏极电位在偏置调节阶段通过偏置调节信号拉低，以改善NMOS型驱动晶体管的栅极电位和漏极电位之间的电势差，进而减弱驱动晶体管内部离子极性化程度，降低驱动晶体管的阈值电压，保证Id-Vg曲线尽可能不发生偏移，那么，在显示面板由高频数据刷新率的驱动方式向低频数据刷新率的驱动方式进行切换时，不会出现亮度异常的问题，也就是说不会出现屏幕闪烁现象，提高视觉体验。
可选的，在本发明另一实施例中，参考图11-图13，图11为本发明实施例提供的又一种像素电路工作的部分时序示意图，图12是本发明实施例提供的又一种像素电路工作的部分时序示意图，图13是本发明实施例提供的又一种像素电路工作的部分时序示意图。图11为图2或者图3所示像素电路对应的部分时序示意图，图12和图13为图4-图7所示像素电路对应的部分时序示意图。
该像素电路在第二数据刷新频率F22下工作时，一个第二数据刷新周期内包括一个数据写入帧和r个保持帧，r≥1。
该保持帧包括偏置调节阶段。
具体的，在数据写入帧，数据信号线L1为驱动晶体管T0的栅极提供数据信号Vdata，而在保持帧数据信号线L1不为驱动晶体管T0的栅极提供数据信号Vdata，因此在本申请中将偏置调节阶段放在保持帧内，一方面可以避免数据写入帧的持续时间过长；另一方面，如图11所示，因为偏置调节信号需要通过数据信号线L1传输，而数据写入帧内数据信号线L1上需要传输数据信号Vdata，会导致数据信号Vdata和偏置调节信号不兼容，而保持帧内数据信号线L1可以切换到传输偏置调节信号。在本申请其他实施例中，尤其是对应图4-图7所示的像素电路，如果数据写入帧也可以设置偏置调节阶段，则数据写入帧也可以包括偏置调节阶段，即如图13所示，数据写入帧，SR信号也可以控制偏置调节模块开启。
进一步的，对于显示面板采用低频数据刷新率的驱动方式而言，其保持帧的数量相对来说比较多，那么对于传输偏置调节信号的方式可以更为灵活的设置。
可选的，在本发明另一实施例中，参考图14，图14为本发明实施例提供的又一种显示面板中像素电路的电路结构示意图；参考图15，图15为本发明实施例提供的又一种显示面板中像素电路的电路结构示意图。
该像素电路10包括数据写入模块11和补偿模块12，数据写入模块11连接于数据信号线L1和驱动晶体管T0的源极之间，补偿模块12连接于驱动晶体管T0的栅极和漏极之间；其中，
在数据写入帧，数据写入模块11和补偿模块12开启，数据信号线L1将数据信号Vdata写入驱动晶体管T0的栅极。
在保持帧，数据写入模块11开启，补偿模块12关闭，数据信号线L1将偏置调节信号写入驱动晶体管T0的源极或漏极。
具体的，如图14所示，基于PMOS型驱动晶体管的像素电路而言，参考图16，图16为本发明实施例提供的又一种像素电路工作的部分时序示意图，在数据写入帧，控制信号S1处于有效脉冲阶段控制数据写入晶体管T1处于导通状态，控制信号S2处于有效脉冲阶段控制补偿晶体管T2处于导通状态，通过该数据信号线L1将数据信号Vdata写入到驱动晶体管T0的栅极；在保持帧，控制信号S1处于有效脉冲阶段控制数据写入晶体管T1处于导通状态，控制信号S2处于无效脉冲阶段控制补偿晶体管处于关断状态，通过该数据信号线L1将偏置调节信号写入到驱动晶体管T0的源极，用于调节驱动晶体管T0的偏置状态。
同理，基于NMOS型驱动晶体管的像素电路而言，参考图17，图17为本发明实施例提供的又一种像素电路工作的部分时序示意图，在数据写入帧，控制信号K1处于有效脉冲阶段控制数据写入晶体管M1处于导通状态，控制信号K2处于有效脉冲阶段控制补偿晶体管M2处于导通状态，通过该数据信号线L1将数据信号Vdata写入到驱动晶体管T0的栅极；在保持帧，控制信号K1处于有效脉冲阶段控制数据写入晶体管T1处于导通状态，控制信号K2处于无效脉冲阶段控制补偿晶体管M2处于关断状态，通过该数据信号线L1将偏置调节信号写入到驱动晶体管T0的源极，用于调节驱动晶体管T0的偏置状态。
可选的，在本发明另一实施例中，第二数据刷新周期内，第一个偏置调节阶段位于第一个保持帧，第i个偏置调节阶段位于第i个保持帧。
具体的，在具有多个保持帧的情况下，使一个保持帧包括一个偏置调节阶段，那么第一个偏置调节阶段位于第一个保持帧内，也就可以保证在数据写入帧结束之后，在第一个保持帧内就可以实现对驱动晶体管进行偏置调节。
或，第二数据刷新周期内，一个保持帧存在多个偏置调节阶段也是实现对驱动晶体管进行偏置调节的一种方式。
或，第二数据刷新周期内，在具有多个保持帧的情况下，部分保持帧具有一个或多个偏置调节阶段，部分保持帧不具有偏置调节阶段，也是实现对驱动晶体管进行偏置调节的一种方式。
或，第一个偏置调节阶段也可以位于数据写入帧，第i个偏置调节阶段位于第i-1个保持帧。
基于多种偏置调节方式，在实际应用中可根据实际情况来合理选择，在本发明实施例中并不作限定。
可选的，在本发明另一实施例中，该像素电路的数据刷新频率还包括第三数据刷新频率F33，F33＜F22；其中，
参考图18，图18为本发明实施例提供的又一种像素电路工作的部分时序示意图；在该像素电路的数据刷新频率由第一数据刷新频率F11向第三数据刷新频率F33切换后，一个第三数据刷新周期内共包括N12个偏置调节阶段，N12≥2，第三数据刷新周期的第一个偏置调节阶段输入偏置调节信号V12，第j个偏置调节阶段输入偏置调节信号Vj，1≤j≤N12；其中，
V12≠Vj。
具体的，在该像素电路的数据刷新频率由高频数据刷新频率向低频数据刷新频率切换之后，第三数据刷新周期的第一个偏置调节阶段的偏置调节信号可以与第j个偏置调节阶段的偏置调节信号不同，也就是说，尽量使偏置调节信号以平缓过渡的方式逐渐变化至一固定值，从而避免显示面板由高频数据刷新率的驱动方式向低频数据刷新率的驱动方式进行切换时，出现亮度异常的问题，也就是说避免屏幕闪烁现象，提高视觉体验。
可选的，在本发明另一实施例中，第二数据刷新周期的第一个偏置调节阶段至第i个偏置调节阶段之间的i个偏置调节阶段所输入的偏置调节信号依次增大或者减小，第i个偏置调节阶段至第N11个偏置调节阶段之间的(N11-i+1)个偏置调节阶段所输入的偏置调节信号相等。
第三数据刷新周期的第一个偏置调节阶段至第j个偏置调节阶段之间的j个偏置调节阶段所输入的偏置调节信号依次增大或者减小，第j个偏置调节阶段至第N12个偏置调节阶段之间的(N12-j+1)个偏置调节阶段所输入的偏置调节信号相等；其中，
i＜j。
具体的，在该像素电路的数据刷新频率中，第一数据刷新频率F11大于第二数据刷新频率F22大于第三数据刷新频率F33，即第二数据刷新频率F22相对第三数据刷新频率F33频率更高一些，第三数据刷新频率F22相对第二数据刷新频率F22频率更低一些。
又由于频率越低，一个数据刷新周期内，保持帧的数量相对来说会变得更多，那么在一个数据刷新周期内驱动晶体管的栅极电位保持不变的持续时间就会越长，也就会导致驱动晶体管内部的离子极性化程度加重，使驱动晶体管内部形成内建电场，导致驱动晶体管的阈值电压不断增大，Ig-Vg曲线严重发生偏移，驱动晶体管的阈值电压偏移更加严重。
因此，在数据刷新频率相对更低的阶段，采用更多偏置调节阶段多次逐步的调整偏置调节信号使其稳定到某一固定值，来最大程度缓解驱动晶体管阈值电压偏移较多的问题。
示例性，第二数据刷新周期中通过5个偏置调节阶段使偏置调节信号稳定到某一固定值，后续的偏置调节阶段保持这一偏置调节信号的输入。
第三数据刷新周期中通过8或10或更多偏置调节阶段使偏置调节信号稳定到某一固定值，后续的偏置调节阶段保持这一偏置调节信号的输入。
可选的，在本发明另一实施例中，第二数据刷新周期的第一个偏置调节阶段至第i个偏置调节阶段之间的i个偏置调节阶段所输入的偏置调节信号以等差△V1依次增大或者减小。
第三数据刷新周期的第一个偏置调节阶段至第j个偏置调节阶段之间的j个偏置调节阶段所输入的偏置调节信号以等差△V2依次增大或者减小。
其中，△V1＞△V2。
具体的，在该像素电路的数据刷新频率中，第一数据刷新频率F11大于第二数据刷新频率F22大于第三数据刷新频率F33，即第二数据刷新频率F22相对第三数据刷新频率F33频率更高一些，第三数据刷新频率F22相对第二数据刷新频率F22频率更低一些。
又由于频率越低，一个数据刷新周期内，保持帧的数量相对来说会变得更多，那么在一个数据刷新周期内驱动晶体管的栅极电位保持不变的持续时间就会越长，也就会导致驱动晶体管内部的离子极性化程度加重，使驱动晶体管内部形成内建电场，导致驱动晶体管的阈值电压不断增大，Ig-Vg曲线严重发生偏移，驱动晶体管阈值电压偏移更加严重。
因此，在偏置调节信号采用等差的变化方式时，在数据刷新频率相对更低的阶段，需采用等差变化趋势更平缓的方式(即采用小于△V1的△V2)逐步调整偏置调节信号使其稳定到某一固定值，来最大程度缓解驱动晶体管阈值电压偏移较多的问题。
如果△V2较大，则会导致驱动晶体管接收的信号跨度过大，容易导致驱动晶体管的状态不稳定，无法良好的调整驱动晶体管的阈值电压，进而影响发光元件的发光状态。
可选的，在本发明另一实施例中，第二数据刷新周期第一个偏置调节阶段至第i个偏置调节阶段之间的i个偏置调节阶段中相邻两偏置调节阶段所输入的偏置调节信号的差值大于第三数据刷新周期第一个偏置调节阶段至第j个偏置调节阶段之间的j个偏置调节阶段中相邻两偏置调节阶段所输入的偏置调节信号的差值。
具体的，在本发明这一实施例中，并不限定偏置调节信号采用等差的方式进行变化，只需保证第三数据刷新周期中相邻两个偏置调节阶段所输入的偏置调节信号的差值小于第二数据刷新周期中相邻两个偏置调节阶段所输入的偏置调节信号的差值。
也就是说，第三数据刷新周期中偏置调节信号的变化幅度相比较第二数据刷新周期中偏置调节信号的变化幅度更为平缓，以此来最大程度缓解驱动晶体管阈值电压偏移较多的问题。
需要说明的是，本申请中的第二数据刷新周期的时间长度为第二数据刷新频率F22的倒数，第三数据刷新周期的时间长度为第三数据刷新频率F33的倒数。
可选的，本实施例中，由第一数据刷新频率F11向第二数据刷新频率F22切换后，可以为第一个数据刷新周期内包含所述的N11个偏置调节阶段，也可以为前q个数据刷新周期各自均包含所述的N11个偏置调节阶段，q≥1；这两种情形下，其他的数据刷新周期，其偏置调节阶段可以设置为第一个偏置调节阶段的偏置调节信号即达到固定值V0。因为有了这部分数据刷新周期的过渡，驱动晶体管可以适应在第二数据刷新频率下的工作，从而在其他的数据刷新周期，无需设置平缓过渡的方式。当然，在其他的实施方式中，也可以为显示面板在第二数据刷新频率下工作时，所有的数据刷新周期都包含所述的N11个偏置调节阶段，从而保证驱动晶体管的稳定性。视具体的情况选择即可。
可选的，本申请实施例的另一方面提供另一种显示面板，其中，显示面板包括：像素电路和发光元件，所述像素电路包括驱动晶体管，所述驱动晶体管用于为所述发光元件提供驱动电流；所述像素电路的工作过程包括数据写入阶段和偏置调节阶段，在所述数据写入阶段，所述驱动晶体管的栅极接收数据信号，在所述偏置调节阶段，所述驱动晶体管的源极或漏极接收偏置调节信号；所述像素电路的帧刷新频率为F1，所述帧包括数据写入帧和保持帧；所述像素电路的数据刷新频率包括第一数据刷新频率F11和第二数据刷新频率F22，其中，F22＜F11≤F1，其中，在所述像素电路的数据刷新频率由第一数据刷新频率F11向第二数据刷新频率F22切换后，一个第二数据刷新周期内共包括N11个偏置调节阶段，N11≥2，所述第二数据刷新周期的第m个偏置调节阶段输入偏置调节信号Vm，第n个偏置调节阶段输入偏置调节信号Vn，1≤m≤N11，1≤n≤N11，m＜n；其中，
Vm≠Vn。
在本申请中，当高数据刷新频率向低数据刷新频率切换时，低数据刷新周期中设定多个偏置调节阶段，第m个偏置调节阶段的偏置调节信号可以与第n个偏置调节阶段的偏置调节信号不同，也就是说，尽量使偏置调节信号以平缓过渡的方式逐渐变化至一固定值，从而避免显示面板由高频数据刷新率的驱动方式向低频数据刷新率的驱动方式进行切换时，出现亮度异常的问题，也就是说避免屏幕闪烁现象，提高视觉体验。
本实施方式与前述实施方式的区别在于，不限定m和n是否为第一个偏置调节阶段，也即，在一些情况下，可以设置不同的偏置调节阶段的偏置调节信号可调，从而可以根据具体需要设置具体的偏置调节信号，均属于本申请保护的范围之内。
基于此，本实施例中，第二数据刷新周期内的数据写入帧写入的数据信号为Vdata，其中，|Vm-Vdata|＜|Vn-Vdata|。因为m＜n，设置|Vm-Vdata|＜|Vn-Vdata|可以使得，偏置调节信号以平缓过渡的方式逐渐变化至一固定值，使得偏置调节信号与Vdata之间的差值逐渐增大，不至于造成信号突变而对阈值电压已经有所偏移的驱动晶体管造成更大的影响。
另外，本实施例中，
驱动晶体管为PMOS型晶体管，Vm＜Vn；或者，
驱动晶体管为NMOS型晶体管，Vm＞Vn。
因为m＜n，如上设置可以使得，偏置调节信号以平缓过渡的方式逐渐变化至一固定值，使得偏置调节信号逐渐增大或者逐渐减小，不至于造成信号突变而对阈值电压已经有所偏移的驱动晶体管造成更大的影响。
需要说明的是，本实施方式中，仅m和n的定义与前述实施方式中不同，像素电路以及相关时序，与前述实施方式中的相近，可直接参考前述实施方式，此处不再赘述。
可选的，基于本发明上述全部实施例，在本发明另一实施例中还提供了一种显示装置，参考图19，图19为本发明实施例提供的一种显示装置的结构示意图。
该显示装置包括上述实施例提供的任意一种显示面板200。
由于本发明实施例提供的显示装置包括上述实施例提供的任意一种显示面板，因此该显示装置具有与上述实施例提供的显示面板相同或相应的技术效果。
该显示装置具体可以为手机、电脑以及其它电子设备等。
以上对本发明所提供的一种显示面板及显示装置进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备所固有的要素，或者是还包括为这些过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (25)

1.一种显示面板，其特征在于，包括：
像素电路和发光元件，所述像素电路包括驱动晶体管，所述驱动晶体管用于为所述发光元件提供驱动电流；
所述像素电路的工作过程包括数据写入阶段和偏置调节阶段，在所述数据写入阶段，所述驱动晶体管的栅极接收数据信号，在所述偏置调节阶段，所述驱动晶体管的源极或漏极接收偏置调节信号；
所述像素电路的帧刷新频率为F1，所述帧包括数据写入帧和保持帧；
所述像素电路的数据刷新频率包括第一数据刷新频率F11和第二数据刷新频率F22，其中，F22＜F11≤F1，其中，
在所述像素电路的数据刷新频率由第一数据刷新频率F11向第二数据刷新频率F22切换后，一个第二数据刷新周期内共包括N11个偏置调节阶段，N11≥2，所述第二数据刷新周期的第一个偏置调节阶段输入偏置调节信号V11，第i个偏置调节阶段输入偏置调节信号Vi，1＜i≤N11；其中，
V11≠Vi。
2.根据权利要求1所述的显示面板，其特征在于，
所述像素电路包括数据写入模块，所述数据写入模块连接于数据信号线；
在所述数据写入阶段，所述数据写入模块开启，所述数据信号线向所述驱动晶体管的栅极写入数据信号；
在所述偏置调节阶段，所述数据写入模块开启，所述数据信号线向所述驱动晶体管的源极或漏极写入偏置调节信号。
3.根据权利要求1所述的显示面板，其特征在于，
所述像素电路包括数据写入模块和偏置调节模块，所述数据写入模块连接于数据信号线，所述偏置调节模块连接于偏置调节信号线；
在所述数据写入阶段，所述数据写入模块开启，所述数据写入信号线向所述驱动晶体管的栅极写入数据信号；
在所述偏置调节阶段，所述偏置调节模块开启，所述偏置调节信号线向所述驱动晶体管的源极或漏极写入偏置调节信号。
4.根据权利要求1所述的显示面板，其特征在于，
所述第二数据刷新周期内的数据写入帧写入的数据信号为Vdata，其中，
|V11-Vdata|＜|Vi-Vdata|。
5.根据权利要求4所述的显示面板，其特征在于，
所述第二数据刷新周期的第一个偏置调节阶段至第i个偏置调节阶段之间的i个偏置调节阶段所输入的偏置调节信号与Vdata之间的差值依次增大。
6.根据权利要求1所述的显示面板，其特征在于，
所述第二数据刷新周期的第i个偏置调节阶段至第N个偏置调节阶段之间的(N-i+1)个偏置调节阶段所输入的偏置调节信号相等，为预设偏置调节信号V0。
7.根据权利要求1所述的显示面板，其特征在于，
所述第二数据刷新周期的第一个偏置调节阶段至第i个偏置调节阶段之间的i个偏置调节阶段中，相邻偏置调节阶段所输入的偏置调节信号之间的差值逐渐增大。
8.根据权利要求1所述的显示面板，其特征在于，
所述第二数据刷新周期的第一个偏置调节阶段至第i个偏置调节阶段之间的i个偏置调节阶段中，相邻偏置调节阶段所输入的偏置调节信号之间的差值逐渐减小。
9.根据权利要求1、7或8中任一项所述的显示面板，其特征在于，
所说第一个偏置调节阶段位于所述数据写入帧。
10.根据权利要求9所述的显示面板，其特征在于，
至少一所述第二数据刷新周期内，所述第一个偏置调节阶段位于所述数据写入帧的数据写入阶段之后。
11.根据权利要求1、7或8中任一项所述的显示面板，其特征在于，
所述第i个偏置调节阶段位于所述保持帧。
12.根据权利要求1、7或8中任一项所述的显示面板，其特征在于，
所说第一个偏置调节阶段位于所述数据写入帧，所述第i个偏置调节阶段位于第i-1个保持帧。
13.根据权利要求1、7或8中任一项所述的显示面板，其特征在于，
所述第二数据刷新周期内，一个保持帧存在多个偏置调节阶段。
14.根据权利要求1、7或8中任一项所述的显示面板，其特征在于，
至少一所述第二数据刷新周期内，所述第一个偏置调节阶段位于所述数据写入帧的数据写入阶段之后。
15.根据权利要求1所述的显示面板，其特征在于，
当所述驱动晶体管为PMOS型晶体管，至少一所述偏置调节信号的电压高于所述第二数据刷新周期内的数据写入帧写入的数据信号Vdata；
当所述驱动晶体管为NMOS型晶体管，所述偏置调节信号的电压低于所述第二数据刷新周期内的数据写入帧写入的数据信号Vdata。
16.根据权利要求1所述的显示面板，其特征在于，
所述像素电路在第二数据刷新频率F22下工作时，一个第二数据刷新周期内包括一个数据写入帧和r个保持帧，r≥1；
所述保持帧包括所述偏置调节阶段。
17.根据权利要求16所述的显示面板，其特征在于，
所述第二数据刷新周期内，所述第一个偏置调节阶段位于第一个保持帧，所述第i个偏置调节阶段位于第i个保持帧。
18.根据权利要求1所述的显示面板，其特征在于，
所述像素电路的数据刷新频率还包括第三数据刷新频率F33，F33＜F22；其中，
在所述像素电路的数据刷新频率由第一数据刷新频率F11向所述第三数据刷新频率F33切换后，一个第三数据刷新周期内共包括N12个偏置调节阶段，N12≥2，所述第三数据刷新周期的第一个偏置调节阶段输入偏置调节信号V12，第j个偏置调节阶段输入偏置调节信号Vj，1≤j≤N12；其中，
V12≠Vj。
19.根据权利要求18所述的显示面板，其特征在于，
所述第二数据刷新周期的第一个偏置调节阶段至第i个偏置调节阶段之间的i个偏置调节阶段所输入的偏置调节信号依次增大或者减小，第i个偏置调节阶段至第N11个偏置调节阶段之间的(N11-i+1)个偏置调节阶段所输入的偏置调节信号相等；
所述第三数据刷新周期的第一个偏置调节阶段至第j个偏置调节阶段之间的j个偏置调节阶段所输入的偏置调节信号依次增大或者减小，第j个偏置调节阶段至第N12个偏置调节阶段之间的(N12-j+1)个偏置调节阶段所输入的偏置调节信号相等；其中，
i＜j。
20.根据权利要求18所述的显示面板，其特征在于，
所述第二数据刷新周期的第一个偏置调节阶段至第i个偏置调节阶段之间的i个偏置调节阶段所输入的偏置调节信号以等差△V1依次增大或者减小；
所述第三数据刷新周期的第一个偏置调节阶段至第j个偏置调节阶段之间的j个偏置调节阶段所输入的偏置调节信号以等差△V2依次增大或者减小；
其中，△V1＞△V2。
21.根据权利要求18所述的显示面板，其特征在于，
所述第二数据刷新周期第一个偏置调节阶段至第i个偏置调节阶段之间的i个偏置调节阶段中相邻两偏置调节阶段所输入的偏置调节信号的差值大于所述第三数据刷新周期第一个偏置调节阶段至第j个偏置调节阶段之间的j个偏置调节阶段中相邻两偏置调节阶段所输入的偏置调节信号的差值。
22.一种显示面板，其特征在于，包括：
像素电路和发光元件，所述像素电路包括驱动晶体管，所述驱动晶体管用于为所述发光元件提供驱动电流；
所述像素电路的工作过程包括数据写入阶段和偏置调节阶段，在所述数据写入阶段，所述驱动晶体管的栅极接收数据信号，在所述偏置调节阶段，所述驱动晶体管的源极或漏极接收偏置调节信号；
所述像素电路的帧刷新频率为F1，所述帧包括数据写入帧和保持帧；
所述像素电路的数据刷新频率包括第一数据刷新频率F11和第二数据刷新频率F22，其中，F22＜F11≤F1，其中，
在所述像素电路的数据刷新频率由第一数据刷新频率F11向第二数据刷新频率F22切换后，一个第二数据刷新周期内共包括N11个偏置调节阶段，N11≥2，所述第二数据刷新周期的第m个偏置调节阶段输入偏置调节信号Vm，第n个偏置调节阶段输入偏置调节信号Vn，1≤m≤N11，1≤n≤N11，m＜n；其中，
Vm≠Vn。
23.根据权利要求22所述的显示面板，其特征在于，
所述第二数据刷新周期内的数据写入帧写入的数据信号为Vdata，其中，
|Vm-Vdata|＜|Vn-Vdata|。
24.根据权利要求22所述的显示面板，其特征在于，
所述驱动晶体管为PMOS型晶体管，Vm＜Vn；或者，
所述驱动晶体管为NMOS型晶体管，Vm＞Vn。
25.一种显示装置，其特征在于，包括权利要求1-24任意一项所述的显示面板。
CN202211041317.0A 2021-09-13 2021-09-13 显示面板及显示装置 Pending CN115273753A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211041317.0A CN115273753A (zh) 2021-09-13 2021-09-13 显示面板及显示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202211041317.0A CN115273753A (zh) 2021-09-13 2021-09-13 显示面板及显示装置
CN202111071013.4A CN113763888B (zh) 2021-09-13 2021-09-13 显示面板及显示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN202111071013.4A Division CN113763888B (zh) 2021-09-13 2021-09-13 显示面板及显示装置

Publications (1)

Publication Number Publication Date
CN115273753A true CN115273753A (zh) 2022-11-01

Family

ID=78795306

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202211041317.0A Pending CN115273753A (zh) 2021-09-13 2021-09-13 显示面板及显示装置
CN202111071013.4A Active CN113763888B (zh) 2021-09-13 2021-09-13 显示面板及显示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202111071013.4A Active CN113763888B (zh) 2021-09-13 2021-09-13 显示面板及显示装置

Country Status (2)

Country Link
US (3) US11538412B1 (zh)
CN (2) CN115273753A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116168650A (zh) * 2023-04-21 2023-05-26 惠科股份有限公司 像素驱动电路和显示面板

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115273753A (zh) * 2021-09-13 2022-11-01 厦门天马显示科技有限公司 显示面板及显示装置
CN114120881A (zh) 2021-12-13 2022-03-01 武汉华星光电半导体显示技术有限公司 像素电路、显示装置及其驱动方法
KR20230092487A (ko) * 2021-12-17 2023-06-26 엘지디스플레이 주식회사 발광표시장치 및 이의 구동방법
CN114420032B (zh) * 2021-12-31 2023-09-19 湖北长江新型显示产业创新中心有限公司 显示面板、集成芯片和显示装置
CN114464138B (zh) * 2022-02-21 2023-02-28 武汉天马微电子有限公司 一种像素驱动电路及其驱动方法、显示面板
CN114420034B (zh) * 2022-03-07 2024-01-16 合肥维信诺科技有限公司 显示面板及其驱动方法、显示装置
CN114822383A (zh) * 2022-05-07 2022-07-29 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
WO2023226013A1 (zh) * 2022-05-27 2023-11-30 京东方科技集团股份有限公司 像素电路及其驱动方法、显示基板、显示装置
WO2024007818A1 (zh) * 2022-07-04 2024-01-11 华为技术有限公司 一种显示驱动电路、集成电路、oled屏、设备及方法
CN115050331A (zh) * 2022-07-25 2022-09-13 武汉天马微电子有限公司 一种像素驱动电路及其驱动方法、显示面板和显示装置
CN115662334B (zh) * 2022-09-06 2024-07-26 厦门天马显示科技有限公司 显示面板及其驱动方法、驱动电路及显示装置
CN115331609B (zh) * 2022-10-12 2023-01-10 昆山国显光电有限公司 像素电路及其驱动方法
CN115862548B (zh) * 2023-01-04 2024-07-16 武汉天马微电子有限公司 显示面板的驱动方法及显示面板
CN116403543B (zh) * 2023-06-06 2023-09-01 惠科股份有限公司 显示面板的驱动方法、驱动装置、显示设备及存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102222468A (zh) * 2011-06-23 2011-10-19 华南理工大学 有源有机发光二极管显示器交流像素驱动电路及驱动方法
CN112133242A (zh) * 2020-10-15 2020-12-25 厦门天马微电子有限公司 显示面板及其驱动方法以及显示装置
CN112150967A (zh) * 2020-10-20 2020-12-29 厦门天马微电子有限公司 一种显示面板、驱动方法及显示装置
CN112150964A (zh) * 2020-10-23 2020-12-29 厦门天马微电子有限公司 显示面板及其驱动方法以及显示装置
KR20210085050A (ko) * 2019-12-30 2021-07-08 엘지디스플레이 주식회사 전계 발광 표시장치
CN113763888A (zh) * 2021-09-13 2021-12-07 厦门天马显示科技有限公司 显示面板及显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202110796U (zh) * 2011-06-23 2012-01-11 华南理工大学 有源有机发光二极管显示器交流像素驱动电路
JP6474051B2 (ja) * 2016-01-07 2019-02-27 株式会社オートネットワーク技術研究所 複合材料成形体、リアクトル、及び複合材料成形体の製造方法
US10262586B2 (en) * 2016-03-14 2019-04-16 Apple Inc. Light-emitting diode display with threshold voltage compensation
CN205920745U (zh) * 2016-08-22 2017-02-01 京东方科技集团股份有限公司 像素电路、显示面板及显示设备
US10424244B2 (en) * 2016-09-09 2019-09-24 Apple Inc. Display flicker reduction systems and methods
CN107154239B (zh) * 2017-06-30 2019-07-05 武汉天马微电子有限公司 一种像素电路、驱动方法、有机发光显示面板及显示装置
CN107424569A (zh) * 2017-08-03 2017-12-01 京东方科技集团股份有限公司 像素单元电路、驱动方法、像素电路和显示装置
US10304378B2 (en) * 2017-08-17 2019-05-28 Apple Inc. Electronic devices with low refresh rate display pixels
CN108053792B (zh) * 2018-01-19 2019-09-20 昆山国显光电有限公司 一种像素电路及其驱动方法、显示装置
US10916198B2 (en) * 2019-01-11 2021-02-09 Apple Inc. Electronic display with hybrid in-pixel and external compensation
KR20210148475A (ko) * 2020-05-28 2021-12-08 삼성디스플레이 주식회사 표시 장치
CN118155567A (zh) * 2020-10-15 2024-06-07 厦门天马微电子有限公司 像素电路、显示面板及其驱动方法和显示装置
CN117975857A (zh) * 2021-08-06 2024-05-03 厦门天马微电子有限公司 显示面板及显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102222468A (zh) * 2011-06-23 2011-10-19 华南理工大学 有源有机发光二极管显示器交流像素驱动电路及驱动方法
KR20210085050A (ko) * 2019-12-30 2021-07-08 엘지디스플레이 주식회사 전계 발광 표시장치
CN112133242A (zh) * 2020-10-15 2020-12-25 厦门天马微电子有限公司 显示面板及其驱动方法以及显示装置
CN112150967A (zh) * 2020-10-20 2020-12-29 厦门天马微电子有限公司 一种显示面板、驱动方法及显示装置
CN112150964A (zh) * 2020-10-23 2020-12-29 厦门天马微电子有限公司 显示面板及其驱动方法以及显示装置
CN113763888A (zh) * 2021-09-13 2021-12-07 厦门天马显示科技有限公司 显示面板及显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116168650A (zh) * 2023-04-21 2023-05-26 惠科股份有限公司 像素驱动电路和显示面板
CN116168650B (zh) * 2023-04-21 2023-06-27 惠科股份有限公司 像素驱动电路和显示面板

Also Published As

Publication number Publication date
US11538412B1 (en) 2022-12-27
US11830429B2 (en) 2023-11-28
US20230127605A1 (en) 2023-04-27
US11922878B2 (en) 2024-03-05
US20230116780A1 (en) 2023-04-13
CN113763888B (zh) 2022-09-16
CN113763888A (zh) 2021-12-07

Similar Documents

Publication Publication Date Title
CN113763888B (zh) 显示面板及显示装置
US12027122B2 (en) Method for driving a display panel and display device
CN112116897B (zh) 一种像素驱动电路、显示面板以及驱动方法
CN112150967B (zh) 一种显示面板、驱动方法及显示装置
CN112259050B (zh) 显示面板及其驱动方法、显示装置
US20240221646A1 (en) Pixel Circuit, Display Apparatus, and Driving Method
KR20220022335A (ko) 구동 회로와 이를 이용한 표시장치
CN112102778B (zh) 像素电路及其驱动方法、显示基板和显示装置
CN112216244B (zh) 显示面板及其驱动方法和显示模组
US20230108303A1 (en) Display panel and display device
CN114495836B (zh) 像素电路及其驱动方法、显示面板及电子设备
CN115311982A (zh) 显示面板及其驱动方法和显示装置
CN216928003U (zh) 一种显示面板及显示装置
CN115938312A (zh) 一种像素电路及显示面板
CN115588397A (zh) 显示面板及其驱动方法、显示装置
CN115862548B (zh) 显示面板的驱动方法及显示面板
US20240346992A1 (en) Display panel and display device
CN117174031A (zh) 显示面板及其驱动方法、显示装置
CN116844457A (zh) 一种像素电路及显示面板
CN118918865A (zh) 显示面板及其驱动方法及显示装置
CN116798356A (zh) 显示面板及显示设备
CN116863854A (zh) 显示面板和显示装置
CN117079602A (zh) 显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination