CN115251882A - 生物电阻抗断层成像系统及其数据采集方法 - Google Patents
生物电阻抗断层成像系统及其数据采集方法 Download PDFInfo
- Publication number
- CN115251882A CN115251882A CN202210938747.6A CN202210938747A CN115251882A CN 115251882 A CN115251882 A CN 115251882A CN 202210938747 A CN202210938747 A CN 202210938747A CN 115251882 A CN115251882 A CN 115251882A
- Authority
- CN
- China
- Prior art keywords
- module
- data
- waveform data
- pcie
- bioelectrical impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1673—Details of memory controller using buffers
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
- A61B5/00—Measuring for diagnostic purposes; Identification of persons
- A61B5/05—Detecting, measuring or recording for diagnosis by means of electric currents or magnetic fields; Measuring using microwaves or radio waves
- A61B5/053—Measuring electrical impedance or conductance of a portion of the body
- A61B5/0536—Impedance imaging, e.g. by tomography
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
Landscapes
- Health & Medical Sciences (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Life Sciences & Earth Sciences (AREA)
- Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Medical Informatics (AREA)
- Heart & Thoracic Surgery (AREA)
- Biomedical Technology (AREA)
- Molecular Biology (AREA)
- Surgery (AREA)
- Animal Behavior & Ethology (AREA)
- General Health & Medical Sciences (AREA)
- Public Health (AREA)
- Veterinary Medicine (AREA)
- Pathology (AREA)
- Biophysics (AREA)
- Radiology & Medical Imaging (AREA)
- Measurement And Recording Of Electrical Phenomena And Electrical Characteristics Of The Living Body (AREA)
Abstract
本发明公开了一种生物电阻抗断层成像系统及其数据采集方法。其中生物电阻抗断层成像系统,包括生物电阻抗断层成像设备与上位机,生物电阻抗断层成像设备包括:数据采集模块;PCIe模块,在波形数据采集并处理完毕之后向上位机发送中断指令通知数据采集完成;据整合模块,用于缓存实时采集的波形数据,并按照预设规则对多段波形数据进行排列重组之后,通过直接内存访问技术存入PCIe模块的内存中;数据预处理模块,通过直接内存访问技术解算出波形数据的实部和虚部,并将波形数据的实部与虚部写入至所述PCIe模块的内存中;上位机,启用多通道通过直接内存访问技术读取处理后的波形数据。本发明提升了生物电阻抗断层成像系统的实时性。
Description
技术领域
本发明涉及生物电阻抗断层成像的技术领域,尤其涉及一种生物电阻抗断层成像系统及其数据采集方法。
背景技术
生物电阻抗断层成像(Electrical Impedance Tomography,EIT),是一种非侵入性的医学成像类型,基本原理是在被测量目标组织表面施加安全激励电流(电压)信号,同时测量目标组织表面的电压(电流)信号,由所测的信号采用图像重构算法得到被检测组织内的阻抗(或阻抗变化)图像分布。
EIT系统由于其成像算法缘故,数据采样时间较长。也因此需要缓冲大量的数据,缓冲的数据突发传输时,如果传输带宽不足,在传输上消耗的时间就非常漫长,直接影响EIT设备整体成像速度,进而影响用户体验。
现有传输接口,如千兆网络接口,传输带宽不能满足要求,万兆网络接口,带宽能满足要求,但Arm侧支持万兆网络接口的芯片成本较高,型号少、协议的弹性也不够强。为了解决该技术问题,现有技术中出现了PCIe硬核以及DMA的技术手段。
PCIe(PCI Express)为第三代高性能I/O总线,具有速度快、点对点串行传输、两端设备可以独享带宽、扩展灵活方便等优点。其中,PCIE DMA数据传输技术通过对数据的直接存储访问,有效降低了数据传输对处理器资源的占用,能够显著提高系统运行效率。
直接内存访问(Direct Memory Access,DMA)是计算机科学中的一种内存访问技术。它允许某些电脑内部的硬件子系统,可以独立地直接读写系统内存,而不需中央处理器(CPU)介入处理。在同等程度的处理器负担下,DMA是一种快速的数据传送方式。
以公开号为CN111090221B的现有技术为例,该现有技术公开了一种用于直写式光刻系统中的PCIe DMA数据传输系统及其传输方法。传输系统包括上位机、PCIe硬核、引擎控制模块、寄存器读写模块、C2H异步缓冲模块、H2C异步缓冲模块和用户接口模块;上位机和PCIe硬核交互式连接;PCIe硬核和引擎控制模块交互式连接。引擎控制模块包括寄存器模块、中断模块、SGDMA引擎、SGDMA读缓冲池和SGDMA写缓冲池。用户接口模块包括USER寄存器、TX数据发送接口、RX数据接收接口、动态同步存储器DDR4和曝光处理模块。该现有技术虽然应用了PCIe-DMA技术,但是该技术方案具体为在SGDMA引擎上的实现,这导致该技术方案的应用范围有限,无法应用在EIT系统中。
因此,如何提供一种能够提高EIT系统的稳定性和传输带宽,同时降低CPU处理负担的生物电阻抗断层成像系统是业界亟待解决的技术问题。
发明内容
为了解决现有技术中EIT系统不够稳定且传输带宽不高的技术问题,本发明提出了生物电阻抗断层成像系统及其数据采集方法。
本发明提出的生物电阻抗断层成像系统,包括生物电阻抗断层成像设备与上位机,所述生物电阻抗断层成像设备包括:
数据采集模块,接收所述上位机的采集命令采集实时的波形数据;
PCIe模块,在波形数据采集并处理完毕之后向上位机发送中断指令通知数据采集完成;
数据整合模块,用于缓存实时采集的波形数据,并按照预设规则对多段波形数据进行排列重组之后,通过直接内存访问技术存入PCIe模块的内存中;在一个具体实施例中,PCIe模块的内存具体为DDR3。
数据预处理模块,通过直接内存访问技术对所述PCIe模块的内存中的波形数据进行检查以及快速傅里叶变换处理,解算出波形数据的实部和虚部,并通过直接内存访问技术将波形数据的实部与虚部写入至所述PCIe模块的内存中;
上位机,启用多通道通过直接内存访问技术读取PCIe模块的内存中的波形数据。
进一步,所述生物电阻抗断层成像设备还包括寄存器读写模块;所述PCIe模块的存储空间被划分为数据存储部分和控制存储部分,所述寄存器读写模块通过直接内存访问技术对所述PCIe模块的控制存储部分所存储的值进行更新,以控制其他模块进行响应。
进一步,所述PCIe模块包括与上位机之间通过预设通信协议进行通信的User接口;所述上位机的控制命令通过User接口传递给所述寄存器读写模块,实现对所述PCIe模块的控制存储部分的值进行更新;或者所述生物电阻抗断层成像设备的各模块执行对应的控制命令后,对对应的控制存储部分的值进行更新后,通过User接口传递给所述上位机,以反馈对应模块执行对应的控制命令的响应结果。
进一步,所述寄存器读写模块通过直接内存访问技术对所述控制存储部分中用于存储采集命令的对应寄存器的值进行修改,以触发所述数据采集模块开始采集实时的波形数据或者停止采集实时的波形数据。
进一步,所述寄存器读写模块通过直接内存访问技术对所述控制存储部分中用于存储波形数据采集轮次的对应寄存器的值进行修改,当对应寄存器的值达到预设最大采集轮次时触发所述PCIe模块向所述上位机发送中断指令。
进一步,所述PCIe模块包括中断请求单元,通过所述中断请求单元发送所述中断指令。
进一步,所述数据整合模块按照预设规则对多段波形数据进行排列重组包括:将各段波形数据按采集顺序进行排列,并切除各段波形数据的正弦波第N次过零点之前的数据,将各段波形数据的正弦波第N次过零点之后的数据按排列顺序进行拼接重组。
进一步,所述数据整合模块在排列重组后的波形数据的数据量达到预设数据量后,再将排列重组后的波形数据存入所述PCIe模块中。
进一步,所述数据预处理模块对所述PCIe模块存储的波形数据进行检查具体为校验所述波形数据的完整性。
上述技术方案中包含了应用于具有寄存器读写模块的生物电阻抗断层成像系统的数据采集方法,包括:
所述上位机通过PCIe模块访问寄存器读写模块,以发送采集命令,控制所述数据采集模块开始运行,同时数据采集模块输出实时测量的波形数据;
将多段波形数据缓存到数据整合模块,数据整合模块按照预设规则对多段波形数据进行排列重组,等待存入PCIe模块的数据存储部分;
当排列重组后的波形数据达到预设数据量,且PCIe模块的数据存储部分允许被写入时,将排列重组后的波形数据存入所述PCIe模块的数据存储部分;
数据预处理模块对存入的波形数据进行数据完整性检查,检查完成之后进行快速傅里叶变换处理,计算出波形数据的实部和虚部,并在所述PCIe模块的数据存储部分允许被写入时,将波形数据的实部和虚部写入至所述PCIe模块的数据存储部分;
所述PCIe模块判断数据采集轮次是否到了预设最大采集轮次时,若是,则向上位机发送中断指令,通知上位机波形数据已经采集完成;
上位机启用多通道并行地从PCIe模块的数据存储部分取得数据。
本发明通过PCIe模块以及内存直接访问技术提升了PCIe模块内处理的波形数据到上位机的带宽。同时,本发明还通过内存直接访问技术保证了上位机与生物电阻抗断层成像设备的各个模块之间的协同工作。
附图说明
下面结合实施例和附图对本发明进行详细说明,其中:
图1是本发明的一实施例的结构框图。
图2是本发明的一实施例的采集流程图。
具体实施方式
为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本发明,并不用于限定本发明。
由此,本说明书中所指出的一个特征将用于说明本发明的一个实施方式的其中一个特征,而不是暗示本发明的每个实施方式必须具有所说明的特征。此外,应当注意的是本说明书描述了许多特征。尽管某些特征可以组合在一起以示出可能的系统设计,但是这些特征也可用于其他的未明确说明的组合。由此,除非另有说明,所说明的组合并非旨在限制。
本发明的技术方案主要运用于EIT产品中,监测者需佩戴带有电极的电极带,通过在被测量目标组织表面施加安全激励电流(电压)信号,同时测量目标组织表面的电压(电流)信号,分析计算出相应位置携带的电阻抗信息,并以此作为依据进行生物电阻抗成像。
如图1所示,本发明提出生物电阻抗断层成像系统,包括生物电阻抗断层成像设备与上位机,生物电阻抗断层成像设备用于采集实时的波形数据并通过PCI接口传输给上位机。
在一个实施例中,本发明的生物电阻抗断层成像设备包括数据采集模块、PCIe模块、数据整合模块以及数据预处理模块。
数据采集模块在生物电阻抗断层成像设备接收到上位机的采集命令时采集实时的波形数据。
PCIe模块在波形数据采集并处理完毕之后向上位机发送中断指令通知数据采集完成。
数据整合模块用来缓存实时采集的波形数据,并按照预设规则对多段波形数据进行排列重组之后,通过直接内存访问技术存入PCIe模块的内存中。在一个实施例中,数据整合模块将各段波形数据按采集顺序进行排列,并切除各段波形数据的正弦波第N次过零点之前的数据,将各段波形数据的正弦波第N次过零点之后的数据按排列顺序进行拼接重组。例如,根据经验值,数据整合模块切除各段波形数据的正弦波第3次过零点之前的数据,仅仅只保留正弦波第3次过零点以后的数据,从而避免波形数据在采集过程中前期不稳定的信号对数据所产生的误差或影响,获取稳定的波形数据。
数据预处理模块通过直接内存访问技术对PCIe模块的内存中的波形数据进行检查以及快速傅里叶变换处理,解算出波形数据的实部和虚部,并通过直接内存访问技术将波形数据的实部与虚部写入至PCIe模块的内存中,这使得生物电阻抗断层成像设备在实现采集实时的波形数据的同时,可以对波形数据进行相应的特殊处理。傅里叶分析是将信号从时域转换到频域的表示或者逆过来转换。FFT会通过把DFT矩阵分解为稀疏(大多为零)因子之积来快速计算此类变换。通过FFT我们可以将时域的波形转换到频域进行分析。在一个实施例中,数据整合模块在排列重组后的波形数据的数据量达到预设数据量后,再将排列重组后的波形数据存入PCIe模块中,避免对PCIe模块的内存进行过度频繁的访问。本发明所指的数据预处理模块对PCIe模块存储的波形数据进行检查具体为校验波形数据的完整性,例如通过CRC进行校验。
上位机在波形数据采集并处理完毕之后,接收到中断指令,就启用多通道并行读取PCIe模块的内存中的波形数据。上位机与PCIe模块之间的C2H(Card to Host)通道负责处理从卡到主机的DMA传输。H2C(Host to Card)通道则负责处理从主机到卡的DMA传输。
上述技术方案通过PCIe实现了上位机与生物电阻抗断层成像设备之间的多通道数据传输,使得上位机和生物电阻抗断层成像设备之间具有较好的传输带宽能力,提升了上位机接收到的波形数据的实时性。同时上述技术方案通过直接内存访问技术(DMA技术)实现了生物电阻抗断层成像设备内部的数据采集的迅速响应,进一步提升了波形数据采集的实时性。同时上述技术方案通过直接内存访问技术(DMA技术)在生物电阻抗断层成像设备内就实现了对采集的数据的特殊处理,不仅提升了实时性,同时也减轻了上位机的CPU的负担。
在一个进一步的实施例中,生物电阻抗断层成像设备还包括寄存器读写模块。
PCIe模块的存储空间被划分为数据存储部分和控制存储部分。数据存储部分用来存储波形数据以及波形数据的实部和虚部。控制存储部分用来存储控制逻辑,寄存器读写模块通过直接内存访问技术对PCIe模块的控制存储部分所存储的值进行更新,以控制其他模块进行响应。也就是说,通过变更对应寄存器的值来变更对应的控制逻辑,再叠加直接内存访问技术,使得生物电阻抗断层成像设备内部不需要再增设CPU等控制部件,就可以对生物电阻抗断层成像设备内部的各个模块进行控制或触发对应的响应。
在一个实施例中,PCIe模块包括与上位机之间通过预设通信协议进行通信的User接口,该预设通信协议主要是针对控制命令的通信协议,以实现上位机与PCIe模块之间控制命令及其相应的交互。
上位机的控制命令通过User接口传递给寄存器读写模块,实现对PCIe模块的控制存储部分的值进行更新,即对应的寄存器的值进行更新。或者,生物电阻抗断层成像设备的各模块执行对应的控制命令后,对对应的控制存储部分的值进行更新后,通过User接口传递给上位机,以反馈对应模块执行对应的控制命令的响应结果,即生物电阻抗断层成像设备的各模块执行对应的控制命令的响应结果也是通过对对应的控制存储部分的值进行更新来实现。
在一个具体应用实施例中,寄存器读写模块通过直接内存访问技术对控制存储部分中用于存储采集命令的对应寄存器的值进行修改,以触发数据采集模块开始采集实时的波形数据或者停止采集实时的波形数据。
在另一个具体应用实施例中,寄存器读写模块通过直接内存访问技术对控制存储部分中用于存储波形数据采集轮次的对应寄存器的值进行修改,当对应寄存器的值达到预设最大采集轮次时,会自动触发PCIe模块向上位机发送中断指令,以通知上位机本轮的波形数据采集完毕,从而使得上位机可以尽快通过多通道从PCIe模块中取到数据。
具体的,PCIe模块包括中断请求单元(IRQ),通过中断请求单元发送中断指令。
另外,PCIe模块还包括数据动态存取仲裁模块,用来管理数据采集模块与PCIe模块的内存的数据存储部分之间的协作关系,当数据动态存取仲裁模块判定PCIe模块的数据存储部分为空闲时,才允许PCIe模块的数据存储部分被写入。
上述实施例还可以组合为一个较优实施例,也属于本发明的保护范围。
在上述实施例中,当实施例包含寄存器读写模块时,本发明的生物电阻抗断层成像系统的数据采集方法,包括如下步骤。
如图2所示,上位机先通过PCIe模块访问寄存器读写模块,以发送采集命令,在一个实施例中,具体为通过PCIe模块的User接口来访问寄存器读写模块,从而修改PCIe模块的内存中对应寄存器所存储的值,以触发数据采集模块开始运行,同时数据采集模块输出实时测量的波形数据,例如当PCIe模块的内存中对应寄存器所存储的值被修改为采集开始对应的值时,可以产生对应的高电平或者低电平信号,从而触发数据采集模块开始采集实时的波形数据。
接着多段波形数据被陆续缓存到数据整合模块,数据整合模块按照预设规则对多段波形数据进行排列重组,等待存入PCIe模块的数据存储部分。
为了提高效率,数据整合模块在排列重组的多段波形数据达到对应的数据量之后,才会存入PCIe模块的数据存储部分。因此,当排列重组后的波形数据达到预设数据量,且PCIe模块的数据存储部分允许被写入时,将排列重组后的波形数据存入PCIe模块的数据存储部分。
数据预处理模块对存入的波形数据进行数据完整性检查,检查完成之后进行快速傅里叶变换处理,计算出波形数据的实部和虚部,并在PCIe模块的数据存储部分允许被写入时,将波形数据的实部和虚部写入至PCIe模块的数据存储部分。
PCIe模块判断数据采集轮次是否到了预设最大采集轮次,若是,则向上位机发送中断指令,通知上位机波形数据已经采集完成,上位机可启用多通道并行地从PCIe模块的数据存储部分取得数据,则当前轮采集任务执行完毕,等待下一次上位机再次发起新的采集命令,再重复上述步骤。
在当前轮采集任务执行的过程中,排列重组后的波形数据第一次存入PCIe模块的数据存储部分时,PCIe模块的数据存储部分由于正在空闲状态,因而都是允许被写入的状态。第一组排列重组后的波形数据被存入到PCIe模块之后,就对该波形数据进行相应的处理,因而此时PCIe的内存为忙碌状态,若此时第二次待存入到PCIe模块的数据存储部分的波形数据已经准备完毕,由于此时PCIe的数据存储部分为忙碌状态,那么第二次待存入到PCIe模块的数据存储部分的波形数据需要等待,直到数据动态存储仲裁模块判定PCIe的数据存储部分为空闲状态,才会允许第二次待存入到PCIe模块的数据存储部分的波形数据存入到PCIe模块。之后第三次以及第m次的波形数据都是如此,直到最后一次波形数据采集并传输完毕。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种生物电阻抗断层成像系统,包括生物电阻抗断层成像设备与上位机,其特征在于,所述生物电阻抗断层成像设备包括:
数据采集模块,接收所述上位机的采集命令采集实时的波形数据;
PCIe模块,在波形数据采集并处理完毕之后向上位机发送中断指令通知数据采集完成;
数据整合模块,用于缓存实时采集的波形数据,并按照预设规则对多段波形数据进行排列重组之后,通过直接内存访问技术存入PCIe模块的内存中;
数据预处理模块,通过直接内存访问技术对所述PCIe模块的内存中的波形数据进行检查以及快速傅里叶变换处理,解算出波形数据的实部和虚部,并通过直接内存访问技术将波形数据的实部与虚部写入至所述PCIe模块的内存中;
上位机,启用多通道通过直接内存访问技术读取PCIe模块的内存中的波形数据。
2.如权利要求1所述的生物电阻抗断层成像系统,其特征在于,所述生物电阻抗断层成像设备还包括寄存器读写模块;
所述PCIe模块的存储空间被划分为数据存储部分和控制存储部分,所述寄存器读写模块通过直接内存访问技术对所述PCIe模块的控制存储部分所存储的值进行更新,以控制其他模块进行响应。
3.如权利要求2所述的生物电阻抗断层成像系统,其特征在于,所述PCIe模块包括与上位机之间通过预设通信协议进行通信的User接口;
所述上位机的控制命令通过User接口传递给所述寄存器读写模块,实现对所述PCIe模块的控制存储部分的值进行更新;
或者所述生物电阻抗断层成像设备的各模块执行对应的控制命令后,对对应的控制存储部分的值进行更新后,通过User接口传递给所述上位机,以反馈对应模块执行对应的控制命令的响应结果。
4.如权利要求2所述的生物电阻抗断层成像系统,其特征在于,所述寄存器读写模块通过直接内存访问技术对所述控制存储部分中用于存储采集命令的对应寄存器的值进行修改,以触发所述数据采集模块开始采集实时的波形数据或者停止采集实时的波形数据。
5.如权利要求2所述的生物电阻抗断层成像系统,其特征在于,所述寄存器读写模块通过直接内存访问技术对所述控制存储部分中用于存储波形数据采集轮次的对应寄存器的值进行修改,当对应寄存器的值达到预设最大采集轮次时触发所述PCIe模块向所述上位机发送中断指令。
6.如权利要求5所述的生物电阻抗断层成像系统,其特征在于,所述PCIe模块包括中断请求单元,通过所述中断请求单元发送所述中断指令。
7.如权利要求1所述的生物电阻抗断层成像系统,其特征在于,所述数据整合模块按照预设规则对多段波形数据进行排列重组包括:将各段波形数据按采集顺序进行排列,并切除各段波形数据的正弦波第N次过零点之前的数据,将各段波形数据的正弦波第N次过零点之后的数据按排列顺序进行拼接重组。
8.如权利要求1所述的生物电阻抗断层成像系统,其特征在于,所述数据整合模块在排列重组后的波形数据的数据量达到预设数据量后,再将排列重组后的波形数据存入所述PCIe模块中。
9.如权利要求1所述的生物电阻抗断层成像系统,其特征在于,所述数据预处理模块对所述PCIe模块存储的波形数据进行检查具体为校验所述波形数据的完整性。
10.一种应用于权利要求2至9任意一项所述的生物电阻抗断层成像系统的数据采集方法,其特征在于,包括:
所述上位机通过PCIe模块访问寄存器读写模块,以发送采集命令,控制所述数据采集模块开始运行,同时数据采集模块输出实时测量的波形数据;
将多段波形数据缓存到数据整合模块,数据整合模块按照预设规则对多段波形数据进行排列重组,等待存入PCIe模块的数据存储部分;
当排列重组后的波形数据达到预设数据量,且PCIe模块的数据存储部分允许被写入时,将排列重组后的波形数据存入所述PCIe模块的数据存储部分;
数据预处理模块对存入的波形数据进行数据完整性检查,检查完成之后进行快速傅里叶变换处理,计算出波形数据的实部和虚部,并在所述PCIe模块的数据存储部分允许被写入时,将波形数据的实部和虚部写入至所述PCIe模块的数据存储部分;
所述PCIe模块判断数据采集轮次是否到了预设最大采集轮次,若是,则向上位机发送中断指令,通知上位机波形数据已经采集完成;
上位机启用多通道并行地从PCIe模块的数据存储部分取得数据。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210938747.6A CN115251882A (zh) | 2022-08-05 | 2022-08-05 | 生物电阻抗断层成像系统及其数据采集方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210938747.6A CN115251882A (zh) | 2022-08-05 | 2022-08-05 | 生物电阻抗断层成像系统及其数据采集方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115251882A true CN115251882A (zh) | 2022-11-01 |
Family
ID=83749954
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210938747.6A Pending CN115251882A (zh) | 2022-08-05 | 2022-08-05 | 生物电阻抗断层成像系统及其数据采集方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115251882A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117617939A (zh) * | 2022-12-16 | 2024-03-01 | 上海融易迈医疗健康科技有限公司 | 电阻抗成像加速方法、存储介质及电阻抗成像设备 |
-
2022
- 2022-08-05 CN CN202210938747.6A patent/CN115251882A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117617939A (zh) * | 2022-12-16 | 2024-03-01 | 上海融易迈医疗健康科技有限公司 | 电阻抗成像加速方法、存储介质及电阻抗成像设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN114356223B (zh) | 存储器的访问方法及装置、芯片、电子设备 | |
EP2763047A2 (en) | Method and system for reducing write latency in a data storage system by using a command-push model | |
US8954644B2 (en) | Apparatus and method for controlling memory | |
US10705760B2 (en) | Method, device and computer readable medium of I/O management | |
CN105095254B (zh) | 一种实现数据一致性的方法及装置 | |
WO2013051860A1 (en) | Cross-boundary hybrid and dynamic storage and memory context-aware cache system | |
CN115251882A (zh) | 生物电阻抗断层成像系统及其数据采集方法 | |
EP0706134A2 (en) | Data processing system having demand based write through cache with enforced ordering | |
CN116225998B (zh) | Dma数据传输系统 | |
CN110851318A (zh) | 一种服务器管理系统下的串口日志收集方法、系统及设备 | |
EP4220375A1 (en) | Systems, methods, and devices for queue management with a coherent interface | |
EP2606429B1 (en) | Systems and methods for efficient sequential logging on caching-enabled storage devices | |
CN110737618B (zh) | 内嵌处理器进行快速数据通信的方法、装置及存储介质 | |
WO2012138111A2 (en) | Dynamic random access memory for a semiconductor storage device-based system | |
CN111858028A (zh) | 一种数据采集处理方法、系统、装置及介质 | |
CN104991745B (zh) | 一种存储系统数据写入方法和系统 | |
CN117971497B (zh) | 一种数据处理方法、系统、设备、服务器及介质 | |
CN104679688B (zh) | 数据访问方法、装置及系统 | |
CN110489353A (zh) | 一种提高固态硬盘带宽读取性能方法及装置 | |
US11847049B2 (en) | Processing system that increases the memory capacity of a GPGPU | |
US20230403325A1 (en) | Method and System for Prefetching Target Address, and Device and Medium | |
WO2012138109A2 (en) | Adaptive cache for a semiconductor storage device-based system | |
CN113507610B (zh) | 一种主从系统多路并发解码jpg图像的方法及装置 | |
CN116756066B (zh) | 一种直接存储器访问控制方法及控制器 | |
CN113094328B (zh) | 一种用于合成孔径雷达实时成像的多通道并行计算系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |