[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN115207127A - 一种基于层间滑移的多电导态铁电晶体管器件及制备方法 - Google Patents

一种基于层间滑移的多电导态铁电晶体管器件及制备方法 Download PDF

Info

Publication number
CN115207127A
CN115207127A CN202210825780.8A CN202210825780A CN115207127A CN 115207127 A CN115207127 A CN 115207127A CN 202210825780 A CN202210825780 A CN 202210825780A CN 115207127 A CN115207127 A CN 115207127A
Authority
CN
China
Prior art keywords
ferroelectric
dielectric layer
transistor device
electrode
bottom gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210825780.8A
Other languages
English (en)
Inventor
刘富才
蒙鹏
卞仁吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze River Delta Research Institute of UESTC Huzhou
Original Assignee
Yangtze River Delta Research Institute of UESTC Huzhou
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze River Delta Research Institute of UESTC Huzhou filed Critical Yangtze River Delta Research Institute of UESTC Huzhou
Priority to CN202210825780.8A priority Critical patent/CN115207127A/zh
Publication of CN115207127A publication Critical patent/CN115207127A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213Channel regions of field-effect devices
    • H10D62/221Channel regions of field-effect devices of FETs
    • H10D62/235Channel regions of field-effect devices of FETs of IGFETs
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/223Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using MOS with ferroelectric gate insulating film
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B51/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0415Manufacture or treatment of FETs having insulated gates [IGFET] of FETs having ferroelectric gate insulators
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/701IGFETs having ferroelectric gate insulators, e.g. ferroelectric FETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种基于层间滑移的多电导态铁电晶体管器件及制备方法,其工作机理如下:通过器件上下栅极施加垂直电场,实现范德华层状铁电的层间滑移,进而实现铁电极化态的叠加,在多层材料中获得多个极化态,通过多重铁电极化态进一步调控晶体管沟道的电导态。本发明的多电导态铁电晶体管器件区别于传统的基于铁电畴的改变获得的多态器件,以及基于铁电极化完全翻转获得的二值型器件,实现了多态铁电极化调控原理上的创新,基于材料层数作为新的自由度,实现稳定、多值、低功耗的效果。

Description

一种基于层间滑移的多电导态铁电晶体管器件及制备方法
技术领域
本发明属于铁电晶体管器件技术领域,具体涉及到一种基于层间滑移的多电导态铁电晶体管器件及制备方法。
背景技术
当前集成电路芯片都是基于冯诺依曼架构,由于中央处理器和内存之间的分离,其数据的存储和处理需要实现信息在存储单元和处理单元之间的频繁交换,因此使得计算机在处理模式识别、自动驾驶和自然语言处理等数据运算时,面临着严重的时间延迟和高能耗问题。如何突破冯诺依曼架构的限制,解决集成电路面临的存储墙和功耗墙问题,是后摩尔时代发展新原理器件所要解决的首要。新型的存算一体架构器件,能够将存储与逻辑运算集于同一器件单元,有望克服冯诺依曼构架计算机的运算瓶颈,在高效处理大规模数据方面有着巨大的应用前景。基于铁电材料的晶体管器件将铁电极化态的非易失的存储特性与晶体管的开关特性结合,是构筑存算一体架构器件的理想选择。但是目前的铁电晶体管器件的存储基本上都是基于铁电极化的双稳态特性,只能实现存储的二值态,限制了存算一体器件的发展。
如何基于铁电机理的晶体管器件实现具有非易失特性的多电导态调控是发展新型铁电晶体管器件所面临的重要问题。
发明内容
本发明的目的是提供一种基于层间滑移的多电导态铁电晶体管器件及制备方法,基于多层范德华层状铁电材料,通过电场调节各层铁电极化的翻转,最终获得多个铁电极化态的叠加,从而实现基于层间滑移铁电沟道材料的多电导态铁电晶体管器件,为构筑新型存算一体器件提供新颖的器件结构。
为达上述目的,本发明提供了一种基于层间滑移的多电导态铁电晶体管器件,包括上下设置的顶栅电极和底栅电极,底栅电极上设置有高介电常数的底栅绝缘介质层,底栅绝缘介质层上中部设置有导电沟道,导电沟道上设置有范德华层状铁电沟道材料,导电沟道左右两侧分别设置有源极电极和漏极电极,导电沟道、源极电极和漏极电极之间形成欧姆接触,导电沟道、源极电极和漏极电极上方通过顶栅绝缘介质层与顶栅电极连接,底栅电极下方连接有支撑衬底。
采用上述方案的有益效果是:本发明采用具有层间滑移铁电性的范德华层状铁电材料作为导电沟道,结合其层间滑移导致的极化翻转过程,实现和上下栅极电压扫描范围相关的电导调控行为。利用栅极调控沟道面外铁电性,获得不同铁电极化态的叠加,进而获得多个稳定的铁电极化态。在铁电极化调控作用下,实现对沟道材料的电导率调节,进而实现低压低功耗并具有稳定多态特性的铁电晶体管器件。
进一步地,底栅绝缘介质层的材质为高绝缘性介电层材料,底栅绝缘介质层的厚度为5-300nm,高绝缘性介电层的材质为SiO2、Al2O3或h-BN。
进一步地,范德华层状铁电沟道材料为具有非中心对称结构的范德华层状材料。
进一步地,范德华层状铁电沟道材料为3R-MoS2、3R-MoSe2、3R-WS2、3R-WSe2、1T-WTe2、ReS2、ReSe2、In2Se3或Ga2Se3。优选的,范德华层状铁电沟道材料由机械剥离或者化学气相沉积合成而得,为多层单晶。
进一步地,支撑衬底的材质为Si、Al2O3、PET、PI和PDMS中的至少一种。
进一步地,底栅电极和顶栅电极的材质为Au、Ti、Cr、Ni、Pd、重掺杂半导体、二维金属或半金属材料,其中重掺杂半导体为使用B或者P重掺杂的Si。
进一步地,源极电极和漏极电极的材质为Ti、Cr、Au、Pt、Pd、石墨烯电极、二维金属或半金属材料。
进一步地,顶栅绝缘介质层的材质为SiO2、Si3N4、h-BN或Al2O3
本发明还提供了一种基于层间滑移的多电导态铁电晶体管器件的制备方法,包括以下步骤:
S1:通过CVT法制备得到非中心结构对称的范德华层状铁电材料晶体;
S2:使用机械剥离法得到非中心结构对称的范德华层状铁电材料的薄片;
S3:通过光刻法及蒸镀法在支撑衬底(1)上制得底栅电极(2);
S4:通过原子层沉积或磁控溅射在步骤S1处理得到的支撑衬底(1)上制备介质薄膜,然后在氩气/氢气混合气体气氛中进行退火处理,制得底栅绝缘介质层(3);
S5:通过干法转移法将步骤S2得到的非中心结构对称的范德华层状铁电材料的薄片转移到步骤S4得到的支撑衬底(1)上,获得范德华层状的导电沟道(6);
S6:通过光刻法、蒸镀法在导电沟道(6)两侧制备出源极电极(4)和漏极电极(5);
S7:通过原子层沉积或磁控溅射在步骤S4处理得到的支撑衬底(1)上制备介质薄膜,然后在氩气/氢气混合气体气氛中进行退火处理,制得顶栅绝缘介质层(7);
S8:通过光刻法、蒸镀法于顶栅绝缘介质层(7)制得顶栅电极(8)。
综上所述,本发明具有以下优点:
1、本发明通过上下栅极调控导电沟道,调控沟道内部载流子数量,实现晶体管的开关工作状态切换;
2、本发明采用范德华层状铁电为导电沟道,利用沟道材料的铁电极化特点,通过上下栅极配合对沟道施加垂直方向电场,实现铁电极化翻转,进而实现对沟道电导率的非易失性进行调控;
3、本发明基于层间滑移铁电的层间耦合特性,通过精确控制垂直方向电场,实现层间滑移铁电的逐层翻转,进而实现各层间铁电极化的耦合和叠加,获得多态的铁电极化存储态,进而实现沟道材料电导率的非易失性多态电导状态。
附图说明
图1为本发明多电导态铁电晶体管器件的结构示意图,
其中,1-支撑衬底,2-底栅电极,3-底栅绝缘介质层,4-源极电极,5-漏极电极,6-导电沟道,7-顶栅绝缘介质层,8-顶栅电极。
图2为多电导态铁电晶体管器件在源漏极电压保持不变,改变垂直方向扫描电场的电学特性曲线图,
其中,2L、3L、4L分别代表3R-MoS2的厚度为双层、三层、四层厚度,箭头为电场扫描方向。
图3为多电导态铁电晶体管器件在源漏极电压保持不变,对器件施加垂直方向的脉冲电场后,器件的电学特性图,
其中,图3(a)为脉冲电场示意图,图3(b)、图3(c)和图3(d)中2L、3L、4L分别代表3R-MoS2的厚度为双层、三层、四层厚度,箭头为电场扫描方向,三角形标注不同导电态出现的位置。
图4为多电导态铁电晶体管器件在不同极化状态下的导电状态的稳定性,其中,2L、3L、4L分别代表3R-MoS2的厚度为双层、三层、四层厚度,箭头为电场方向,箭头粗细代表电场的相对强弱。
具体实施方式
本发明提供了一种基于层间滑移的多电导态铁电晶体管器件,包括上下设置的顶栅电极8和底栅电极2,底栅电极2上设置有高介电常数的底栅绝缘介质层3,底栅绝缘介质层3上中部设置有导电沟道6,导电沟道6上沉积有范德华层状铁电沟道材料,导电沟道6左右两侧分别设置有源极电极4和漏极电极5,导电沟道6、源极电极4和漏极电极5之间形成欧姆接触,导电沟道6、源极电极4和漏极电极5上方通过顶栅绝缘介质层7与顶栅电极8连接,底栅电极2下方连接有支撑衬底1。
本发明提供了一种基于层间滑移的多电导态铁电晶体管器件的制备方法,包括以下步骤:
S1.使用CVT法生长出非中心结构对称的范德华层状铁电材料晶体;
S2.使用机械剥离法剥离晶体,并得到特定厚度的非中心结构对称的范德华层状铁电材料薄片;
S3.在绝缘衬底上利用光刻法和蒸镀法制备具有特定形状、大小的底栅电极;
S4.将步骤S3中的样品利用光刻法和原子层沉积法沉积具有特定形状、厚度的底栅绝缘介质层,底栅绝缘介质层的面积大于底栅电极;底栅电极有一部分裸露,用以后续制备外延电极;然后在氩气/氢气混合气体气氛中进行退火处理;
S5.利用PC干法转移法将步骤S2中得到的非中心结构对称的范德华层状铁电材料薄片转移到步骤S4得到的底栅绝缘介质层上;
S6.将步骤S5中得到的样品利用光刻法和蒸镀法制备具有特定形状、厚度的并与在非中心结构对称的范德华层状铁电材料直接接触的源极电极和漏极电极;
S7.将步骤S6中得到的样品利用光刻法和磁控溅射技术制备具有特定形状和厚度的顶栅绝缘介质层,底栅电极、源极电极和漏极电极有一部分裸露,用以后续制备外延电极;然后在氩气/氢气混合气体气氛中进行退火处理;
S8.将步骤S7中得到的样品利用光刻法和蒸镀法制备具有特定形状、厚度的顶栅电极。
S9.将步骤S8重得到的样品光刻法和蒸镀法制备底栅电极、顶栅电极、源极电极和漏极电极的外延电极。
本发明中的机械剥离法包括以下步骤:将非中心结构对称的范德华层状铁电材料晶体放置在胶带一上,利用另外一片干净的胶带二与胶带一对撕,直至将晶体均匀减薄到一定厚度,最后将胶带贴敷在二氧化硅衬底上,静置一段时间后揭开胶带。
本发明中的光刻法包括以下步骤:采用光刻机设备,利用原位曝光、显影制备出源漏电极(源极电极和漏极电极)、顶栅电极、底栅电极、底栅绝缘介质层和顶栅绝缘介质层、外延电极的图案。
本发明中的蒸镀法包括以下步骤:采用热蒸发镀膜设备以
Figure BDA0003746512890000061
的速率沉积制备底栅电极、顶栅电极、源极电极和漏极电极的薄膜,并在氯仿或者NMP中进行lift-off,将残余的光刻胶清洗干净。
本发明中的原子层沉积法包括以下步骤:采用原子层沉积设备,以Al(CH3)3和H2O作为前驱体,在样品表面沉积20nm厚的底栅绝缘介质层的薄膜,沉积的温度为170-180℃,然后在氩气/氢气混合气体气氛中进行退火处理,制得底栅绝缘介质层。
本发明中的磁控溅射法包括以下步骤:采用磁控溅射设备,使用高纯度石英靶或Al2O3作为靶源,射频功率为2kW,以
Figure BDA0003746512890000062
的速率沉积5~300nm厚度的顶栅绝缘介质层。
本发明中的CVT法包括以下步骤:将硫粉、钼粉和传输剂封装在高真空的石英管里;将石英管在具有双温区的高温炉中放置一星期,目标晶体即在低温区的石英管中获得,其中高度区温度为1080度,低温区温度为920度。
本发明中的干法转移法包括以下步骤:制备PC干法转移膜,并通过转移膜将目标材料转移至特定的样品位置上;
具体的,
(1)首先制备出浓度为5-15wt%的PC氯仿溶液(即将PC颗粒溶解于氯仿中制得),然后取一定量的溶液滴于清洗干净的SiO2衬底,随后将其置于室温下干燥成膜;然后取一定大小的PC膜平整地放置粘附于透明玻璃片一端的PDMS衬底上,获得PC干法转移膜;
(2)以利用干法转移法将非中心结构对称的范德华层状铁电材料转移到底栅绝缘介质层上为例:先将样品台加热至90℃,在显微镜和三维位移平台辅助下,利用PC干法转移膜的一角缓慢均匀地贴附到以SiO2为衬底的非中心结构对称的范德华层状铁电材料上;待加热台冷却至60℃,缓慢抬起玻璃片,PC膜将非中心结构对称的范德华层状铁电材料提起;再将附有非中心结构对称的范德华层状铁电材料的PC膜贴附在底栅绝缘介质层上,加热至180℃,附有非中心结构对称的范德华层状铁电材料的PC膜将与PDMS脱附,并粘附在底栅绝缘介质层;最后将加热台温度调至室温,待样品缓慢冷却至室温。
(3)将得到的样品放进氯仿中进行浸泡,待PC薄膜清洗干净,然后将样品先后放入丙酮和酒精中冲洗,最后用氮气轻轻吹干。
值得说明的是,本发明中的干法转移适用于背栅电极、底栅绝缘介质层、源极电极、漏极电极、导电沟道、顶栅绝缘介质层以及顶栅电极的转移制备。
以下结合实施例对本发明的原理和特征进行描述,所举实例只用于解释本发明,并非用于限定本发明的范围。实施例中未注明具体条件者,按照常规条件或制造商建议的条件进行。所用试剂或仪器未注明生产厂商者,均为可以通过市售购买获得的常规产品。
实施例1
本实施例提供了一种基于层间滑移的多电导态铁电晶体管器件的制备方法,本实施例中的支撑衬底为表面具有285nm厚度SiO2的硅衬底,表面具有285nm厚度SiO2的重掺杂硅,重掺杂硅为掺P或者B的硅片,底栅电极和顶栅电极都为多层石墨烯电极,导电沟道的材料为3R-MoS2,顶栅绝缘介质层、底栅绝缘介质层都为h-BN,源极电极为Cr(5nm)和Au(50nm),漏极电极为Cr(5nm)和Au(50nm),本实施例中制备导电沟道、顶栅绝缘介质层、底栅绝缘介质层、源极电极和漏极电极的方法均使用PC干法转移法转移,制备底栅电极、顶栅电极、源极电极和漏极电极的外延电极方法为光刻法和蒸镀法。
具体步骤如下:
1)介质层h-BN、多层石墨烯电极、3R-MoS2材料的制备:选用表面具有285nm厚度SiO2的重掺杂硅,采用机械剥离法从h-BN晶体中获得少层的h-BN样品,采用机械剥离法从石墨层状晶体中获得多层的石墨烯样品,采用机械剥离法从3R-MoS2晶体中获得少层的3R-MoS2样品,在显微镜辅助下找到合适样品并做好位置标记。
2)PC干法转移膜的制备:首先制备出10wt%的PC氯仿溶液,然后取5mL溶液滴于清洗干净的SiO2衬底,随后将其置于室温下干燥1小时,得到PC膜;然后刀片划取大小约为3mm×3mm的PC膜,平整面朝上地放置粘附于透明玻璃片一端的PDMS衬底上,最后获得PC干法转移膜。
3)介质层h-BN、多层石墨烯电极、3R-MoS2材料的干法转移:先将样品台加热至90℃,在显微镜和三微位移平台辅助下,利用PC干法转移膜的一角缓慢均匀地贴附到SiO2衬底的多层石墨烯电极上,待冷却至60℃,缓慢抬起玻璃片,PC膜将石墨烯(作为顶栅电极)提起,然后重复该操作,按照一定的位置设计方案,依次将h-BN(作为顶栅介质层)、多层石墨烯(作为源电极)、多层石墨烯(作为漏电极)、3R-MoS2(作为沟道材料)、h-BN(作为底栅绝缘介质层)和多层石墨烯(作为底栅电极)先后提起,最后实现双栅极器件的组装。最后在将附有双栅极器件的PC膜缓慢贴附在SiO2衬底,加热至180℃,PC膜便粘附在SiO2衬底上;最后将样品放置在氯仿中清洗掉PC,然后在丙酮、酒精中依次冲洗后,用氮气吹干。
4)外延电极的制备:采用电子束光刻机,原位曝光显影制备出引出源极电极、漏极电极、顶栅电极、底栅电极的外延电极的光刻图形;再利用热蒸发镀膜设备以
Figure BDA0003746512890000091
的速率沉积Cr(5nm)金属薄膜(作为结合层),紧接着以
Figure BDA0003746512890000092
的速率沉积Au(50nm)金属薄膜;随后将样品浸入丙酮或NMP中lift-off洗掉多余的光刻胶,制得图形化的引出电极;最后利用银胶和金线引出源极电极、漏极电极、顶栅电极和底栅电极,完成制备。
实施例2
本实施例提供了一种基于层间滑移的多电导态铁电晶体管器件的制备方法,本实施例中的支撑衬底为表面具有285nm厚度SiO2的重掺杂硅,重掺杂硅为掺P或者B的硅片,底栅为重掺杂硅,导电沟道的材料为3R-MoS2,底栅绝缘介质层为SiO2,源极电极为Cr(5nm),漏极电极为Au(50nm),顶栅绝缘介质层为Al2O3,本实施例中制备导电沟道为气相沉积法,制备源漏电极的方法为蒸镀法,制备顶栅绝缘介质层为原子层沉积法,其中顶栅电极、源漏电极均通过光刻法光刻了图形。
具体步骤如下:
1)3R-MoS2材料的制备:选用表面具有285nm厚度SiO2的重掺杂硅作为支撑衬底,采用机械剥离法从3R-MoS2晶体中获得少层的3R-MoS2样品,在显微镜辅助下找到合适样品并做好位置标记。
2)PC干法转移膜的制备:首先制备出10wt%的PC氯仿溶液,然后取5mL溶液滴于清洗干净的SiO2衬底,随后将其置于室温下干燥1小时,得到PC膜;然后刀片划取大小约为3mm×3mm的PC膜,平整面朝上地放置粘附于透明玻璃片一端的PDMS衬底上,最后获得PC干法转移膜。
3)3R-MoS2材料的干法转移:先将样品台加热至90℃,在显微镜和三微位移平台辅助下,利用PC干法转移膜的一角缓慢均匀地贴附到SiO2衬底的多层石墨烯电极上;待冷却至60℃,缓慢抬起玻璃片,PC膜将3R-MoS2(作为顶栅电极)提起;将附有3R-MoS2的PC膜缓慢贴附在SiO2衬底,加热至180℃,PC膜便粘附在SiO2衬底上;最后将样品放置在氯仿中清洗掉PC,然后在丙酮、酒精中依次冲洗后,用氮气吹干。
4)源极电极、漏极电极的制备:采用光刻法制备出与3R-MoS2直接接触的源极电极、漏极电极的光刻图形;再利用热蒸发镀膜设备以
Figure BDA0003746512890000101
的速率沉积Cr(5nm)金属薄膜,紧接着以
Figure BDA0003746512890000102
的速率沉积Au(50nm)金属薄膜;随后将样品浸入丙酮溶液lift-off制得图形化的金属引出电极。
5)顶栅绝缘介质层的制备:先将样品置于去离子水中,加热至50℃半小时后,取出氮气吹干即可;然后采用原子层沉积设备,以Al(CH3)3和H2O作为前驱体,在样品表面沉积20nm厚的Al2O3上介质层,沉积温度为175℃;然后在氩气/氢气混合气体气氛中进行退火处理。
6)顶栅电极的制备:采用光刻法制备顶栅电极的光刻图形;再利用热蒸发镀膜设备以
Figure BDA0003746512890000111
的速率沉积Cr(5nm)金属薄膜,紧接着以
Figure BDA0003746512890000112
的速率沉积Au(100~200nm)金属薄膜;随后将样品浸入丙酮溶液lift-off制得图形化的顶栅电极。
7)外延电极的制备:采用电子束光刻机,原位曝光显影制备出引出源极电极、漏极电极、顶栅电极、底栅电极的外延电极的光刻图形;再利用热蒸发镀膜设备以
Figure BDA0003746512890000113
的速率沉积Cr(5nm)金属薄膜,紧接着以
Figure BDA0003746512890000114
的速率沉积Au(50nm)金属薄膜;随后将样品浸入丙酮或NMP中lift-off洗掉多余的光刻胶,制得图形化的引出电极;最后利用银胶和金线引出源极电极、漏极电极、顶栅电极和底栅电极,完成制备。
实验例
测实施例1制得的基于层间滑移铁电沟道材料的多电导态铁电晶体管器件在源漏电压恒定,施加扫描垂直电场而得出电学特性曲线图,如图2所示,表明采用3R-MoS2二维铁电半导体材料作为导电沟道,结合其滑移铁电极化翻转过程,实现了正、反电场扫描中电流变化趋势存在不同且存在回滞的现象。
测实施例1制得的基于层间滑移铁电沟道材料的多电导态铁电晶体管器件在栅极输入逐步变化的脉冲式电场时,从而得出不同脉冲电场对滑移铁电特性的影响,如图3所示,表明利用栅极调控3R-MoS2的滑移铁电,由于通过电场调节各层铁电极化的翻转,最终获得多个铁电极化态的叠加,实现多重电导状态。
测包含实施例1制得的基于层间滑移铁电沟道材料的多电导态铁电晶体管器件,在不同垂直电场作用后,其电导大小随时间的稳定性,如图4所示,表明利用垂直电场对3R-MoS2的层间极化做出调控,所实现的多重态具有良好的稳定性。
虽然对本发明的具体实施方式进行了详细地描述,但不应理解为对本专利的保护范围的限定。在权利要求书所描述的范围内,本领域技术人员不经创造性劳动即可作出的各种修改和变形仍属本专利的保护范围。

Claims (9)

1.一种基于层间滑移的多电导态铁电晶体管器件,其特征在于,包括上下设置的顶栅电极(8)和底栅电极(2),所述底栅电极(2)上设置有高介电常数的底栅绝缘介质层(3),所述底栅绝缘介质层(3)上中部设置有导电沟道(6),所述导电沟道(6)上沉积有范德华层状铁电沟道材料,所述导电沟道(6)左右两侧分别设置有源极电极(4)和漏极电极(5),所述导电沟道(6)、源极电极(4)和漏极电极(5)之间形成欧姆接触,所述导电沟道(6)、源极电极(4)和漏极电极(5)上方通过顶栅绝缘介质层(7)与所述顶栅电极(8)连接,所述底栅电极(2)下方连接有支撑衬底(1)。
2.如权利要求1所述的基于层间滑移的多电导态铁电晶体管器件,其特征在于,所述底栅绝缘介质层(3)的厚度为5-300nm,所述底栅绝缘介质层(3)的材质为SiO2、Al2O3或h-BN。
3.如权利要求1所述的基于层间滑移的多电导态铁电晶体管器件,其特征在于,所述范德华层状铁电沟道材料为具有非中心对称结构的范德华层状材料。
4.如权利要求3所述的基于层间滑移的多电导态铁电晶体管器件,其特征在于,所述范德华层状铁电沟道材料为3R-MoS2、3R-MoSe2、3R-WS2、3R-WSe2、1T-WTe2、ReS2、ReSe2、In2Se3或Ga2Se3
5.如权利要求1所述的基于层间滑移的多电导态铁电晶体管器件,其特征在于,所述支撑衬底(1)的材质为Si、Al2O3、PET、PI或PDMS。
6.如权利要求1所述的基于层间滑移的多电导态铁电晶体管器件,其特征在于,所述底栅电极(2)和顶栅电极(8)的材质为Au、Ti、Cr、Ni、Pd或重掺杂半导体,所述重掺杂半导体为重掺杂Si、二维金属或半金属材料。
7.如权利要求1所述的基于层间滑移的多电导态铁电晶体管器件,其特征在于,所述源极电极(4)和漏极电极(5)的材质为Ti、Cr、Au、Pt、Pd、石墨烯电极、二维金属或半金属材料。
8.如权利要求1所述的基于层间滑移的多电导态铁电晶体管器件,其特征在于,所述顶栅绝缘介质层(7)的材质为SiO2、Si3N4、h-BN或Al2O3
9.如权利要求1-8任一项所述的基于层间滑移的多电导态铁电晶体管器件的制备方法,其特征在于,包括以下步骤:
S1:通过CVT法制备得到非中心结构对称的范德华层状铁电材料晶体;
S2:使用机械剥离法得到非中心结构对称的范德华层状铁电材料的薄片;
S3:通过光刻法及蒸镀法在支撑衬底(1)上制得底栅电极(2);
S4:通过原子层沉积或磁控溅射在步骤S1处理得到的支撑衬底(1)上制备介质薄膜,然后在氩气/氢气混合气体气氛中进行退火处理,制得底栅绝缘介质层(3);
S5:通过干法转移法将步骤S2得到的非中心结构对称的范德华层状铁电材料的薄片转移到步骤S4得到的支撑衬底(1)上,获得范德华层状的导电沟道(6);
S6:通过光刻法、蒸镀法在导电沟道(6)两侧制备出源极电极(4)和漏极电极(5);
S7:通过原子层沉积或磁控溅射在步骤S4处理得到的支撑衬底(1)上制备介质薄膜,然后在氩气/氢气混合气体气氛中进行退火处理,制得顶栅绝缘介质层(7);
S8:通过光刻法、蒸镀法于顶栅绝缘介质层(7)制得顶栅电极(8)。
CN202210825780.8A 2022-07-14 2022-07-14 一种基于层间滑移的多电导态铁电晶体管器件及制备方法 Pending CN115207127A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210825780.8A CN115207127A (zh) 2022-07-14 2022-07-14 一种基于层间滑移的多电导态铁电晶体管器件及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210825780.8A CN115207127A (zh) 2022-07-14 2022-07-14 一种基于层间滑移的多电导态铁电晶体管器件及制备方法

Publications (1)

Publication Number Publication Date
CN115207127A true CN115207127A (zh) 2022-10-18

Family

ID=83580392

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210825780.8A Pending CN115207127A (zh) 2022-07-14 2022-07-14 一种基于层间滑移的多电导态铁电晶体管器件及制备方法

Country Status (1)

Country Link
CN (1) CN115207127A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115498062A (zh) * 2022-10-25 2022-12-20 江苏大学 一种双栅异质结构激子晶体管、制备方法及用途
CN116230811A (zh) * 2023-04-28 2023-06-06 中北大学 一种基于铁电半导体材料的光电响应突触器件制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115498062A (zh) * 2022-10-25 2022-12-20 江苏大学 一种双栅异质结构激子晶体管、制备方法及用途
CN116230811A (zh) * 2023-04-28 2023-06-06 中北大学 一种基于铁电半导体材料的光电响应突触器件制备方法
CN116230811B (zh) * 2023-04-28 2023-07-11 中北大学 一种基于铁电半导体材料的光电响应突触器件制备方法

Similar Documents

Publication Publication Date Title
CN115207127A (zh) 一种基于层间滑移的多电导态铁电晶体管器件及制备方法
CN106910776B (zh) 基于高k栅介质的大面积二硫化钼场效应晶体管及其制备
CN108365092B (zh) 一种基于二维原子晶体的耐高温忆阻器
CN112563330B (zh) 一种垂直单分子场效应晶体管集成器件及制备方法
CN112968055B (zh) 二维铁电半导体沟道铁电介电层场效应管及其制备方法
CN111446288B (zh) 基于二维材料的ns叠层晶体管及其制备方法
TWI290371B (en) Method for manufacturing thin film transistors
CN112582541B (zh) 一种基于二维叠层异质结构的垂直单分子膜场效应晶体管及其制备方法
CN108417636A (zh) 一种二维相变场效应晶体管及其制备方法
CN107240544A (zh) 一种图形化薄膜、薄膜晶体管及忆阻器的制备方法
CN102832340A (zh) 一种相变存储器单元及其制备方法
CN115768248A (zh) 氧化铪基铁电ftj忆阻器及其制备方法、芯片
CN110112293A (zh) 一种高分子聚合物薄膜晶体管及其制备方法
CN103824937B (zh) 一种高速纳米两端非易失性存储器及其制备方法
CN105679785B (zh) 一种基于多层氮化硼的rram器件及其制备方法
CN111987173A (zh) 一种可集成的二维光电突触器件阵列及其制备方法
CN108376711B (zh) 制备具有顶栅结构和聚合物电解质介质层的二维半导体晶体管的方法
CN114121620B (zh) 一种减小接触电阻提高碲烯场效应晶体管性能的方法
CN103840003B (zh) 以三氧化二铝为栅介质的双栅石墨烯晶体管及其制备方法
CN110634958A (zh) 一种不稳定的二维材料的半导体薄膜场效应管及其制备方法
CN114709257A (zh) 一种基于二维层间滑移铁电半导体的场效应晶体管器件及其制备方法
CN106340588A (zh) 一种自组装膜优化的n型有机场效应晶体管的制备方法
CN109378267B (zh) 一种硫化钼薄膜及其制备方法
CN115206992A (zh) 一种层数依赖型铁电隧穿结多值存储单元及其制备方法
CN117976544B (zh) 一种基于Cu掺杂的SnO薄膜晶体管、互补型逻辑电路及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination