[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN115148602A - Ldmos器件及其制造方法 - Google Patents

Ldmos器件及其制造方法 Download PDF

Info

Publication number
CN115148602A
CN115148602A CN202210826777.8A CN202210826777A CN115148602A CN 115148602 A CN115148602 A CN 115148602A CN 202210826777 A CN202210826777 A CN 202210826777A CN 115148602 A CN115148602 A CN 115148602A
Authority
CN
China
Prior art keywords
side wall
dielectric layer
layer
substrate
ldmos device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210826777.8A
Other languages
English (en)
Inventor
陈正龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Bright Power Semiconductor Co Ltd
Original Assignee
Shanghai Bright Power Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Bright Power Semiconductor Co Ltd filed Critical Shanghai Bright Power Semiconductor Co Ltd
Priority to CN202210826777.8A priority Critical patent/CN115148602A/zh
Publication of CN115148602A publication Critical patent/CN115148602A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7823—Lateral DMOS transistors, i.e. LDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66689—Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种LDMOS器件及其制造方法，在场氧化层的侧壁上形成具有阶梯侧壁的侧墙，并基于该具有阶梯侧壁的侧墙形成具有阶梯部的场极板，能够利用场极板的阶梯部来进一步优化场氧化层附近的漂移区的表面电场，且具有阶梯侧壁的侧墙能避免多晶硅位于漂移区的底部击穿，提供了更有效地RESURF结果，进而能实现更高的击穿电压和更低的导通电阻。此外，利用多层层叠的介质层进行相应的各向刻蚀工艺来制作具有阶梯侧壁的侧墙，工艺简单，且是自对准的，不需要套刻尺寸。

Description

LDMOS器件及其制造方法
技术领域
本发明涉及半导体器件制造技术领域，特别涉及一种LDMOS器件及其制造方法。
背景技术
横向双扩散金属氧化物晶体管(Laterally Diffused Metal OxideSemiconductor，LDMOS)器件具有耐压高、增益大、失真低等优点，并且更易与互补金属氧化物晶体管(Complementary Metal Oxide Semiconductor，CMOS) 工艺兼容，因此在集成电路中得到广泛的应用。
对于LDMOS器件，需要达到较高的击穿电压(Breakdown voltage，BV)并且有较低的导通电阻(Rsp)，主流方法是通过RESURF(Reduced Surface Field,降低表面电场)技术来提高击穿电压。具体地，请参考图1，在衬底100中形成阱区101之后，在衬底100中增加漏极漂移区102，并增加一张掩膜版(mask layer)，进行材料沉积、光刻和刻蚀，在漏极漂移区102表面上形成ROX(RESURF oxide，场氧化层)结构103，之后沉积栅氧化层(Gate Oxide，GOX，未图示)和多晶硅(poly)，该ROX结构103可以让多晶硅从沟道横向延展到漏极漂移区102 上，进一步刻蚀多晶硅和栅氧化层后，形成场极板104，该场极板改变漏极漂移区的电场分布，且不会在多晶硅底部击穿，因此可以实现更高的击穿电压。
发明内容
本发明的目的在于提供一种LDMOS器件及其制造方法，能够达到更好的 RESURF效果，进而提高器件的击穿电压并降低导通电阻。
为实现上述目的，本发明提供一种LDMOS器件的制造方法，其包括：
提供衬底，并形成场氧化层于部分所述衬底上；
随形沉积多层介质层于所述场氧化层及其暴露出的衬底上；
依次对所述多层介质层进行各向异性刻蚀，以在所述场氧化层的侧壁上形成由所述多层介质层堆叠而成的侧墙；
去除所述侧墙中的上层介质层，以使得所述侧墙形成阶梯侧壁；
随形沉积多晶硅层于所述场氧化层、所述侧墙及所述侧墙外围的衬底上；
刻蚀去除多余的所述多晶硅层，形成具有阶梯部的场极板，所述场极板的阶梯部覆盖在所述阶梯侧壁上并连续延伸到所述场氧化层的部分顶部上。
可选地，所述的LDMOS器件的制造方法，在形成场氧化层于部分所述衬底上之前，或者，形成所述场极板之后，还包括：
对所述衬底的部分区域进行离子注入，以形成第一导电类型的阱区；
对所述阱区以外的所述衬底的部分区域进行离子注入，以形成第二导电类型的漂移区。
可选地，所述多层介质层包括自下而上依次层叠的第一介质层、第二介质层和第三介质层，所述第二介质层的材料不同于所述第一介质层和所述第三介质层，所述第三介质层为所述上层介质层。
可选地，依次对所述多层介质层进行各向异性刻蚀，以形成所述侧墙的步骤包括：
以所述第二介质层为刻蚀停止层，对所述第三介质层进行各向异性刻蚀，在所述第二介质层的顶部侧壁上形成第一侧墙；
以所述第一介质层为刻蚀停止层，对所述第二介质层进行各向异性刻蚀，形成侧壁与所述第一侧墙对齐的第二侧墙。
可选地，对所述第二介质层进行各向异性刻蚀以形成所述第二侧墙的过程中，同时对所述第一侧墙进行各向异性刻蚀，以减薄所述第一侧墙，使得所述第一侧墙的顶部和所述第二侧墙的顶部齐平且不高于所述场氧化层顶部上的第一介质层的顶部。
可选地，去除所述侧墙中的上层介质层，以使得所述侧墙形成阶梯侧壁的步骤包括：一道去除所述第一侧墙以及所述第二侧墙暴露出的第一介质层；
所述的LDMOS器件的制造方法还包括：在形成所述阶梯侧壁之后且在随形沉积多晶硅层之前，形成栅介质层，所述栅介质层与所述侧墙相接且覆盖于所述侧墙外围的部分衬底上。
可选地，去除所述侧墙中的上层介质层，以使得所述侧墙形成阶梯侧壁的步骤包括：去除所述第一侧墙，并保留所述第一介质层；
所述的LDMOS器件的制造方法还包括：在刻蚀去除多余的所述多晶硅层，形成具有阶梯部的场极板之后，以所述场极板和所述第二侧墙为掩膜，刻蚀去除多余所述第一介质层，所述场极板和所述衬底之间的第一介质层用作栅介质层。
基于同一发明构思，本发明还提供一种LDMOS器件，其包括：
衬底；
场氧化层，形成于部分所述衬底上；
具有阶梯侧壁的侧墙，所述侧墙形成于所述场氧化层的侧壁上；
具有阶梯部的场极板，所述场极板的阶梯部覆盖在所述阶梯侧壁上并连续延伸到所述场氧化层的部分顶部上。
可选地，所述侧墙包括自下而上依次层叠的第一介质层和第二介质层，所述第二介质层的材料不同于所述第一介质层。
可选地，所述第一介质层还从所述阶梯侧壁底部横向延伸到所述侧墙外围的所述场极板和所述衬底之间，以用作栅介质层；
或者，所述第一介质层的外侧壁与所述第二介质层的外侧壁对齐，所述 LDMOS器件还包括栅介质层，所述栅介质层与所述侧墙相接且位于所述场极板与所述侧墙外围的部分衬底之间。
与现有技术相比，本发明的技术方案，至少具有以下有益效果之一：
1、在场氧化层的侧壁上形成具有阶梯侧壁的侧墙，利用该具有阶梯侧壁的侧墙的厚度缓变作用，能够降低漂移区上较厚的场氧化层和侧墙外围较薄的栅介质层的交界区域的电场强度，从而能够提高器件的击穿电压。
2、多晶硅场极板因随形覆盖在该阶梯侧壁上而形成阶梯部，从而利用场极板的阶梯部来进一步优化场氧化层附近的漂移区的表面电场，且具有阶梯侧壁的侧墙能避免多晶硅位于漂移区的底部击穿，提供了更有效地RESURF结果，进而能实现更高的击穿电压和更低的导通电阻。
3、利用多层层叠的介质层进行相应的各向刻蚀工艺来制作具有阶梯侧壁的侧墙，工艺简单，是自对准的，不需要套刻尺寸，而且相比直接对场氧化层侧壁进行刻蚀来将场氧化层侧壁修整成阶梯侧壁的方案，不会导致场氧化层和多晶硅层产生鸟嘴结构，避免产生尖端效应的问题，适合用于6V～300V LDMOS器件的制造。
附图说明
图1是现有的LDMOS器件的剖面结构示意图。
图2本发明具体实施例的LDMOS器件的制造方法的流程示意图。
图3至图12是本发明具体实施例的LDMOS器件的制造方法中的剖面结构示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。自始至终相同附图标记表示相同的元件。应当明白，当某层被称为形成在其它层上，其可以直接地形成在其它层上，或者可以存在居间的膜层。其中，术语“上”、“下”、“顶”、“底”、“内”、“中”、“纵向”、“横向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制，其中“纵向”可以理解为垂直于衬底表面的方向，“横向”可以理解为平行与衬底表面的方向。在此使用时，单数形式的 "一"、"一个"和"所述/该"也意图包括复数形式，除非上下文清楚的指出另外的方式。还应明白术语“包括”用于确定可以特征、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语"和/或"包括相关所列项目的任何及所有组合。术语“相同”以及“一致”包括完全相等和完全相同的含义，也可包括在所允许的工艺误差下近似相同或近似相等的含义。在说明书中的术语"第一""第二"等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换，例如可使得本文所述的本发明实施例能够以不同于本文所述的或所示的其他顺序来操作。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。若某附图中的构件与其他附图中的构件相同，虽然在所有附图中都可轻易辨认出这些构件，但为了使附图的说明更为清楚，本说明书不会将所有相同构件的标号标于每一图中。
以下结合附图和具体实施例对本发明提出的技术方案作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图2至图12，本发明一实施例提供一种LDMOS器件的制造方法，其包括：
S1，提供衬底，形成场氧化层于部分所述衬底上；
S2，随形沉积多层介质层于所述场氧化层及其暴露出的衬底上；
S3，依次对所述多层介质层进行各向异性刻蚀，以在所述场氧化层的侧壁上形成由所述多层介质层堆叠而成的侧墙；
S4，去除所述侧墙中的上层介质层，以使得所述侧墙形成阶梯侧壁；
S5，随形沉积多晶硅层于所述场氧化层、所述侧墙及所述侧墙外围的衬底上；
S6，刻蚀去除多余的所述多晶硅层，形成具有阶梯部的场极板，所述场极板的阶梯部覆盖在所述阶梯侧壁上并连续延伸到所述场氧化层的部分顶部上。
请参考图3，步骤S1中提供的衬底200可以是任意合适的衬底材料，例如为硅、绝缘体上硅、锗、碳化硅、锗化硅等等，也可以是基底上外延生长有碳化硅等半导体外延层的衬底材料。该衬底的导电类型例如为第二导电类型。
在步骤S1中，进一步形成漂移区204于所述衬底200中，且形成场氧化层 205于部分所述漂移区204上，其具体过程包括以下步骤：
S1.1，请参考图3，在衬底200上涂覆光阻(Photo resistance，PR)层201，对光阻层201进行光刻(包括曝光和显影)，暴露出衬底200的部分区域(即待形成阱区202的区域)的表面，再以光刻后的光阻层201为掩膜，对衬底200的暴露区域进行离子注入，形成第一导电类型的阱区202。
S1.2，请参考图4，去除光阻层201，在衬底200上重新涂覆光阻材料，形成光阻层203，对光阻层203进行光刻(包括曝光和显影)，以掩蔽阱区202并暴露出阱区202以外的衬底200的部分区域(即待形成漂移区204的区域)，再以光刻后的光阻层203为掩膜，对衬底200的暴露区域进行离子注入，形成第二导电类型的漂移区204，作为LDMOS器件的耐压区域。
S1.3，请参考图5，去除光阻层203，并通过化学气相沉积等合适的沉积工艺，沉积氧化层(例如氧化硅等)于衬底200的表面上，且沉积的氧化层此时覆盖阱区202和漂移区204的表面，涂覆光阻(未图示)，并借助一张掩膜版(mask layer)对该光阻进行光刻，以光刻后的光阻层为掩膜，刻蚀该氧化层至暴露出阱区202和漂移区204的表面，形成位于漂移区204的部分表面上的场氧化层 (ROX)205。
其中，在步骤S1.1和S1.2中可以分别在离子注入进行退火处理，也可以在步骤S1.2的离子注入后进行退火处理，以使得阱区202和漂移区204中注入的离子在横向和纵向上扩散至要求程度。其中，在纵向上，漂移区204的深度可以等于、大于或小于阱区202的深度；在横向上，漂移区204可以与阱区202相接，也可以与阱区202间隔开。
作为一种示例，衬底200和阱区202均为第一导电类型，且第一导电类型为P型，第二导电类型为N型。在本发明的其他实施例中，第一导电类型可以为N型，第二导电类型为P型。
另外，漂移区204和阱区202的离子掺杂浓度以及场氧化层205的膜厚均需要根据LDMOS器件的耐压要求以及导通电阻需求来进行合理设计，例如场氧化层205的膜厚(即氧化层的沉积厚度)为
Figure RE-GDA0003829822770000061
请参考图6，在步骤S2中，通过化学气相沉积等合适工艺，依次沉积第一介质层206、第二介质层207和第三介质层208于衬底200上，且第一介质层 206、第二介质层207和第三介质层208均随形覆盖在阱区202、场氧化层205 以及漂移区204的表面上，由此，第一介质层206、第二介质层207和第三介质层208分别在从阱区202的顶部上方连续延伸到场氧化层205的顶部上方时，均形成阶梯(或者说台阶)。
本实施例中，第一介质层206和第三介质层208的材料相同，第二介质层 207的材料不同于第一介质层206和第三介质层208。第一介质层206的膜厚分别小于第二介质层207的膜厚和第三介质层208的膜厚，并作为保护阱区202 和漂移区204的表面的保护层以及刻蚀第二介质层207时的停止层，同时在后续刻蚀去除时缩短工艺时间。作为一种示例，第一介质层206和第三介质层208 的材料均为二氧化硅，第二介质层207的材料为氮化硅，第一介质层206、第二介质层207和第三介质层208的膜厚分别为
Figure RE-GDA0003829822770000071
在步骤S3中，首先，请参考图7，以第二介质层207为刻蚀停止层，对第三介质层208进行各向异性刻蚀(即侧墙刻蚀)，去除场氧化层205顶部上方的第三介质层208以及场氧化层205侧壁外围的大部分第三介质层208(包括阱区 202上方和部分漂移区204上方的第三介质层208)，剩余的第三介质层208在第二介质层207的顶部侧壁上被保留下来，形成第一侧墙208a。接着，请参考图7和图8，以第一侧墙208a为掩膜，并以第一介质层206为刻蚀停止层，对第二介质层207进行各向异性刻蚀(即侧墙刻蚀)，去除场氧化层205顶部上方的第二介质层207以及场氧化层205侧壁外围的大部分第二介质层207(包括阱区202上方和部分漂移区204上方的第二介质层207)，以形成与第一侧墙208b 对齐的第二侧墙207a，由此第一侧墙208b和第二侧墙207a组成场氧化层205 侧壁的侧墙，第一介质层206在此次过程中保护包括阱区202和漂移区204在内的衬底200的表面。
本实施例中，在对第二介质层207刻蚀来形成第二侧墙207a的过程中，通过合理的刻蚀剂选择，可以使得该刻蚀工艺能够对第一侧墙208a进行减薄，降低第一侧墙208a的顶部高度及其横向宽度，剩余的第一侧墙208a最终被减薄为第一侧墙208b，且剩余的第二介质层207不仅侧壁与第一侧墙208b对齐，且顶部也与第一侧墙208b对齐，避免侧墙顶部高度高出场氧化层205顶部上的第一介质层206的表面，同时由于剩余的第一侧墙208b的厚度相对接近第一介质层206的膜厚，由此可以在后续的步骤S4中一道去除第一侧墙208b和第二侧墙207a暴露出的第一介质层206，简化工艺。
在步骤S4中，请参考图8和图9，可以采用干法刻蚀(各向异性刻蚀)或者湿法刻蚀(各向同性刻蚀)等合适刻蚀工艺，一道去除第一侧墙208b以及第二侧墙207a暴露出的第一介质层206，由此形成有第二侧墙207a及其下方剩余的第一介质层206a组成的侧墙，且该侧墙具有阶梯侧壁，该阶梯侧壁为第一侧墙208b去除后暴露出的第二侧墙207a的表面以及原先被第一侧墙208b暴露出的侧壁组成。即此时第二侧墙207a呈大致的“L”形，且紧挨场氧化层205侧壁的竖直部207b在纵向上的膜厚d2大于从该部分底部向外横向延伸的水平部207c在纵向上的膜厚d1的膜厚。
应当注意的是，步骤S3和步骤S4中的刻蚀工艺均是自对准的，无需额外的掩膜版来实现，不需要套刻尺寸，工艺简单，而且相比直接对场氧化层侧壁进行刻蚀来将场氧化层的侧壁修整成阶梯侧壁的方案，不会导致场氧化层产生鸟嘴结构，避免产生尖端效应的问题。
在步骤S5中，请参考图9和图10，先通过热氧化工艺，在阱区202和漂移区204上生长栅介质层(GOX)209，再通过化学气相沉积等工艺沉积多晶硅层 210于栅介质层209及其暴露出的侧墙和场氧化层205的表面上，且沉积的多晶硅层210因随形覆盖侧墙的阶梯侧壁而形成阶梯部210a。
其中，栅介质层209的膜厚小于第二侧墙207a的水平部207c与第一介质层206的膜厚的叠加，以保证多晶硅层210能够从栅介质层209的表面延伸到第二侧墙207a的水平部207c的顶面上时，也能随形形成阶梯形状(即构成阶梯部210a的一级台阶)。
在步骤S6中，请继续参考图9和图10，刻蚀去除多余的多晶硅层210及其下方的栅介质层209，剩余的多晶硅层210，一部分位于阱区202上方并横向延伸到侧墙的侧壁底部，且与阱区202和相应的漂移区204之间夹有栅介质层 209，构成了LDMOS器件的栅极(未标记)，另一部分则连接该栅极且沿着侧墙的阶梯侧壁延伸且横向延伸到场氧化层205的顶部上方，构成了具有阶梯部210a 的场极板(未标记)。
之后，请参考图11，本实施例的LDMOS器件的制造方法，在形成场极板之后，还可以继续后续的常规工艺，以完成LDMOS器件的制造。例如包括：首先，对多晶硅层210一侧的阱区202以及另一侧的漂移区204进行源漏离子注入，形成位于阱区202中的源区212以及位于漂移区204中的漏区213，源区 212和漏区213均为第二导电类型；然后，对源区212外侧的阱区202进行体区离子注入，形成第一导电类型的体区211；之后进行800℃-1000℃之间的高温退火处理，以使得衬底200中的离子(即杂质)充分激活；接着，沉积层间介质层，并进行接触孔光刻和刻蚀，形成栅极接触孔、源极接触孔和漏极接触孔；进一步沉积金属来填充接触孔并形成金属布线，等等。
本实施例的LDMOS器件的制造方法，在场氧化层的侧壁上通过多层介质层的沉积和刻蚀形成了与场氧化层的侧壁自对准的侧墙，期望该侧墙具有阶梯侧壁，由此通过具有阶梯侧壁的侧墙形成具有阶梯部的场极板，继而利用该场极板优化漂移区的电场分布，提高器件的击穿电压，在与现有的LDMOS器件具有相同的击穿电压的条件下，能降低器件的导通电阻，且工艺简单，易于实施。
应当理解的是，本发明的技术方案并不仅仅限定于上述实施例的LDMOS 器件的制造方法，本领域技术人员可以基于上述实施例进行任意合理的变形来得到本发明的其他实施例。
例如，在本发明的一其他实施例中，在步骤S1中，在沉积用于形成场氧化层205的氧化材料之前，先形成漂移区204，再形成阱区202。
再例如，在本发明的另一其他实施例中，在步骤S1中沉积用于形成场氧化层205的氧化材料之前，先不形成阱区202和漂移区204，而是在步骤S6中形成场极板之后，再在衬底200中形成阱区202和漂移区204。
还例如，在本发明的其他实施例中，在步骤S6中，通过沉积工艺形成栅介质层209，并在刻蚀多晶硅层210形成场极板后进一步刻蚀栅介质层，以去除多余的栅介质层209，剩余的栅介质层被剩余的多晶硅层210覆盖，即剩余的栅介质层一部分覆盖在侧墙的表面上并延伸到场氧化层205的部分顶部上。
又例如，在本发明的又一其他实施例中，请参考图12，在步骤S2中沉积的第一介质层206和第三介质层207的材质不同，且沉积的第一介质层206可以用作后续的栅介质层，因此在步骤S4中在去除第一侧墙208b时保留第一介质层206，并在步骤S6中刻蚀多晶硅层210后，以剩余的多晶硅层210为掩膜，刻蚀第一介质层206，剩余的第一介质层206被剩余的多晶硅层210和第二侧墙 207a覆盖，即剩余的第一介质层206直接夹在多晶硅层210和衬底200之间的部分用作栅极和衬底200之间的栅介质层206b，另一部分被第二侧墙207a直接覆盖并用作侧墙的一部分206a。
基于同一发明构思，本发明一实施例还提供一种LDMOS器件，其可以采用上述任一实施例所述的LDMOS器件的制造方法来形成，请参考图11，该 LDMOS器件包括衬底200、场氧化层205、具有阶梯侧壁的侧墙以及具有阶梯部的场极板。其中，衬底200、场氧化层205、具有阶梯侧壁的侧墙以及具有阶梯部的场极板的选材可以参考上文中所述，在此不再赘述。
衬底200中形成有第一导电类型的阱区202和第二导电类型的漂移区204，且阱区202中形成有第一导电类型的体区211以及第二导电类型的源区212，漂移区204中形成有第二导电类型的漏区213。
场氧化层205形成于部分漂移区204上并暴露出漏区213。
具有阶梯侧壁的侧墙包括依次层叠于场氧化层205的侧壁上的第一介质层 206a(即底层侧墙)和第二介质层(即上文中的第二侧墙207a)。
场极板的阶梯部覆盖在侧墙的阶梯侧壁上并连续延伸到场氧化层205的部分顶部上。
本实施例的LDMOS器件还具有栅极，该栅极和场极板采用同一层多晶硅层形成，且栅极从场极板背向漏区213的一侧横向延伸到阱区202的部分顶部上，栅极与阱区202和漂移区204之间夹设有栅介质层209。
作为一种示例，该栅介质层209与第一介质层206a采用同一层介质层形成，也可以说，第一介质层还从阶梯侧壁底部横向延伸到侧墙外围的场极板和衬底之间，以用作栅介质层。
作为另一种示例，该栅介质层209与第一介质层206a采用不同的膜层形成，此时，第一介质层206a的外侧壁与第二介质层的外侧壁对齐，栅介质层209与侧墙相接且位于场极板与侧墙外围的部分衬底之间。
综上所述，本发明的LDMOS器件及其制造方法，在场氧化层的侧壁上形成具有阶梯侧壁的侧墙，利用该具有阶梯侧壁的侧墙的厚度缓变作用，能够降低漂移区上较厚的场氧化层和侧墙外围较薄的栅介质层的交界区域的电场强度，从而能够提高器件的击穿电压。同时，多晶硅场极板因随形覆盖在该阶梯侧壁上而形成阶梯部，从而利用场极板的阶梯部来进一步优化场氧化层附近的漂移区的表面电场，且具有阶梯侧壁的侧墙能避免多晶硅位于漂移区的底部击穿，提供了更有效地RESURF结果，进而能实现更高的击穿电压和更低的导通电阻。此外，利用多层层叠的介质层进行相应的各向刻蚀工艺来制作具有阶梯侧壁的侧墙，工艺简单，且是自对准的，不需要套刻尺寸，而且相比直接对场氧化层侧壁进行刻蚀来将场氧化层的侧壁修整成阶梯侧壁的方案，不会导致场氧化层产生鸟嘴结构，避免产生尖端效应的问题，适合用于6V～300V LDMOS器件的制造。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于本发明技术方案的范围。

Claims (10)

1.一种LDMOS器件的制造方法，其特征在于，包括：
提供衬底，并形成场氧化层于部分所述衬底上；
随形沉积多层介质层于所述场氧化层及其暴露出的衬底上；
依次对所述多层介质层进行各向异性刻蚀，以在所述场氧化层的侧壁上形成由所述多层介质层堆叠而成的侧墙；
去除所述侧墙中的上层介质层，以使得所述侧墙形成阶梯侧壁；
随形沉积多晶硅层于所述场氧化层、所述侧墙及所述侧墙外围的衬底上；
刻蚀去除多余的所述多晶硅层，形成具有阶梯部的场极板，所述场极板的阶梯部覆盖在所述阶梯侧壁上并连续延伸到所述场氧化层的部分顶部上。
2.如权利要求1所述的LDMOS器件的制造方法，其特征在于，在形成场氧化层于部分所述衬底上之前，或者，形成所述场极板之后，还包括：
对所述衬底的部分区域进行离子注入，以形成第一导电类型的阱区；
对所述阱区以外的所述衬底的部分区域进行离子注入，以形成第二导电类型的漂移区。
3.如权利要求1所述的LDMOS器件的制造方法，其特征在于，所述多层介质层包括自下而上依次层叠的第一介质层、第二介质层和第三介质层，所述第二介质层的材料不同于所述第一介质层和所述第三介质层，所述第三介质层为所述上层介质层。
4.如权利要求3所述的LDMOS器件的制造方法，其特征在于，依次对所述多层介质层进行各向异性刻蚀，以形成所述侧墙的步骤包括：
以所述第二介质层为刻蚀停止层，对所述第三介质层进行各向异性刻蚀，在所述第二介质层的顶部侧壁上形成第一侧墙；
以所述第一介质层为刻蚀停止层，对所述第二介质层进行各向异性刻蚀，形成侧壁与所述第一侧墙对齐的第二侧墙。
5.如权利要求4所述的LDMOS器件的制造方法，其特征在于，对所述第二介质层进行各向异性刻蚀以形成所述第二侧墙的过程中，同时对所述第一侧墙进行各向异性刻蚀，以减薄所述第一侧墙，使得所述第一侧墙的顶部和所述第二侧墙的顶部齐平且不高于所述场氧化层顶部上的第一介质层的顶部。
6.如权利要求4所述的LDMOS器件的制造方法，其特征在于，去除所述侧墙中的上层介质层，以使得所述侧墙形成阶梯侧壁的步骤包括：一道去除所述第一侧墙以及所述第二侧墙暴露出的第一介质层；
所述的LDMOS器件的制造方法还包括：在形成所述阶梯侧壁之后且在随形沉积多晶硅层之前，形成栅介质层，所述栅介质层与所述侧墙相接且覆盖于所述侧墙外围的部分衬底上。
7.如权利要求4所述的LDMOS器件的制造方法，其特征在于，去除所述侧墙中的上层介质层，以使得所述侧墙形成阶梯侧壁的步骤包括：去除所述第一侧墙，并保留所述第一介质层；
所述的LDMOS器件的制造方法还包括：在刻蚀去除多余的所述多晶硅层，形成具有阶梯部的场极板之后，以所述场极板和所述第二侧墙为掩膜，刻蚀去除多余所述第一介质层，所述场极板和所述衬底之间的第一介质层用作栅介质层。
8.一种LDMOS器件，其特征在于，包括：
衬底；
场氧化层，形成于部分所述衬底上；
具有阶梯侧壁的侧墙，所述侧墙形成于所述场氧化层的侧壁上；
具有阶梯部的场极板，所述场极板的阶梯部覆盖在所述阶梯侧壁上并连续延伸到所述场氧化层的部分顶部上。
9.如权利要求8所述的LDMOS器件，其特征在于，所述侧墙包括自下而上依次层叠的第一介质层和第二介质层，所述第二介质层的材料不同于所述第一介质层。
10.如权利要求8所述的LDMOS器件，其特征在于，所述第一介质层还从所述阶梯侧壁底部横向延伸到所述侧墙外围的所述场极板和所述衬底之间，以用作栅介质层；
或者，所述第一介质层的外侧壁与所述第二介质层的外侧壁对齐，所述LDMOS器件还包括栅介质层，所述栅介质层与所述侧墙相接且位于所述场极板与所述侧墙外围的部分衬底之间。
CN202210826777.8A 2022-07-13 2022-07-13 Ldmos器件及其制造方法 Pending CN115148602A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210826777.8A CN115148602A (zh) 2022-07-13 2022-07-13 Ldmos器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210826777.8A CN115148602A (zh) 2022-07-13 2022-07-13 Ldmos器件及其制造方法

Publications (1)

Publication Number Publication Date
CN115148602A true CN115148602A (zh) 2022-10-04

Family

ID=83412123

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210826777.8A Pending CN115148602A (zh) 2022-07-13 2022-07-13 Ldmos器件及其制造方法

Country Status (1)

Country Link
CN (1) CN115148602A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116525660A (zh) * 2023-07-03 2023-08-01 北京智芯微电子科技有限公司 纵向栅氧结构的ldmosfet器件及制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116525660A (zh) * 2023-07-03 2023-08-01 北京智芯微电子科技有限公司 纵向栅氧结构的ldmosfet器件及制造方法
CN116525660B (zh) * 2023-07-03 2023-09-12 北京智芯微电子科技有限公司 纵向栅氧结构的ldmosfet器件及制造方法

Similar Documents

Publication Publication Date Title
KR100400079B1 (ko) 트랜치 게이트 구조를 갖는 전력용 반도체 소자의 제조 방법
EP0179407B1 (en) Method for producing a dmos semiconductor device
US20150179750A1 (en) Dual oxide trench gate power mosfet using oxide filled trench
JPH05304297A (ja) 電力用半導体装置およびその製造方法
JP2009540579A (ja) 自己整合ゲートｊｆｅｔ構造及びその製造方法
KR20050119424A (ko) 접합 영역의 어브럽트니스를 개선시킬 수 있는 전계 효과트랜지스터 및 그 제조방법
JP2014135494A (ja) 二重並列チャネル構造を持つ半導体素子及びその半導体素子の製造方法
CN111048420B (zh) 横向双扩散晶体管的制造方法
JP2004507882A (ja) ゲート酸化層の完全性を向上させた半導体トレンチデバイス
JP3968860B2 (ja) 炭化珪素半導体装置の製造方法
JP2002026310A (ja) 半導体装置及びその製造方法
CN110957370B (zh) 横向双扩散晶体管的制造方法
JP4171286B2 (ja) 半導体装置およびその製造方法
US20050121704A1 (en) Semiconductor device and method of manufacturing the same
CN115148602A (zh) Ldmos器件及其制造方法
CN211700291U (zh) 自对准的沟槽式场效应晶体管
JPH0697190A (ja) Ｍｏｓトランジスタの製造方法
CN115513060A (zh) Ldmos器件及其制造方法
JP2012199468A (ja) 半導体装置の製造方法
CN115938943A (zh) Ldmos器件及其制造方法
US11495675B2 (en) Manufacture method of lateral double-diffused transistor
CN113964038B (zh) 沟槽栅mosfet器件的制造方法
JPH07130834A (ja) 半導体装置およびその製造方法
JP4089185B2 (ja) 炭化珪素半導体装置およびその製造方法
JPH04306881A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination