[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN115132791A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN115132791A
CN115132791A CN202210299057.0A CN202210299057A CN115132791A CN 115132791 A CN115132791 A CN 115132791A CN 202210299057 A CN202210299057 A CN 202210299057A CN 115132791 A CN115132791 A CN 115132791A
Authority
CN
China
Prior art keywords
pixel
electrode
transistor
disposed
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210299057.0A
Other languages
English (en)
Inventor
徐荣完
金智善
李京徊
崔根禧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN115132791A publication Critical patent/CN115132791A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明提供一种显示装置，具备：基板，包括第一区域以及与所述第一区域相接的第二区域；第一像素，配置在所述第一区域上；第一像素电路，配置在所述第一区域上且与所述第一像素电连接，并且至少一部分与所述第一像素重叠；以及第二像素，配置在所述第二区域上，并且与所述第一像素电路电连接，所述第一像素电路包括并联连接的第一储能电容器以及第二储能电容器。

Description

显示装置
技术领域
本发明涉及装置，更详细而言涉及显示装置。
背景技术
通常，显示装置包括显示要素以及用于控制向显示要素施加的电信号的电子元件。电子元件包括薄膜晶体管(TFT；Thin Film Transistor)、储能电容器以及多个布线。
近几年，显示装置其用途变得多样化。此外，显示装置的厚度变薄且重量变轻，因此正处于其使用范围变得更广的趋势。随着显示装置的使用范围多样化，正在研究设计显示装置的形态的各种方法。
发明内容
但是，在现有技术的显示装置中，在利用一个像素电路驱动多个像素的情况下，存在分辨率减小的问题。
本发明用于解决包括如上所述的问题在内的各种问题，其目的在于提供一种即使在利用一个像素电路驱动多个像素的情况下也不会使分辨率下降的显示装置。但是，这种课题是例示，并不由此限定本发明的范围。
根据本发明的一观点，提供一种显示装置，具备：基板，包括第一区域以及与所述第一区域相接的第二区域；第一像素，配置在所述第一区域上；第一像素电路，配置在所述第一区域上且与所述第一像素电连接，并且至少一部分与所述第一像素重叠；以及第二像素，配置在所述第二区域上，并且与所述第一像素电路电连接，所述第一像素电路包括并联连接的第一储能电容器以及第二储能电容器。
在本实施例中，可以是，所述第一储能电容器包括：第一电极和第二电极，在其间夹着至少一个绝缘层，并且至少一部分重叠。
在本实施例中，可以是，所述第二储能电容器包括：所述第二电极和第三电极，在其间夹着至少一个绝缘层，并且至少一部分重叠。
在本实施例中，可以是，所述第一电极和所述第三电极被电连接。
在本实施例中，可以是，所述第一像素电路还包括：第一薄膜晶体管，包括配置在与所述第一电极相同的层的第一栅电极和配置在所述第一栅电极的下部的第一半导体层；以及第二薄膜晶体管，包括配置在与所述第三电极相同的层的第二栅电极和配置在所述第二栅电极的下部的第二半导体层。
在本实施例中，可以是，所述第二薄膜晶体管还包括配置在所述第二半导体层的下部的第三栅电极。
在本实施例中，可以是，所述第一半导体层和所述第二半导体层配置在不同的层。
在本实施例中，可以是，所述第一半导体层包括硅半导体，并且所述第二半导体层包括氧化物半导体。
在本实施例中，可以是，所述第三电极通过连接电极而与所述第二半导体层电连接。
在本实施例中，可以是，所述第一像素电路还包括第三储能电容器，并且所述第三储能电容器包括：第四电极和第五电极，在其间夹着至少一个绝缘层，并且至少一部分重叠。
在本实施例中，可以是，所述第四电极配置在与所述第一电极相同的层，并且所述第五电极配置在与所述第二半导体层相同的层。
在本实施例中，可以是，所述第二像素不与所述第一像素电路重叠。
在本实施例中，可以是，所述第二像素和所述第一像素电路通过连接布线而被连接。
在本实施例中，可以是，所述显示装置还包括：第三像素，配置在所述第一区域上；以及第二像素电路，配置在所述第一区域上且与所述第三像素电连接，并且至少一部分与所述第三像素重叠。
根据本发明的其他观点，提供一种显示装置，具备：基板，包括第一区域以及与所述第一区域相接的第二区域；以及第一像素电路，配置在所述第一区域上，并且包括配置在彼此不同的层的第一半导体层和第二半导体层，所述第一像素电路包括并联连接的第一储能电容器以及第二储能电容器。
在本实施例中，可以是，所述显示装置还包括：第一像素，配置在所述第一区域上，所述第一像素与所述第一像素电路电连接并且至少一部分与所述第一像素电路重叠。
在本实施例中，可以是，所述显示装置还包括：第二像素，配置在所述第二区域上，所述第二像素与所述第一像素电路电连接并且不与所述第一像素电路重叠。
在本实施例中，可以是，所述显示装置还包括：第三像素，配置在所述第一区域上；以及第二像素电路，与所述第三像素电连接，所述第三像素和所述第二像素电路至少一部分重叠。
在本实施例中，可以是，所述第一储能电容器包括：第一电极和第二电极，在其间夹着至少一个的绝缘层，并且至少一部分重叠，所述第二储能电容器包括：所述第二电极和第三电极，在其间夹着至少一个的绝缘层，并且至少一部分重叠。
在本实施例中，可以是，所述第一半导体层包括硅半导体，并且所述第二半导体层包括氧化物半导体。
通过以下的用于实施发明的具体的内容、权利要求书以及附图，前述以外的其他侧面、特征和优点会变得明确。
(发明效果)
根据如上所述构成的本发明的一实施例，可以实现能够利用一个像素电路驱动多个像素的显示装置。当然，并不通过这种效果来限定本发明的范围。
附图说明
图1是示意性表示一实施例涉及的显示装置的平面图。
图2是示意性表示一实施例涉及的显示装置的剖视图。
图3是示意性表示可包括于图1的显示装置的显示面板的平面图。
图4是示意性表示一实施例涉及的显示装置的平面图。
图5是示意性表示可包括于图4的显示装置的显示面板的平面图。
图6是示意性表示可适用于一实施例涉及的显示装置的像素电路的等效电路图。
图7是示意性表示配置在一实施例涉及的显示装置的一对像素电路中的多个晶体管和储能电容器的位置的配置图。
图8是沿着图7的I-I′线的示意性剖视图。
图9是沿着图7的II-II′线的示意性剖视图。
图10是示意性表示可适用于一实施例涉及的显示装置的像素电路的等效电路图。
图11是示意性表示配置在一实施例涉及的显示装置的一对像素电路中的多个晶体管和储能电容器的位置的配置图。
图12是沿着图11的III-III′线的示意性剖视图。
图13是示意性表示一实施例涉及的显示装置的剖视图。
图14是示意性表示一实施例涉及的显示装置的剖视图。
图15是表示测量了与储能电容器的静电电容相关的电流(驱动电流)的结果的表。
符号说明：
1：显示装置；10：显示面板；P1：第一像素；P2：第二像素；P3：第三像素；PC1：第一像素电路；PC2第二像素电路；Cst1：第一储能电容器；Cst2：第二储能电容器。
具体实施方式
本发明可以具有各种变换以及各种实施例，在附图中例示特定实施例，并在此进行详细说明。参照与附图一起详细后述的各实施例，本发明的效果、特征以及达成这些效果和特征的方法会变得明确。但是，本发明并不限于以下公开的各实施例，可以以各种形态实现本发明。
以下，参照附图详细说明本发明的各实施例，在参照附图进行说明时，对于相同或对应的构成要素赋予相同的符号，并省略对其的重复说明。
在本说明书中，第一、第二等用语并不是限定性用语，是为了使一个构成要素区别于其他构成要素而使用。
在本说明书中，单数的表述在文中没有明确相反意思时包括多个的表述。
在本说明书中，包括或者具有等用语应理解为是指代说明书上记载的特征或构成要素的存在，并不是事先排除一个以上的其他特征或构成要素的附加可能性。
在本说明书中，膜、区域、构成要素等部分位于其他部分上或者上方时，不仅包括直接位于其他部分上的情况，还包括其间存在其他膜、区域、构成要素等的情况。
在本说明书中，当记载为膜、区域、构成要素等被连接时，不仅包括膜、区域、构成要素直接被连接的情况，和/或，还包括在膜、区域、构成要素之间夹设其他膜、区域、构成要素而间接被连接的情况。例如，在本说明书中，当记载为膜、区域、构成要素等被电连接时，表示膜、区域、构成要素等直接被电连接的情况和/或在其间夹设其他膜、区域、构成要素等而间接被电连接的情况。
在本说明书中，“A和/或B”表示是A、或者是B、或者是A和B的情况。此外，在本说明书中，“A和B中的至少一个”表示是A、或者是B、或者是A和B的情况。
在本说明书中，x轴、y轴和z轴并不限于直角坐标系上的三轴，可以解释为包括其的更宽泛的意义。例如，x轴、y轴和z轴可以彼此正交，也可以指代彼此不正交的彼此不同的方向。
在本说明书中，在某一实施例可以以不同方式实现的情况下，特定的工序顺序也可以与所说明的顺序不同地被执行。例如，连续说明的两个工序实质上可以同时被执行，也可以以与所说明的顺序相反的顺序被执行。
在附图中，为了便于说明，各构成要素其大小可能会有所放大或缩小。例如，图示的各构成的大小以及厚度是为了便于说明而任意示出的，本发明并不一定限于图示的情况。
以下，参照附图说明的显示装置是显示动态图像或静态图像的装置，除了可以用作如移动电话(mobile phone)、智能电话(smart phone)、平板PC(tablet personalcomputer)、移动通信终端机、电子手册、电子书、PMP(portable multimedia player)、导航仪、UMPC(Ultra Mobile PC)等这样的便携式电子设备外，还可以用作电视机、笔记本电脑、显示屏、广告板、物联网(internet of things，IOT)等各种产品的显示画面。此外，一实施例涉及的显示装置可以如智能手表(smart watch)、手表电话(watch phone)、眼镜型显示器和头戴式显示器(head mounted display，HMD)这样使用于可穿戴装置(wearabledevice)。此外，一实施例涉及的显示装置可以被用作汽车的仪表盘、汽车的仪表中央盒(center fascia)或配置在仪表盘的CID(Center Information Display)、代替汽车的后视镜的室内镜显示器(roommirror display)、作为汽车的后座用娱乐而配置在前座的背面的显示器。
图1是示意性表示一实施例涉及的显示装置的平面图。
参照图1，显示装置1可以包括显示区域DA和显示区域DA的外侧的周边区域NDA。显示区域DA可以包括被定义为主显示区域的第一区域DA1以及被定义为辅助显示区域或构件区域的第二区域DA2。在一实施例中，可以将第二区域DA2配置成至少一部分与第一区域DA1相接。
显示装置1可以是通过配置在显示区域DA的多个像素P显示图像。在一实施例中，多个像素P可以包括配置在第一区域DA1的第一像素P1和第三像素P3，并且可以包括配置在第二区域DA2的第二像素P2。第一区域DA1和第二区域DA2分别可以单独或者一起显示图像。此时，如后述那样，第一像素P1可以表示与其他像素共用像素电路的像素，第三像素P3可以表示与其他像素不共用像素电路的像素。此外，第二像素P2可以是在其下部不具备像素电路的像素，可以通过相邻的像素电路而被驱动。即，第一像素P1的像素电路可以驱动多个像素。例如，第一像素P1的像素电路可以同时驱动一个第一像素P1和多个(或者一个)第二像素P2。但是，本发明并不限于此。
在一实施例中，配置在第一区域DA1的第一像素P1和第三像素P3的大小可以被设置成相同。但是，本发明并不限于此。例如，配置在第一区域DA1的第一像素P1和第三像素P3的大小也可以彼此不同。
在一实施例中，配置在第一区域DA1的第一像素P1和配置在第二区域DA2的第二像素P2的大小可以被设置成相同。但是，本发明并不限于此。例如，配置在第一区域DA1的第一像素P1和配置在第二区域DA2的第二像素P2的大小也可以彼此不同。
周边区域NDA可以是未配置显示要素(display element)的一种非显示区域。显示区域DA可以整体被周边区域NDA包围。在周边区域NDA可以配置用于向第一像素P1、第二像素P2以及第三像素P3提供电信号或电源的驱动器等。在周边区域NDA可以配置能够与电子元件或印刷电路基板等电连接的焊盘。
图1示出了一个第二区域DA2位于第一区域DA1内的情况。在一实施例中，显示装置1可以如后述的图4等那样具有两个以上的第二区域DA2，并且多个第二区域DA2的形状和大小可以相同或者彼此不同。在一实施例中，第二区域DA2相对于显示区域DA的比率可以小于第一区域DA1相对于显示区域DA的比率。
在一实施例中，在与显示装置1的上表面大致垂直的方向上观察时，第二区域DA2的形状可以具有如图1所示那样大致接近八边形的形状。但是，本发明并不限于此。例如，第二区域DA2的形状可以被设置成六边形等多边形、圆形、椭圆形、星形、或者钻石形等各种形状。或者，第二区域DA2也可以具有棒(bar)类型的四边形形状。
此外，在图1中示出了在与显示装置1的上表面大致垂直的方向上观察时在大致具有角部圆的四边形形状的显示区域DA的(+y方向)的上侧中央配置了第二区域DA2的情况，但是本发明并不限于此。例如，第二区域DA2也可以被配置在显示区域DA的一侧(例如，右上侧或左上侧)。
在一实施例中，第二区域DA2可以包括位于各第二像素P2之间的透过区域TA。透过区域TA可以是使光透过的区域，在透过区域TA内可以不配置像素。
在一实施例中，在第二区域DA2可以配置第二像素P2。各个第二像素P2可以包括至少一个的子像素(Sup-pixel)，并且可以通过如有机发光二极管(OLED)这样的显示要素实现。第二像素P2例如可以射出红色、绿色、蓝色或者白色的光。
在一实施例中，透过区域TA可以被配置成包围第二像素P2。或者，也可以与第二像素P2交替地配置透过区域TA。
第二区域DA2具有透过区域TA，因此第二区域DA2的分辨率可以比第一区域DA1的分辨率低。例如，第二区域DA2的分辨率可以是第一区域DA1的分辨率的约1/2、3/8、1/3、1/4、2/9、1/8、1/9、1/16等。例如，第二区域DA2的分辨率可以是约200ppi或者约100ppi，第一区域DA1的分辨率可以在约400ppi以上。
在一实施例中，在第一区域DA1可以配置第一像素P1和第三像素P3。各个第一像素P1和各个第三像素P3可以包括至少一个的子像素(Sub-pixel)，并且可以通过如有机发光二极管(OLED)这样的显示要素实现。第一像素P1和第三像素P3分别可以射出红色、绿色、蓝色或者白色的光。
另一方面，在第二区域DA2，可以如参照图2后述的那样与第二区域DA2对应地在显示装置1的下部配置作为电子要素的构件20(图2)。
以下，作为本发明的一实施例涉及的显示装置1而以有机发光显示装置为例进行说明，但是本发明的显示装置1并不限于此。在一实施例中，显示装置1可以是如无机发光显示装置(Inorganic Light Emitting Display或者无机EL显示装置)或量子点发光显示装置(Quantum dot Light Emitting Display)这样的显示装置1。例如，显示装置1所具备的显示要素的发光层可以包括有机物、包括无机物、包括量子点、包括有机物和量子点或者包括无机物和量子点。
图2是示意性表示一实施例涉及的显示装置的剖视图。
参照图2，显示装置1可以包括显示面板10以及显示面板10的下部的构件20。
在一实施例中，显示装置1可以包括显示面板10以及显示面板10上的盖窗700，其中，显示面板10包括基板100、配置在基板100上的显示层200、显示层200上的薄膜封装层300、输入感知层400、光学功能层500和防反射层600。
在一实施例中，构件20可以位于第二区域DA2。构件20可以是利用光或者声音的电子要素。例如，电子要素可以是如靠近传感器这样测量距离的传感器、识别使用者的身体的一部分(例如，指纹、虹膜、脸部等)的传感器、输出光的小型灯或者捕获图像的图像传感器(例如相机)等。利用光的电子要素可以利用可见光、红外线光、紫外线光等各种波段的光。利用声音的电子要素可以利用超声波或者其他频段的声音。在一实施例中，构件20可以如发光部和受光部这样包括子构件。发光部和受光部可以是一体化的结构或者物理上分离的结构，一对发光部和受光部可以构成一个构件20。
基板100可以包括玻璃或者高分子树脂。例如，高分子树脂可以包括聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯或者乙酸丙酸纤维素等。包括高分子树脂的基板100可以具有柔性、可卷曲或者可弯曲的特性。基板100可以是包括前述的高分子树脂的层以及无机层(未图示)的多层结构。
在基板100的前表面(前面)上可以配置显示层200，并且在基板100的背面上可以配置下部保护膜175。下部保护膜175可以被附着于基板100的背面。在下部保护膜175与基板100之间可以夹设粘合层。或者，下部保护膜175可以直接形成在基板100的背面上，在该情况下，在下部保护膜175与基板100之间不夹设粘合层。
下部保护膜175可以起到支承并保护基板100的作用。下部保护膜175可以具备与第二区域DA2对应的开口175OP。下部保护膜175的开口175OP是在厚度方向上去除下部保护膜175的一部分的同时形成的凹陷的部分。在一实施例中，下部保护膜175的开口175OP可以在厚度方向上全部去除下部保护膜175的一部分的同时形成，在该情况下，可以具有如图2所示的贯通孔(through-hole)的形状。在一实施例中，下部保护膜175的开口175OP可以具有将下部保护膜175的一部分沿着厚度方向去除部分的同时如图2所示那样未将下部保护膜175完全贯通的凹(recess)形态的盲孔(blind-hole)的形状。
下部保护膜175具备开口175OP，从而可以提高第二区域DA2的透过率(例如，透过区域TA的光透过率)。下部保护膜175可以包括如聚对苯二甲酸乙二醇酯或者聚酰亚胺这样的有机绝缘物。
显示层200可以包括多个像素P。显示层200可以包括具有作为显示要素的有机发光二极管OLED的显示要素层、具有与有机发光二极管OLED电连接的像素电路PC的电路层以及绝缘层IL。
在一实施例中，在第一区域DA1可以配置第一像素电路PC1以及与第一像素电路PC1电连接的第一有机发光二极管OLED1。此外，在第一区域DA1可以配置第二像素电路PC2以及与第二像素电路PC2电连接的第三有机发光二极管OLED3。在一实施例中，在第二区域DA2可以配置第二有机发光二极管OLED2。第二有机发光二极管OLED2可以与配置在第一区域DA1的第一像素电路PC1电连接。例如，可以通过连接布线WL电连接配置在第一区域DA1的第一像素电路PC1和配置在第二区域DA2的第二有机发光二极管OLED2。各个像素电路PC可以包括晶体管和储能电容器。
第二区域DA2可以包括未配置像素电路PC以及有机发光二极管OLED的透过区域TA。透过区域TA是可以使从构件20射出和/或朝向构件20的光透过的区域。在显示装置1中，透过区域TA的透过率可以是约在30％以上、约在40％以上、约在50％以上、约在60％以上、约在70％以上、约在75％以上、约在80％以上、约在85％以上或者约在90％以上。
虽然未图示，但是在基板100与显示层200(例如，基板100与像素电路PC)之间可以配置背面金属层。背面金属层可以包括能够使从构件20射出或者朝向构件20的光通过的贯通孔。背面金属层的贯通孔可以位于透过区域TA。未形成贯通孔的背面金属层的部分可以防止光通过配置在第二区域DA2的像素电路PC或者与像素电路PC连接的布线之间的窄的缝隙而衍射的情况，并且可以提高包括于像素电路PC的晶体管的性能。背面金属层的一部分可以不存在于透过区域TA。例如，背面金属层可以包括位于透过区域TA的孔(多个)。
显示层200可以通过封装部件被密封。在一实施例中，封装部件可以如图2所示那样包括薄膜封装层300。薄膜封装层300可以包括至少一个的无机膜层以及至少一个的有机膜层。在一实施例中，薄膜封装层300可以包括第一无机膜层310、第二无机膜层330以及它们之间的有机膜层320。
虽然未图示，但是在一实施例中，封装部件可以包括封装基板。封装基板可以被配置成与基板100相向，并且在其间设有显示层200。在封装基板与显示层200之间可以存在间隙。封装基板可以包括玻璃。在基板100与封装基板之间可以配置密封剂，密封剂可以被配置在之前参照图1说明的周边区域NDA。配置在周边区域NDA的密封剂可以包围显示区域DA的同时防止水分通过显示装置1的侧面渗透的情况。
输入感知层400可以获得基于外部的输入(例如，如手指或者手写笔这样的物体的触摸动作)的坐标信息。输入感知层400可以包括触摸电极以及与触摸电极连接的轨迹线。输入感知层400可以通过互电容方式或者自电容方式感知外部输入。
输入感知层400可以形成在封装部件上。或者，输入感知层400可以被单独形成之后通过如光学透明粘接剂这样的粘合层而被结合在封装部件上。在一实施例中，如图2所示，输入感知层400可以直接形成在薄膜封装层300上，在该情况下，粘合层可以不介于输入感知层400与薄膜封装层300之间。
光学功能层500可以提高光效率。例如，可以提高从有机发光二极管OLED射出的光的正面光效率和/或侧面识别性，并且可以最小化或者防止经由透过区域TA朝向构件20的光的衍射。
防反射层600可以减少从外部朝向显示装置1入射的光(外部光)的反射率。
在一实施例中，防反射层600可以包括具备相位延迟器(retarder)和/或偏振器(polarizer)的光学板。相位延迟器可以是膜类型或者液晶涂布类型，可以包括λ/2相位延迟器和/或λ/4相位延迟器。偏振器也可以是膜类型或者液晶涂布类型。膜类型的偏振器可以包括延伸型合成树脂膜，并且液晶涂布类型的偏振器可以包括以预定的排列被排列的液晶。
在一实施例中，防反射层600可以包括具有黑色矩阵和滤色器的滤波板。滤波板可以包括在每个像素中配置的滤色器、黑色矩阵以及外涂层。
作为一实施例，防反射层600可以包括相消干涉结构物。相消干涉结构物可以包括配置在彼此不同的层上的第一反射层和第二反射层。被第一反射层和第二反射层分别反射的第一反射光和第二反射光可以进行相消干涉，由此可以减小外部光的反射率。
盖窗700可以被配置在显示面板10上。盖窗700可以被配置在防反射层600上，并且可以通过如光学透明粘接剂这样的粘合层OCA而与防反射层600结合。图2示出了盖窗700被配置在防反射层600上的情况，但是在一实施例中，防反射层600和光学功能层500的位置可以彼此互换，在该情况下，盖窗700可以通过如光学透明粘接剂这样的粘合层OCA而与光学功能层500结合。在一实施例中，在盖窗700与盖窗700下部的层(例如防反射层600或光学功能层500)之间可以省略如光学透明粘接剂这样的粘合层OCA。
在第二区域DA2可以配置一个构件20或者可以配置多个构件20。在显示装置1包括多个构件20的情况下，显示装置1可以包括与多个构件20的个数对应的个数的第二区域DA2。例如，显示装置1可以包括彼此间隔开的多个第二区域DA2。在一实施例中，多个构件20可以被配置在一个第二区域DA2。
图3是示意性表示可以包括于图1的显示装置的显示面板的平面图。
参照图3，显示装置1可以包括基板100。在一实施例中，构成显示装置1的各种构成要素可以被配置在基板100上。例如，构成显示面板10的各种构成要素可以被配置在基板100上。
基板100可以包括显示区域DA以及包围显示区域DA的周边区域NDA。显示区域DA可以包括显示主图像的第一区域DA1以及显示辅助图像的第二区域DA2。在第一区域DA1上可以配置第一像素P1和第三像素P3，并且在第二区域DA2上可以配置第二像素P2。第一像素P1、第二像素P2和/或第三像素P3分别可以包括至少一个的子像素(sub-pixel)，并且可以通过如图2所示的有机发光二极管OLED这样的显示要素来实现。第一像素P1、第二像素P2和/或第三像素P3例如可以射出红色、绿色、蓝色或者白色的光。
如前所述，第二区域DA2可以位于第一区域DA1的一侧或被配置在显示区域DA的内侧，从而被第一区域DA1包围。在第二区域DA2可以配置第二像素P2。各个第二像素P2可以通过如图2所示的有机发光二极管OLED这样的显示要素来实现。
在一实施例中，驱动第二像素P2的像素电路PC可以被配置在第一区域DA1。例如，驱动第二像素P2的第一像素电路PC1可以被配置在第一区域DA1。在一实施例中，第一像素电路PC1可以至少一部分与第一像素P1重叠。例如，第一像素电路PC1可以与第一像素P1电连接而驱动第一像素P1。此外，第一像素电路PC1可以与配置在第二区域DA2的第二像素P2电连接而驱动第二像素P2。例如，配置在第一区域DA1的第一像素电路PC1和配置在第二区域DA2的第二像素P2可以通过连接布线WL而被电连接。即，一个第一像素电路PC1可以驱动至少两个以上的像素P。
配置在显示区域DA的像素电路PC可以与配置在作为非显示区域的周边区域NDA的外围电路电连接。在周边区域NDA可以配置第一扫描驱动电路11、第二扫描驱动电路12、发光控制驱动电路13、端子14以及第一电源供给布线15。虽然未图示，但是在驱动电路11、12、13的外廓可以配置第二电源供给布线。
第一扫描驱动电路11可以通过扫描线SL而向像素电路PC提供扫描信号。第二扫描驱动电路12可以与第一扫描驱动电路11并排地配置，并且在其间设有显示区域DA。配置在显示区域DA的像素电路PC中的一部分可以与第一扫描驱动电路11电连接，剩余部分可以与第二扫描驱动电路12连接。在一实施例中，可以省略第二扫描驱动电路12。
发光控制驱动电路13可以被配置在第一扫描驱动电路11侧，并且通过发光控制线EL而向像素电路PC提供发光控制信号。在图3中示出了发光控制驱动电路13仅配置在显示区域DA的一侧的情况，但是本发明并不限于此。发光控制驱动电路13也可以与第一扫描驱动电路11和第二扫描驱动电路12相同地被配置在显示区域DA的两侧。
端子14可以被配置在基板100的周边区域NDA。端子14可以未被绝缘层覆盖而是露出，从而与印刷电路基板PCB电连接。印刷电路基板PCB的端子PCB-P可以与显示面板10的端子14电连接。
印刷电路基板PCB可以将控制部(未图示)的信号或者电源传递至显示面板10。由控制部生成的控制信号可以通过印刷电路基板PCB而分别被传递至驱动电路11、12、13。此外，控制部可以向第一电源供给布线15提供驱动电压ELVDD(参照图6)，并且向第二电源供给布线提供公共电压ELVSS(参照图6)。驱动电压ELVDD可以通过与第一电源供给布线15连接的电源电压线PL而被提供至像素电路PC，并且公共电压ELVSS可以被提供至与第二电源供给布线连接的像素的对置电极。第一电源供给布线15可以被设置成在周边区域NDA的下侧沿着一方向(例如x方向)延伸。第二电源供给布线可以具有一侧开放的环形状，从而包围显示面板10的至少一部分。
此外，控制部可以生成数据信号，所生成的数据信号通过数据焊盘部而被传递至输入线17，并且通过与输入线17连接的数据线DL而被传递至像素电路PC。
图4是示意性表示一实施例涉及的显示装置的平面图。
参照图4，显示装置1′可以在显示区域DA包括被定义为主显示区域的第一区域DA1以及被定义为辅助显示区域的第二区域DA2。第二区域DA2可以被配置成至少一部分与第一区域DA1相接。
图4所示的显示装置1′可以与前述的图1大致类似，差异在于第二区域DA2被配置在第一区域DA1的外廓。除此以外的构成与前述的实施例相同，因此以下主要说明差异点。
显示装置1′的显示区域DA中，第二区域DA2可以一部分与以往的非显示区域的周边区域NDA重叠。在第二区域DA2上可以配置第二像素P2。因此，第二区域DA2其一部分与以往的非显示区域的周边区域NDA重叠可以表示在第二区域DA2的下部配置驱动电路，并且在第二区域DA2的上部配置第二像素P2的显示要素(例如，有机发光二极管OLED)。第二像素P2的有机发光二极管OLED可以从配置在相邻的区域(例如，第一区域DA1)的第一像素P1的像素电路接收信号和/或电压的提供。
参照图4，在显示装置1′中，显示区域DA可以具有第一边缘位置E1至第四边缘位置E4。在一实施例中，第一边缘位置E1和第三边缘位置E3可以被配置成彼此对称地平行。在第一边缘位置E1和第三边缘位置E3的外廓可以分别配置作为非显示区域的周边区域NDA。
第二边缘位置E2和第四边缘位置E4可以被配置成彼此对称地平行。第二边缘位置E2和第四边缘位置E4在从正面观察时与显示装置1′的边缘位置大致一致。即，一实施例涉及的显示装置1′的显示区域DA可以在一方向(例如，x方向)上最大程度地扩展，从正面观察时可以实现全屏(Full Screen)显示器。
图5是示意性表示可以包括于图4的显示装置的显示面板的平面图。图5所示的显示面板10′大致与前述的图3类似，差异在于第二区域DA2被配置在第一区域DA1的外廓。除此以外的构成与前述的实施例相同，因此以下主要说明差异点。
参照图5，位于第二区域DA2上的第二像素P2其至少一部分可以与驱动电路11、12、13重叠。位于第一区域DA1的第一像素P1可以具备至少一部分与第一像素P1重叠的第一像素电路PC1，第三像素P3具备至少一部分与第三像素P3重叠的第二像素电路PC2，但是对于位于第二区域DA2的第二像素P2而言，在其下部可以配置驱动电路11、12、13。即，在第一像素P1和第三像素P3的下部分别具备用于驱动第一像素P1和第三像素P3的像素电路PC1、PC2，但是在第二像素P2的下部配置驱动电路11、12、13，因此在第二像素P2的下部可以不配置用于驱动第二像素P2的像素电路。
因此，第二像素P2可以从配置在与第二区域DA2相邻的区域(例如，第一区域DA1的第一像素P1)的第一像素电路PC1接收信号和/或电压的提供。例如，配置在第二区域DA2的第二像素P2和配置在第一区域DA1的第一像素电路PC1可以通过连接布线WL而被电连接，从而第二像素P2可以从第一像素电路PC1接收信号和/或电压的提供。
图6是示意性表示可以适用于一实施例涉及的显示装置的像素电路的等效电路图。
参照图6，像素电路PC可以与信号线及有机发光二极管OLED连接。具体而言，第一像素电路PC1可以与信号线、第一有机发光二极管OLED1及第二有机发光二极管OLED2连接。
参照图6，第一像素电路PC1可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T、第六晶体管T6和第七晶体管T7以及第一储能电容器Cst1、第二储能电容器Cst2和第三储能电容器Cbt。第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T、第六晶体管T6和第七晶体管T7以及第一储能电容器Cst1、第二储能电容器Cst2和第三储能电容器Cbt可以与信号线、第一初始化电压线VIL1、第二初始化电压线VIL2及电源电压线PL连接。信号线可以包括数据线DL、第一扫描线SL1、第二扫描线SL2、第三扫描线SL3、第四扫描线SL4以及发光控制线EL。在一实施例中，信号线中的至少任一个、第一初始化电压线VIL1和第二初始化电压线VIL2和/或电源电压线PL可以在相邻的像素中被共用。
电源电压线PL可以向第一晶体管T1传递第一电源电压ELVDD。第一初始化电压线VIL1可以向第一像素电路PC1传递使第一晶体管T1初始化的第一初始化电压Vint1。第二初始化电压线VIL2可以向第一像素电路PC1传递使有机发光二极管OLED初始化的第二初始化电压Vint2。
第一扫描线SL1、第二扫描线SL2、第三扫描线SL3、第四扫描线SL4、发光控制线EL、第一初始化电压线VIL1和第二初始化电压线VIL2可以在第一方向(x方向)上延伸，并且在各行被配置成彼此间隔开。数据线DL和电源电压线PL可以在第二方向(y方向)上延伸，并且在各列被配置成彼此间隔开。但是，本发明并不限于此。
在图6中，示出了第一晶体管T1至第七晶体管T7中的第三晶体管T3和第四晶体管T4由NMOS(n-channel MOSFET)实现并且剩余晶体管由PMOS(p-channel MOSFET)实现的情况。
第一晶体管T1可以经由第五晶体管T5而与电源电压线PL连接，并且经由第六晶体管T6而与有机发光二极管OLED电连接。第一晶体管T1可以起到作为驱动晶体管的作用，根据第二晶体管T2的开关操作而接收数据信号Dm的传递，从而向有机发光二极管OLED供给驱动电流IOLED。
第二晶体管T2可以与第一扫描线SL1及数据线DL连接，并且经由第五晶体管T5而与电源电压线PL连接。第二晶体管T2可以根据通过第一扫描线SL1传递的第一扫描信号Sn而被导通，从而执行将传递至数据线DL的数据信号Dm传递至节点N1的开关操作。
第三晶体管T3可以与第四扫描线SL4连接，并且经由第六晶体管T6而与有机发光二极管OLED连接。第三晶体管T3可以根据通过第四扫描线SL4传递的第四扫描信号Sn′而被导通，从而对第一晶体管T1进行二极管连接。
第四晶体管T4可以与作为前一扫描线的第三扫描线SL3及第一初始化电压线VIL1连接，并且根据通过第三扫描线SL3传递的作为前一扫描信号的第三扫描信号Sn-1而被导通，从而将来自第一初始化电压线VIL1的第一初始化电压Vint1传递至第一晶体管T1的栅电极来使第一晶体管T1的栅电极的电压初始化。但是，本发明并不限于此。
第五晶体管T5和第六晶体管T6可以与发光控制线EL连接，并且根据通过发光控制线EL传递的发光控制信号En而同时被导通，从而形成电流路径使得驱动电流IOLED可以在从电源电压线PL朝向有机发光二极管OLED的方向上流动。
第七晶体管T7可以与作为下一扫描线的第二扫描线SL2及第二初始化电压线VIL2连接，并且根据通过第二扫描线SL2传递的作为下一扫描信号的第四扫描信号Sn+1而被导通，从而将来自第二初始化电压线VIL2的第二初始化电压Vint2传递至有机发光二极管OLED来使有机发光二极管OLED初始化。但是，可以省略第七晶体管T7。
在一实施例中，储能电容器Cst可以包括彼此并联连接的第一储能电容器Cst1和第二储能电容器Cst2。在一实施例中，第一储能电容器Cst1可以包括第一电极CE1以及第二电极CE2，并且第二储能电容器Cst2可以包括第二电极CE2以及第三电极CE3。例如，第一储能电容器Cst1和第二储能电容器Cst2可以都包括第二电极CE2。即，第二电极CE2可以被共同地利用于第一储能电容器Cst1和第二储能电容器Cst2。
在一实施例中，第一电极CE1可以与第一晶体管T1的栅电极连接，并且第二电极CE2可以与电源电压线PL连接。第一储能电容器Cst1可以存储并维持与电源电压线PL和第一晶体管T1的栅电极的两端电压之差对应的电压，从而维持施加至第一晶体管T1的栅电极的电压。
在一实施例中，第三电极CE3可以与第一晶体管T1的栅电极连接，并且第二电极CE2可以与电源电压线PL连接。第二储能电容器Cst2可以存储并维持与电源电压线PL和第一晶体管T1的栅电极的两端电压之差对应的电压，从而维持施加至第一晶体管T1的栅电极的电压。但是，本发明并不限于此。
在一实施例中，储能电容器Cst具备彼此并联连接的第一储能电容器Cst1和第二储能电容器Cst2，从而可以增加储能电容器Cst的电容值(总电容值)。因此，储能电容器Cst的电容值(总电容值)增加，从而流向有机发光二极管OLED的驱动电流IOLED的量可以增加。
第三储能电容器Cbt可以包括第四电极CE4以及第五电极CE5。第四电极CE4可以与第一扫描线SL1及第二晶体管T2的栅电极连接。第五电极CE5可以与第一晶体管T1的栅电极及第一储能电容器Cst1的第一电极CE1连接。第三储能电容器Cbt可以是升压电容器，在第一扫描线SL1的第一扫描信号Sn为使第二晶体管T2截止的电压的情况下，使节点N2的电压上升，从而减少显示黑色的电压(黑色电压)。
有机发光二极管OLED可以包括像素电极以及对置电极，对置电极可以接收第二电源电压ELVSS的施加。有机发光二极管OLED可以从第一晶体管T1接收驱动电流IOLED的传递而发光，从而显示图像。在此，驱动电流IOLED可以包括流向第一有机发光二极管OLED1的第一驱动电流IOLED1以及流向第二有机发光二极管OLED2的第二驱动电流IOLED2。
一实施例涉及的第一像素电路PC1以及与第一像素电路PC1电连接的像素P的具体操作如下。
在第一初始化期间内，若通过第三扫描线SL3供给作为前一扫描信号的第三扫描信号Sn-1，则与第三扫描信号Sn-1对应地，第四晶体管T4被导通(Turn on)，并且根据从第一初始化电压线VIL1供给的第一初始化电压Vint1来使第一晶体管T1初始化。
在数据编码期间内，若通过第一扫描线SL1和第四扫描线SL4分别供给第一扫描信号Sn和第四扫描信号Sn′，则与第一扫描信号Sn和第四扫描信号Sn′对应地，第二晶体管T2和第三晶体管T3被导通。此时，第一晶体管T1可以因被导通的第三晶体管T3而实现二极管连接，可以在正向上被偏置。于是，可以向第一晶体管T1的栅电极施加对从数据线DL供给的数据信号Dm补偿了第一晶体管T1的阈值电压(Threshold voltage)Vth的电压。可以向储能电容器Cst的两端施加第一电源电压ELVDD和补偿电压，在储能电容器Cst中存储与两端电压差对应的电荷。例如，向第一储能电容器Cst1和第二储能电容器Cst2的两端施加第一电源电压ELVDD和补偿电压，在第一储能电容器Cst1和第二储能电容器Cst2中存储与两端电压差对应的电荷。
在发光期间内，根据从发光控制线EL供给的发光控制信号En，第五晶体管T5和第六晶体管T6可以被导通。产生与第一晶体管T1的栅电极的电压和第一电源电压ELVDD之间的电压差相应的驱动电流IOLED，并且通过第六晶体管T6，驱动电流IOLED被供给至有机发光二极管OLED。
在第二初始化期间内，若通过第二扫描线SL2供给第二扫描信号Sn+1，则与第二扫描信号Sn+1对应地，第七晶体管T7可以被导通(Turn on)，并且根据从第二初始化电压线VIL2供给的第二初始化电压Vint2，可以使有机发光二极管OLED初始化。
在本实施例中，多个晶体管T1至T7中的至少一个可以包括含氧化物的半导体层，其余可以包括含硅的半导体层。具体而言，直接影响显示装置1、1′的明亮度的第一晶体管T1的情况下，可以构成为包括由具有高可靠性的多晶硅构成的硅半导体，由此可以实现高分辨率的显示装置1、1′。
另一方面，氧化物半导体具有高的载流子移动度(high carrier mobility)以及低的漏电流，因此即使驱动时间长，压降也不会大。即，在低频驱动时，因压降引起的图像的颜色变化也不大，因此可以实现低频驱动。如上所述，氧化物半导体的情况下具有漏电流少的优点，因此将与第一晶体管T1的栅电极连接的第三晶体管T3和第四晶体管T4中的至少一个采用氧化物半导体，可以防止可能流向第一晶体管T1的栅电极的漏电流的同时可以降低功耗。
如上所述，配置在第二区域DA2的第二像素P2在其下部不具备像素电路PC，可以通过在配置在第一区域DA1的第一像素P1的下部配置的第一像素电路PC1来驱动第二像素P2。在一实施例中，第一像素电路PC1和第二像素P2的第二有机发光二极管OLED2通过连接布线WL被电连接，从而可以通过第一像素电路PC1来驱动第二像素P2。
图7是示意性表示配置在一实施例涉及的显示装置的一对像素电路中的多个晶体管和储能电容器的位置的配置图，图8是沿着图7的I-I′线的示意性剖视图，图9是沿着图7的II-II′线的示意性剖视图。
图7示意性表示了第一像素电路PC1的配置图，配置在图7所示的左侧像素区域CA1的像素电路和配置在图7所示的右侧像素区域CA2的像素电路是左右对称结构。
参照图7，一实施例涉及的显示装置1的第一像素电路PC1可以包括沿着第一方向(x方向)延伸的第一扫描线SL1、第二扫描线SL2、第三扫描线SL3、第四扫描线SL4、发光控制线EL以及初始化电压线。
此外，第一像素电路PC1可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第一储能电容器Cst1、第二储能电容器Cst2以及第三储能电容器Cbt。
在一实施例中，第一晶体管T1、第二晶体管T2、第五晶体管T5、第六晶体管T6以及第七晶体管T7可以是包括硅半导体的薄膜晶体管。第三晶体管T3和第四晶体管T4可以是包括氧化物半导体的薄膜晶体管。
另一方面，第二扫描线SL2可以是下一行的第一扫描线SL1。即，图7所示的第一扫描线SL1可以是前一行的第二扫描线SL2。
第一晶体管T1、第二晶体管T2、第五晶体管T5、第六晶体管T6和第七晶体管T7的半导体层可以被配置在同一层，并且包括同一物质。例如，所述半导体层可以由多晶硅形成。第一晶体管T1、第二晶体管T2、第五晶体管T5、第六晶体管T6以及第七晶体管T7的半导体层可以彼此被连接并且以各种形状被弯折。
第一晶体管T1、第二晶体管T2、第五晶体管T5、第六晶体管T6以及第七晶体管T7的半导体层分别可以包括沟道区域、沟道区域两边的源极区域和漏极区域。在一实施例中，源极区域和漏极区域可以被杂质掺杂，杂质可以包括N型杂质或者P型杂质。源极区域和漏极区域分别可以相当于源电极和漏电极。源极区域和漏极区域可以根据晶体管的性质而彼此被变更。以下，代替源电极或者漏电极而使用源极区域或漏极区域这样的用语。
第一晶体管T1可以包括第一半导体层以及第一栅电极G1。第一半导体层可以包括第一沟道区域A1以及第一沟道区域A1的两侧的第一源极区域S1及第一漏极区域D1。第一半导体层可以具有被弯折的形状，第一沟道区域A1可以形成得比其他沟道区域A2至A7长。例如，第一半导体层可以具有如“
Figure BDA0003564573750000201
(韩文字符)”、“
Figure BDA0003564573750000202
(韩文字符)”、“S”、“M”、“W”等这样被弯折多次的形状，从而在窄的空间内可以形成长的沟道长度。第一沟道区域A1形成得长，因此施加至第一栅电极G1的栅极电压的驱动范围(driving range)变宽，从而可以更精密地控制从有机发光二极管OLED射出的光的灰度，可以提高显示品质。在一实施例中，第一半导体层可以不是被弯折的形状，而是被设置成直线形状。第一栅电极G1还可以是岛形，并且被设置成与第一沟道区域A1重叠而在其间夹着第一栅极绝缘层112(图8)。
在一实施例中，储能电容器Cst可以具备第一储能电容器Cst1和第二储能电容器Cst2。此时，第一储能电容器Cst1和第二储能电容器Cst2可以彼此并联连接。
第一储能电容器Cst1可以被配置成与第一晶体管T1重叠。第一储能电容器Cst1可以包括第一电极CE1以及第二电极CE2。第一栅电极G1除了作为第一晶体管T1的控制电极的功能外，还可以执行作为第一储能电容器Cst1的第一电极CE1的功能。即，第一栅电极G1和第一电极CE1可以形成为一体。第一储能电容器Cst1的第二电极CE2可以被设置成与第一电极CE1重叠，并且在其间夹着第二栅极绝缘层113(图8)。此时，第二栅极绝缘层113可以起到第一储能电容器Cst1的电介质层的作用。
第二储能电容器Cst2可以被配置成与第一晶体管T1重叠。第二储能电容器Cst2可以包括第二电极CE2以及第三电极CE3。第二储能电容器Cst2的第三电极CE3可以被设置成与第二电极CE2重叠，并且在其间夹着第一层间绝缘层114(图8)和第三栅极绝缘层115(图8)。此时，第一层间绝缘层114和第三栅极绝缘层115可以起到第二储能电容器Cst2的电介质层的作用。
节点连接线171可以与第一电极CE1及第三晶体管T3的第三半导体层电连接。具体而言，节点连接线171的一端可以通过接触孔61(图8)而与第三晶体管T3的第三半导体层电连接，并且节点连接线171的另一端可以通过接触孔62(图8)而与连接电极161电连接。此外，连接电极161可以通过接触孔63(图8)而与第一电极CE1电连接。因此，第一电极CE1和第三晶体管T3的第三半导体层可以被电连接。此时，连接电极161可以被设置成与第二储能电容器Cst2的第三电极CE3形成为一体。
第二电极CE2可以与第一电源电压线172电连接。因此，可以向第二电极CE2施加与第一电源电压ELVDD相当的电压。
第二晶体管T2可以包括第二半导体层以及第二栅电极G2。第二半导体层包括第二沟道区域A2以及第二沟道区域A2的两侧的第二源极区域S2及第二漏极区域D2。第二源极区域S2可以与数据线(未图示)电连接，并且第二漏极区域D2可以与第一源极区域S1连接。第二栅电极G2可以被设置成是第一扫描线SL1的一部分。
第五晶体管T5可以包括第五半导体层以及第五栅电极G5。第五半导体层可以包括第五沟道区域A5以及第五沟道区域A5的两侧的第五源极区域S5及第五漏极区域D5。第五源极区域S5可以与第一电源电压线172电连接，并且第五漏极区域D5可以与第一源极区域S1连接。第五栅电极G5可以被设置成是发光控制线EL的一部分。
第六晶体管T6可以包括第六半导体层以及第六栅电极G6。第六半导体层可以包括第六沟道区域A6以及第六沟道区域A6的两侧的第六源极区域S6及第六漏极区域D6。第六源极区域S6可以与第一漏极区域D1连接，并且第六漏极区域D6可以与有机发光二极管OLED的像素电极(未图示)电连接。第六栅电极G6被设置成是发光控制线EL的一部分。
第七晶体管T7可以包括第七半导体层以及第七栅电极G7。第七半导体层可以包括第七沟道区域A7以及第七沟道区域A7的两侧的第七源极区域S7及第七漏极区域D7。第七源极区域S7可以与第二初始化电压线VIL2电连接，并且第七漏极区域D7可以与第六漏极区域D6连接。第七栅电极G7可以被设置成是第二扫描线SL2的一部分。
在包括硅半导体的第一晶体管T1、第二晶体管T2、第五晶体管T5、第六晶体管T6和第七晶体管T7上可以配置第一层间绝缘层114(图8)，并且在第一层间绝缘层114上可以配置包括氧化物半导体的第三晶体管T3和第四晶体管T4。
第三晶体管T3和第四晶体管T4的半导体层可以被配置在同一层，并且可以包括同一物质。例如，所述半导体层可以由氧化物半导体形成。
所述半导体层可以包括沟道区域、沟道区域的两侧的源极区域以及漏极区域。在一实施例中，源极区域和漏极区域可以是通过等离子体处理而载流子浓度变高的区域。源极区域和漏极区域分别可以相当于源电极和漏电极。以下，代替源电极或漏电极而使用源极区域或漏极区域这样的用语。
第三晶体管T3可以包括具有氧化物半导体的第三半导体层以及第三栅电极G3。第三半导体层可以包括第三沟道区域A3以及第三沟道区域A3的两侧的第三源极区域S3和第三漏极区域D3。第三源极区域S3可以通过节点连接线171而与第一栅电极G1实现桥式连接。具体而言，节点连接线171的一端可以通过接触孔61而与第三晶体管T3的第三半导体层电连接，并且节点连接线171的另一端可以通过接触孔62而与第三电极CE3电连接。此外，第三电极CE3可以通过接触孔63而与第一栅电极G1电连接。因此，第三晶体管T3的第三半导体层可以与第一栅电极G1电连接。
此外，第三源极区域S3可以与被配置在同一层的第四漏极区域D4连接。第三漏极区域D3可以与第一晶体管T1的第一半导体层及第六晶体管T6的第六半导体层电连接。第三栅电极G3可以被设置成是第四扫描线SL4的一部分。
第四晶体管T4可以包括具有氧化物半导体的第四半导体层以及第四栅电极G4。第四半导体层可以包括第四沟道区域A4、第四沟道区域A4的两侧的第四源极区域S4以及第四漏极区域D4。第四源极区域S4可以与第一初始化电压线VIL1电连接。但是，本发明并不限于此。第四源极区域S4可以与另行设置的第一初始化电压线(未图示)电连接。
第四漏极区域D4可以通过节点连接线171而与第一栅电极G1实现桥式连接。具体而言，节点连接线171的一端可以通过接触孔61而与第四晶体管T4的第四半导体层电连接，并且节点连接线171的另一端可以通过接触孔62而与连接电极161电连接。此外，连接电极161可以通过接触孔63而与第一栅电极G1电连接。因此，第四晶体管T4的第四半导体层和第一栅电极G1可以被电连接。第四栅电极G4可以被设置成是第三扫描线SL3的一部分。
在第三半导体层与第三栅电极G3之间以及第四半导体层与第四栅电极G4之间可以配置第三栅极绝缘层115(图8、图9)。
第三储能电容器Cbt的第四电极CE4可以被设置成是第一扫描线SL1的一部分，并且与第二栅电极G2连接。第三储能电容器Cbt的第五电极CE5可以被配置成与第四电极CE4重叠，并且可以具备氧化物半导体。第五电极CE5可以被设置在与第三晶体管T3的第三半导体层及第四晶体管T4的第四半导体层相同的层，并且可以是第三半导体层与第四半导体层之间的区域。或者，第五电极CE5可以被设置成从第四半导体层开始延伸。或者，第五电极CE5可以被设置成从第三半导体层开始延伸。
在包括氧化物半导体的第三晶体管T3和第四晶体管T4上可以配置第二层间绝缘层116(图8、图9)，并且在第二层间绝缘层116的上部可以配置第一电源电压线172和节点连接线171等。
在第一电源电压线172的上部可以配置第一平坦化层118(图8、图9)，并且在第一平坦化层118的上部可以配置数据线和第二电源电压线(未图示)。
在一实施例中，第一扫描线SL1、第二扫描线SL2和发光控制线EL可以被设置在与第一栅电极G1相同的层并且具备与第一栅电极G1相同的物质。
在一实施例中，多个布线中的一部分可以被设置成配置在彼此不同的层的两个导电层。例如，第三扫描线SL3可以包括配置在彼此不同的层的下部扫描线143以及上部扫描线163。下部扫描线143可以被设置在与第一储能电容器Cst1的第二电极CE2相同的层并且可以具备与第一储能电容器Cst1的第二电极CE2相同的物质。上部扫描线163可以被配置在第三栅极绝缘层115(图8)的上部。下部扫描线143可以被配置成至少一部分与上部扫描线163重叠。下部扫描线143和上部扫描线163对应于第四晶体管T4的第四栅电极的一部分，第四晶体管T4可以具有在半导体层的上部和下部分别具备控制电极的双栅极结构。
此外，第四扫描线SL4可以包括被配置在彼此不同的层的下部扫描线145以及上部扫描线165。下部扫描线145可以被设置在与第一储能电容器Cst1的第二电极CE2相同的层并且具备与第一储能电容器Cst1的第二电极CE2相同的物质。上部扫描线165可以被配置在第三栅极绝缘层115(图8)的上部。下部扫描线145可以被配置成至少一部分与上部扫描线165重叠。下部扫描线145和上部扫描线165对应于第三晶体管T3的第三栅电极G3的一部分，第三晶体管T3可以具有在半导体层的上部和下部分别具备控制电极的双栅极结构。
初始化电压线VIL可以包括被配置在彼此不同的层的第一初始化电压线VIL1以及第二初始化电压线VIL2。第一初始化电压线VIL1可以被设置在与第二储能电容器Cst2的第三电极CE3相同的层并且具备与第二储能电容器Cst2的第三电极CE3相同的物质。但是，本发明并不限于此。第一初始化电压线VIL1可以被设置在与第一储能电容器Cst1的第一电极CE1相同的层并且具备与第一储能电容器Cst1的第一电极CE1相同的物质，或者也可以被设置在与第一储能电容器Cst1的第二电极CE2相同的层并且具备与第一储能电容器Cst1的第二电极CE2相同的物质。第二初始化电压线VIL2可以被设置在与第一电源电压线172相同的层并且具备与第一电源电压线172相同的物质。
图8和图9表示与图7所示的第一晶体管T1、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第一储能电容器Cst1、第二储能电容器Cst2和第三储能电容器Cbt对应的部分的第三方向(z方向)上的截面，可能省略了一部分部件。
基板100可以包括玻璃材料、陶瓷材料、金属材料或者具有柔性或可弯曲的特性的物质。在基板100具有柔性或可弯曲的特性的情况下，基板100可以包括聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯和乙酸丙酸纤维素等高分子树脂。
基板100可以具有所述的物质的单层或者多层的结构，在多层结构的情况下还可以包括无机层。例如，基板100可以包括第一基底层(未图示)、第一阻挡层(未图示)、第二基底层(未图示)以及第二阻挡层(未图示)。第一基底层和第二基底层分别可以包括高分子树脂。第一基底层和第二基底层可以包括透明的高分子树脂。第一阻挡层和第二阻挡层是防止外部异物质的渗透的阻挡层，可以是包括如硅氮化物(SiNx)或者硅氧化物(SiOx)这样的无机物的单层或者多层。
在基板100上可以配置缓冲层111。缓冲层111可以起到提高基板100的上表面的平滑性的作用，并且缓冲层111可以具备如硅氧化物(SiOx)这样的氧化膜和/或如硅氮化物(SiNx)这样的氮化膜或者硅氮氧化物(SiON)。
在缓冲层111上可以配置第一晶体管T1、第二晶体管T2、第五晶体管T5、第六晶体管T6以及第七晶体管T7的半导体层AS。
半导体层AS可以包括作为第一晶体管T1的第一半导体层AS1的沟道区域A1、源极区域S1及漏极区域D1、作为第二晶体管T2的第二半导体层的第二沟道区域A2、第二源极区域S2及第二漏极区域D2、作为第五晶体管T5的第五半导体层AS5的第五沟道区域A5、第五源极区域S5及第五漏极区域D5、作为第六晶体管T6的第六半导体层AS6的第六沟道区域A6、第六源极区域S6及第六漏极区域D6以及作为第七晶体管T7的第七半导体层的第七沟道区域A7、第七源极区域S7及第七漏极区域D7。即，第一晶体管T1至第七晶体管T7的各沟道区域、源极区域和漏极区域可以是半导体层AS的部分区域。
第一栅极绝缘层112可以位于半导体层AS的上部。第一栅极绝缘层112可以包括含氧化物或者氮化物的无机物。例如，第一栅极绝缘层112可以包括硅氧化物(SiO2)、硅氮化物(SiNx)、硅氮氧化物(SiON)、铝氧化物(Al2O3)、钛氧化物(TiO2)、钽氧化物(Ta2O5)、铪氧化物(HfO2)和锌氧化物(ZnO2)等中的至少一种。
在第一栅极绝缘层112上可以配置第一晶体管T1的第一栅电极G1、第二晶体管T2的第二栅电极G2、第五晶体管T5的第五栅电极G5、第六晶体管T6的第六栅电极G6以及第七晶体管T7的第七栅电极G7。此外，在第一栅极绝缘层112上可以配置第一扫描线SL1以及发光控制线EL。第一扫描线SL1的一部分可以是第三储能电容器Cbt的第四电极CE4。
第一晶体管T1的第一栅电极G1可以被设置成岛形。第二晶体管T2的第二栅电极G2可以是与半导体层AS交叉的第一扫描线SL1的部分。第七晶体管T7的第七栅电极G7可以是与半导体层AS交叉的第一扫描线SL1的部分或者作为下一行的第一扫描线的第二扫描线SL2的部分。第五晶体管T5的第五栅电极G5和第六晶体管T6的第六栅电极G6可以是与半导体层AS交叉的发光控制线EL的部分。
第一晶体管T1的第一栅电极G1除了作为第一晶体管T1的控制电极的功能外，还可以执行作为第一储能电容器Cst1的第一电极CE1的功能。
第一晶体管T1、第二晶体管T2、第五晶体管T5、第六晶体管T6以及第七晶体管T7的栅电极可以包括铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和铜(Cu)等，可以由一种以上的物质形成为单层或者多层。
在各栅电极的上部可以配置第二栅极绝缘层113。第二栅极绝缘层113可以包括含氧化物或者氮化物的无机物。例如，第二栅极绝缘层113可以包括硅氧化物(SiO2)、硅氮化物(SiNx)、硅氮氧化物(SiON)、铝氧化物(Al2O3)、钛氧化物(TiO2)、钽氧化物(Ta2O5)、铪氧化物(HfO2)和锌氧化物(ZnO2)等中的至少一种。
在第二栅极绝缘层113上可以与第一电极CE1重叠地配置第二电极CE2。第二电极CE2可以具备开口SOP。开口SOP可以去除第二电极CE2的一部分来形成，可以具有闭合的形状(closed shape)。
第二栅极绝缘层113可以起到第一储能电容器Cst1的电介质层的作用。相邻的像素的第二电极CE2可以通过桥部141彼此被连接。桥部141可以是从第二电极CE2开始在第一方向(x方向)上突出的部分，与第二电极CE2形成为一体。
第一储能电容器Cst1的第二电极CE2可以由选自铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和铜(Cu)等中的一种以上的物质形成为单层或者多层。
在第二栅极绝缘层113上可以以与第一储能电容器Cst1的第二电极CE2相同的物质具备第三扫描线SL3的下部扫描线143以及第四扫描线SL4的下部扫描线145。在一实施例中，在第二栅极绝缘层113上也可以配置第一初始化电压线VIL1。但是，本发明并不限于此。
第三扫描线SL3的下部扫描线143中与半导体层AO重叠的部分可以是第四晶体管T4的下部栅电极G4a。第四扫描线SL4的下部扫描线145中与半导体层AO重叠的部分可以是第三晶体管T3的下部栅电极G3a。
在第一储能电容器Cst1的第二电极CE2上可以配置第一层间绝缘层114。第一层间绝缘层114可以包括含氧化物或者氮化物的无机物。例如，第一层间绝缘层114可以包括硅氧化物(SiO2)、硅氮化物(SiNx)、硅氮氧化物(SiON)、铝氧化物(Al2O3)、钛氧化物(TiO2)、钽氧化物(Ta2O5)、铪氧化物(HfO2)和锌氧化物(ZnO2)等中的至少一种。
在第一层间绝缘层114上可以配置包括氧化物半导体的半导体层AO。半导体层AO可以是Zn氧化物系物质，可以包括Zn氧化物、In-Zn氧化物、Ga-In-Zn氧化物等。在一实施例中，半导体层AO可以包括在ZnO中含有如铟(In)、镓(Ga)和锡(Sn)这样的金属的IGZO(In-Ga-Zn-O)、ITZO(In-Sn-Zn-O)或者IGTZO(In-Ga-Sn-Zn-O)半导体。
第三晶体管T3和第四晶体管T4的半导体层分别可以包括沟道区域以及沟道区域的两侧的源极区域和漏极区域。第三晶体管T3和第四晶体管T4的源极区域和漏极区域可以调节氧化物半导体的载流子浓度并且被导电化来形成。例如，第三晶体管T3和第四晶体管T4的源极区域和漏极区域可以通过在氧化物半导体中利用了氢(H)系气体、氟(F)系气体或者它们的组合的等离子体处理来增加载流子浓度并由此形成。
半导体层AO可以包括作为第三晶体管T3的第三半导体层AO3的第三沟道区域A3、第三源极区域S3及第三漏极区域D3以及作为第四晶体管T4的第四半导体层AO4的第四沟道区域A4、第四源极区域S4及第四漏极区域D4。即，第三晶体管T3和第四晶体管T4的各沟道区域、各源极区域和各漏极区域可以是半导体层AO的一部分区域。第四晶体管T4的第四源极区域S4可以与第一初始化电压线VIL1重叠。但是，本发明并不限于此。
半导体层AO可以包括第三储能电容器Cbt的第五电极CE5。第三储能电容器Cbt的第五电极CE5可以位于第三晶体管T3的第三半导体层AO3与第四晶体管T4的第四半导体层AO4之间。第五电极CE5可以被设置成从第三晶体管T3的第三半导体层AO3或者第四晶体管T4的第四半导体层AO4开始延伸。即，第五电极CE5可以具备氧化物半导体，并且被配置在第一层间绝缘层114上。在第三储能电容器Cbt的第四电极CE4与第五电极CE5之间可以配置第二栅极绝缘层113和第一层间绝缘层114，并且第二栅极绝缘层113和第一层间绝缘层114可以起到作为第三储能电容器Cbt的电介质层的功能。
在半导体层AO上可以配置第三扫描线SL3的上部扫描线163以及第四扫描线SL4的上部扫描线165。即，第三扫描线SL3和第四扫描线SL4可以被设置为配置在彼此不同的层的两个导电层。
第三扫描线SL3的上部扫描线163可以被配置成至少一部分与下部扫描线143重叠。第四扫描线SL4的上部扫描线165可以被配置成至少一部分与下部扫描线145重叠。在半导体层AO与第三扫描线SL3的上部扫描线163之间以及半导体层AO与第四扫描线SL4的上部扫描线165之间可以配置第三栅极绝缘层115。虽然未图示，但是第三栅极绝缘层115也可以被图案化成与第三扫描线SL3的上部扫描线163及第四扫描线SL4的上部扫描线165对应的形态，由此形成。
在第三扫描线SL3的上部扫描线163中，与第四半导体层AO4重叠的部分可以是第四晶体管T4的上部栅电极G4b。在第四扫描线SL4的上部扫描线165中，与第三半导体层AO3重叠的部分可以是第三晶体管T3的上部栅电极G3b。即，第三晶体管T3和第四晶体管T4可以具有在半导体层的上部和下部分别具备控制电极的双栅极结构。
第三栅极绝缘层115可以包括含氧化物或者氮化物的无机物。例如，第三栅极绝缘层115可以包括硅氧化物(SiO2)、硅氮化物(SiNx)、硅氮氧化物(SiON)、铝氧化物(Al2O3)、钛氧化物(TiO2)、钽氧化物(Ta2O5)、铪氧化物(HfO2)和锌氧化物(ZnO2)等中的至少一种。第三晶体管T3的上部栅电极G3b和第四晶体管T4的上部栅电极G4b可以被配置在第三栅极绝缘层115上，并且包括钼(Mo)、铜(Cu)和钛(Ti)等中的至少一种，并且由单层或者多层形成。
第二层间绝缘层116可以被配置成覆盖第三晶体管T3和第四晶体管T4。第二层间绝缘层116可以被配置在第三晶体管T3的上部栅电极G3b和第四晶体管T4的上部栅电极G4b的上部。在第二层间绝缘层116的上部可以配置第一电源电压线172、第二初始化电压线VIL2、节点连接线171和连接电极。
第二层间绝缘层116可以包括含氧化物或者氮化物的无机物。例如，第二层间绝缘层116可以包括硅氧化物(SiO2)、硅氮化物(SiNx)、硅氮氧化物(SiON)、铝氧化物(Al2O3)、钛氧化物(TiO2)、钽氧化物(Ta2O5)、铪氧化物(HfO2)和锌氧化物(ZnO2)等中的至少一种。
第一电源电压线172、第二初始化电压线VIL2、节点连接线171和连接电极可以具备金属和传导性氧化物等导电性高的物质。例如，第一电源电压线172、第二初始化电压线VIL2、节点连接线171和连接电极可以由包括铝(Al)、铜(Cu)和钛(Ti)等中的至少一种的单层或者多层构成。在一些实施例中，第一电源电压线172、第二初始化电压线VIL2、节点连接线171和连接电极可以具备依次配置的钛、铝和钛(Ti/Al/Ti)的三层。
第一电源电压线172可以通过形成在第一层间绝缘层114、第三栅极绝缘层115和第二层间绝缘层116的接触孔64(图7)而与第一储能电容器Cst1的第二电极CE2电连接。第一电源电压线172可以通过形成在第一栅极绝缘层112、第二栅极绝缘层113、第一层间绝缘层114、第三栅极绝缘层115和第二层间绝缘层116的接触孔65(图7)而与第五晶体管T5的第五漏极区域D5连接。
第二初始化电压线VIL2可以通过形成在第一栅极绝缘层112、第二栅极绝缘层113、第一层间绝缘层114、第三栅极绝缘层115和第二层间绝缘层116的接触孔66(图7)而与第七晶体管T7的第七漏极区域D7电连接。
节点连接线171的一端可以通过接触孔61而与第四晶体管T4的第四漏极区域D4或者第三晶体管T3的第三源极区域S3或者第三储能电容器Cbt的第五电极CE5电连接。接触孔61可以定义在第三栅极绝缘层115和第二层间绝缘层116。节点连接线171的另一端可以通过接触孔62而与第三电极CE3电连接。接触孔62可以定义在第二层间绝缘层116。此外，第三电极CE3可以通过接触孔63而与第一栅电极G1电连接。接触孔63可以定义在第二栅极绝缘层113、第一层间绝缘层114和第三栅极绝缘层115。因此，第三储能电容器Cbt的第五电极CE5可以与第一栅电极G1电连接。由此，第三储能电容器Cbt可以在供给至第一扫描线SL1的第一扫描信号Sn被截止时，使节点N2(图6)的电压上升来鲜明地表现黑色灰度。
连接电极176的一端可以通过接触孔67而与第一晶体管T1的第一漏极区域D1及第六晶体管T6的第六源极区域S6连接。接触孔67可以贯通第一栅极绝缘层112、第二栅极绝缘层113、第一层间绝缘层114、第三栅极绝缘层115和第二层间绝缘层116而使硅半导体层露出。连接电极176的另一端可以通过接触孔68而与第三晶体管T3的第三漏极区域D3连接。接触孔68可以贯通第三栅极绝缘层115和第二层间绝缘层116而使氧化物半导体层露出。
连接电极177可以通过形成在第一栅极绝缘层112、第二栅极绝缘层113、第一层间绝缘层114、第三栅极绝缘层115和第二层间绝缘层116的接触孔69而与第二晶体管T2的第二源极区域S2连接。
连接电极178可以通过形成在第一栅极绝缘层112、第二栅极绝缘层113、第一层间绝缘层114、第三栅极绝缘层115和第二层间绝缘层116的接触孔71而与第六晶体管T6的第六漏极区域D6连接。
虽然未图示，但是在第一平坦化层118上可以配置数据线DL、第二电源电压线和连接电极。
数据线DL可以通过形成在第一平坦化层118的接触孔而与连接电极177连接，从而与第二晶体管T2的第二源极区域S2连接。在一实施例中，数据线DL可以被配置成部分与第一电源电压线172重叠。在截面上，第一电源电压线172可以被配置在第一晶体管T1的第一栅电极G1与数据线DL之间。第一电源电压线172的部分区域可以在平面上被配置在数据线DL与节点连接线171之间。由此，第一电源电压线172可以减少节点连接线171与第一栅电极G1以及节点连接线171与数据线181的耦合。但是，本发明并不限于此。
第二电源电压线(未图示)可以通过形成在第一平坦化层118的接触孔而与第一电源电压线172连接。第二电源电压线可以覆盖第三晶体管T3的第三半导体层AO3和第四晶体管T4的第四半导体层AO4。由此，可以起到阻断从基板100的上部施加的光的作用。此外，第二电源电压线的一部分可以与节点连接线171重叠。第二电源电压线的另一部分可以在平面上被配置在数据线DL与节点连接线171之间。由此，第二电源电压线可以减少节点连接线171与数据线DL的耦合。但是，本发明并不限于此。
连接电极(未图示)可以通过形成在第一平坦化层118的接触孔而与连接电极178连接，从而与第六晶体管T6的第六漏极区域D6连接。连接电极可以通过形成在第一平坦化层118的上部的第二平坦化层119(图13)的接触孔而与像素电极(未图示)连接，从而将通过第六晶体管T6施加的信号传递至像素电极。
第一平坦化层118和第二平坦化层119可以包括丙烯酸、苯并环丁烯(Benzocyclobutene)、聚酰亚胺(polyimide)或者六甲基二硅氧烷(Hexamethyldisiloxane)等有机物。或者，第一平坦化层118和第二平坦化层119可以包括无机物。第一平坦化层118和第二平坦化层119可以起到覆盖第一晶体管T1至第七晶体管T7的保护膜的作用，并且将第一平坦化层118和第二平坦化层119的上部设置得平坦。第一平坦化层118和第二平坦化层119可以被设置为单层或者多层。
图10是示意性表示可以适用于一实施例涉及的显示装置的像素电路的等效电路图。图10的实施例与图6的实施例的差异点在于，第二电极CE2和第三电极CE3不形成第二储能电容器Cst2，并且驱动电流IOLED仅包括流向第三有机发光二极管OLED3的第三驱动电流IOLED3。除此以外的构成与前述的实施例相同，因此以下主要说明差异点。
参照图10，第二像素电路PC2可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T、第六晶体管T6、第七晶体管T7、第四储能电容器Cst4以及第五储能电容器Cbt′。第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第四储能电容器Cst4和第五储能电容器Cbt′可以与各信号线、第一初始化电压线VIL1、第二初始化电压线VIL2和电源电压线PL连接。各信号线可以包括数据线DL、第一扫描线SL1、第二扫描线SL2、第三扫描线SL3、第四扫描线SL4和发光控制线EL。在一实施例中，各信号线中的至少任一个、第一初始化电压线VIL1和第二初始化电压线VIL2和/或电源电压线PL可以被相邻的像素共用。
在一实施例中，第四储能电容器Cst4可以包括第六电极CE6以及第七电极CE7。在一实施例中，第六电极CE6可以与第一晶体管T1的栅电极连接，并且第七电极CE7可以与电源电压线PL连接。第四储能电容器Cst4可以存储并维持与电源电压线PL及第一晶体管T1的栅电极的两端电压之差对应的电压，从而维持施加至第一晶体管T1的栅电极的电压。
第五储能电容器Cbt′可以包括第八电极CE8以及第九电极CE9。第八电极CE8可以与第一扫描线SL1及第二晶体管T2的栅电极连接。第九电极CE9可以与第一晶体管T1的栅电极及第四储能电容器Cst4的第六电极CE6连接。第五储能电容器Cbt′是升压电容器，在第一扫描线SL1的第一扫描信号Sn是使第二晶体管T2截止的电压的情况下，可以使节点N2的电压上升来减少显示黑色的电压(黑色电压)。
图11是示意性表示配置在一实施例涉及的显示装置的一对像素电路中的多个晶体管和储能电容器的位置的配置图，图12是沿着图11的III-III′线的示意性剖视图。
图11和图12的实施例与图7及图8的实施例的差异点在于，第二电极CE2和第三电极CE3不形成第二储能电容器Cst2。除此以外的构成与前述的实施例相同，因此以下主要说明差异点。此外，在图11和图12中，第六电极CE6、第七电极CE7、第八电极CE8和第九电极CE9分别可以是图7和图8的第一电极CE1、第二电极CE2、第四电极CE4和第五电极CE5。
图11示意性表示第二像素电路PC2的配置图，图11所示的配置在左侧像素区域CA3的像素电路和配置在右侧像素区域CA4的像素电路是左右对称结构。
参照图11，一实施例涉及的显示装置1的第二像素电路PC2可以包括沿着第一方向(x方向)延伸的第一扫描线SL1、第二扫描线SL2、第三扫描线SL3、第四扫描线SL4、发光控制线EL和初始化电压线。
此外，第二像素电路PC2可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第四储能电容器Cst4以及第五储能电容器Cbt′。
第四储能电容器Cst4可以被配置成与第一晶体管T1重叠。第四储能电容器Cst4可以包括第六电极CE6以及第七电极CE7。第一栅电极G1除了作为第一晶体管T1的控制电极的功能外，还可以执行作为第四储能电容器Cst4的第六电极CE6的功能。即，第一栅电极G1和第六电极CE6可以形成为一体。第四储能电容器Cst4的第七电极CE7可以被设置成与第六电极CE6重叠，并且在其间夹着第二栅极绝缘层113(图12)。此时，第二栅极绝缘层113可以起到作为第四储能电容器Cst4的电介质层的作用。
节点连接线171可以与第六电极CE6及第三晶体管T3的第三半导体层电连接。具体而言，节点连接线171的一端可以通过接触孔61(图12)而与第三晶体管T3的第三半导体层电连接，并且节点连接线171的另一端可以通过接触孔62(图12)而与连接电极161电连接。此外，连接电极161可以通过接触孔63(图12)而与第六电极CE6电连接。因此，第六电极CE6和第三晶体管T3的第三半导体层可以被电连接。
第七电极CE7可以与第一电源电压线172电连接。因此，可以向第七电极CE7施加与第一电源电压ELVDD相当的电压。
第五储能电容器Cbt′的第八电极CE8可以被设置为是第一扫描线SL1的一部分，从而与第二栅电极G2连接。第五储能电容器Cbt′的第九电极CE9可以被配置成与第八电极CE8重叠，并且具备氧化物半导体。第九电极CE9可以被设置在与第三晶体管T3的第三半导体层及第四晶体管T4的第四半导体层相同的层，并且可以是第三半导体层与第四半导体层之间的区域。或者，第九电极CE9可以被设置成从第四半导体层延伸。或者，第九电极CE9可以被设置成从第三半导体层延伸。
图12表示与图11所示的第一晶体管T1、第四晶体管T4、第四储能电容器Cst4、第五储能电容器Cbt′对应的部分在第三方向(z方向)上的截面，可能省略了一部分部件。
在第一栅极绝缘层112上可以配置第一晶体管T1的第一栅电极G1、第二晶体管T2的第二栅电极G2、第五晶体管T5的第五栅电极G5、第六晶体管T6的第六栅电极G6和第七晶体管T7的第七栅电极G7。此外，在第一栅极绝缘层112上可以配置第一扫描线SL1和发光控制线EL。第一扫描线SL1的一部分可以是第五储能电容器Cbt′的第八电极CE8。
第一晶体管T1的第一栅电极G1除了作为第一晶体管T1的控制电极的功能外，还可以执行作为第四储能电容器Cst4的第六电极CE6的功能。
在第二栅极绝缘层113上可以与第六电极CE6重叠地配置第七电极CE7。第七电极CE7可以具备开口SOP。开口SOP可以去除第七电极CE7的一部分来形成，并且可以具有闭合的形状(closed shape)。
第二栅极绝缘层113可以起到第四储能电容器Cst4的电介质层的作用。相邻的像素的第七电极CE7可以通过桥部141而彼此被连接。桥部141可以是从第七电极CE7开始在第一方向(x方向)上突出的部分，可以与第七电极CE7形成为一体。
半导体层AO可以包括第五储能电容器Cbt′的第九电极CE9。第五储能电容器Cbt′的第九电极CE9可以位于第三晶体管T3的第三半导体层AO3与第四晶体管T4的第四半导体层AO4之间。第九电极CE9可以被设置成从第三晶体管T3的第三半导体层AO3或者第四晶体管T4的第四半导体层AO4开始延伸。即，第九电极CE9可以具备氧化物半导体，并且被配置在第一层间绝缘层114上。在第五储能电容器Cbt′的第八电极CE8与第九电极CE9之间可以配置第二栅极绝缘层113和第一层间绝缘层114，并且第二栅极绝缘层113和第一层间绝缘层114可以起到作为第五储能电容器Cbt′的电介质层的功能。
第一电源电压线172可以通过形成在第一层间绝缘层114、第三栅极绝缘层115和第二层间绝缘层116的接触孔64(图11)而与第四储能电容器Cst4的第七电极CE7电连接。第一电源电压线172可以通过形成在第一栅极绝缘层112、第二栅极绝缘层113、第一层间绝缘层114、第三栅极绝缘层115和第二层间绝缘层116的接触孔65(图11)而与第五晶体管T5的第五漏极区域D5连接。
节点连接线171的一端可以通过接触孔61而与第四晶体管T4的第四漏极区域D4、或者第三晶体管T3的第三源极区域S3或者第五储能电容器Cbt′的第九电极CE9电连接。接触孔61可以被定义在第三栅极绝缘层115和第二层间绝缘层116。节点连接线171的另一端可以通过接触孔62而与连接电极161电连接。接触孔62可以被定义在第二层间绝缘层116。此外，连接电极161可以通过接触孔63而与第一栅电极G1电连接。接触孔63可以被定义在第二栅极绝缘层113、第一层间绝缘层114和第三栅极绝缘层115。因此，第五储能电容器Cbt′的第九电极CE9可以与第一栅电极G1电连接。由此，第五储能电容器Cbt′可以在供给至第一扫描线SL1的第一扫描信号Sn被截止时，可以使节点N2(图10)的电压上升，从而鲜明地表现黑色灰度。
图13是示意性表示一实施例涉及的显示装置的剖视图。
图13的实施例是用于说明具备前述的晶体管和储能电容器的像素电路与有机发光二极管OLED连接的情况的图。在图13中，与前述的实施例相同的符号表示同一部件，因此省略对其的重复说明。
参照图13，在一实施例中，在第一区域DA1和第二区域DA2可以配置像素电路PC。例如，在第一区域DA1和第二区域DA2可以配置通过图6至图12说明的第一像素电路PC1和第二像素电路PC2。
在一实施例中，第一像素电路PC1可以至少一部分与第一像素P1重叠。或者，第一像素电路PC1可以至少一部分与第一像素P1的第一有机发光二极管OLED1重叠。第一像素电路PC1可以与第一像素P1电连接而驱动第一像素P1。或者，第一像素电路PC1可以与第一像素P1的第一有机发光二极管OLED1电连接，从而驱动第一有机发光二极管OLED1。
在一实施例中，第二像素电路PC2可以至少一部分与第三像素P3重叠。或者，第二像素电路PC2可以至少一部分与第三像素P3的第三有机发光二极管OLED3重叠。第二像素电路PC2可以与第三像素P3电连接，从而驱动第三像素P3。或者，第二像素电路PC2可以与第三像素P3的第三有机发光二极管OLED3电连接，从而驱动第三有机发光二极管OLED3。
在一实施例中，第二像素P2可以不与第一像素电路PC1重叠。或者，第二像素P2可以不与第二像素电路PC2重叠。即，在第二像素P2的下部可以不配置像素电路PC。具体而言，第二像素P2的第二有机发光二极管OLED2可以不与第一像素电路PC1重叠。或者，第二像素P2的第二有机发光二极管OLED2可以不与第二像素电路PC2重叠。即，在第二像素P2的第二有机发光二极管OLED2的下部可以不配置像素电路PC。因此，在第二像素P2(或者第二像素P2的第二有机发光二极管OLED2)的下部不配置驱动像素的像素电路，从而可以提高第二区域DA2的光透过率。
或者，在显示装置1′具备图4和图5所示的结构的情况下，位于第二区域DA2的第二像素P2可以在其下部配置驱动电路11、12、13。配置在驱动电路11、12、13上的第二像素P2可以从配置在与第二区域DA2相邻的第一区域DA1的第一像素P1的第一像素电路PC1接收信号和/或电压的提供。因此，在配置了驱动电路11、12、13的区域(例如，第二区域DA2)也配置像素(例如，第二像素P2)，并且配置在第二区域DA2的像素(例如，第二像素P2)从配置在第一区域DA1的像素电路(例如，第一像素电路PC1)接收信号和/或电压的提供而被驱动，从而在配置了驱动电路11、12、13的区域(例如，第二区域DA2)也可以显示图像。即，显示装置1′的显示区域DA可以在一方向(例如，x方向)上被最大程度地扩展，从正面观察时可以实现全屏(Full Screen)显示器。
图13的第一像素电路PC1和第二像素电路PC2示意性表示前述的实施例。具体而言，图13的第一像素电路PC1可以被设置为图6至图9中前述的结构。此外，图13的第二像素电路PC2可以被设置为图10至图12中前述的结构。但是，本发明并不限于此。
在一实施例中，第一像素电路PC1可以包括薄膜晶体管TFT以及储能电容器Cst。例如，第一像素电路PC1的薄膜晶体管TFT可以是图6至图9中前述的第一晶体管T1。但是，本发明并不限于此。
在一实施例中，薄膜晶体管TFT可以包括半导体层A、栅电极G、源电极S以及漏电极D。此外，储能电容器Cst可以包括彼此并联连接的第一储能电容器Cst1和第二储能电容器Cst2。
在一实施例中，在像素电路PC上可以配置有机发光二极管OLED，并且有机发光二极管OLED可以与像素电路PC电连接而射出红色、绿色、蓝色或者白色的光。因此，包括有机发光二极管OLED的像素P可以与配置在其下部的像素电路PC电连接而被驱动。
在一实施例中，各个有机发光二极管OLED可以包括像素电极210a、210b、210c、中间层220a、220b、220c以及对置电极230。具体而言，第一有机发光二极管OLED1可以包括第一像素电极210a、第一中间层220a以及对置电极230，第二有机发光二极管OLED2可以包括第二像素电极210b、第二中间层220b以及对置电极230，并且第三有机发光二极管OLED3可以包括第三像素电极210c、第三中间层220c以及对置电极230。
在第二平坦化层119的上部可以配置像素定义层120。像素定义层120可以具有与各像素对应的开口以及使各个像素电极210a、210b、210c的中央部露出的开口，从而起到定义像素的作用。此外，像素定义层120可以增加各个像素电极210a、210b、210c的边缘位置与各个像素电极210a、210b、210c的上部的对置电极230之间的距离，从而起到防止在各个像素电极210a、210b、210c的边缘位置产生电弧等的作用。像素定义层120例如可以由如聚酰亚胺或者六甲基二硅氧烷(Hexamethyldisiloxane)等这样的有机物形成。
有机发光二极管OLED的中间层220a、220b、220c可以包括低分子或者高分子物质。包括低分子物质的情况下，可以具有空穴注入层(HIL：Hole Injection Layer)、空穴传输层(HTL：Hole Transport Layer)、发光层(EML：Emission Layer)、电子传输层(ETL：Electron Transport Layer)、电子注入层(EIL：Electron Injection Layer)等以单一或者复合的结构被层叠的结构，并且可以包括如铜酞菁(CuPc：copper phthalocyanine)、N,N′-二(萘-1-基)-N,N′-二苯基-联苯胺(N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine：NPB)、三(8-羟基喹啉)铝(tris-8-hydroxyquinoline aluminum)(Alq3)等的各种有机物质。这种层可以通过真空沉积的方法形成。
在中间层220a、220b、220c包括高分子物质的情况下，可以具有大致包括空穴传输层(HTL)和发光层(EML)的结构。此时，空穴传输层可以包括聚乙撑二氧噻吩(PEDOT)，发光层可以包括聚苯撑乙烯(Poly-Phenylenevinylene，PPV)系和聚芴(Polyfluorene)系等高分子物质。这种中间层220a、220b、220c可以通过丝网印刷或喷墨印刷方法、激光热成像方法(LITI；Laser induced thermal imaging)等来形成。
中间层220a、220b、220c并不一定限于此，当然也可以具有各种结构。另外，中间层220a、220b、220c也可以包括经由多个像素电极210a、210b、210c而一体的层，还可以包括分别与多个像素电极210a、210b、210c对应地被图案化的层。
对置电极230可以在多个有机发光二极管中形成为一体，从而对应于多个像素电极210a、210b、210c。
在一实施例中，在第一像素电路PC1上可以配置第一有机发光二极管OLED1。例如，第一像素电路PC1可以至少一部分与第一有机发光二极管OLED1重叠。此外，第一有机发光二极管OLED1包括第一像素电极210a，因此第一像素电极210a可以至少一部分与第一像素电路PC1重叠。
在一实施例中，第一有机发光二极管OLED1可以与第一像素电路PC1电连接，从而射出红色、绿色、蓝色或者白色的光。例如，第一像素电路PC1可以通过配置在第一平坦化层118上的接触电极CM而与第一有机发光二极管OLED1的第一像素电极210a电连接。
在一实施例中，在第二像素电路PC2上可以配置第三有机发光二极管OLED3。例如，第二像素电路PC2可以至少一部分与第三有机发光二极管OLED3重叠。此外，第三有机发光二极管OLED3包括第三像素电极210c，因此第三像素电极210c可以至少一部分与第二像素电路PC2重叠。
在一实施例中，第三有机发光二极管OLED3可以与第二像素电路PC2电连接，从而射出红色、绿色、蓝色或者白色的光。例如，第二像素电路PC2可以通过配置在第一平坦化层118上的接触电极CM而与第三有机发光二极管OLED3的第三像素电极210c电连接。
在一实施例中，在第二有机发光二极管OLED2的下部可以不配置像素电路。此外，第二有机发光二极管OLED2包括第二像素电极210b，因此第二像素电极210b可以不与像素电路PC重叠。
在一实施例中，第二有机发光二极管OLED2可以与配置在相邻区域的像素电路PC连接而被驱动。具体而言，配置在第二区域DA2的第二有机发光二极管OLED2可以与配置在相邻的第一区域DA1的第一像素电路PC1连接而被驱动。
第二有机发光二极管OLED2可以不与第一像素电路PC1重叠，但是第二有机发光二极管OLED2及第一像素电路PC1通过连接布线WL而被连接，从而第二有机发光二极管OLED2可以被驱动。例如，第二有机发光二极管OLED2的第二像素电极210b通过连接布线WL而与第一像素电路PC1连接，从而第二有机发光二极管OLED2可以被驱动。
在一实施例中，连接布线WL可以具备透明传导性物质。例如，连接布线WL可以包括如铟锡氧化物(ITO；indium tin oxide)、铟锌氧化物(IZO；indium zinc oxide)、锌氧化物(ZnO；zinc oxide)、铟氧化物(In2O3：indium oxide)、铟镓氧化物(IGO；indium galliumoxide)或者铝锌氧化物(AZO；aluminum zinc oxide)这样的导电性氧化物。例如，连接布线WL具备透过率高的透明传导性物质，从而即便在透过区域TA配置连接布线WL，也可以确保透过区域TA的透过率。
或者，在一实施例中，连接布线WL可以包括含钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)等的导电物质，可以由包括上述的材料的多层或者单层形成。
在一实施例中，连接布线WL可以包括具备透明传导性物质的第一部分和具备导电物质的第二部分。在该情况下，第一部分可以被配置在第二区域DA2，并且第二部分可以被配置在第一区域DA1。在一实施例中，第一部分和第二部分可以被配置在同一层。或者，第一部分和第二部分可以被配置在不同的层。在第一部分和第二部分被配置在彼此不同的层的情况下，第一部分和第二部分可以通过接触孔而被连接。
在一实施例中，连接布线WL可以被配置在第一平坦化层118上。但是，本发明并不限于此。在一实施例中，连接布线WL可以被配置在缓冲层111上，可以被配置在第一栅极绝缘层112上，可以被配置在第二栅极绝缘层113上，可以被配置在第一层间绝缘层114上，可以被配置在第三栅极绝缘层115上，并且可以被配置在第二层间绝缘层116上等，可以实现各种变形。或者，第一像素P1的第一像素电极210a可以向第二区域DA2延伸，从而第一像素电极210a可以起到作为连接布线WL的功能。对此，将参照图14后述。
在一实施例中，在透过区域TA上可以依次配置缓冲层111、第一栅极绝缘层112、第二栅极绝缘层113、第一层间绝缘层114、第三栅极绝缘层115、第二层间绝缘层116、第一平坦化层118、第二平坦化层119和像素定义层120。但是，本发明并不限于此。在一实施例中，缓冲层111、第一栅极绝缘层112、第二栅极绝缘层113、第一层间绝缘层114、第三栅极绝缘层115、第二层间绝缘层116、第一平坦化层118和第二平坦化层119中的至少一个可以具有与透过区域TA对应的开口或者孔。即，缓冲层111、第一栅极绝缘层112、第二栅极绝缘层113、第一层间绝缘层114、第三栅极绝缘层115、第二层间绝缘层116、第一平坦化层118和第二平坦化层119中的至少一个也可以不被配置在透过区域TA。
在一实施例中，作为无机绝缘层的第一栅极绝缘层112、第二栅极绝缘层113、第一层间绝缘层114、第三栅极绝缘层115和第二层间绝缘层116可以包括与透过区域TA对应的开口。即，在透过区域TA内可以不配置作为无机绝缘层的第一栅极绝缘层112、第二栅极绝缘层113、第一层间绝缘层114、第三栅极绝缘层115和第二层间绝缘层116。在透过区域TA内去除无机绝缘层，从而可以提高透过区域TA的光透过率。
或者，在一实施例中，可以与无机绝缘层一起，缓冲层111也不配置在透过区域TA内。或者，在一实施例中，作为有机绝缘层的第一平坦化层118和第二平坦化层119可以包括与透过区域TA对应的开口。即，在透过区域TA内也可以不配置有机绝缘层。
图14是示意性表示一实施例涉及的显示装置的剖视图。图14的实施例与图13的实施例的差异点在于，通过第一像素电极210a电连接第一像素电路PC1和第二像素P2。在图14中，与图13相同的符号表示同一部件，因此省略对其的重复说明。
参照图14，第一像素P1可以包括第一有机发光二极管OLED1，并且第一有机发光二极管OLED1可以包括第一像素电极210a、第一中间层220a以及对置电极230。在第一像素P1的下部可以配置第一像素电路PC1。例如，第一像素P1和第一像素电路PC1可以至少一部分重叠。第一像素P1可以与配置在其下部的第一像素电路PC1电连接而被驱动。例如，第一有机发光二极管OLED1的第一像素电极210a可以与第一像素电路PC1电连接而驱动第一有机发光二极管OLED1。
在一实施例中，第一像素电极210a可以被配置在第一区域DA1。在一实施例中，配置在第一区域DA1的第一像素电极210a的至少一部分可以向第二区域DA2延伸。即，第一像素电极210a可以均配置在第一区域DA1和第二区域DA2。
在一实施例中，第一有机发光二极管OLED1和第二有机发光二极管OLED2可以共用像素电极(例如，第一像素电极210a)。因此，第一有机发光二极管OLED1可以包括第一像素电极210a、第一中间层220a以及对置电极230，并且第二有机发光二极管OLED2可以包括第一像素电极210a、第二中间层220b以及对置电极230。
在一实施例中，在第二有机发光二极管OLED2的下部不配置像素电路，第二有机发光二极管OLED2可以通过第一像素电极210a而与配置在第一区域DA1的第一像素电路PC1电连接。即，第一像素电极210a不仅可以起到第一有机发光二极管OLED1和第二有机发光二极管OLED2的阳极的作用，还可以起到连接第二有机发光二极管OLED2和第一像素电路PC1的连接布线WL的作用。
图15是表示测量了与储能电容器的静电电容相关的电流(驱动电流)的结果的表。图15的实施例表示测量了在包括七个晶体管和一个电容器的像素电路中固定了电压的状态下使电容器的静电电容增加时的电流(驱动电流)的结果的表。
参照图15，可以确认出储能电容器的静电电容越增加，电流(驱动电流)越增加。具体而言，储能电容器的静电电容越增加，朝向分别射出红色光、绿色光和蓝色光的有机发光二极管的方向流动的电流(驱动电流)增加。
例如，可以确认出在静电电容值从63.25F增加至90F的情况下，各个电流(驱动电流)约增加两倍。因此，在将储能电容器的静电电容值约增加1.5倍的情况下，可以使各个电流(驱动电流)约增加两倍。
在一实施例中，利用一个像素电路来驱动至少两个像素，从而可以提高第二区域DA2的透过率，从正面观察时可以实现全屏(Full Screen)显示器。
具体而言，利用一个像素电路来驱动至少两个像素，从而在第二区域DA2可以不配置像素电路，因此可以提高第二区域DA2的透过率，并且在配置了驱动电路11、12、13的第二区域DA2也可以配置像素，从而在从正面观察时可以实现全屏(Full Screen)显示器。
但是，在利用一个像素电路来驱动多个像素的情况下，施加至各个像素的电流(驱动电流)的量减少，从而与利用一个像素电路驱动一个像素的情况相比，各像素的亮度可能会减少。即，在利用一个像素电路驱动多个像素的情况下，与利用一个像素电路驱动一个像素的情况相比，分辨率可能会降低。
在一实施例中，在利用一个像素电路驱动至少两个像素时，像素电路包括第一储能电容器Cst1和第二储能电容器Cst2彼此被并联连接的储能电容器Cst，从而可以增加储能电容器Cst的电容值(总电容值)。此外，通过增加储能电容器Cst的电容值(总电容值)，可以增加流向各像素的电流(驱动电流)，从而可以增加各像素的亮度，可以提高显示装置1、1′的分辨率。
具体而言，如前所述，同时驱动至少一个第一像素P1和至少一个第二像素P2的第一像素电路PC1可以包括第一储能电容器Cst1和第二储能电容器Cst2彼此被并联连接的储能电容器Cst。第一像素电路PC1包括第一储能电容器Cst1和第二储能电容器Cst2彼此被并联连接的储能电容器Cst，从而可以增加储能电容器Cst的电容值(总电容值)来增加流向各像素(例如，第一像素P1、第二像素P2)的电流(驱动电流)。因此，流向各像素(例如，第一像素P1、第二像素P2)的电流(驱动电流)增加，因而可以增加各像素(例如，第一像素P1、第二像素P2)的亮度以及分辨率。但是，第一像素电路PC1包括作为升压电容器的第三储能电容器Cbt，从而可以减小显示黑色的电压(黑色电压)。
此外，第二像素电路PC2仅包括一个第三像素P3，因此第二像素电路PC2可以包括一个储能电容器，而不是包括彼此并联连接的储能电容器。但是，第二像素电路PC2也可以包括作为升压电容器的第三储能电容器Cbt。
此外，驱动第一像素P1和第二像素P2的第一像素电路PC1包括被并联连接的储能电容器Cst，从而可以将第一像素电路PC1的面积和驱动第三像素P3的第二像素电路PC2的面积设置成相同。即，可以以同一大小具备第一像素电路PC1和第二像素电路PC2，从而可以实现高分辨率显示装置。
在一实施例中，第一薄膜晶体管可以是第一像素电路PC1的第一晶体管T1。但是，本发明并不限于此。例如，第一薄膜晶体管可以是第一像素电路PC1的第二晶体管T2、第五晶体管T5、第六晶体管T6和第七晶体管T7中的一个。
在一实施例中，第二薄膜晶体管可以是第一像素电路PC1的第三晶体管T3。但是，本发明并不限于此。例如，第二薄膜晶体管也可以是第一像素电路PC1的第四晶体管T4。
在一实施例中，第一薄膜晶体管的第一半导体层可以具备硅半导体，并且第二薄膜晶体管的第二半导体层可以具备硅半导体。
在一实施例中，第一薄膜晶体管的第一栅电极可以是栅电极G1、G2、G5、G6、G7中在至少一个。例如，第一薄膜晶体管的第一栅电极可以是栅电极G1。
在一实施例中，第二薄膜晶体管的第二栅电极可以是栅电极G3、G4中的至少一个。具体而言，第二薄膜晶体管的第二栅电极可以是上部栅电极G3b、G4b中的至少一个。
在一实施例中，第二薄膜晶体管的第三栅电极可以是栅电极G3、G4中的至少一个。具体而言，第二薄膜晶体管的第三栅电极可以是下部栅电极G3a、G4a中的至少一个。
本发明参照图示的实施例进行了说明，但是这仅仅是例示，本领域技术人员应当能够理解由此可以实现各种变形以及等同的其他实施例。因此，本发明的真正的技术保护范围应仅由权利要求书的技术思想来确定。

Claims (20)

1.一种显示装置，具备：
基板，包括第一区域以及与所述第一区域相接的第二区域；
第一像素，配置在所述第一区域上；
第一像素电路，配置在所述第一区域上且与所述第一像素电连接，并且至少一部分与所述第一像素重叠；以及
第二像素，配置在所述第二区域上，并且与所述第一像素电路电连接，
所述第一像素电路包括并联连接的第一储能电容器以及第二储能电容器。
2.根据权利要求1所述的显示装置，其中，
所述第一储能电容器包括：第一电极和第二电极，在其间夹着至少一个绝缘层，并且至少一部分重叠。
3.根据权利要求2所述的显示装置，其中，
所述第二储能电容器包括：所述第二电极和第三电极，在其间夹着至少一个绝缘层，并且至少一部分重叠。
4.根据权利要求3所述的显示装置，其中，
所述第一电极和所述第三电极被电连接。
5.根据权利要求4所述的显示装置，其中，
所述第一像素电路还包括：
第一薄膜晶体管，包括配置在与所述第一电极相同的层的第一栅电极和配置在所述第一栅电极的下部的第一半导体层；以及
第二薄膜晶体管，包括配置在与所述第三电极相同的层的第二栅电极和配置在所述第二栅电极的下部的第二半导体层。
6.根据权利要求5所述的显示装置，其中，
所述第二薄膜晶体管还包括配置在所述第二半导体层的下部的第三栅电极。
7.根据权利要求6所述的显示装置，其中，
所述第一半导体层和所述第二半导体层配置在不同的层。
8.根据权利要求7所述的显示装置，其中，
所述第一半导体层包括硅半导体，并且所述第二半导体层包括氧化物半导体。
9.根据权利要求5所述的显示装置，其中，
所述第三电极通过连接电极而与所述第二半导体层电连接。
10.根据权利要求8所述的显示装置，其中，
所述第一像素电路还包括第三储能电容器，
所述第三储能电容器包括：第四电极和第五电极，在其间夹着至少一个绝缘层，并且至少一部分重叠。
11.根据权利要求10所述的显示装置，其中，
所述第四电极配置在与所述第一电极相同的层，并且所述第五电极配置在与所述第二半导体层相同的层。
12.根据权利要求1所述的显示装置，其中，
所述第二像素不与所述第一像素电路重叠。
13.根据权利要求12所述的显示装置，其中，
所述第二像素和所述第一像素电路通过连接布线而被连接。
14.根据权利要求1所述的显示装置，还包括：
第三像素，配置在所述第一区域上；以及
第二像素电路，配置在所述第一区域上且与所述第三像素电连接，并且至少一部分与所述第三像素重叠。
15.一种显示装置，具备：
基板，包括第一区域以及与所述第一区域相接的第二区域；以及
第一像素电路，配置在所述第一区域上，并且包括配置在彼此不同的层的第一半导体层和第二半导体层，
所述第一像素电路包括并联连接的第一储能电容器以及第二储能电容器。
16.根据权利要求15所述的显示装置，还包括：
第一像素，配置在所述第一区域上，
所述第一像素与所述第一像素电路电连接并且至少一部分与所述第一像素电路重叠。
17.根据权利要求15所述的显示装置，还包括：
第二像素，配置在所述第二区域上，
所述第二像素与所述第一像素电路电连接并且不与所述第一像素电路重叠。
18.根据权利要求15所述的显示装置，还包括：
第三像素，配置在所述第一区域上；以及第二像素电路，与所述第三像素电连接，
所述第三像素和所述第二像素电路至少一部分重叠。
19.根据权利要求15所述的显示装置，其中，
所述第一储能电容器包括：第一电极和第二电极，在其间夹着至少一个绝缘层，并且至少一部分重叠，
所述第二储能电容器包括：所述第二电极和第三电极，在其间夹着至少一个绝缘层，并且至少一部分重叠。
20.根据权利要求15所述的显示装置，其中，
所述第一半导体层包括硅半导体，并且所述第二半导体层包括氧化物半导体。
CN202210299057.0A 2021-03-26 2022-03-25 显示装置 Pending CN115132791A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210039779A KR20220134840A (ko) 2021-03-26 2021-03-26 표시 장치
KR10-2021-0039779 2021-03-26

Publications (1)

Publication Number Publication Date
CN115132791A true CN115132791A (zh) 2022-09-30

Family

ID=83363677

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210299057.0A Pending CN115132791A (zh) 2021-03-26 2022-03-25 显示装置

Country Status (3)

Country Link
US (1) US20220310736A1 (zh)
KR (1) KR20220134840A (zh)
CN (1) CN115132791A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114283691A (zh) * 2021-12-31 2022-04-05 厦门天马显示科技有限公司 显示面板及包括该显示面板的显示装置
EP4435862A1 (en) * 2023-03-24 2024-09-25 Samsung Display Co., Ltd. Display apparatus

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5030345B2 (ja) * 2000-09-29 2012-09-19 三洋電機株式会社 半導体装置
KR102020895B1 (ko) * 2013-10-31 2019-09-11 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102637151B1 (ko) * 2015-02-06 2024-02-15 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
JP2018084724A (ja) * 2016-11-25 2018-05-31 セイコーエプソン株式会社 電気光学装置および電子機器
KR20180075056A (ko) * 2016-12-26 2018-07-04 엘지디스플레이 주식회사 표시 장치
KR102126552B1 (ko) * 2017-12-19 2020-06-24 엘지디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
KR20220134840A (ko) 2022-10-06
US20220310736A1 (en) 2022-09-29

Similar Documents

Publication Publication Date Title
CN110890381B (zh) 显示装置
EP3863052B1 (en) Display device
US11328665B2 (en) Pixel and display device including the same
US12058889B2 (en) Display device
CN113554988A (zh) 像素和包括该像素的显示装置
CN113675233A (zh) 显示设备
US11950460B2 (en) Display device
CN112447770A (zh) 显示装置
CN115132791A (zh) 显示装置
CN112216719A (zh) 显示面板
CN220798943U (zh) 显示面板和电子装置
CN117202701A (zh) 显示面板和电子装置
CN114628455A (zh) 显示面板
KR20230000509A (ko) 표시 패널 및 이를 구비한 전자 기기
CN217955864U (zh) 显示设备
CN221043676U (zh) 显示面板和电子设备
US20240324325A1 (en) Display Panel and Display Apparatus
US20240284705A1 (en) Display apparatus and method of manufacturing the same
CN118695678A (zh) 显示面板及显示装置
KR20240144677A (ko) 표시 패널 및 표시 장치
CN118073360A (zh) 显示设备
CN114695463A (zh) 显示装置
CN117636755A (zh) 显示面板和包括显示面板的电子装置
CN117156893A (zh) 显示装置和包括显示装置的电子装置
CN118695675A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination