CN115129234A - 数据传输电路、方法及存储装置 - Google Patents

Abstract

本申请涉及一种数据传输电路、方法及存储装置，所述数据传输电路包括比较模块、数据转换模块及读写转换电路，比较模块用于将接收的数据总线上的第一数据和全局数据线上的第二数据进行比较，输出第一数据与第二数据不相同的位数是否超过预设阈值的比较结果；数据转换模块用于在比较结果超过预设阈值的情况下，将第一数据取反后传输至全局数据线，并在比较结果未超过预设阈值的情况下，将第一数据传输至全局数据线；读写转换电路用于在比较结果超过预设阈值的情况下，将全局数据线上的数据传输至互补本地数据线，并在比较结果未超过预设阈值的情况下，将全局数据线上的数据传输至本地数据线。本申请有效地减少数据传输过程中的耗电量。

Description

数据传输电路、方法及存储装置

技术领域

本申请涉及半导体存储技术领域，特别是涉及一种数据传输电路、方法及存储装置。

背景技术

随着半导体技术的快速发展，市场对半导体存储装置的存储能力及省电性能的要求越来越高，这对半导体存储装置中用于控制读写的控制电路的外围电路区、存储阵列区的省电性能都提出了更高的要求。

然而，由于存储单元阵列中存储单元的密度及数量的增加，在向半导体存储装置中写入数据的过程中，数据经由数据终端写入数据总线，并传输至后级数据线的过程中，途经的数据传输路径的长度增加，导致写入数据在经由数据终端传输至本地数据线的过程中，耗电量增加，数据传输速率降低。

如果能够在保证存储单元阵列中存储单元的密度及数量不减少的情况下，减少写入数据在经由数据终端传输至本地数据线的过程中的能耗，将为半导体存储装置进一步提高存储能力及降低能耗增加可能性。

发明内容

基于此，有必要针对上述背景技术中的技术问题，提供一种数据传输电路、方法及存储装置，有效地减少写入数据在经由数据终端传输至后级数据线的过程中的能耗。

为实现上述目的及其他目的，本申请的第一方面提供了一种数据传输电路，包括比较模块、数据转换模块及读写转换电路，比较模块用于接收数据总线上的第一数据和全局数据线上的第二数据，并将所述第一数据和所述第二数据进行比较，以输出所述第一数据与所述第二数据不相同的位数是否超过预设阈值的比较结果，其中，所述第一数据与所述第二数据具有相同的预设位宽；数据转换模块与所述数据总线、所述比较模块、所述全局数据线均电连接，用于在所述比较结果超过预设阈值的情况下，将所述第一数据取反后传输至所述全局数据线，并在所述比较结果未超过所述预设阈值的情况下，将所述第一数据传输至所述全局数据线；读写转换电路与所述全局数据线、本地数据线及互补本地数据线均电连接，用于在所述比较结果超过预设阈值的情况下，将所述全局数据线上的数据传输至所述互补本地数据线，并在所述比较结果未超过所述预设阈值的情况下，将所述全局数据线上的数据传输至所述本地数据线。

于上述实施例中的数据传输电路中，通过设置比较模块接收数据总线上的第一数据和全局数据线上的第二数据，并将所述第一数据和所述第二数据进行比较，以输出所述第一数据与所述第二数据不相同的位数是否超过预设阈值的比较结果，其中，所述第一数据与所述第二数据具有相同的预设位宽，使得数据转换模块在所述比较结果超过预设阈值的情况下，将所述第一数据取反后传输至所述全局数据线，并在所述比较结果未超过所述预设阈值的情况下，将所述第一数据传输至所述全局数据线，在确保数据传输准确度的前提下减少数据经由数据总线、全局数据线及本地数据线，或数据经由数据总线、全局数据线及互补本地数据线传输过程中翻转的次数，以有效地减少数据经由数据总线、全局数据线及本地数据线，或数据经由数据总线、全局数据线及互补本地数据线传输过程中的耗电量。从而在保证存储单元阵列中存储单元的密度及数量不减少的情况下，减少半导体存储装置的能耗。

在其中一个实施例中，所述读写转换电路被配置为：

在所述比较结果超过所述预设阈值的情况下，当所述全局数据线为高电位时，将所述本地数据线下拉至低电位；以及

在所述比较结果未超过所述预设阈值的情况下，当所述全局数据线为高电位时，将所述互补本地数据线下拉至低电位。

于上述实施例中的数据传输电路中，通过将读写转换电路配置为：在比较模块输出的比较结果超过预设阈值的情况下，当所述全局数据线为高电位时，将所述本地数据线下拉至低电位；以及在所述比较结果未超过所述预设阈值的情况下，当所述全局数据线为高电位时，将所述互补本地数据线下拉至低电位。以便于读写转换电路在所述比较结果超过预设阈值的情况下，将所述全局数据线上的数据传输至所述互补本地数据线，并在所述比较结果未超过所述预设阈值的情况下，将所述全局数据线上的数据传输至所述本地数据线，从而能够将数据总线上的数据准确地传输至本地数据线或互补本地数据线，并减少数据传输过程中翻转的次数，以有效地减少数据经由数据总线、全局数据线及本地数据线，或数据经由数据总线、全局数据线及互补本地数据线传输过程中的耗电量。

在其中一个实施例中，所述预设阈值为所述预设位宽的一半；所述比较模块包括比较单元及状态识别单元，比较单元用于对所述第一数据和所述第二数据进行逐位比较，并输出每一位的比较状态数据；状态识别单元电连接所述比较单元，用于对每一位的比较状态数据进行统计，并根据统计结果输出所述比较结果。

在其中一个实施例中，所述数据转换模块包括第一传输单元、第一反相单元、第二传输单元及第二反相单元，第一传输单元电连接所述数据总线、所述全局数据线，以及通过第一反相单元与所述状态识别单元的输出端电连接，用于在所述比较结果未超过所述预设阈值的情况下，将所述第一数据传输至所述全局数据线；第二传输单元电连接所述全局数据线、所述状态识别单元的输出端，以及通过第二反相单元与所述数据总线电连接，用于在所述比较结果超过所述预设阈值的情况下，将所述第一数据取反后传输至所述全局数据线。

在其中一个实施例中，所述数据转换模块通过数据总线缓冲模块与所述读写转换电路电连接；所述数据总线缓冲模块还电连接至所述状态识别单元，用于根据所述比较结果生成数据极性标识信号；其中，所述数据总线缓冲模块包括写单元，所述写单元用于将所述第一数据或所述第一数据取反后传输至所述全局数据线。

在其中一个实施例中，所述读写转换电路包括写使能模块及写驱动电路，所述写使能模块根据所述数据极性标识信号和初始写使能信号生成写使能信号和写使能反信号；所述写驱动电路用于根据所述写使能信号、所述写使能反信号及所述第二数据生成第三数据，并将所述第三数据传输至所述本地数据线或所述互补本地数据线。

在其中一个实施例中，所述写使能模块包括第一反相器、第一或非门、第二反相器及第二或非门，第一反相器被配置为：输入端电连接初始写使能信号，输出端输出第一写使能反信号；第一或非门被配置为：输入端电连接所述数据极性标识信号和所述第一反相器的输出端，输出端输出写使能信号；第二反相器被配置为：输入端电连接数据极性标识信号，输出端输出数据极性标识反信号；第二或非门被配置为：输入端电连接所述第二反相器的输出端和所述第一反相器的输出端，输出端输出写使能反信号。

在其中一个实施例中，所述写驱动电路包括第一开关单元、第二开关单元、第三开关单元、第四开关单元、第五开关单元及第六开关单元，第一开关单元用于根据所述写使能反信号电连接所述互补本地数据线和所述全局数据线；第二开关单元被配置为：控制端电连接所述全局数据线，第一端电连接所述本地数据线，第二端电连接第一节点；第三开关单元用于根据所述写使能反信号电连接所述第一节点和地；第四开关单元用于根据所述写使能信号电连接所述本地数据线和所述全局数据线；第五开关单元被配置为：控制端电连接所述全局数据线，第一端电连接所述互补本地数据线，第二端电连接第二节点；第六开关单元用于根据所述写使能信号电连接所述第二节点和地。

在其中一个实施例中，所述数据转换模块还用于在所述比较结果超过所述预设阈值的情况下，将所述第二数据取反后传输至所述数据总线，并在所述比较结果未超过所述预设阈值的情况下，将所述第二数据传输至所述数据总线。

在其中一个实施例中，所述数据转换模块还包括第三传输单元、第三反相单元、第四传输单元及第四反相单元，第三传输单元电连接所述数据总线、所述全局数据线，以及通过第三反相单元与所述比较模块的输出端电连接，用于在所述比较结果未超过所述预设阈值的情况下，将所述第二数据传输至所述数据总线；第四传输单元电连接所述数据总线、所述比较模块的输出端，以及通过第四反相单元与所述全局数据线电连接，用于在所述比较结果超过所述预设阈值的情况下，将所述第二数据取反后传输至所述数据总线。

在其中一个实施例中，所述数据总线缓冲模块还包括读单元，所述读单元用于将所述第二数据传输至第三传输单元，或通过所述第四反相单元将所述第二数据取反后传输至第四传输单元。

在其中一个实施例中，所述的数据传输电路还包括预充电路，所述预充电路与所述本地数据线及所述互补本地数据线均电连接，用于在所述全局数据线向所述本地数据线或所述互补本地数据线传输数据前，将所述本地数据线及所述互补本地数据线均预充至高电位，便于读写转换电路在比较模块输出的比较结果超过预设阈值的情况下，当所述全局数据线为高电位时，将所述本地数据线下拉至低电位，以实现数据传输；以及在所述比较结果未超过所述预设阈值的情况下，当所述全局数据线为高电位时，读写转换电路将所述互补本地数据线下拉至低电位，以实现数据传输。

本申请的第二方面提供了一种存储装置，包括任一本申请实施例中所述的数据传输电路，用于存储并传输读操作或写操作的数据。

本申请的第三方面提供了一种数据传输方法，包括：

将数据总线上的第一数据和全局数据线上的第二数据进行比较，并输出所述第一数据与所述第二数据不相同的位数是否超过预设阈值的比较结果，其中，所述第一数据与所述第二数据具有相同的预设位宽；

若所述比较结果超过预设阈值，则将所述第一数据取反后传输至所述全局数据线；反之，则将所述第一数据传输至所述全局数据线；

在所述比较结果超过所述预设阈值的情况下，将所述全局数据线上的数据传输至互补本地数据线，并在所述比较结果未超过所述预设阈值的情况下，将所述全局数据线上的数据传输至本地数据线，其中，所述本地数据线和所述互补本地数据线传输相位相反的信号。

在其中一个实施例中，所述预设阈值为所述预设位宽的一半，所述方法还包括：

若所述比较结果超过所述预设阈值，则将所述第二数据取反后传输至所述数据总线；反之，则将所述第二数据传输至所述数据总线。

附图说明

为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请第一实施例中提供的一种数据传输电路的电路原理示意图；

图2为本申请第二实施例中提供的一种数据传输电路的电路原理示意图；

图3a为本申请第三实施例中提供的一种数据传输电路的电路原理示意图；

图3b为图3a的一种实施方式示意图；

图4为本申请第四实施例中提供的一种数据传输电路的电路原理示意图；

图5为本申请第五实施例中提供的一种数据传输电路的电路原理示意图；

图6为本申请一实施例中提供的一种数据传输电路中写使能模块的电路示意图；

图7为本申请一实施例中提供的一种数据传输电路中写驱动电路的电路示意图；

图8a为本申请第六实施例中提供的一种数据传输电路的电路原理示意图；

图8b为图8a的一种实施方式示意图；

图9为本申请第七实施例中提供的一种数据传输电路的电路原理示意图；

图10为本申请第八实施例中提供的一种数据传输电路的电路原理示意图；

图11为本申请一实施例中提供的一种存储装置的结构框图；

图12为本申请一实施例中提供的一种数据传输方法的流程示意图；

图13为本申请另一实施例中提供的一种数据传输方法的流程示意图。

附图标记说明：

100、数据传输电路；10、比较模块；20、数据转换模块；30、数据总线；40、全局数据线；11、比较单元；12、状态识别单元；21、第一传输单元；22、第一反相单元；23、第二传输单元；24、第二反相单元；25、第三传输单元；26、第三反相单元；27、第四传输单元；28、第四反相单元；50、数据总线缓冲模块；51、写单元；52、读单元；70、读写转换电路；71、写使能模块；72、写驱动电路；73、读驱动电路；721、第一开关单元；722、第二开关单元；723、第三开关单元；724、第四开关单元；725、第五开关单元；726、第六开关单元；81、本地数据线；82、互补本地数据线；90、预充电路；200、存储装置。

具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。另外，贯穿说明书和跟随的权利要求中所使用的某些术语指代特定元件。本领域的技术人员会理解为，制造商可以用不同的名字指代元件。本文件不想要区分名字不同但是功能相同的元件。在以下的描述和实施例中，术语“包含”和“包括”都是开放式使用的，因此应该解读为“包含，但不限于……”。同样，术语“连接”想要表达间接或直接的电气连接。相应地，如果一个设备被连接到另一个设备上，连接可以通过直接的电气连接完成，或者通过其他设备和连接件的间接电气连接完成。

应当理解，尽管本文可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件和另一个元件区分开。例如，在不脱离本申请的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。

请参考图1，在本申请的一个实施例中，提供了一种数据传输电路100，包括比较模块10、数据转换模块20及读写转换电路70，比较模块10用于接收数据总线30上的第一数据和全局数据线40上的第二数据，并将第一数据和第二数据进行比较，以输出第一数据与第二数据不相同的位数是否超过预设阈值的比较结果，其中，第一数据与第二数据具有相同的预设位宽；数据转换模块20与数据总线30、比较模块10、全局数据线40均电连接，用于在比较结果超过预设阈值的情况下，将第一数据取反后传输至全局数据线40，并在比较结果未超过预设阈值的情况下，将第一数据传输至全局数据线40；读写转换电路70与全局数据线40、本地数据线81及互补本地数据线82均电连接，用于在比较结果超过预设阈值的情况下，将全局数据线40上的数据传输至互补本地数据线82，并在比较结果未超过预设阈值的情况下，将全局数据线40上的数据传输至本地数据线81。

其中，在一个实施例中，所述本地数据线81和所述互补本地数据线82传输相位相反的信号。

作为示例，请继续参考图1，通过设置比较模块10接收数据总线30上的第一数据和全局数据线40上的第二数据，并将第一数据和第二数据进行比较，以输出第一数据与第二数据不相同的位数是否超过预设阈值的比较结果，其中，第一数据与第二数据具有相同的预设位宽，使得数据转换模块20在比较结果超过预设阈值的情况下，将第一数据取反后传输至全局数据线40，并在比较结果未超过预设阈值的情况下，将第一数据传输至全局数据线40，在确保数据传输准确度的前提下减少数据经由数据总线30、全局数据线40及本地数据线81，或数据经由数据总线30、全局数据线40及互补本地数据线82传输过程中翻转的次数，以有效地减少数据经由数据总线30、全局数据线40及本地数据线81，或数据经由数据总线30、全局数据线40及互补本地数据线82传输过程中的耗电量。从而在保证存储单元阵列中存储单元的密度及数量不减少的情况下，减少半导体存储装置200的能耗。由于本地数据线81及互补本地数据线82传输的数据可以相互作为参考，在保证数据传输效率的同时，提高了向后级电路传输数据的准确度。

应当说明的是，本申请实施例中的数据总线30旨在示意性说明，在向半导体存储装置写入数据的过程中，全局数据线40的前级数据线，并不作为对本申请的限制。

进一步地，请继续参考图1，在本申请的一个实施例中，读写转换电路70被配置为：

在比较结果超过预设阈值的情况下，当全局数据线40为高电位时，将本地数据线81下拉至低电位；以及

在比较结果未超过预设阈值的情况下，当全局数据线40为高电位时，将互补本地数据线82下拉至低电位。

作为示例，请继续参考图1，通过将读写转换电路70配置为：在比较模块10输出的比较结果超过预设阈值的情况下，当全局数据线40为高电位时，将本地数据线81下拉至低电位；以及在比较结果未超过预设阈值的情况下，当全局数据线40为高电位时，将互补本地数据线82下拉至低电位。便于读写转换电路70在比较结果超过预设阈值的情况下，将全局数据线40上的数据传输至互补本地数据线82，并在比较结果未超过预设阈值的情况下，将全局数据线40上的数据传输至本地数据线81，从而能够将数据总线30上的数据准确地传输至本地数据线81或互补本地数据线82，并减少数据传输过程中翻转的次数，以有效地减少数据经由数据总线30、全局数据线40及本地数据线81，或数据经由数据总线30、全局数据线40及互补本地数据线82传输过程中的耗电量。

进一步地，请参考图2，在本申请的一个实施例中，预设阈值为预设位宽的一半；比较模块10包括比较单元11及状态识别单元12，比较单元11用于对第一数据和第二数据进行逐位比较，并输出每一位的比较状态数据；状态识别单元12电连接比较单元11，用于对每一位的比较状态数据进行统计，并根据统计结果输出比较结果。本实施例在确保数据传输准确度的前提下减少数据翻转的次数，以有效地减少数据传输过程中的耗电量。

作为示例，请参考图3a和图3b，在本申请的一个实施例中，数据转换模块20包括第一传输单元21、第一反相单元22、第二传输单元23及第二反相单元24，第一传输单元21电连接数据总线30、全局数据线40，以及通过第一反相单元22与状态识别单元12的输出端电连接，用于在比较模块10输出的比较结果未超过预设阈值的情况下，将第一数据传输至全局数据线40；第二传输单元23电连接全局数据线40、状态识别单元12的输出端，以及通过第二反相单元24与数据总线30电连接，用于在比较模块10输出的比较结果超过预设阈值的情况下，将第一数据取反后传输至全局数据线40。

进一步地，请参考图4，在本申请的一个实施例中，数据转换模块20通过数据总线缓冲模块50与读写转换电路70电连接；数据总线缓冲模块50还电连接至状态识别单元12，用于根据所述比较结果生成数据极性标识信号；其中，数据总线缓冲模块50包括写单元51，写单元51用于将所述第一数据或所述第一数据取反后传输至全局数据线40。在确保数据传输准确度的前提下减少数据翻转的次数，有效地减少数据在经由数据总线30写入全局数据线40过程中的耗电量。

进一步地，请参考图5，在本申请的一个实施例中，读写转换电路70包括写使能模块71及写驱动电路72，写使能模块71根据数据极性标识信号pl和初始写使能信号WrEn生成写使能信号WrEn和写使能反信号WrEn_；写驱动电路72用于根据写使能信号WrEn、写使能反信号WrEn_及第二数据生成第三数据，并将第三数据传输至本地数据线81或互补本地数据线82，以保证数据传输的准确性。

进一步地，请参考图6，在本申请的一个实施例中，写使能模块71包括第一反相器Inv1、第一或非门Nor1、第二反相器Inv2及第二或非门Nor2，第一反相器Inv1被配置为：输入端电连接初始写使能信号WrEn，输出端输出第一写使能反信号We1_；第一或非门Nor1被配置为：输入端电连接数据极性标识信号pl和第一反相器Inv1的输出端，输出端输出写使能信号WrEn；第二反相器Inv2被配置为：输入端电连接数据极性标识信号pl，输出端输出数据极性标识反信号Pl_；第二或非门Nor2被配置为：输入端电连接第二反相器Inv2的输出端和第一反相器Inv1的输出端，输出端输出写使能反信号WrEn_。从而能够根据写使能信号WrEn及写使能反信号WrEn_控制写驱动电路72根据全局数据线40上的数据生成第三数据，并将所述第三数据传输至本地数据线LIO或互补本地数据线LIO_，以实现传输数据的恢复，保证数据传输的准确性。

进一步地，请参考图7，在本申请的一个实施例中，写驱动电路72包括第一开关单元721、第二开关单元722、第三开关单元723、第四开关单元724、第五开关单元725及第六开关单元726，第一开关单元721用于根据写使能反信号WrEn_电连接互补本地数据线LIO_和全局数据线YIO；第二开关单元722被配置为：控制端电连接全局数据线YIO，第一端电连接本地数据线LIO，第二端电连接第一节点a；第三开关单元723用于根据写使能反信号WrEn_电连接第一节点a和地；第四开关单元724用于根据写使能信号WrEn电连接本地数据线LIO和全局数据线YIO；第五开关单元725被配置为：控制端电连接全局数据线YIO，第一端电连接互补本地数据线LIO_，第二端电连接第二节点b；第六开关单元726用于根据写使能信号WrEn电连接第二节点b和地。本实施例通过减少对写入数据传输过程中翻转的次数，有效地减少数据在经由数据总线Data bus、全局数据线YIO，写入局部数据线LIO或互补局部数据线LIO_过程中的耗电量，尤其减少全局数据线YIO的数据翻转。

进一步地，请参考图8a和图8b，在本申请的一个实施例中，数据转换模块20还用于在比较单元11输出的比较结果为超过预设阈值例如为预设位宽的一半的情况下，将第二数据取反后传输至数据总线30，以及还用于在比较结果为未超过预设阈值的情况下，将第二数据传输至数据总线30。例如，在读取数据的过程中，在比较单元11输出的比较结果为超过预设阈值例如为预设位宽的一半的情况下，数据转换模块20将全局数据线40提供的第二数据取反后，传输至数据总线30，以及在比较单元11输出的比较结果为未超过预设阈值的情况下，数据转换模块20将全局数据线40提供的第二数据传输至数据总线30。以有效地减少读取数据在经由全局数据线40传输至数据总线30过程中的耗电量。

进一步地，请参考图9，在本申请的一个实施例中，数据转换模块20还包括第三传输单元25、第三反相单元26、第四传输单元27及第四反相单元28，第三传输单元25电连接数据总线30、全局数据线40，以及通过第三反相单元26与比较模块10的输出端电连接，用于在比较模块10输出的比较结果未超过预设阈值的情况下，将第二数据传输至数据总线30；第四传输单元27电连接数据总线30、比较模块10的输出端，以及通过第四反相单元28与全局数据线40电连接，用于在比较模块10输出的比较结果超过预设阈值的情况下，将第二数据取反后传输至数据总线30。本实施例能够将全局数据线上的数据准确地传输至数据总线，并减少数据传输过程中翻转的次数，以有效地减少读取数据的过程中，数据经由全局数据线、数据总线传输过程中的耗电量。

进一步地，请参考图10，在本申请的一个实施例中，数据总线缓冲模块50还包括读单元52，读单元52用于将第二数据传输至第三传输单元25，或通过第四反相单元28将第二数据取反后传输至第四传输单元27。例如，在读取数据的过程中，在比较单元11输出的比较结果为超过预设阈值例如为预设位宽的一半的情况下，第四传输单元27将全局数据线YIO提供的第二数据取反后，传输至数据总线30，以及在比较单元11输出的比较结果为未超过预设阈值的情况下，第三传输单元25将全局数据线40提供的第二数据传输至数据总线30。本实施例能够有效地减少读取数据在经由全局数据线40传输至数据总线30过程中的耗电量。

进一步地，请参考图11，在本申请的一个实施例中，提供了一种存储装置200，包括任一本申请实施例中所述的传输电路100，用于存储并传输读操作或写操作的数据。

关于上述实施例中的存储装置200的具体限定可以参见上文中对于传输电路100的具体限定，在此不再赘述。

进一步地，请参考图12，在本申请的一个实施例中，提供了一种数据传输方法，包括：

步骤102，将数据总线上的第一数据和全局数据线上的第二数据进行比较，并输出所述第一数据与所述第二数据不相同的位数是否超过预设阈值的比较结果，其中，所述第一数据与所述第二数据具有相同的预设位宽；

步骤104，若所述比较结果超过预设阈值，则将所述第一数据取反后传输至所述全局数据线；反之，则将所述第一数据传输至所述全局数据线；

步骤106，在所述比较结果超过所述预设阈值的情况下，将所述全局数据线上的数据传输至互补本地数据线，并在所述比较结果未超过所述预设阈值的情况下，将所述全局数据线上的数据传输至本地数据线。

其中，在一个实施例中，所述本地数据线和所述互补本地数据线传输相位相反的信号。

具体地，请继续参考图12，通过将数据总线上的第一数据和全局数据线上的第二数据进行比较，并输出所述第一数据与所述第二数据不相同的位数是否超过预设阈值的比较结果，其中，所述第一数据与所述第二数据具有相同的预设位宽；在所述比较结果为超过预设阈值的情况下，将所述第一数据取反后传输至所述全局数据线；反之，则将所述第一数据传输至所述全局数据线；并且，在所述比较结果超过所述预设阈值的情况下，将所述第二数据取反后传输至数据总线，及在所述比较结果未超过所述预设阈值的情况下，将所述第二数据传输至所述数据总线。由于传输的数据中一般包括由0及1组成的数据串，通过将省电算法运用在数据经由数据总线、全局数据线及本地数据线，或数据经由数据总线、全局数据线及互补本地数据线传输过程中，在确保数据传输准确度的前提下减少数据翻转的次数，以有效地减少数据经由数据总线、全局数据线及本地数据线，或数据经由数据总线、全局数据线及互补本地数据线传输过程中的耗电量。从而在保证存储单元阵列中存储单元的密度及数量不减少的情况下，减少半导体存储装置的能耗。由于本地数据线及互补本地数据线传输的数据可以相互作为参考，在保证数据传输效率的同时，提高了向后级电路传输数据的准确度。

进一步地，请参考图13，在本申请的一个实施例中，所述方法包括：

步骤102，将数据总线上的第一数据和全局数据线上的第二数据进行比较，并输出所述第一数据与所述第二数据不相同的位数是否超过预设阈值的比较结果，其中，所述第一数据与所述第二数据具有相同的预设位宽；

步骤1041，若所述比较结果超过预设阈值，则将所述第一数据取反后传输至所述全局数据线；反之，则将所述第一数据传输至所述全局数据线，所述预设阈值为所述预设位宽的一半；

步骤106，在所述比较结果超过所述预设阈值的情况下，将所述全局数据线上的数据传输至互补本地数据线，并在所述比较结果未超过所述预设阈值的情况下，将所述全局数据线上的数据传输至本地数据线；

步骤108，若所述比较结果超过所述预设阈值，则将所述第二数据取反后传输至所述数据总线；反之，则将所述第二数据传输至所述数据总线。

作为示例，请继续参考图10和图13，在写入数据的过程中，在比较模块10输出的比较结果为超过预设阈值例如为预设位宽的一半的情况下，第二传输单元23将第一数据取反后传输至全局数据线40；并在比较模块10输出的比较结果为未超过预设阈值的情况下，第一传输单元21将第一数据传输至全局数据线40。以有效地减少写入数据在经由数据总线30传输至全局数据线40过程中的耗电量。在读取数据的过程中，在比较单元11输出的比较结果为超过预设阈值的情况下，第四传输单元27将全局数据线40提供的第二数据取反后，传输至数据总线30，以及在比较单元11输出的比较结果为未超过预设阈值的情况下，第三传输单元25将全局数据线40提供的第二数据传输至数据总线30。本实施例能够有效地减少读取数据在经由全局数据线40，传输至数据总线30过程中的耗电量。

在本申请的一个实施例中，提供了一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现任一本申请实施例中所述的数据传输方法。

应该理解的是，虽然图12、图13的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图12、图13中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。

请注意，上述实施例仅出于说明性目的而不意味对本发明的限制。

上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (15)

1.一种数据传输电路，其特征在于，包括：

比较模块，用于接收数据总线上的第一数据和全局数据线上的第二数据，并将所述第一数据和所述第二数据进行比较，以输出所述第一数据与所述第二数据不相同的位数是否超过预设阈值的比较结果，其中，所述第一数据与所述第二数据具有相同的预设位宽；

数据转换模块，与所述数据总线、所述比较模块、所述全局数据线均电连接，用于在所述比较结果超过预设阈值的情况下，将所述第一数据取反后传输至所述全局数据线，并在所述比较结果未超过所述预设阈值的情况下，将所述第一数据传输至所述全局数据线；

读写转换电路，与所述全局数据线、本地数据线及互补本地数据线均电连接，用于在所述比较结果超过预设阈值的情况下，将所述全局数据线上的数据传输至所述互补本地数据线，并在所述比较结果未超过所述预设阈值的情况下，将所述全局数据线上的数据传输至所述本地数据线。

2.根据权利要求1所述的数据传输电路，其特征在于，所述读写转换电路被配置为：

在所述比较结果超过所述预设阈值的情况下，当所述全局数据线为高电位时，将所述本地数据线下拉至低电位；以及

在所述比较结果未超过所述预设阈值的情况下，当所述全局数据线为高电位时，将所述互补本地数据线下拉至低电位。

3.根据权利要求1所述的数据传输电路，其特征在于，所述预设阈值为所述预设位宽的一半；所述比较模块包括：

比较单元，用于对所述第一数据和所述第二数据进行逐位比较，并输出每一位的比较状态数据；

状态识别单元，电连接所述比较单元，用于对每一位的比较状态数据进行统计，并根据统计结果输出所述比较结果。

4.根据权利要求3所述的数据传输电路，其特征在于，所述数据转换模块包括：

第一传输单元，电连接所述数据总线、所述全局数据线，以及通过第一反相单元与所述状态识别单元的输出端电连接，用于在所述比较结果未超过所述预设阈值的情况下，将所述第一数据传输至所述全局数据线；

第二传输单元，电连接所述全局数据线、所述状态识别单元的输出端，以及通过第二反相单元与所述数据总线电连接，用于在所述比较结果超过所述预设阈值的情况下，将所述第一数据取反后传输至所述全局数据线。

5.根据权利要求4所述的数据传输电路，其特征在于，所述数据转换模块通过数据总线缓冲模块与所述读写转换电路电连接；

所述数据总线缓冲模块还电连接至所述状态识别单元，用于根据所述比较结果生成数据极性标识信号；

其中，所述数据总线缓冲模块包括写单元，所述写单元用于将所述第一数据或所述第一数据取反后传输至所述全局数据线。

6.根据权利要求5所述的数据传输电路，其特征在于，所述读写转换电路包括：

写使能模块，所述写使能模块根据所述数据极性标识信号和初始写使能信号生成写使能信号和写使能反信号；

写驱动电路，用于根据所述写使能信号、所述写使能反信号及所述第二数据生成第三数据，并将所述第三数据传输至所述本地数据线或所述互补本地数据线。

7.根据权利要求6所述的数据传输电路，其特征在于，所述写使能模块包括：

第一反相器，被配置为：输入端电连接初始写使能信号，输出端输出第一写使能反信号；

第一或非门，被配置为：输入端电连接所述数据极性标识信号和所述第一反相器的输出端，输出端输出写使能信号；

第二反相器，被配置为：输入端电连接数据极性标识信号，输出端输出数据极性标识反信号；

第二或非门，被配置为：输入端电连接所述第二反相器的输出端和所述第一反相器的输出端，输出端输出写使能反信号。

8.根据权利要求7所述的数据传输电路，其特征在于，所述写驱动电路包括：

第一开关单元，用于根据所述写使能反信号电连接所述互补本地数据线和所述全局数据线；

第二开关单元，被配置为：控制端电连接所述全局数据线，第一端电连接所述本地数据线，第二端电连接第一节点；

第三开关单元，用于根据所述写使能反信号电连接所述第一节点和地；

第四开关单元，用于根据所述写使能信号电连接所述本地数据线和所述全局数据线；

第五开关单元，被配置为：控制端电连接所述全局数据线，第一端电连接所述互补本地数据线，第二端电连接第二节点；

第六开关单元，用于根据所述写使能信号电连接所述第二节点和地。

9.根据权利要求1-8任一项所述的数据传输电路，其特征在于，所述数据转换模块还用于在所述比较结果超过所述预设阈值的情况下，将所述第二数据取反后传输至所述数据总线，并在所述比较结果未超过所述预设阈值的情况下，将所述第二数据传输至所述数据总线。

10.根据权利要求9所述的数据传输电路，其特征在于，所述数据转换模块还包括：

第三传输单元，电连接所述数据总线、所述全局数据线，以及通过第三反相单元与所述比较模块的输出端电连接，用于在所述比较结果未超过所述预设阈值的情况下，将所述第二数据传输至所述数据总线；

第四传输单元，电连接所述数据总线、所述比较模块的输出端，以及通过第四反相单元与所述全局数据线电连接，用于在所述比较结果超过所述预设阈值的情况下，将所述第二数据取反后传输至所述数据总线。

11.根据权利要求10所述的数据传输电路，其特征在于，所述数据总线缓冲模块还包括：

读单元，用于将所述第二数据传输至第三传输单元，或通过所述第四反相单元将所述第二数据取反后传输至第四传输单元。

12.根据权利要求1-8任一项所述的数据传输电路，其特征在于，还包括：

预充电路，与所述本地数据线及所述互补本地数据线均电连接，用于在所述全局数据线向所述本地数据线或所述互补本地数据线传输数据前，将所述本地数据线及所述互补本地数据线均预充至高电位。

13.一种存储装置，其特征在于，包括：

如权利要求1-12任一项所述的数据传输电路，用于存储并传输读操作或写操作的数据。

14.一种数据传输方法，其特征在于，包括：

将数据总线上的第一数据和全局数据线上的第二数据进行比较，并输出所述第一数据与所述第二数据不相同的位数是否超过预设阈值的比较结果，其中，所述第一数据与所述第二数据具有相同的预设位宽；

若所述比较结果超过预设阈值，则将所述第一数据取反后传输至所述全局数据线；反之，则将所述第一数据传输至所述全局数据线；

在所述比较结果超过所述预设阈值的情况下，将所述全局数据线上的数据传输至互补本地数据线，并在所述比较结果未超过所述预设阈值的情况下，将所述全局数据线上的数据传输至本地数据线，其中，所述本地数据线和所述互补本地数据线传输相位相反的信号。

15.根据权利要求14所述的数据传输方法，其特征在于，所述预设阈值为所述预设位宽的一半，所述方法还包括：

若所述比较结果超过所述预设阈值，则将所述第二数据取反后传输至所述数据总线；反之，则将所述第二数据传输至所述数据总线。

Images