CN115116948A - 半导体结构的形成方法 - Google Patents
半导体结构的形成方法 Download PDFInfo
- Publication number
- CN115116948A CN115116948A CN202110285254.2A CN202110285254A CN115116948A CN 115116948 A CN115116948 A CN 115116948A CN 202110285254 A CN202110285254 A CN 202110285254A CN 115116948 A CN115116948 A CN 115116948A
- Authority
- CN
- China
- Prior art keywords
- groove
- layer
- forming
- wall
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 208
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 230000000149 penetrating effect Effects 0.000 claims abstract description 12
- 239000010410 layer Substances 0.000 claims description 248
- 230000008569 process Effects 0.000 claims description 156
- 239000000463 material Substances 0.000 claims description 109
- 238000001312 dry etching Methods 0.000 claims description 25
- 238000002955 isolation Methods 0.000 claims description 20
- 125000006850 spacer group Chemical group 0.000 claims description 18
- 238000012545 processing Methods 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- 238000000231 atomic layer deposition Methods 0.000 claims description 9
- 239000003989 dielectric material Substances 0.000 claims description 9
- 239000011229 interlayer Substances 0.000 claims description 9
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 7
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 4
- 238000011282 treatment Methods 0.000 abstract description 14
- 238000003475 lamination Methods 0.000 abstract 3
- 230000009286 beneficial effect Effects 0.000 description 27
- 238000005530 etching Methods 0.000 description 21
- 230000015572 biosynthetic process Effects 0.000 description 17
- 150000002500 ions Chemical class 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 230000000694 effects Effects 0.000 description 7
- 230000001681 protective effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 238000012876 topography Methods 0.000 description 5
- 239000007789 gas Substances 0.000 description 4
- 238000011112 process operation Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- UCKMPCXJQFINFW-UHFFFAOYSA-N Sulphide Chemical compound [S-2] UCKMPCXJQFINFW-UHFFFAOYSA-N 0.000 description 1
- 229910004491 TaAlN Inorganic materials 0.000 description 1
- 229910004166 TaN Inorganic materials 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- 229910010038 TiAl Inorganic materials 0.000 description 1
- 229910010041 TiAlC Inorganic materials 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- PPWPWBNSKBDSPK-UHFFFAOYSA-N [B].[C] Chemical compound [B].[C] PPWPWBNSKBDSPK-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002135 nanosheet Substances 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0128—Manufacturing their channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0135—Manufacturing their gate conductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0147—Manufacturing their gate sidewall spacers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种半导体结构的形成方法，包括：提供基底，基底上形成有沟道结构，包括一个或多个沟道叠层，沟道叠层包括牺牲层和位于牺牲层上的沟道层，基底上还形成有横跨沟道结构的伪栅结构；对相邻伪栅结构之间的沟道结构进行第一开槽处理，形成贯穿沟道结构的沟槽，第一开槽处理包括一次或多次的子开槽处理，且子开槽处理与沟道叠层一一对应，子开槽处理的步骤包括：去除相邻伪栅结构之间的沟道叠层，形成第一凹槽；去除第一凹槽侧壁露出的部分宽度的牺牲层，形成与第一凹槽相连通的第一内侧墙槽；在第一内侧墙槽中形成第一内侧墙；完成第一开槽处理后，在沟槽中形成源漏掺杂层。每个第一内侧墙的尺寸是可调节的，有利于满足对半导体结构不同的性能需求。
Description
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。
背景技术
在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物-半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。
因此，为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面晶体管向具有更高功效的三维立体式的晶体管过渡，如全包围栅极(Gate-all-around，GAA)晶体管。全包围金属栅极晶体管中，栅极从四周包围沟道所在的区域，与平面晶体管相比，全包围金属栅极晶体管的栅极对沟道的控制能力更强，能够更好的抑制短沟道效应。
发明内容
本发明实施例解决的问题是提供一种半导体结构的形成方法，提高半导体结构的性能。
为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底上形成有沟道结构，所述沟道结构包括一个或多个沟道叠层，所述沟道叠层包括牺牲层和位于所述牺牲层上的沟道层，所述基底上还形成有横跨所述沟道结构的伪栅结构，所述伪栅结构覆盖所述沟道结构的部分侧壁和部分顶部；对相邻所述伪栅结构之间的沟道结构进行第一开槽处理，形成贯穿所述沟道结构的沟槽，所述第一开槽处理包括一次或多次的子开槽处理，且所述子开槽处理与所述沟道叠层一一对应，其中，所述子开槽处理的步骤包括：去除相邻所述伪栅结构之间的沟道叠层，形成第一凹槽；沿垂直于所述伪栅结构侧壁的方向，去除所述第一凹槽侧壁露出的部分宽度的牺牲层，形成与所述第一凹槽相连通的第一内侧墙槽，所述第一内侧墙槽的侧壁相对于所述第一凹槽的侧壁向内凹进；在所述第一内侧墙槽中形成第一内侧墙；完成所述第一开槽处理后，在所述沟槽中形成源漏掺杂层。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例提供的形成方法中，对相邻所述伪栅结构之间的沟道结构进行第一开槽处理，形成贯穿所述沟道结构的沟槽，所述第一开槽处理包括一次或多次的子开槽处理，且所述子开槽处理与所述沟道叠层一一对应，其中，所述子开槽处理的步骤包括：去除相邻所述伪栅结构之间的沟道叠层，形成第一凹槽，沿垂直于所述伪栅结构侧壁的方向，去除所述第一凹槽侧壁露出的部分宽度的牺牲层，形成与所述第一凹槽相连通的第一内侧墙槽，所述第一内侧墙槽的侧壁相对于所述第一凹槽的侧壁向内凹进，在所述第一内侧墙槽中形成第一内侧墙；本发明实施例中，所述第一开槽处理包括一次或多次子开槽处理，则所述每次子开槽处理是独立的，且所述子开槽处理与所述沟道叠层一一对应，因此，在每次子开槽处理时，可以根据实际需求，形成不同尺寸大小的第一内侧墙槽，从而形成不同尺寸大小的第一内侧墙，也就是说，每个所述第一内侧墙的尺寸是可调节的，而且，在每次子开槽处理的步骤中，在形成第一内侧墙槽后，再进行下一次子开槽处理，相比于将所有第一内侧墙槽都形成之后，再同时形成内侧墙的方案，本发明实施例在进行后续子开槽处理时，已形成的第一内侧墙能够对所在的第一内侧墙槽进行保护，且与利用刻蚀工艺中的保护气体进行保护的方案相比，第一内侧墙的均匀性更好，使得第一内侧墙的保护作用得以保证，从而有利于降低后续子开槽处理对已形成的第一内侧墙的尺寸产生影响的概率，有利于形成形貌和尺寸更精准的第一内侧墙槽，综上，通过进行一次或多次子开槽处理，以单独控制每一个第一内侧墙槽的尺寸，有利于满足对半导体结构不同的性能需求，同时有利于提高所述半导体结构的性能。
附图说明
图1至图5是一种半导体结构的形成方法中各步骤对应的结构示意图；
图6至图17是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图；
图18至图21是本发明半导体结构的形成方法另一实施例中各步骤对应的结构示意图。
具体实施方式
目前半导体结构的性能有待提高。现结合一种半导体结构的形成方法分析其性能有待提高的原因。
图1至图5是一种半导体结构的形成方法中各步骤对应的结构示意图。
参考图1，提供基底10，基底10上形成有沟道结构20，所述沟道结构20上形成有补偿层30，所述沟道结构20包括一个或多个沟道叠层21，其中，所述沟道叠层21包括牺牲层22和位于所述牺牲层22上的沟道层23，所述基底10上还形成有横跨所述沟道结构20和补偿层30的伪栅结构40，所述伪栅结构40覆盖所述沟道结构20的部分侧壁和部分顶部。
参考图2，去除相邻所述伪栅结构40之间的补偿层30和沟道结构20，形成贯穿所述沟道结构20的沟槽26。
参考图3，沿垂直于伪栅结构40侧壁的方向，去除所述沟槽26侧壁露出的部分宽度的牺牲层22和补偿层30，形成与所述沟槽26相连通的内侧墙槽28。
参考图4，在所述内侧墙槽28中形成内侧墙25。
参考图5，在所述沟槽26中形成源漏掺杂层50；形成源漏掺杂层50后，去除所述伪栅结构40，露出牺牲层22；去除被暴露的牺牲层22，在所述伪栅结构40和牺牲层22的位置处形成包覆沟道层23的金属栅极结构60。
形成沟槽26后，将所有内侧墙槽28都统一形成之后，再同时形成内侧墙25，则难以根据实际需求形成不同尺寸大小的所述内侧墙槽28，从而难以形成不同尺寸大小的内侧墙25，也就是说，各个所述内侧墙25的尺寸难以独立调节，而且，在形成后续的内侧墙槽28的过程中，利用刻蚀工艺中的保护气体对已形成的内侧墙槽28进行保护，难以精准控制已形成的所述内侧墙槽28的尺寸和形貌，同时也导致在所述内侧墙槽28中形成的内侧墙均匀性较差，进而难以提高所述半导体结构的性能。
为了解决所述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底上形成有沟道结构，所述沟道结构包括一个或多个沟道叠层，所述沟道叠层包括牺牲层和位于所述牺牲层上的沟道层，所述基底上还形成有横跨所述沟道结构的伪栅结构，所述伪栅结构覆盖所述沟道结构的部分侧壁和部分顶部；对相邻所述伪栅结构之间的沟道结构进行第一开槽处理，形成贯穿所述沟道结构的沟槽，所述第一开槽处理包括一次或多次的子开槽处理，且所述子开槽处理与所述沟道叠层一一对应，其中，所述子开槽处理的步骤包括：去除相邻所述伪栅结构之间的沟道叠层，形成第一凹槽；沿垂直于所述伪栅结构侧壁的方向，去除所述第一凹槽侧壁露出的部分宽度的牺牲层，形成与所述第一凹槽相连通的第一内侧墙槽，所述第一内侧墙槽的侧壁相对于所述第一凹槽的侧壁向内凹进；在所述第一内侧墙槽中形成第一内侧墙；完成所述第一开槽处理后，在所述沟槽中形成源漏掺杂层。
本发明实施例提供的形成方法中，对相邻所述伪栅结构之间的沟道结构进行第一开槽处理，形成贯穿所述沟道结构的沟槽，所述第一开槽处理包括一次或多次的子开槽处理，且所述子开槽处理与所述沟道叠层一一对应，其中，所述子开槽处理的步骤包括：去除相邻所述伪栅结构之间的沟道叠层，形成第一凹槽，沿垂直于所述伪栅结构侧壁的方向，去除所述第一凹槽侧壁露出的部分宽度的牺牲层，形成与所述第一凹槽相连通的第一内侧墙槽，所述第一内侧墙槽的侧壁相对于所述第一凹槽的侧壁向内凹进，在所述第一内侧墙槽中形成第一内侧墙；本发明实施例中，所述第一开槽处理包括一次或多次子开槽处理，则所述每次子开槽处理是独立的，且所述子开槽处理与所述沟道叠层一一对应，因此，在每次子开槽处理时，可以根据实际需求，形成不同尺寸大小的第一内侧墙槽，从而形成不同尺寸大小的第一内侧墙，也就是说，每个所述第一内侧墙的尺寸是可调节的，而且，在每次子开槽处理的步骤中，在形成第一内侧墙槽后，再进行下一次子开槽处理，相比于将所有第一内侧墙槽都形成之后，再同时形成内侧墙的方案，本发明实施例在进行后续子开槽处理时，已形成的第一内侧墙能够对所在的第一内侧墙槽进行保护，且与利用刻蚀工艺中的保护气体进行保护的方案相比，第一内侧墙的均匀性更好，使得第一内侧墙的保护作用得以保证，从而有利于降低后续子开槽处理对已形成的第一内侧墙的尺寸产生影响的概率，有利于形成形貌和尺寸更精准的第一内侧墙槽，综上，通过进行一次或多次子开槽处理，以单独控制每一个第一内侧墙槽的尺寸，有利于满足对半导体结构不同的性能需求，同时有利于提高所述半导体结构的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图6至图17是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
参考图6，提供基底100，所述基底100上形成有沟道结构200，所述沟道结构200包括一个或多个沟道叠层210，所述沟道叠层210包括牺牲层220和位于所述牺牲层220上的沟道层230，所述基底100上还形成有横跨所述沟道结构200的伪栅结构400，所述伪栅结构400覆盖所述沟道结构200的部分侧壁和部分顶部。
所述基底100为所述半导体结构的形成工艺提供工艺操作基础。其中，所述半导体结构包括全包围栅极(gate-all-around，GAA)晶体管。所述全包围栅极晶体管包括纳米片晶体管(nanosheet FET)或纳米线晶体管(nanowire FET)。
所述基底100包括衬底(未标示)。
本实施例中，所述衬底的材料为硅，在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。所述衬底的材料可以是适宜于工艺需要或易于集成的材料。
需要说明的是，基底100还可以包括：鳍部(未标示)，位于所述衬底上。
所述沟道结构200用于形成所述沟道层230，所述沟道层230用于作为半导体结构的沟道，所述牺牲层220用于为后续实现所述沟道层230的悬空设置提供工艺基础，也用于为后续形成的器件栅极结构占据空间位置。后续制程中，去除所述牺牲层220，使得沟道层230悬空，在所述沟道层230与所述基底100之间，以及相邻所述沟道层230之间形成器件栅极结构。
沟道层230中被器件栅极结构所覆盖的顶部和侧壁用来作为沟道，本实施例中，所述沟道层230的顶部、底部和侧壁均能够作为沟道，增大了沟道层230中用于作为沟道的面积，从而增大了所述半导体结构的工作电流。
本实施例中，所述沟道层230的材料包括硅。在其他实施例中，所述沟道层的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料。
需要说明的是，在本实施例中，所述沟道层230和基底100的材料相同，在其他实施例中，所述沟道层和基底的材料还可以不相同。
本实施例中，所述牺牲层220的材料包括锗化硅。
所述锗化硅与硅能形成较大的刻蚀选择比，有利于后续去除所述牺牲层220，并减少对沟道层230的损伤。
在其他实施例中，可以根据沟道层的材料，选取与沟道层具有刻蚀选择比的相适宜的材料，以便后续去除牺牲层时，减小对沟道层的损伤。
本实施例中，所述提供基底100的步骤中，所述沟道结构200上还形成有补偿层300，所述伪栅结构400覆盖所述补偿层300的部分侧壁和部分顶部。
补偿层300用于为后续增加形成的器件栅极结构的高度而占据空间位置。
本实施例中，所述补偿层300的材料与牺牲层220的材料相同，有利于简化形成的工艺过程，且后续还需要去除部分所述补偿层300和牺牲层220，则有利于在同一步骤中去除所述补偿层300和牺牲层220，简化去除的工艺过程。
具体地，所述补偿层300的材料包括锗化硅。
所述锗化硅与硅能形成较大的刻蚀选择比，有利于后续去除所述补偿层300，并减少对沟道层230的损伤。
本实施例中，所述提供基底100的步骤中，所述基底100和所述沟道结构200之间还形成有隔离层110。具体地，所述隔离层110位于所述沟道结构200和鳍部之间。
本实施例中，所述隔离层110用于实现沟道结构200和基底100之间的绝缘，从而实现抑制漏电的效果。
所述隔离层110的材料为绝缘材料。作为一种示例，所述隔离层110的材料为氧化硅。
本实施例中，所述提供基底100的步骤中，所述伪栅结构400的侧壁还形成有侧墙层410，所述侧墙层410还覆盖所述沟道结构200的顶部。
所述侧墙层410用于后续形成器件栅极结构后，保护栅极结构的侧壁。
所述侧墙层410可以为单层结构或叠层结构，所述侧墙层410的材料包括氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。本实施例中，所述侧墙层410为单层结构，所述侧墙层410的材料为氮化硅。
本实施例中，形成所述侧墙层410的步骤中，所述侧墙层410保形覆盖所述伪栅结构400和沟道结构200。
所述伪栅结构400用于为后续形成器件栅极结构占据空间位置。
具体地，所述伪栅结构400为叠层结构，包括伪栅氧化层(图未示)以及覆盖所述伪栅氧化层的伪栅层(图未示)。
作为一种示例，所述伪栅氧化层的材料为氧化硅，所述伪栅层的材料为多晶硅。
结合参考图7至图13，对相邻所述伪栅结构400之间的沟道结构200进行第一开槽处理，形成贯穿所述沟道结构200的沟槽260，所述第一开槽处理包括一次或多次的子开槽处理，且所述子开槽处理与所述沟道叠层210一一对应，其中，所述子开槽处理的步骤包括：去除相邻所述伪栅结构400之间的沟道叠层210，形成第一凹槽270；沿垂直于所述伪栅结构400侧壁的方向，去除所述第一凹槽270侧壁露出的部分宽度的牺牲层220，形成与所述第一凹槽270相连通的第一内侧墙槽280，所述第一内侧墙槽280的侧壁相对于所述第一凹槽270的侧壁向内凹进；在所述第一内侧墙槽280中形成第一内侧墙250。
本发明实施例中，所述第一开槽处理包括一次或多次子开槽处理，则所述每次子开槽处理是独立的，且所述子开槽处理与所述沟道叠层210一一对应，因此，在每次子开槽处理时，可以根据实际需求，形成不同尺寸大小的第一内侧墙槽280，从而形成不同尺寸大小的第一内侧墙250，也就是说，每个所述第一内侧墙250的尺寸是可调节的，而且，在每次子开槽处理的步骤中，在形成第一内侧墙槽280后，再进行下一次子开槽处理，相比于将所有第一内侧墙槽都形成之后，再同时形成内侧墙的方案，本发明实施例在进行后续子开槽处理时，已形成的第一内侧墙250能够对所在的第一内侧墙槽280进行保护，且与利用刻蚀工艺中的保护气体进行保护的方案相比，第一内侧墙250的均匀性更好，使得第一内侧墙250的保护作用得以保证，从而有利于降低后续子开槽处理对已形成的第一内侧墙250的尺寸产生影响的概率，有利于形成形貌和尺寸更精准的第一内侧墙槽280，综上，通过进行一次或多次子开槽处理，有利于满足对半导体结构不同的性能需求，同时有利于提高所述半导体结构的性能。
本实施例中，在所述子开槽处理的过程中，在同一设备中形成所述第一凹槽270、第一内侧墙槽280和第一内侧墙250。
在同一设备中形成所述第一凹槽270、第一内侧墙槽280和第一内侧墙250，简化了工艺操作流程，提高了工艺效率，节约了工艺成本，且有利于已形成的第一内侧墙250对所在的第一内侧墙槽280进行保护。
因此，该设备同时具备刻蚀和沉积的功能，并且将沉积工艺加入到刻蚀工艺的过程中，使得刻蚀和沉积在同一工序中完成。
以下结合附图，对所述子开槽处理的步骤做详细描述。
结合参考图7至图11，去除相邻所述伪栅结构400之间的沟道叠层210，形成第一凹槽270。
所述第一凹槽270用于露出所述牺牲层220，用于为去除部分宽度的牺牲层220做准备。
此外，在纵向上多个相连通的第一凹槽270用于构成沟槽260，从而为后续形成源漏掺杂层提供空间位置。其中，所述纵向指的是所述沟道结构200的高度方向。
本实施例中，在所述子开槽处理的过程中，采用干法刻蚀工艺去除相邻所述伪栅结构400之间的沟道叠层210。
所述干法刻蚀工艺具有各向异性刻蚀的特性，则在去除相邻所述伪栅结构400之间的沟道叠层210时，有利于减小对所述第一凹槽270侧壁的沟道叠层210的损伤，且所述干法刻蚀更具方向性，有利于提高所述第一凹槽270的侧壁形貌质量和尺寸精度。
参考图9，沿垂直于所述伪栅结构400侧壁的方向，去除所述第一凹槽270侧壁露出的部分宽度的牺牲层220，形成与所述第一凹槽270相连通的第一内侧墙槽280，所述第一内侧墙槽280的侧壁相对于所述第一凹槽270的侧壁向内凹进。
所述第一内侧墙槽280用于为形成第一内侧墙250提供空间位置。
本实施例中，在所述子开槽处理的过程中，采用各向同性的干法刻蚀工艺去除所述第一凹槽270侧壁露出的部分宽度的牺牲层220。
所述各向同性的干法刻蚀工艺具有较高的横向刻蚀速率，能够进行较好地横向刻蚀去除所述第一凹槽270侧壁露出的部分宽度的牺牲层220，且与湿法刻蚀工艺相比，干法刻蚀工艺能够较好地控制工艺参数，工艺可控性较高，易于获得较精准的图形传递。
而且，通过采用干法刻蚀工艺，以便于在同一设备中形成所述第一凹槽270、第一内侧墙槽280和第一内侧墙250。
结合参考图10和图11，在所述第一内侧墙槽280中形成第一内侧墙250。
所述第一内侧墙250用于后续形成器件栅极结构和源漏掺杂层之后，起到隔离器件栅极结构和源漏掺杂层的作用，以减小器件栅极结构和源漏掺杂层之间的寄生电容。
所述第一内侧墙250的材料为绝缘材料。本实施例中，所述第一内侧墙250的材料包括氧化硅。
所述氧化硅能起到较好的隔离作用，且通过采用氧化硅，有利于与在同一设备中形成所述第一内侧墙槽280和第一内侧墙250的制程相兼容。
在其他实施例中，根据工艺需求，也可以在不同的设备中分别形成第一内侧墙槽和第一内侧墙。相应的，第一内侧墙的材料也可以选取其他适宜的材料。
具体地，参考图10，在所述子开槽处理的过程中，在所述第一内侧墙槽280中形成第一内侧墙250的步骤包括：在所述第一凹槽270和第一内侧墙槽280中形成第一内侧墙材料层240。
所述第一内侧墙材料层240用于形成所述第一内侧墙250。
所述第一内侧墙材料层240的材料包括氧化硅，有利于直接形成所述第一内侧墙250。
本实施例中，形成所述第一内侧墙材料层240的步骤中，所述第一内侧墙材料层240保形覆盖所述第一凹槽270的底部和所述第一内侧墙槽280的各个表面。
所述第一内侧墙材料层240保形覆盖所述第一凹槽270的底部和所述第一内侧墙槽280的各个表面，即所述第一内侧墙材料层240填充于位于所述牺牲层220中的第一凹槽270和第一内侧墙槽280，随着所述第一内侧墙材料层240的材料的不断沉积，有利于将所述第一内侧墙槽280填充满，减少形成的第一内侧墙250产生空隙缺陷的概率。
作为一种示例，所述第一内侧墙材料层240还填充满所述第一凹槽270。
本实施例中，采用原子层沉积工艺形成所述第一内侧墙材料层240。
采用原子层沉积工艺形成的所述第一内侧墙材料层240的厚度均匀性好，且具有良好的台阶覆盖(step coverage)能力，使得所述第一内侧墙材料层240能够很好的保形覆盖所述第一凹槽270的底部和所述第一内侧墙槽280的各个表面，直至将所述第一内侧墙槽280填充满，从而提高了后续第一内侧墙250的形成质量。
本实施例中，所述子开槽处理所采用的设备具有实现原子层沉积的功能，因此，通过采用原子层沉积工艺，以便在同一设备中形成所述第一凹槽270、第一内侧墙槽280和第一内侧墙250。
参考图11，去除位于所述第一凹槽270中的第一内侧墙材料层240，保留位于第一内侧墙槽280中的第一内侧墙材料层240作为第一内侧墙250。
去除位于所述第一凹槽270中的第一内侧墙材料层240，露出位于所述第一凹槽270底部的沟道叠层210，用于为进行下一次子开槽处理做准备。
本实施例中，采用干法刻蚀工艺去除位于所述第一凹槽270中的第一内侧墙材料层240。
所述干法刻蚀工艺具有各向异性刻蚀的特性，则在去除位于所述第一凹槽270中的第一内侧墙材料层240时，有利于减小对位于所述第一内侧墙槽280中的第一内侧墙250的损伤，且所述干法刻蚀更具方向性，有利于提高所述第一内侧墙250的侧壁形貌质量和尺寸精度。
需要说明的是，图9至图11仅示出形成一个第一内侧墙250的过程，也就是进行一次子开槽处理的过程，形成多个第一内侧墙250只需在形成所述第一内侧墙250后，继续重复图9至图11的步骤即可。参考图12，图12示出了完成所有子开槽处理后，也就是完成第一开槽处理后，形成的第一内侧墙250。
参考图13，形成贯穿所述沟道结构200的沟槽260的步骤还包括：完成所述第一开槽处理后，对所述第一凹槽270露出的隔离层110进行第二开槽处理，去除所述第一凹槽270露出的部分厚度的隔离层110，使得沟槽260的底部延伸至隔离层110中。
形成贯穿所述沟道结构200的沟槽260的步骤中，依次对相邻所述伪栅结构400之间的沟道结构200进行第一开槽处理、对隔离层110进行第二开槽处理，去除所述第一凹槽270露出的部分厚度的隔离层110，进一步确保所述沟槽260完全贯穿所述沟道结构200，同时，剩余所述隔离层110还用于使得后续在所述沟槽260中形成的源漏掺杂层与基底100隔离开。
具体地，剩余所述隔离层110用于使得后续在所述沟槽260中形成的源漏掺杂层与基底100中的鳍部隔离开。
本实施例中，在同一设备中，依次进行所述第一开槽处理和第二开槽处理，简化了工艺操作流程，提高了工艺效率，节约了工艺成本。
其中，所述设备同时具备刻蚀和沉积的功能，因此，能够在同一设备中，依次进行所述第一开槽处理和第二开槽处理。
本实施例中，采用干法刻蚀工艺进行第二开槽处理。
所述干法刻蚀工艺具有各向异性刻蚀的特性，则在去除所述第一凹槽270露出的部分厚度的隔离层110时，有利于减小对位于所述沟槽260侧壁的隔离层110和基底100、以及第一内侧墙250的损伤，且所述干法刻蚀更具方向性，有利于提高所述沟槽260的侧壁形貌质量和尺寸精度。
结合参考图7和图8，形成贯穿所述沟道结构200的沟槽260的步骤还包括：在进行所述第一开槽处理之前，对相邻所述伪栅结构400之间的补偿层300进行第三开槽处理，去除相邻所述伪栅结构400之间的补偿层300，露出所述沟道结构200顶部。
去除相邻所述伪栅结构400之间的补偿层300，露出所述沟道结构200顶部，用于为进行第一开槽处理做准备。
本实施例中，在同一设备中，依次进行所述第三开槽处理和第二开槽处理。
在同一设备中，依次进行所述第三开槽处理和第二开槽处理，简化了工艺操作流程，提高了工艺效率，节约了工艺成本。
具体地，本实施例中，所述第三开槽处理的步骤包括：去除相邻所述伪栅结构400之间的补偿层300，形成第二凹槽310；去除所述第二凹槽310侧壁露出的部分宽度的补偿层300，形成与所述第二凹槽310相连通的第二内侧墙槽320，所述第二内侧墙槽320的侧壁相对于所述第二凹槽310的侧壁向内凹进；在所述第二内侧墙槽230中形成第一内侧墙250。
在所述第二内侧墙槽230中形成第一内侧墙250，用于后续形成器件栅极结构和源漏掺杂层之后，对器件栅极结构和源漏掺杂层的隔离效果起到加强的作用。
本实施例中，采用干法刻蚀工艺去除相邻所述伪栅结构400之间的补偿层300，有利于减小对位于第二凹槽310侧壁的补偿层300的损伤，从而有利于后续形成第二内侧墙槽320的尺寸控制。
本实施例中，采用各向同性的干法刻蚀工艺去除所述第二凹槽310侧壁露出的部分宽度的补偿层300，所述各向同性的干法刻蚀工艺具有较高的横向刻蚀速率，能够进行较好地横向刻蚀去除所述第二凹槽310侧壁露出的部分宽度的补偿层320，且所述各向同性的干法刻蚀工艺能够较好地控制工艺参数，获得较精准的图形转换。
对形成所述第二内侧墙槽320的描述，可结合参考前述对形成第一内侧墙时的相应描述，在此不再赘述。
本实施例中，在所述第三开槽处理的过程中，在所述第二内侧墙槽320中形成第一内侧墙250的步骤包括：在所述第二凹槽310和第二内侧墙槽320中形成第一内侧墙材料层(未示出)；去除位于所述第二凹槽310中的第一内侧墙材料层，保留位于第二内侧墙槽320中的第一内侧墙材料层作为第一内侧墙250。
本实施例中，采用原子层沉积工艺形成所述第一内侧墙材料层240，采用干法刻蚀工艺去除位于所述第二凹槽310中的第一内侧墙材料层240。在所述第二内侧墙槽320中形成第一内侧墙250的方法与前述在第一内侧墙槽280中形成第一内侧墙250的方法类似，在此不再赘述。
继续参考图7，本实施例中，进行第一开槽处理之前，还包括：去除位于相邻所述伪栅结构400之间的沟道结构200顶部的侧墙层410。
具体地，在进行第三开槽处理之前，去除位于相邻所述伪栅结构400之间的沟道结构200顶部的侧墙层410。
形成所述侧墙层410后，去除位于相邻所述伪栅结构400之间的沟道结构200顶部的侧墙层410，用于为进行第三开槽处理和第一开槽处理做准备，同时，还去除位于所述伪栅结构400顶部的侧墙层410，露出伪栅结构400顶部，用于为后续去除所述伪栅结构做准备。
参考图14，完成所述第一开槽处理后，在所述沟槽260中形成源漏掺杂层500。
所述源漏掺杂层500用于作为晶体管的源区或漏区，所述源漏掺杂层500的掺杂类型与相对应的晶体管的沟道导电类型相同。
具体地，当所述基底100用于形成NMOS晶体管时，所述源漏掺杂层500内的掺杂离子为N型离子，所述N型离子包括P离子、As离子或Sb离子；当所述基底100用于形成PMOS晶体管时，所述源漏掺杂层500内的掺杂离子为P型离子，所述P型离子包括B离子、Ga离子或In离子。
本实施例中，通过外延生长工艺，在所述沟槽260中形成源漏掺杂层500。
参考图15，形成所述源漏掺杂层500之后，还包括：在所述基底100上形成覆盖所述伪栅结构400侧壁和沟道结构200的层间介质层700，所述层间介质层700露出所述伪栅结构400的顶部。
所述层间介质层700用于相邻器件之间起到隔离作用，所述层间介质层700还用于为后续去除所述伪栅结构400形成栅极开口提供平台基础。
所述层间介质层700的材料为绝缘材料，包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。
本实施例中，形成所述层间介质层700后，还包括：去除所述伪栅结构400，在所述层间介质层700中形成栅极开口510。
所述栅极开口510为后续形成器件栅极结构提供空间位置。
参考图16，去除所述栅极开口510露出的牺牲层220，形成与所述栅极开口510相连通的通槽520。
所述通槽520用于为后续形成器件栅极结构提供空间位置，所述通槽520露出所述沟道层230的顶部、底部和侧壁，使得后续形成的器件栅极结构环绕覆盖所述沟道层230。
参考图17，在所述栅极开口510和通槽520中形成器件栅极结构600，所述器件栅极结构600包覆所述沟道层230。
所述器件栅极结构600用于控制晶体管的沟道的开启或关断。
所述器件栅极结构600包覆所述沟道层230，则所述沟道层230的顶部、底部和侧壁均能够作为沟道，增大了沟道层230中用于作为沟道的面积，从而增大了所述半导体结构的工作电流。
本实施例中，所述器件栅极结构600为金属栅极结构。
本实施例中，所述金属栅极结构包括高k栅介质层(未标示)、位于高k栅介质层上的功函数层(未标示)、以及位于功函数层上的栅电极层(未标示)。
所述高k栅介质层的材料为高k介质材料，其中，高k介质材料是指相对介电常数大于氧化硅相对介电常数的介电材料。具体地，所述高k栅介质层的材料可以选自HfO2、ZrO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO或Al2O3等。作为一种示例，所述高k栅介质层的材料为HfO2。
所述功函数层用于调节所形成晶体管的阈值电压。当形成PMOS晶体管时，所述功函数层为P型功函数层，P型功函数层的材料包括TiN、TaN、TaSiN、TaAlN和TiAlN中的一种或几种；当形成NMOS晶体管时，所述功函数层为N型功函数层，N型功函数层的材料包括TiAl、Mo、MoN、AlN和TiAlC中的一种或几种。
所述栅电极层用于将金属栅极结构的电性引出。本实施例中，所述栅电极层的材料为Al、Au、Pt、Ni、Ti或W。
在另一些实施例中，根据工艺需求，所述器件栅极结构也可以为多晶硅栅结构。
图18至图21是本发明半导体结构的形成方法另一实施例中各步骤对应的结构示意图。
本实施例与前述实施例的相同之处，在此不再赘述。本实施例与前述实施例的不同之处在于：去除所述第一内侧墙251，并在第一内侧墙槽281中形成第二内侧墙252。
结合参考图18至图21，完成所述第一开槽处理后，在所述沟槽261中形成源漏掺杂层(未示出)之前，还包括：去除所述第一内侧墙251，露出所述第一内侧墙槽281；去除所述第一内侧墙251后，在所述第一内侧墙槽281中形成第二内侧墙252。
根据实际需求，需要形成所需材料(例如，介电常数较小的材料)的第二内侧墙252，然而，部分材料(例如，介电常数较小的材料)难以在第一开槽处理中采用，因此，可以先形成与第一开槽处理的制程相兼容的第一内侧墙251，用于为形成第二内侧墙252占据空间位置。
而且，通过先形成待去除的第一内侧墙251，可以选取耐刻蚀度更高的材料，以保证第一内侧墙251对第一内侧墙槽281的保护作用。
此外，形成的第二内侧墙252未经历过第一开槽处理中的刻蚀工艺，第二内侧墙252受损的概率大大降低，其质量和性能相应得到保障。
需要说明的是，如图18所示，由于第一内侧墙251需要被去除，因此，在形成第一内侧墙251时，第一内侧墙材料层(未示出)保形覆盖第一凹槽(未示出)的底部和第一内侧墙槽281的各个表面，相应的，第一内侧墙251保形覆盖第一内侧墙槽281的各个表面，第一内侧墙251并非完全填充第一内侧墙槽。
具体地，第一内侧墙251的厚度满足：第一内侧墙251的厚度足以保护第一内侧墙槽。
其中，与第一内侧墙材料层完全填充第一凹槽和第一内侧墙槽(也即第一内侧墙完全第一内侧墙槽)的方案相比，本实施例中，所述第一内侧墙251的厚度更小，从而降低去除第一内侧墙251的难度。
此外，由于第一内侧墙251以保形覆盖的方式形成在第一内侧墙槽281的各个表面，其厚度均一性较佳，即使并非完全填充第一内侧墙槽281，第一内侧墙251对第一内侧墙槽281的保护效果仍能得到保障。
在其他实施例中，第一内侧墙也可以完全填充第一内侧墙槽。
本实施例中，采用湿法刻蚀工艺去除所述第一内侧墙251。
所述湿法刻蚀工艺具有各向同性的特性，有利于将所述第一内侧墙251去除干净，同时，所述湿法刻蚀工艺具有较好的刻蚀选择性，有利于在去除所述第一内侧墙251时，减少对其他膜层的损伤。
作为一种示例，所述第一内侧墙251的材料为氧化硅，相应采用稀释的氢氟酸溶液，去除所述第一内侧墙251。
本实施例中，在所述第一内侧墙槽281中形成第二内侧墙252的步骤中，所述第二内侧墙252材料的介电常数小于所述第一内侧墙251材料的介电常数。所述低k介质材料介电常数较低，从而进一步降低器件栅极结构和源漏掺杂层之间的寄生电容。
本实施例中，所述第二内侧墙252的材料包括低k介质材料，其中，低k介质材料指相对介电常数大于或等于2.6、且小于或等于3.9的介质材料。
具体地，结合参考图19和图20，在所述第一内侧墙槽281中形成第二内侧墙252的步骤包括：去除所述第一内侧墙251后，在所述沟槽261和第一内侧墙槽281中形成第二内侧墙材料层242。
所述第二内侧墙材料层242用于形成所述第二内侧墙252。
所述第二内侧墙材料层242的材料包括低k介质材料，有利于直接形成所述第二内侧墙252。
本实施例中，形成所述第二内侧墙材料层242的步骤中，所述第二内侧墙材料层242保形覆盖所述沟槽261的底部和侧壁、以及所述第一内侧墙槽281的各个表面。
所述第二内侧墙材料层242保形覆盖所述沟槽261的底部和侧壁、以及所述第一内侧墙槽281的各个表面，即所述第二内侧墙材料层242填充于所述沟槽261和第一内侧墙槽281，随着所述第而内侧墙材料层242的材料的不断沉积，有利于将所述第一内侧墙槽281填充满，减少形成的第二内侧墙252产生空隙缺陷的概率。
作为一种示例，所述第二内侧墙材料层242还填充满所述沟槽261。
本实施例中，采用原子层沉积工艺形成所述第二内侧墙材料层242。
采用原子层沉积工艺形成的所述第二内侧墙材料层242的厚度均匀性好，且具有良好的台阶覆盖能力，使得所述第二内侧墙材料层242能够很好的保形覆盖所述沟槽261的底部和侧壁、以及所述第一内侧墙槽281的各个表面，直至将所述第一内侧墙槽280填充满，从而提高了后续第一内侧墙250的形成质量。
参考图20，去除位于所述沟槽261中的第二内侧墙材料层242，保留位于第一内侧墙槽281中的第二内侧墙材料层242作为第二内侧墙252。
去除位于所述沟槽261中的第二内侧墙材料层242，露出所述沟槽261，用于为后续形成源漏掺杂层做准备。
本实施例中，采用干法刻蚀工艺去除位于所述沟槽261中的第二内侧墙材料层242。
所述干法刻蚀工艺具有各向异性刻蚀的特性，则在去除位于所述沟槽261中的第二内侧墙材料层242时，有利于减小对位于所述沟槽261侧壁膜层的损伤，且所述干法刻蚀更具方向性，有利于提高所述沟槽261的侧壁形貌质量和尺寸精度。
需要说明的是，对形成第二内侧墙252的制程的具体描述，与前述实施例中形成第一内侧墙251的制程相类似，可结合前述实施例中的相应描述，在此不再赘述。
对本实施例所述形成方法的具体描述，可结合参考前述实施例中的相应描述，在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (26)
1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底上形成有沟道结构，所述沟道结构包括一个或多个沟道叠层，所述沟道叠层包括牺牲层和位于所述牺牲层上的沟道层，所述基底上还形成有横跨所述沟道结构的伪栅结构，所述伪栅结构覆盖所述沟道结构的部分侧壁和部分顶部；
对相邻所述伪栅结构之间的沟道结构进行第一开槽处理，形成贯穿所述沟道结构的沟槽，所述第一开槽处理包括一次或多次的子开槽处理，且所述子开槽处理与所述沟道叠层一一对应，其中，所述子开槽处理的步骤包括：去除相邻所述伪栅结构之间的沟道叠层，形成第一凹槽；沿垂直于所述伪栅结构侧壁的方向，去除所述第一凹槽侧壁露出的部分宽度的牺牲层，形成与所述第一凹槽相连通的第一内侧墙槽，所述第一内侧墙槽的侧壁相对于所述第一凹槽的侧壁向内凹进；在所述第一内侧墙槽中形成第一内侧墙；
完成所述第一开槽处理后，在所述沟槽中形成源漏掺杂层。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述子开槽处理的过程中，在同一设备中形成所述第一凹槽、第一内侧墙槽和第一内侧墙。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述子开槽处理的过程中，在所述第一内侧墙槽中形成第一内侧墙的步骤包括：在所述第一凹槽和第一内侧墙槽中形成第一内侧墙材料层；
去除位于所述第一凹槽中的第一内侧墙材料层，保留位于第一内侧墙槽中的第一内侧墙材料层作为第一内侧墙。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，形成所述第一内侧墙材料层的步骤中，所述第一内侧墙材料层保形覆盖所述第一凹槽的底部和所述第一内侧墙槽的各个表面。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，完成所述第一开槽处理后，在所述沟槽中形成源漏掺杂层之前，还包括：去除所述第一内侧墙，露出所述第一内侧墙槽；去除所述第一内侧墙后，在所述第一内侧墙槽中形成第二内侧墙。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，在所述第一内侧墙槽中形成第二内侧墙的步骤中，所述第二内侧墙材料的介电常数小于所述第一内侧墙材料的介电常数。
7.如权利要求5所述的半导体结构的形成方法，其特征在于，在所述第一内侧墙槽中形成第二内侧墙的步骤包括：去除所述第一内侧墙后，在所述沟槽和第一内侧墙槽中形成第二内侧墙材料层；
去除位于所述沟槽中的第二内侧墙材料层，保留位于所述第一内侧墙槽中的第二内侧墙材料层作为第二内侧墙。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述提供基底的步骤中，所述伪栅结构的侧壁还形成有侧墙层，所述侧墙层还覆盖所述沟道结构的顶部；
进行第一开槽处理之前，还包括：去除位于相邻所述伪栅结构之间的沟道结构顶部的侧墙层。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述提供基底的步骤中，所述基底和所述沟道结构之间还形成有隔离层；
形成贯穿所述沟道结构的沟槽的步骤还包括：完成所述第一开槽处理后，对所述第一凹槽露出的隔离层进行第二开槽处理，去除所述第一凹槽露出的部分厚度的隔离层。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，在同一设备中，依次进行所述第一开槽处理和第二开槽处理。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，所述提供基底的步骤中，所述沟道结构上还形成有补偿层，所述伪栅结构覆盖所述补偿层的部分侧壁和部分顶部；
形成贯穿所述沟道结构的沟槽的步骤还包括：在进行所述第一开槽处理之前，对相邻所述伪栅结构之间的补偿层进行第三开槽处理，去除相邻所述伪栅结构之间的补偿层，露出所述沟道结构顶部。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，在同一设备中，依次进行所述第三开槽处理和第二开槽处理。
13.如权利要求11所述的半导体结构的形成方法，其特征在于，所述第三开槽处理的步骤包括：去除相邻所述伪栅结构之间的补偿层，形成第二凹槽；去除所述第二凹槽侧壁露出的部分宽度的补偿层，形成与所述第二凹槽相连通的第二内侧墙槽，所述第二内侧墙槽的侧壁相对于所述第二凹槽的侧壁向内凹进；在所述第二内侧墙槽中形成第一内侧墙。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述子开槽处理的过程中，采用干法刻蚀工艺去除相邻所述伪栅结构之间的沟道叠层。
15.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述子开槽处理的过程中，采用各向同性的干法刻蚀工艺去除所述第一凹槽侧壁露出的部分宽度的牺牲层。
16.如权利要求3所述的半导体结构的形成方法，其特征在于，采用原子层沉积工艺形成所述第一内侧墙材料层。
17.如权利要求7所述的半导体结构的形成方法，其特征在于，采用原子层沉积工艺形成所述第二内侧墙材料层。
18.如权利要求3所述的半导体结构的形成方法，其特征在于，采用干法刻蚀工艺去除位于所述第一凹槽中的第一内侧墙材料层。
19.如权利要求7所述的半导体结构的形成方法，其特征在于，采用干法刻蚀工艺去除位于所述沟槽中的第二内侧墙材料层。
20.如权利要求5所述的半导体结构的形成方法，其特征在于，采用湿法刻蚀工艺去除所述第一内侧墙。
21.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一内侧墙的材料包括氧化硅。
22.如权利要求5所述的半导体结构的形成方法，其特征在于，所述第二内侧墙的材料包括低k介质材料。
23.如权利要求1所述的半导体结构的形成方法，其特征在于，所述沟道层的材料包括硅，所述牺牲层的材料包括锗化硅。
24.如权利要求11所述的半导体结构的形成方法，其特征在于，所述补偿层的材料与所述牺牲层的材料相同。
25.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述源漏掺杂层之后，还包括：在所述基底上形成覆盖所述伪栅结构侧壁和沟道结构的层间介质层，所述层间介质层露出所述伪栅结构的顶部；
去除所述伪栅结构，在所述层间介质层中形成栅极开口；
去除所述栅极开口露出的牺牲层，形成与所述栅极开口相连通的通槽；
在所述栅极开口和通槽中形成器件栅极结构，所述器件栅极结构包覆所述沟道层。
26.如权利要求25所述的半导体结构的形成方法，其特征在于，所述器件栅极结构包括金属栅极结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110285254.2A CN115116948A (zh) | 2021-03-17 | 2021-03-17 | 半导体结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110285254.2A CN115116948A (zh) | 2021-03-17 | 2021-03-17 | 半导体结构的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115116948A true CN115116948A (zh) | 2022-09-27 |
Family
ID=83323497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110285254.2A Pending CN115116948A (zh) | 2021-03-17 | 2021-03-17 | 半导体结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115116948A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2025024462A1 (en) * | 2023-07-24 | 2025-01-30 | Applied Materials, Inc. | Epitaxial growth of strained si/sige superlattice |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20190067323A1 (en) * | 2017-08-23 | 2019-02-28 | Yangtze Memory Technologies Co., Ltd. | Method for forming gate structure of three-dimensional memory device |
| CN110265301A (zh) * | 2018-03-12 | 2019-09-20 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN111081546A (zh) * | 2018-10-19 | 2020-04-28 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| WO2020082252A1 (en) * | 2018-10-24 | 2020-04-30 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and fabricating methods thereof |
| CN111490092A (zh) * | 2019-01-29 | 2020-08-04 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
-
2021
- 2021-03-17 CN CN202110285254.2A patent/CN115116948A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20190067323A1 (en) * | 2017-08-23 | 2019-02-28 | Yangtze Memory Technologies Co., Ltd. | Method for forming gate structure of three-dimensional memory device |
| CN110265301A (zh) * | 2018-03-12 | 2019-09-20 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN111081546A (zh) * | 2018-10-19 | 2020-04-28 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| WO2020082252A1 (en) * | 2018-10-24 | 2020-04-30 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and fabricating methods thereof |
| CN111490092A (zh) * | 2019-01-29 | 2020-08-04 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2025024462A1 (en) * | 2023-07-24 | 2025-01-30 | Applied Materials, Inc. | Epitaxial growth of strained si/sige superlattice |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112309860B (zh) | 半导体结构及其形成方法 | |
| WO2012151797A1 (zh) | 鳍式场效应晶体管及其制造方法 | |
| CN112309861A (zh) | 半导体结构及其形成方法、晶体管 | |
| CN110718465B (zh) | 半导体结构及其形成方法 | |
| CN111106009B (zh) | 半导体结构及其形成方法 | |
| CN112151376A (zh) | 半导体结构及其形成方法 | |
| CN110854194B (zh) | 半导体结构及其形成方法 | |
| CN115116948A (zh) | 半导体结构的形成方法 | |
| CN111863710B (zh) | 半导体结构及其形成方法 | |
| CN112151381B (zh) | 半导体结构及其形成方法 | |
| CN112289746B (zh) | 半导体结构及其形成方法 | |
| CN116072676A (zh) | 半导体结构及其形成方法 | |
| CN116072675A (zh) | 半导体结构及其形成方法 | |
| CN110875390B (zh) | 半导体结构及其形成方法 | |
| CN111554635A (zh) | 半导体结构及其形成方法 | |
| US20230387261A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN112951725B (zh) | 半导体结构及其形成方法 | |
| CN113745162B (zh) | 半导体结构及其形成方法 | |
| CN113539958B (zh) | 半导体结构及其形成方法 | |
| CN110690286B (zh) | 半导体结构及其形成方法 | |
| CN115602717A (zh) | 半导体结构及其形成方法 | |
| CN117316872A (zh) | 半导体结构及其形成方法 | |
| CN115084134A (zh) | 半导体结构及其形成方法 | |
| CN115249704A (zh) | 半导体结构及其形成方法 | |
| CN117476461A (zh) | 半导体结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |