CN115081370B - 可灵活配置驱动能力的驱动单元 - Google Patents
可灵活配置驱动能力的驱动单元 Download PDFInfo
- Publication number
- CN115081370B CN115081370B CN202210736819.9A CN202210736819A CN115081370B CN 115081370 B CN115081370 B CN 115081370B CN 202210736819 A CN202210736819 A CN 202210736819A CN 115081370 B CN115081370 B CN 115081370B
- Authority
- CN
- China
- Prior art keywords
- driving
- stage
- modules
- drive
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000002184 metal Substances 0.000 claims abstract description 19
- 239000000872 buffer Substances 0.000 claims description 8
- 230000002596 correlated effect Effects 0.000 claims description 3
- 238000013461 design Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/337—Design optimisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明涉及一种可灵活配置驱动能力的驱动单元，包括：多组扁平化的子单元、驱动单元输入端和驱动单元输出端；每组扁平化的子单元包括多级驱动模块；每一级驱动模块包括：设置在中间的第1级驱动模块、沿第一方向对称设置在所述第1级驱动模块两侧的偶数个第2级驱动模块、沿第一方向对称设置在第N‑1级驱动模块外侧的偶数个第N级驱动模块；N为整数且大于等于3；其中，第n级驱动模块的输入口朝向第n‑1级驱动模块，n为2至N，并且每一级驱动模块的输入端口和输出端口相对设置；多组扁平化的子单元沿垂直第一方向的第二方排布组成驱动单元，其中，沿第一方向不相邻的同一级驱动模块的输出端口以长方形金属走线连接。
Description
技术领域
本发明涉及集成电路数字后端设计技术领域，尤其涉及一种可灵活配置驱动能力的驱动单元。
背景技术
用数字信号完成对数字量进行算术运算和逻辑运算的电路称为数字电路，或数字系统。由于它具有逻辑运算和逻辑处理功能，所以又称数字逻辑电路。现代的数字电路由半导体工艺制成的若干数字集成器件构造而成。
在业内常用的设计流程中，数字电路的涉及都是基于标准单元库实现的。标准单元库包括版图库、符号库、电路逻辑库等，包含了组合逻辑、时序逻辑、功能单元和特殊类型单元，是集成电路芯片后端设计过程中的基础部分。数字电路设计工程师通过运用预先设计好的优化的库单元进行自动逻辑综合和版图布局布线，可以极大地提高设计效率，加快产品进入市场的时间。通常每个工艺厂商在每个工艺下都会提供相应的标准单元库。
随着现在数字电路的发展脚步逐步加快，对数字电路体系中端口驱动能力的要求不断提高。数字电路中通常使用缓冲器来提升电路驱动能力，保证信号在驱动的过程中有足够的驱动电流，同时还能对信号起到一个稳定的作用，能够提高信号的抗干扰能力。
然而标准单元库中提供的缓冲器的种类是有限的，驱动能力也是有限的，后端设计工程师往往会遇到标准单元库中提供的缓冲器无法满足涉及所要求的负载驱动能力。
对此，就需要后端设计工程师单独进行电路设计(circuit design)，然后根据电路设计绘制版图(layout)，再经过仿真，提库，形成可用的缓冲器单元。
这一工作费时费力，电路设计(circuit design)、绘制版图(layout)都需要单独的工程师来完成，不但消耗人力还拉长设计周期。
发明内容
基于以上问题及现状，本发明实施例提供了一种可灵活配置驱动能力的驱动单元，能够基于标准单元库通过拓扑结构实现构建，结构简单、可灵活配置，满足不同负载驱动能力的要求。
为此，本发明实施例提供了一种可灵活配置驱动能力的驱动单元，所述驱动单元包括：多组扁平化的子单元、驱动单元输入端和驱动单元输出端；
每组扁平化的子单元包括多级驱动模块；每一级驱动模块包括：设置在中间的第1级驱动模块、沿第一方向对称设置在所述第1级驱动模块两侧的偶数个第2级驱动模块、沿第一方向对称设置在第N-1级驱动模块外侧的偶数个第N级驱动模块；N为整数且大于等于3；其中，第n级驱动模块的输入口朝向第n-1级驱动模块，n为2至N，并且每一级驱动模块的输入端口和输出端口相对设置；
多组扁平化的子单元沿垂直第一方向的第二方排布，组成驱动单元；所述多组为至少两组；
所述驱动单元中，每组扁平化的子单元中的第1级驱动模块的输入端口以沿第二方向设置的金属走线连接，除第1级外同一级驱动模块中沿第一方向相邻的驱动模块的输入端口和输出端口各自分别以沿第一方向设置的金属走线连接；沿第一方向不相邻的同一级驱动模块的输出端口以长方形金属走线连接，且下一级的输入端口与上一级的长方形金属走线相连接；其中，连接第1级驱动模块的输入端口的金属走线为所述驱动单元输入端，将连接最高一级驱动模块的输出端口的长方形金属走线作为所述驱动单元的输出端，驱动所述负载。
优选的，每一级可用的驱动模块为一种或多种，同一级驱动模块选用的驱动模块为同一种。
进一步优选的，所述相对设置具体为沿所述第一方向相对设置或者沿所述驱动模块的对角线方向相对设置。
优选的，所述驱动单元的驱动能力通过最高一级驱动模块的驱动能力与数量的乘积计算得到。
优选的，所述每一级可用的驱动模块具体为缓冲器或反相器。
优选的，所述每一级可用的驱动模块具体为缓冲器或反相器。
优选的，所述第1级驱动模块的输入端口朝向与至少一个所述第2级驱动模块的输入端口的朝向一致。
优选的，所述第1级驱动模块具体为：
根据驱动负载所需要的驱动能力在标准驱动模块中选择驱动能力为满足驱动负载所需要的驱动能力的1/8或1/16或1/32或1/64或1/128的标准驱动模块为所述第1级驱动模块。
优选的，所述驱动单元的驱动能力分别与各级驱动模块中每个第n级与第n-1级的驱动模块的驱动能力的比值的乘积、各级驱动模块中第n级与第n-1级的驱动模块的数量之比的乘积、以及扁平化的子单元的组数分别呈正相关。
本发明实施例提出的可灵活配置驱动能力的驱动单元，能够基于标准单元库通过拓扑结构实现构建，结构简单、可灵活配置，满足不同负载驱动能力的要求。
附图说明
下面通过附图和实施例，对本发明实施例的技术方案做进一步详细描述。
图1为本发明实施例提出的一种可灵活配置驱动能力的驱动单元的拓扑结构；
图2为本发明实施例1提出的一种可灵活配置驱动能力的驱动单元的结构；
图3为本发明实施例2提出的一种可灵活配置驱动能力的驱动单元的结构；
图4为本发明实施例3提出的一种可灵活配置驱动能力的驱动单元的结构。
具体实施方式
下面通过附图和具体的实施例，对本发明进行进一步的说明，但应当理解为这些实施例仅仅是用于更详细说明之用，而不应理解为用以任何形式限制本发明，即并不意于限制本发明的保护范围。
本发明提出了一种可灵活配置驱动能力的驱动单元，其具有拓扑结构，如图1所示。
本发明的驱动单元包括：多组扁平化的子单元10、驱动单元输入端20和驱动单元输出端30；图中I表示输入接口，O表示输出接口。下述描述中的第一方向、第二方向参见图1中右上角的指示标记。
每组扁平化的子单元10包括多级驱动模块；每一级驱动模块包括：设置在中间的第1级驱动模块、沿第一方向对称设置在第1级驱动模块两侧的偶数个第2级驱动模块、沿第一方向对称设置在第N-1级驱动模块外侧的偶数个第N级驱动模块；N为整数且大于等于3；其中，第1级驱动模块的输入端口朝向与至少一个第2级驱动模块的输入端口的朝向一致；第n级驱动模块的输入口朝向第n-1级驱动模块，n为2至N，并且每一级驱动模块的输入端口和输出端口相对设置；相对设置具体为沿第一方向相对设置或者沿驱动模块的对角线方向相对设置。
多组扁平化的子单元10沿垂直第一方向的第二方排布，组成驱动单元；多组为至少两组；
在本发明技术方案实施中，可根据驱动负载所需要的驱动能力在标准驱动模块中选择驱动能力为满足驱动负载所需要的驱动能力的1/8或1/16或1/32或1/64或1/128的标准驱动模块为第1级驱动模块。
驱动单元中，每组扁平化的子单元10中的第1级驱动模块的输入端口以沿第二方向设置的金属走线连接，除第1级外同一级驱动模块中沿第一方向相邻的驱动模块的输入端口和输出端口各自分别以沿第一方向设置的金属走线连接；沿第一方向不相邻的同一级驱动模块的输出端口以长方形金属走线连接，且下一级的输入端口与上一级的长方形金属走线相连接；其中，连接第1级驱动模块的输入端口的金属走线为驱动单元输入端20，将连接最高一级驱动模块的输出端口的长方形金属走线作为驱动单元的输出端，驱动负载。
其中，每一级可用的驱动模块为一种或多种，同一级驱动模块选用的驱动模块为同一种，具体为缓冲器或反相器
驱动单元的驱动能力通过最高一级驱动模块的驱动能力与数量的乘积计算得到。进一步的，驱动单元的驱动能力分别与各级驱动模块中每个第n级与第n-1级的驱动模块的驱动能力的比值的乘积、各级驱动模块中第n级与第n-1级的驱动模块的数量之比的乘积、以及扁平化的子单元的组数分别呈正相关。
本发明实施例提出的可灵活配置驱动能力的驱动单元，能够基于标准单元库通过拓扑结构实现构建，结构简单、可灵活配置，满足不同负载驱动能力的要求。
下面以一些具体实例来说明。
实施例1
本实施例要实现一个相对驱动能力为X64的驱动单元的配置。
首先根据标准单元库确定可用的驱动模块，根据需求计算并从可用的驱动模块中进行选择，确定一个子单元中第1级驱动模块L1(单个模块的相对驱动能力为X4)驱动4个第2级驱动模块(单个模块的相对驱动能力为X4)，每个第2级驱动模块驱动1个第3级驱动模块L3(单个模块的相对驱动能力为X8)。上述模块组成一个子单元，驱动单元中子单元的拓扑组数为2。实现的结构如图2所示。
因此驱动单元的驱动能力就相当于X64。也就是基于标准单元库实现了X64的驱动能力配置。当然，对于可用的驱动模块的选择不唯一，每级驱动模块的数量和拓扑组数都可以根据各级驱动模块的选用而适应性调整。
实施例2
本实施例要实现一个相对驱动能力为X64的驱动单元的配置。
首先根据标准单元库确定可用的驱动模块，确定一个子单元中第1级驱动模块L1(单个模块的相对驱动能力为X4)驱动1个第2级驱动模块(单个模块的相对驱动能力为X4)，每个第2级驱动模块驱动1个第3级驱动模块L3(单个模块的相对驱动能力为X8)，每个第3级驱动模块驱动1个第4级驱动模块L4(单个模块的相对驱动能力为X16)。上述模块组成一个子单元，驱动单元中子单元的拓扑组数为2。实现的结构如图3所示。
因此驱动单元的驱动能力就相当于X64。也就是基于标准单元库实现了X64的驱动能力配置。
实施例3
本实施例要实现一个相对驱动能力为X64的驱动单元的配置。
首先根据标准单元库确定可用的驱动模块，确定一个子单元中第1级驱动模块L1(单个模块的相对驱动能力为X8)驱动2个第2级驱动模块(单个模块的相对驱动能力为X8)，每个第2级驱动模块驱动1个第3级驱动模块L3(单个模块的相对驱动能力为X16)。上述模块组成一个子单元，驱动单元中子单元的拓扑组数为2。实现的结构如图4所示。
因此驱动单元的驱动能力就相当于X64。也就是基于标准单元库实现了X64的驱动能力配置。
由此可见，本发明实施例提出的可灵活配置驱动能力的驱动单元，能够基于标准单元库通过拓扑结构实现构建，结构简单、可灵活配置，满足不同负载驱动能力的要求。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (7)
1.一种可灵活配置驱动能力的驱动单元，其特征在于，所述驱动单元包括：多组扁平化的子单元、驱动单元输入端和驱动单元输出端；
每组扁平化的子单元包括多级驱动模块；每一级驱动模块包括：设置在中间的第1级驱动模块、沿第一方向对称设置在所述第1级驱动模块两侧的偶数个第2级驱动模块、沿第一方向对称设置在第N-1级驱动模块外侧的偶数个第N级驱动模块；N为整数且大于等于3；其中，第n级驱动模块的输入口朝向第n-1级驱动模块，n为2至N，并且每一级驱动模块的输入端口和输出端口相对设置；所述相对设置具体为沿第一方向设置或者沿驱动模块的对角线方向设置；
多组扁平化的子单元沿垂直第一方向的第二方向排布，组成驱动单元；所述多组为至少两组；
所述驱动单元中，每组扁平化的子单元中的第1级驱动模块的输入端口以沿第二方向设置的金属走线连接，除第1级外同一级驱动模块中沿第一方向相邻的驱动模块的输入端口和输出端口各自分别以沿第一方向设置的金属走线连接；沿第一方向不相邻的同一级驱动模块的输出端口以长方形金属走线连接，且下一级的输入端口与上一级的长方形金属走线相连接；其中，连接第1级驱动模块的输入端口的金属走线为所述驱动单元输入端，将连接最高一级驱动模块的输出端口的长方形金属走线作为所述驱动单元的输出端，驱动负载。
2.根据权利要求1所述的可灵活配置驱动能力的驱动单元，其特征在于，每一级可用的驱动模块为一种或多种，同一级驱动模块选用的驱动模块为同一种。
3.根据权利要求1所述的可灵活配置驱动能力的驱动单元，其特征在于，所述驱动单元的驱动能力通过最高一级驱动模块的驱动能力与数量的乘积计算得到。
4.根据权利要求2所述的可灵活配置驱动能力的驱动单元，其特征在于，所述每一级可用的驱动模块具体为缓冲器或反相器。
5.根据权利要求1所述的可灵活配置驱动能力的驱动单元，其特征在于，所述第1级驱动模块的输入端口朝向与至少一个所述第2级驱动模块的输入端口的朝向一致。
6.根据权利要求1所述的可灵活配置驱动能力的驱动单元，其特征在于，所述第1级驱动模块具体为：
根据驱动负载所需要的驱动能力在标准驱动模块中选择驱动能力为满足驱动负载所需要的驱动能力的1/8或1/16或1/32或1/64或1/128的标准驱动模块为所述第1级驱动模块。
7.根据权利要求1所述的可灵活配置驱动能力的驱动单元，其特征在于，所述驱动单元的驱动能力分别与各级驱动模块中每个第n级与第n-1级的驱动模块的驱动能力的比值的乘积、各级驱动模块中第n级与第n-1级的驱动模块的数量之比的乘积、以及扁平化的子单元的组数分别呈正相关。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210736819.9A CN115081370B (zh) | 2022-06-27 | 2022-06-27 | 可灵活配置驱动能力的驱动单元 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210736819.9A CN115081370B (zh) | 2022-06-27 | 2022-06-27 | 可灵活配置驱动能力的驱动单元 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115081370A CN115081370A (zh) | 2022-09-20 |
| CN115081370B true CN115081370B (zh) | 2024-10-01 |
Family
ID=83254728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210736819.9A Active CN115081370B (zh) | 2022-06-27 | 2022-06-27 | 可灵活配置驱动能力的驱动单元 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115081370B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103714782A (zh) * | 2012-09-28 | 2014-04-09 | 联咏科技股份有限公司 | 负载驱动装置及灰阶电压产生电路 |
| CN108736863A (zh) * | 2017-04-20 | 2018-11-02 | 上海和辉光电有限公司 | 一种输出驱动电路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200802245A (en) * | 2006-06-15 | 2008-01-01 | Solomon Systech Ltd | Source drive amplifier for flat panel display |
| TW200822023A (en) * | 2006-11-10 | 2008-05-16 | Beyond Innovation Tech Co Ltd | Circuit for adjusting driving ability of output stage and method thereof |
| KR20220087685A (ko) * | 2020-12-18 | 2022-06-27 | 엘지디스플레이 주식회사 | 게이트 구동 회로 및 표시 장치 |
| CN113608575B (zh) * | 2021-10-09 | 2022-02-08 | 深圳比特微电子科技有限公司 | 流水线时钟驱动电路、计算芯片、算力板和计算设备 |
-
2022
- 2022-06-27 CN CN202210736819.9A patent/CN115081370B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103714782A (zh) * | 2012-09-28 | 2014-04-09 | 联咏科技股份有限公司 | 负载驱动装置及灰阶电压产生电路 |
| CN108736863A (zh) * | 2017-04-20 | 2018-11-02 | 上海和辉光电有限公司 | 一种输出驱动电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115081370A (zh) | 2022-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101571796B (zh) | 可配置的混合加法器电路 | |
| JP2000035899A (ja) | エミュレ―ション・モジュ―ル | |
| US10964702B2 (en) | Semiconductor device with first-in-first-out circuit | |
| JPH10233676A (ja) | 論理アレイブロック内でローカル相互接続ラインを配列する方法およびプログラマブル論理回路 | |
| CN115081370B (zh) | 可灵活配置驱动能力的驱动单元 | |
| US7913219B2 (en) | Orientation optimization method of 2-pin logic cell | |
| JP4956025B2 (ja) | 半導体集積回路装置 | |
| JP2004085366A (ja) | マルチチップモジュールおよびそのテスト方法 | |
| JP2009164263A (ja) | 配線モジュール及び半導体集積回路装置 | |
| US20040119496A1 (en) | Implementation of multiple flip flops as a standard cell using novel clock generation scheme | |
| CN215068203U (zh) | 49位加法器、运算电路及芯片 | |
| CN115061997A (zh) | 基于标准单元库的可灵活配置驱动能力的方法 | |
| CN113419703A (zh) | 33位加法器及其实现方法、运算电路及芯片 | |
| US7480844B2 (en) | Method for eliminating hold error in scan chain | |
| US6292043B1 (en) | Semiconductor integrated circuit device | |
| EP1536244B1 (en) | Dynamically configurable scan chain testing | |
| KR100385231B1 (ko) | 버스 시스템 | |
| JPS5965352A (ja) | ソ−ト装置 | |
| JP2597666B2 (ja) | 自動配線工程を有する集積回路の製造方法 | |
| JP4275094B2 (ja) | 半導体装置 | |
| JP2001125875A (ja) | マルチプロセッサシステム | |
| JP4158264B2 (ja) | ソート・マージ処理装置およびソート・マージ回路 | |
| CN118554943A (zh) | 基于五输入多数门的qca电路 | |
| JPH06232704A (ja) | フリップフロップ回路 | |
| CN115658145A (zh) | 数据循环移位方法和电路、以及芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |