CN115080477B - 一种串行通信的方法和系统 - Google Patents

Abstract

本申请涉及一种串行通信的方法和系统，其中，该方法包括：设置读写信号的帧格式，根据帧格式，在两对差分线上对不同的读写信号进行分时段传输，实现读写信号的串行通信；设置状态信号和控制信号的帧格式，根据所述帧格式对控制信号和状态信号进行主控板与子板之间的串行传输。通过本申请，不仅降低了端子数量和PCB设计层数。同时，大大增强了设备的可扩展性和可监测性，为后续信号的扩容预留可能性。此外，对设备可靠性提升也有很大帮助。

Description

一种串行通信的方法和系统

技术领域

本申请涉及通信技术领域，特别是涉及一种串行通信的方法及系统。

背景技术

对于常用的插卡式设备，通常其支持的子卡数量比较多，各子卡之间通信的信号线也比较多。因此，如果按照传统的并行方式进行设计，背板和各子卡的端子数量会特别多。届时信号线过多，也会相应的增加PCB的设计层数，导致设备设计复杂、生产成本增加。此外，如有任一端子信号的连接出现问题，整个设备都会无法正常工作，可靠性低。

因此，目前针对现有插卡式设备存在的生产成本高，设备可靠性低的问题，尚未提出有效的解决方案。

发明内容

本申请实施例提供了一种串行通信的方法和系统，以至少解决相关技术中现有插卡式设备存在的生产成本高，设备可靠性低的问题。

第一方面，本申请实施例提供了一种串行通信的方法，所述方法包括：

设置读写信号的帧格式，根据所述帧格式，在两对差分线上对不同的读写信号进行分时段传输，实现读写信号的串行通信；

设置状态信号和控制信号的帧格式，根据所述帧格式对控制信号和状态信号进行主控板与子板之间的串行传输。

在其中一些实施例中，根据所述帧格式，在两对差分线上对不同的读写信号进行分时段传输包括：

通过主控板差分线，对主接口读写信号进行分时段传输；

通过从接口差分线，对从接口读写信号进行分时段传输。

在其中一些实施例中，在实现读写信号、控制信号和状态信号的串行通信之后，所述方法包括：

主控板和子板分别对获取的串行信号进行解析，将所述串行信号解析为终端可用的并行信号。

在其中一些实施例中，设置读写信号的帧格式、以及设置状态信号和控制信号的帧格式包括：

定义帧的帧头和数据信息，其中，以10个bit全1为帧的开始。

在其中一些实施例中，根据所述帧格式对控制信号和状态信号进行主控板与子板之间的串行传输包括：

设定子板到主控板的输入信号，通过所述输入信号将子板状态信息串行传输到主控板中；

设定主控板到子板的输出信号，通过所述输出信号将主控板的控制信息串行传输到子板中。

第二方面，本申请实施例提供了一种串行通信的系统，所述系统包括：

读写模块，用于设置读写信号的帧格式，根据所述帧格式，在两对差分线上对不同的读写信号进行分时段传输，实现读写信号的串行通信；

状态控制模块，用于设置状态信号和控制信号的帧格式，根据所述帧格式对控制信号和状态信号进行主控板与子板之间的串行传输。

在其中一些实施例中，所述读写模块，还用于通过主控板差分线，对主接口读写信号进行分时段传输，

通过从接口差分线，对从接口读写信号进行分时段传输。

在其中一些实施例中，所述系统还包括解析模块，在实现读写信号、控制信号和状态信号的串行通信之后，

所述解析模块，用于主控板和子板分别对获取的串行信号进行解析，将所述串行信号解析为终端可用的并行信号。

在其中一些实施例中，所述状态控制模块，还用于定义帧的帧头和数据信息，其中，以10个bit全1为帧的开始。

在其中一些实施例中，所述状态控制模块，还用于设定子板到主控板的输入信号，通过所述输入信号将子板状态信息串行传输到主控板中，

设定主控板到子板的输出信号，通过所述输出信号将主控板的控制信息串行传输到子板中。

相比于相关技术，本申请实施例提供的串行通信的方法，设置读写信号的帧格式，根据帧格式，在两对差分线上对不同的读写信号进行分时段传输，实现读写信号的串行通信；设置状态信号和控制信号的帧格式，根据所述帧格式对控制信号和状态信号进行主控板与子板之间的串行传输。

本申请通过自定义设置的帧格式进行串行通信，将主板与各子卡之间的通信信号化繁为简，不仅降低了端子数量和PCB设计层数。同时，大大增强了设备的可扩展性和可监测性，为后续信号的扩容预留可能性。此外，对设备可靠性提升也有很大帮助。

附图说明

此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1是根据本申请实施例的串行通信的方法的流程图；

图2是根据本申请实施例的主接口读写信号的帧结构示意图；

图3是根据本申请实施例的从接口读写信号的帧结构示意图；

图4是根据本申请实施例的读写信号连接示意图；

图5是根据本申请实施例的控制信号和状态信号的帧结构示意图；

图6是根据本申请实施例的状态控制信号线的连接示意图；

图7是根据本申请实施例的串行通信的系统的结构框图；

图8是根据本申请实施例的另一种串行通信的系统的结构框图。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行描述和说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。基于本申请提供的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，还可以理解的是，虽然这种开发过程中所作出的努力可能是复杂并且冗长的，然而对于与本申请公开的内容相关的本领域的普通技术人员而言，在本申请揭露的技术内容的基础上进行的一些设计，制造或者生产等变更只是常规的技术手段，不应当理解为本申请公开的内容不充分。

在本申请中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域普通技术人员显式地和隐式地理解的是，本申请所描述的实施例在不冲突的情况下，可以与其它实施例相结合。

除非另作定义，本申请所涉及的技术术语或者科学术语应当为本申请所属技术领域内具有一般技能的人士所理解的通常意义。本申请所涉及的“一”、“一个”、“一种”、“该”等类似词语并不表示数量限制，可表示单数或复数。本申请所涉及的术语“包括”、“包含”、“具有”以及它们任何变形，意图在于覆盖不排他的包含；例如包含了一系列步骤或模块(单元)的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可以还包括没有列出的步骤或单元，或可以还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。本申请所涉及的“连接”、“相连”、“耦接”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电气的连接，不管是直接的还是间接的。本申请所涉及的“多个”是指大于或者等于两个。“和/或”描述关联对象的关联关系，表示可以存在三种关系，例如，“A和/或B”可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。本申请所涉及的术语“第一”、“第二”、“第三”等仅仅是区别类似的对象，不代表针对对象的特定排序。

本实施例提供了一种串行通信的方法，需要说明的是，本实施例的方法可应用于任何插卡式设备，比如华为的ATN910设备。图1是根据本申请实施例的串行通信的方法的流程图，如图1所示，该流程包括如下步骤：

步骤S101，设置读写信号的帧格式，根据帧格式，在两对差分线上对不同的读写信号进行分时段传输，实现读写信号的串行通信；

图2是根据本申请实施例的主接口读写信号的帧结构示意图，图3是根据本申请实施例的从接口读写信号的帧结构示意图，图4是根据本申请实施例的读写信号连接示意图。优选的，本实施例中设置读写信号的帧格式，具体地，定义帧的帧头和数据信息，例如，IDLE发送数据55，首先从10bits全1为帧开始，发送正常数据：1'b0+Data(8bits)+1'b1，如图2、3所示。其中，图中帧格式的信号含义包括：Addr[7:0]是低8bit地址信息；Addr[8:15]是中8bits地址信息；Addr[16:19]是高4bits地址信息，其中W/R是控制位。Data[0:7]是低8bits数据信息；Data[8:15]是高8bits数据信息；CRC[0:7]即表示对帧地址和数据进行CRC计算校验。

根据上述设置的帧格式，在两对差分线上对不同的读写信号进行分时段传输，实现读写信号的串行通信。其中，如图4所示，主控板上的一对差分线为主控板差分线，通过该主控板差分线，可以对主接口的读写信号进行分时段传输。例如，发送选择器读取可擦除编程逻辑器件(EPLD)的信号，可擦除编程逻辑器件(EPLD)发送写信号到接收选择器。如图4所示，主控板与各子板之间的信号线为从接口差分线，通过该从接口差分线，可以实现从接口读写信号的分时段传输。例如，发送选择器将发送写信号到SLOT1，接收选择器读取SLOT1的信号。

通过上述过程可实现在两对差分线上进行多根不同信号的串行通信，即通过不同帧段控制不同信号的读写顺序，例如，将40根读写信号用上述设置的帧结构组装成串行后，即可使用一根信号线进行不同信号的串行传输。合理利用间断时间，不仅有效降低了设备端子数量，还提高了设备的可扩展性。此外，本实施例中采用差分线可满足设备传输的可靠性和抗干扰性。

步骤S102，设置状态信号和控制信号的帧格式，根据帧格式对控制信号和状态信号进行主控板与子板之间的串行传输。

图5是根据本申请实施例的控制信号和状态信号的帧结构示意图，图6是根据本申请实施例的状态控制信号线的连接示意图。优选的，本实施例中设置状态信号和控制信号的帧格式，具体地，定义帧的帧头和数据信息，例如，每个字节按照10bits定义，数据为1个start位(为0)，8个bits有效数据和1个stop为(1'b1)组成。包开始为10个bits全1，其中，每个包30个字节，总的位数为30*10＝300，一共52个包，而一帧的位数为300*52＝15600。帧脉冲为8K，使用125M时钟15625分频，一帧125uS多25个bit，25个bit加在第一包IND之前。如图6所示，IND[9:0]是10个bit全1的包开始；Num[7:0]为包序号，范围是0～51；Data[7:0]是有效数据；CRC[7:0]则是对帧地址和数据进行CRC计算校验。

经过上述帧格式设置之后，根据帧格式对控制信号和状态信号进行主控板与子板之间的串行传输。具体地，如图6所示，设定子板到主控板的输入信号为ST_BUS，包括ST0..STn，设定主控板到子板的输出信号为CT_BUS，包括CT0..CTn。

表1是根据本申请实施例的状态信号帧内容信息表，表1是根据本申请实施例的控制信号帧内容信息表。通过输入信号ST_BUS将子板(SLOT1..SLOTn)状态信息串行传输到主控板(EPLD)中，其中具体的状态信号送入主控板的帧内容如下表1所示；通过输出信号CT_BUS将主控板(EPLD)的控制信息串行传输到子板(SLOT1..SLOTn)中，其中，控制信号传输到各子板的帧内容如下表2所示。

表1

表2

上述实施例中通过统一的帧格式对设备接口信号进行串行通信，实现的有益效果包括：一、形成统一规范的接口，可以实现多种设备的复用和对接。二、为后续信号扩容预留可能性，增强模块的复用性和扩展性。

通过上述步骤S101至步骤S102，本实施例通过自定义设置的帧格式进行串行通信，将主板与各子卡之间的通信信号化繁为简，不仅降低了端子数量和PCB设计层数。同时，大大增强了设备的可扩展性和可监测性，为后续信号的扩容预留可能性。此外，对设备可靠性提升也有很大帮助。

在其中一些实施例中，在实现读写信号、控制信号和状态信号的串行通信之后，主控板和子板会分别对获取的串行信号进行解析，将该串行信号解析为终端可用的并行信号，从而实现不同端口的设备控制使用。

需要说明的是，在上述流程中或者附图的流程图中示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。

本实施例还提供了一种串行通信的系统，该系统用于实现上述实施例及优选实施方式，已经进行过说明的不再赘述。如以下所使用的，术语“模块”、“单元”、“子单元”等可以实现预定功能的软件和/或硬件的组合。尽管以下实施例所描述的装置较佳地以软件来实现，但是硬件，或者软件和硬件的组合的实现也是可能并被构想的。

图7是根据本申请实施例的串行通信的系统的结构框图，如图7所示，该系统包括读写模块71和状态控制模块72：

读写模块71，用于设置读写信号的帧格式，根据帧格式，在两对差分线上对不同的读写信号进行分时段传输，实现读写信号的串行通信；状态控制模块72，用于设置状态信号和控制信号的帧格式，根据帧格式对控制信号和状态信号进行主控板与子板之间的串行传输。

通过上述系统，本实施例读写模块71和状态控制模块72通过自定义设置的帧格式进行串行通信，将主板与各子卡之间的通信信号化繁为简，不仅降低了端子数量和PCB设计层数。同时，大大增强了设备的可扩展性和可监测性，为后续信号的扩容预留可能性。此外，对设备可靠性提升也有很大帮助。

在其中一些实施例中，系统还包括解析模块，图8是根据本申请实施例的另一种串行通信的系统的结构框图，如图8所示，该系统包括读写模块71、状态控制模块72和解析模块81。在实现读写信号、控制信号和状态信号的串行通信之后，解析模块81，用于主控板和子板分别对获取的串行信号进行解析，将该串行信号解析为终端可用的并行信号，从而实现不同端口的设备控制使用。

需要说明的是，本实施例中的具体示例可以参考上述实施例及可选实施方式中所描述的示例，本实施例在此不再赘述。

本领域的技术人员应该明白，以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (8)

1.一种串行通信的方法，其特征在于，所述方法包括：

设置读写信号的帧格式，根据所述帧格式，在两对差分线上对不同的读写信号进行分时段传输，实现读写信号的串行通信；

设置状态信号和控制信号的帧格式，根据所述帧格式对控制信号和状态信号进行主控板与子板之间的串行传输；

根据所述帧格式对控制信号和状态信号进行主控板与子板之间的串行传输包括：

设定子板到主控板的输入信号，通过所述输入信号将子板状态信息串行传输到主控板中，其中，所述输入信号为ST_BU，包括ST0..STn；

设定主控板到子板的输出信号，通过所述输出信号将主控板的控制信息串行传输到子板中，其中，所述输出信号为CT_BUS，包括CT0..CTn。

2.根据权利要求1所述的方法，其特征在于，根据所述帧格式，在两对差分线上对不同的读写信号进行分时段传输包括：

通过主控板差分线，对主接口读写信号进行分时段传输；

通过从接口差分线，对从接口读写信号进行分时段传输。

3.根据权利要求1所述的方法，其特征在于，在实现读写信号、控制信号和状态信号的串行通信之后，所述方法包括：

主控板和子板分别对获取的串行信号进行解析，将所述串行信号解析为终端可用的并行信号。

4.根据权利要求1所述的方法，其特征在于，设置读写信号的帧格式、以及设置状态信号和控制信号的帧格式包括：

定义帧的帧头和数据信息，其中，以10个bit全1为帧的开始。

5.一种串行通信的系统，其特征在于，所述系统包括：

读写模块，用于设置读写信号的帧格式，根据所述帧格式，在两对差分线上对不同的读写信号进行分时段传输，实现读写信号的串行通信；

状态控制模块，用于设置状态信号和控制信号的帧格式，根据所述帧格式对控制信号和状态信号进行主控板与子板之间的串行传输；

所述状态控制模块，还用于设定子板到主控板的输入信号，通过所述输入信号将子板状态信息串行传输到主控板中，其中，所述输入信号为ST_BU，包括ST0..STn；

设定主控板到子板的输出信号，通过所述输出信号将主控板的控制信息串行传输到子板中，其中，所述输出信号为CT_BUS，包括CT0..CTn。

6.根据权利要求5所述的系统，其特征在于，

所述读写模块，还用于通过主控板差分线，对主接口读写信号进行分时段传输，

通过从接口差分线，对从接口读写信号进行分时段传输。

7.根据权利要求5所述的系统，其特征在于，所述系统还包括解析模块，在实现读写信号、控制信号和状态信号的串行通信之后，

所述解析模块，用于主控板和子板分别对获取的串行信号进行解析，将所述串行信号解析为终端可用的并行信号。

8.根据权利要求5所述的系统，其特征在于，

所述状态控制模块，还用于定义帧的帧头和数据信息，其中，以10个bit全1为帧的开始。