[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN1148774A - 用于减少编码器闪烁的装置 - Google Patents

用于减少编码器闪烁的装置 Download PDF

Info

Publication number
CN1148774A
CN1148774A CN95103282A CN95103282A CN1148774A CN 1148774 A CN1148774 A CN 1148774A CN 95103282 A CN95103282 A CN 95103282A CN 95103282 A CN95103282 A CN 95103282A CN 1148774 A CN1148774 A CN 1148774A
Authority
CN
China
Prior art keywords
signal
output
pixel data
pixel
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN95103282A
Other languages
English (en)
Other versions
CN1058827C (zh
Inventor
金海宗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
Original Assignee
Gold Star Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gold Star Co Ltd filed Critical Gold Star Co Ltd
Publication of CN1148774A publication Critical patent/CN1148774A/zh
Application granted granted Critical
Publication of CN1058827C publication Critical patent/CN1058827C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/012—Conversion between an interlaced and a progressive signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0127—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter
    • H04N7/0132—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter the field or frame frequency of the incoming video signal being multiplied by a positive integer, e.g. for flicker reduction
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S348/00—Television
    • Y10S348/91—Flicker reduction

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Graphics (AREA)
  • Television Systems (AREA)
  • Picture Signal Circuits (AREA)

Abstract

改进的用于减少编码器闪烁的装置，包括图形控制器，用于按行单元输出象素信号并输出象素时钟、水平同步信号和垂直同步信号；同步信号转换器，用于将上述象素时钟、水平同步信号和垂直同步信号转换为隔行扫描方式的信号；控制信号发生器；行存储单元；多路转换器；数字加法器；位移单元；编码器和振荡器。

Description

用于减少编码器闪烁的装置
本发明涉及一种用于减少编码器闪烁的装置，特别是涉及一种改进的用于减少编码器闪烁的装置，当视频信号以数字方式从非隔行扫描方式转换到隔行扫描方式时，该装置能有利地减少闪烁的发生。
通常，当从非隔行扫描方式转换到隔行扫描方式的视频信号在RGB编码器中被编码时，在从该编码器输出的视频信号中出现闪烁。这样，因为在非隔行扫描方式中通常每秒扫描60次的视频信号被分成偶数场和奇数场在隔行扫描方式中被每秒扫描30次，所以所显示的闪烁如同上下摇摆的弹性线，当在编码之前非隔行扫描的帧中相邻彩色的亮度差增加时，闪烁也将增加。
在减少这种闪烁的偿试中，使用了一种减小相邻彩色中亮度差的方法。参照图1，通常利用这种方法减少闪烁的装置包括一个图形控制器1，当非隔行扫描方式的视频信号被输入给它时，其输出一个扫描单元的象素信号；一个行存贮器2，用于存贮自图形控制器1输出的扫描行单元的象素中第n个奇数扫描行的象素信号；一个行存贮器3，用于存贮自图形控制器1输出的扫描行单元的象素中第n个偶数扫描行的象素；数/模转换器(DAC)4和5用于转换自行存贮器2和3输出的第n个奇数和偶数扫描行的象素信号；一个模拟加法器6，用于对来自数/模转换器4和5的相邻扫描行的象素信号进行相加；一个除法器7，用于通过使模拟加法器6的输出信号被2除计算平均值；和一个编码器8，用于通过对除法器7的输出信号进行编码，最终输出隔行扫描方式的NTSC或PAL制成的输出信号。
下面将对通常的用于减少编码器闪烁的装置进行描述。
首先，图形控制器1根据输入给它的隔行扫描方式的视频信号输出扫描行单元的象素信号。接着，行存贮器2和3每个都存贮与从图形控制器1中输出的扫描行单元的象素信号中的第n个奇数和偶数扫描行相对应的象素信号。数/模转换器4和5将自行存贮器2和3输出的第n个奇数和偶数扫描行的象素信号转换成模拟信号。并输出该被转换信号到模拟加法器6。模拟加法器6对从数/模拟转换器输出的相邻扫描行的象素信号进行相加并输出相加的信号给除法器7。除法器7通过使在模拟加法器6中由相邻扫描行的象素信号相加的信号被2除计算其平均值，并通过获得的平均值输出从非隔行扫描方式的视频信号转换成隔行扫描方式的视频信号的信号。之后，模拟编码器8对从除法器7输出的信号编码，并通过对从除法器输出的信号编码输出隔行扫描方式的NTSC或PAL的视频信号。
然而，通常的用于减少编码器闪烁的装置在提高分辨质量方面存在着问题，因为视频信号是在模拟状态下被处理的，除此之外，外部噪声也可能混入其内。
因此，本发明的一个目的是提供一种用于减少编码器闪烁的装置。
本发明的另一个目的是提供一种改进的用于减少编码器闪烁的装置，当视频信号以数字的形式从非隔行扫描方式转换到隔行扫描方式时，该装置能有效地减少闪烁的发生。
为了实现上述目的，提供一种用于减少编码器闪烁的装置，它包括一个图形控制器，用于按行单元输出象素信号并用于输出象素时钟、水平同步信号和垂直同步信号；一个同步信号转换器，用于将从图形控制器输出的象素时钟、水平同步信号和垂直同步信号转换成隔行扫描方式的象素时钟、水平同步信号和垂直同步信号；一个控制信号发生器，用于通过接收自同步信号转换器输出的隔行扫描方式的象素时钟、水平同步信号和垂直同步信号输出一控制信号；一个行存贮单元，用于选择与图形控制器的输出信号之中第n个偶数扫描行相对应的象素数据，和用于按照控制信号发生器的控制信号写入/读出所选的象素数据；一个多路转换器，用于选择和输出行存贮单元的输出信号之中相邻的扫描行的象素数据；一个数字加法器，用于对从多路转换器输出的相邻的扫描行的象素数据相加；一个移位单元，用于通过接收数字加法器的输出信号计算相邻扫描行处象素数据的平均值；一个编码器，用于对从移位单元输出的信号编码；和一个振荡器，用于把时钟传送给控制信号发生器和移位单元。
图1示出了通常的用于减少编码器闪烁的装置的结构框图。
图2示出了按照本发明的用于减少编码器闪烁的装置的结构图。
图3示出了图2的行存贮单元的框图。
图4示出了图2的多路转换器的框图。
图5示出了图2的控制信号发生器的框图。
图6示出了图2的加法器和移位单元的框图；
图7是表示在图5的控制信号发生器中计数器的移位状态的示图；
图A-8I是表示图2的行存贮单元和多路转换器的工作的示图。
参照图2，按照本发明的用于减少编码器闪烁的装置，包括一个图形控制器10，用于一扫描行单元的象素信号并根据输入的非隔行扫描方式的视频信号产生水平同步信号NHS，垂直同步信号NVS，和象素时钟PCLK；一个由多个FIFO(先入先出)存贮器构成的存贮单元20，用于选择/存贮图形控制器10的输出信号中第n个偶数扫描行的象素数据；一个多路转换器30，用于选择行存贮单元20的输出信号PIXELA，PIXELB和PIXELC中两个信号；一个数字加法器40，用于对多路转换器30的输出信号MPP和MCP进行相加；一个移位单元50，用于根据数字加法器40的输出信号计算平均值；一个数字编码器60，用于对移位单元50的输出信号编码；一个同步信号转换器70，用于转换图形控制器10的输出信号的非隔行扫描方式的水平、垂直同步信号、象素时钟NHS、NVS、PCLK成为隔行扫描方式的水平、垂直同步信号、象素时钟HS、VS、PLK；一个控制信号发生器80，用于按照同步信号转换器70的输出信号控制行存贮单元20和多路转换器30；和一个振荡器90，用于向控制信号发生器80和移位单元50提供预定的时钟脉冲。
现在将描述按照本发明的用于减少编码器闪烁的装置的运行情况。
图形控制器10通过将输入给它的非隔行扫描方式的视频信号输出到行存贮单元使其成为扫描单元的象素信号。此外，该图形控制器10输出该非隔行扫描方式的视频信号的水平同步信号NHS，垂直同步信号NVS、和象素时钟PCLK给同步信号转换器70。
参考图3，行存贮单元20由三个FIFO存贮器组成，其中三个FIFO Fa、Fb和Fc存贮器中的每一个选择图形控制器10的输出信号之中第n个偶数扫描行的象素数据和按象素时钟PCLK的速率写入该所选象素数据。此外，每个FIFO存贮与一个扫描行相对应的象素数据。除此之外，所选扫描行的象素数据被写入三个FIFO中的两个FIFO中。而且，从行存贮单元20的FIFO中读取象素数据的速率与行同步行时钟LCLK的频率数相同。这是，LCLK在隔行扫描方式中被称作象素时钟PLK。
在存贮单元20的FIFO Fa、Fb和Fc上写入/读出象素数据的操作由从控制信号发生器80输出的控制信号控制，其中FaW、FbW和FcW是用于在FIFO Fa、Fb和FC上写入象素数据的控制信号，FaR、FbR、FcR是用于在FIFO和Fc上读取象素数据的控制信号，而FaREST，FbREST和FcREST是用于复位FIFO Fa、Fb和Fc的控制信号。
从行存贮单元20输出的象素数据PIXELA，PIXELB和PIXELC被输入给多路转换器30。这里，参考图4，该多路转换器30由锁存器L1至L6和六个状态缓冲器B1至B6组成，锁存器L1至L6用于锁存FIFO Fa、Fb和Fc的输出信号PIXELA，PIXELB和PIXELC，状态缓冲器B1至B6用于缓冲锁存器L1至L6的输出信号。
当象素数据PIXELA，PIXELB和PIXELC从FIFO Fa、Fb和Fc输出给多路转换器30时，该多路转换器30选择与两个扫描行相对应的象素数据。在所选的两个扫描行之中，一个是当前将要被扫描的行的象素数据(MCP：被多路转换的当前象素)，另一个是先前被扫描行的象素数据。
下面将参考图8描述行存贮单元20和多路转换器30的1作情况。
首先，从当垂直同步信号VS为高并变为无效状态到当垂直同步信号VS为低并变为有效状态执行在FIFO上写入或从FIFO上读出扫描行的象素数据的动作。这时，参考图8B，根据水平同步信号HS在FIFO Fa、Fb和Fc上写入所选的第n个偶数象素数据I0至I6的操作如下。如图8D所示，所选第一行的象素数据被写在Fb和Fc上。此时，为了在Fb和Fc上写入象素数据，在象素数据I1被写入之前，Fb和Fc应该被复位。参考图8F，这种操作是在消除时间期间执行，在该期间，为了写入象素数据I1，水平同步信号HS为低。该象素数据被写入三个FIFO Fa、Fb和Fc之中两个所选FIFO中。图8示出了每个FIFO Fa、Fb和Fc与写入FIFO Fa、Fb和Fc上的扫描行的象素数据I0至I6之间的关系。
同时，其中写在FIFO Fa、Fb和Fc中的象素数据被读取的操作如下。象素数据I0被写到FIFO Fc和Fa上，同时，写在FIFO Fb和Fc上的象素数据被读出，如图8E所示。此外，当象素数据I1被写入Fb和Fc时，写在Fa和Fb上的象素数据被读出。除此之外，象素数据I1同时被写入Fb/从Fb读出。象素数据I0从Fa读取。按照相同的方式，写在FIFO Fa、Fb和Fc的象素数据被读取。图8F示出了每个Fa、Fb和Fc与从FIFO Fa、Fb和Fc读取的扫描行的象素数据I0至I6之间的关系。
当扫描行的象素数据I0至I6从FIF0Fa、Fb和Fc输出时，如图E中所示，其中从FIFO Fa、Fb和Fc输出的象素数据分别是PIXELA，PIXELB和PIXELC，象素数据PIXELA和PIXELB被分别输入给锁存器L1和L2，象素数据PIXELB和PIXELC被分别输入给锁存器L3和L4，而象素数据PIXELC和PIXELA被分别输入给锁存器L5和L6。输入给锁存器L1至L6的象素数据以LCLK的速率被输出到缓冲器B1至B6。缓冲器B1至B6根据从控制信号发生器80施加给MPP和MCP的控制信号分别输出被输入的数据。
此时，输入给每个缓冲器B1至B6的象素数据由自控制信号发生器80的计数器82输出的信号Q0和Q1的值来确认，如图5所示。当垂直同步信号Vs为低时，图5所示的计数器82为空闲状态(SI：计数值CNT＝11)。当垂直同步信号Vs为高时，计数器82通过接收一垂直同步信号VS和一水平同步信号HS开始计数。只要水平同步信号HS增加，计数器82就被记时，以便其状态按照如下顺序S0(OO)→S1(01)→S2(10)→SO(OO)移位，如图7中所示。除此之外，当垂直同步信号VS在每个状态中均为低时，计数器82返回到空闲状态SI。图8C示出了水平同步信号HS被计数的值。
之后，控制信号发生器80的逻辑单元84接收输出信号Q0和Q1，输入的水平和垂直同步信号HS和VS，以及PCLK和LCLK，并输出用于控制多路转换器30的缓冲器B1至B6的控制信号。用于控制缓冲器B1至B6的信号如下：
apSel是从Fa输出的先前扫描行的象素数据选择信号；
acSel是从Fa输出的当前扫描行的象素数据选择信号；
bpSel是从Fb输出的先前扫描行的象素数据选择信号；
bcSel是从Fb输出的当前扫描行的象素数据选择信号；
cpSel是从Fc输出的先前扫描行的象素数据选择信号；和
ccSel是从Fc输出的当前扫描行的象素数据选择信号。
按照上述信号，当作为如图8I所示的MCP和MPP由多路转换器30输出的象素数据I0至I6被输入给数字加法器40时，该数字加法器40使MCP和MPP进行相加，并输出进位和n比特的相加象素数据AP。相加象素数据AP的输出信号被输入到移位单元50并变成具有进位的n+1比特，和逐比特地移位至下一最低位，以便相加象素数据的值除以2。从而，相邻的扫描行具有平均值的象素数据的象素数据(IP：隔行象素)被输出。
这样，输入到数字加法器40的MPP和MCP彼此相加，并且进位和n比特的象素数据AP(AP(1)至AP(n))被输出至移位单元50。同时，因为二进制数据被2除的运算等同于向较低位移一位，所以移位单元50的输出端Q1的输出信号处于N/C(未连接)的状态，并且从Q2至Qn+1的n比特被选作IP象素数据IP(1)至IP(n)。移位单元50具有计算当前扫描象素数据MCP和先前被扫描象素数据MPP之间平均值的功能。此后，数据编码器60对移位单元50的输出信号IP编码并输出该已编码输出信号IP。
如上所述，本发明的目标在于通过计算数字数据中相邻两扫描行的象素数据的平均值，以提高显示质量。此外，当非隔行扫描方式的计算机图形图象被转换成NTSC或PLA的格式时，本发明具有减少闪烁出现的优点。除此之外，按照本发明的行存贮单元使用了普通的FIFO存贮器而不是特殊存贮器，从而降低了制造成本。

Claims (5)

1.一种用减少编码器闪烁的装置，其特征在于包括：
图形控制装置，用于按行单元输出象素信号和用于输出象素时钟、水平同步信号和垂直同步信号；
同步信号转换装置，用于把从图形控制到装置输出的象素时钟、水平同步信号和垂直同步信号转换成隔行扫描方式的象素时钟、水平同步信号和垂直同步信号；
控制信号发生装置，用于通过接收从同步信号转换装置输出的隔行扫描方式的象素时钟、水平同步信号和垂直同步信号来输出控制信号。
行存贮装置，用于选择与图形控制装置的输出信号之中第n个偶数扫描行相对应的象素数据，和用于按照控制信号发生装置的控制信号写入/读出所选的象素数据；
多路转换器，用于选择和输出行存贮装置的输出信号之之相邻的扫描行的象素数据；
数字加法器，用于对从多路转换装置输出的相邻的扫描行的象素数据相加；
移位装置，用于通过接收数字加法装置的输出信号计算相邻扫描行处象素数据的平均值；
编码器装置，用于对从移位装置输出的信号编码；
振荡装置，用于把时钟发送给控制信号发生器和移位单元。
2.根据权利要求1的装置，其特征在于所述行存贮装置由多个FIFO存贮器组成，用于当按照控制信号发生装置的一控制信号写入时，将所选扫描行的象素数据写入至少两个存贮器中，并用于当按照控制信号发生装置的一控制信号读取时，将从其中写有相邻的扫描行的象素数据的FIFO存贮器中读取象素数据。
3.根据权利要求1的装置，其特征在于所述多路转换器包括多对用于锁存相邻扫描行的象素的锁存器，并且进一步包括与每个锁存器的一个输出端连接的多个缓冲器，用于根据从控制信号发生装置输出的一控制信号使多对缓冲器中一对锁存器缓冲/输出。
4.根据权利要求1的装置，其特征在于所述控制信号发生装置包括一个计数器，用于对从同步转换装置输出的水平同步信号和垂直同步信号计数；和一个逻辑单元，用于通过接收从同步信号转换装置输出的水平和垂直同步信号和从振荡器输出的时钟输出用于控制行存贮装置和多转转换装置的控制信号。
5.根据权利要求4的装置，其特征在于当处于低电平且为空闲状态的垂直同步信号变为高水平时，所述计数器对输入信号的水平同步信号计数。
CN95103282A 1994-02-17 1995-02-17 用于减少编码器闪烁的装置 Expired - Fee Related CN1058827C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1019940002810A KR0123919B1 (ko) 1994-02-17 1994-02-17 엔코더의 플리커 감소장치
KR2810/94 1994-02-17
KR2810/1994 1994-02-17

Publications (2)

Publication Number Publication Date
CN1148774A true CN1148774A (zh) 1997-04-30
CN1058827C CN1058827C (zh) 2000-11-22

Family

ID=19377319

Family Applications (1)

Application Number Title Priority Date Filing Date
CN95103282A Expired - Fee Related CN1058827C (zh) 1994-02-17 1995-02-17 用于减少编码器闪烁的装置

Country Status (3)

Country Link
US (1) US5534936A (zh)
KR (1) KR0123919B1 (zh)
CN (1) CN1058827C (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5914711A (en) * 1996-04-29 1999-06-22 Gateway 2000, Inc. Method and apparatus for buffering full-motion video for display on a video monitor
US5742349A (en) * 1996-05-07 1998-04-21 Chrontel, Inc. Memory efficient video graphics subsystem with vertical filtering and scan rate conversion
KR100242976B1 (ko) * 1996-10-16 2000-02-01 윤종용 표시장치의 해상도 변환장치
US5920298A (en) 1996-12-19 1999-07-06 Colorado Microdisplay, Inc. Display system having common electrode modulation
US6078303A (en) 1996-12-19 2000-06-20 Colorado Microdisplay, Inc. Display system having electrode modulation to alter a state of an electro-optic layer
US6046716A (en) 1996-12-19 2000-04-04 Colorado Microdisplay, Inc. Display system having electrode modulation to alter a state of an electro-optic layer
US5796392A (en) 1997-02-24 1998-08-18 Paradise Electronics, Inc. Method and apparatus for clock recovery in a digital display unit
US5739867A (en) * 1997-02-24 1998-04-14 Paradise Electronics, Inc. Method and apparatus for upscaling an image in both horizontal and vertical directions
US6002442A (en) * 1997-04-01 1999-12-14 Aitech International Corp. Method and apparatus for reducing flickers in video signal conversions
US5963262A (en) * 1997-06-30 1999-10-05 Cirrus Logic, Inc. System and method for scaling images and reducing flicker in interlaced television images converted from non-interlaced computer graphics data
US6061094A (en) * 1997-11-12 2000-05-09 U.S. Philips Corporation Method and apparatus for scaling and reducing flicker with dynamic coefficient weighting
KR100513335B1 (ko) * 1998-03-04 2006-02-28 엘지전자 주식회사 텍스트화면의 플리커 감소표시방법
US20020167612A1 (en) * 2001-04-02 2002-11-14 Pelco Device and method for reducing flicker in a video display
US7071992B2 (en) * 2002-03-04 2006-07-04 Macronix International Co., Ltd. Methods and apparatus for bridging different video formats
US7184098B2 (en) * 2004-02-19 2007-02-27 Spatialight, Inc. Cyclic data signal averaging system and method for use in video display systems

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4455572A (en) * 1982-01-15 1984-06-19 The United States Of America As Represented By The Secretary Of The Navy Flicker free stretched grams
US4720745A (en) * 1983-06-22 1988-01-19 Digivision, Inc. Method and apparatus for enhancing video displays
JPS6132681A (ja) * 1984-07-25 1986-02-15 Hitachi Ltd 信号処理回路
US5182643A (en) * 1991-02-01 1993-01-26 Futscher Paul T Flicker reduction circuit for interlaced video images

Also Published As

Publication number Publication date
US5534936A (en) 1996-07-09
KR950026175A (ko) 1995-09-18
CN1058827C (zh) 2000-11-22
KR0123919B1 (ko) 1997-11-26

Similar Documents

Publication Publication Date Title
KR960015391B1 (ko) 화상데이타변환처리장치및그를갖는정보처리장치
CN1058827C (zh) 用于减少编码器闪烁的装置
EP0791265B1 (en) System and method for generating video in a computer system
KR960002500B1 (ko) 표시장치
US5182643A (en) Flicker reduction circuit for interlaced video images
US6331862B1 (en) Image expansion display and driver
US6356314B1 (en) Image synthesizing device and image conversion device for synthesizing and displaying an NTSC or other interlaced image in any region of a VCA or other non-interlaced image
US6320619B1 (en) Flicker filter circuit
KR100220134B1 (ko) 디스플레이 장치용 데이터 프로세싱 방법 및 디바이스
KR19990077658A (ko) 액정표시 제어장치, 그것을 사용한 액정표시장치 및 정보처리장치
CN1222866C (zh) 制造转换视频格式查找表的方法和应用它的扫描格式转换器
US6069662A (en) Apparatus for displaying a plurality of compressed images
JPH07121143A (ja) 液晶表示装置及び液晶駆動方法
US5896178A (en) Method and system for converting VGA signals to television signals including horizontally averaging and thinning scanning lines before vertically averaging the scanning lines
US6128343A (en) Apparatus and method for converting video signal in scanning line order
US20060187325A1 (en) Arrangement for generating a 3d video signal
CA2276199C (en) Image data conversion processing device and information processing device having the same
CN1279560A (zh) 等离子体显示器中隔行视频信号的显示方法和装置
US5237317A (en) Image display apparatus
JPH09247575A (ja) 走査線変換装置
JP3383158B2 (ja) スキャンコンバータ
JP2908870B2 (ja) 画像記憶装置
JPH11288257A (ja) 圧縮表示方法及びその装置
JPH0370288A (ja) スキャンコンバータ
JPH02288478A (ja) テレビ画像表示装置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee