[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN114823374A - 板级系统级封装方法及封装结构 - Google Patents

板级系统级封装方法及封装结构 Download PDF

Info

Publication number
CN114823374A
CN114823374A CN202110129087.2A CN202110129087A CN114823374A CN 114823374 A CN114823374 A CN 114823374A CN 202110129087 A CN202110129087 A CN 202110129087A CN 114823374 A CN114823374 A CN 114823374A
Authority
CN
China
Prior art keywords
chip
bonding
circuit board
pad
device wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202110129087.2A
Other languages
English (en)
Inventor
黄河
向阳辉
刘孟彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo Semiconductor International Corp
Original Assignee
Ningbo Semiconductor International Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo Semiconductor International Corp filed Critical Ningbo Semiconductor International Corp
Priority to CN202110129087.2A priority Critical patent/CN114823374A/zh
Priority to PCT/CN2021/143214 priority patent/WO2022143930A1/zh
Publication of CN114823374A publication Critical patent/CN114823374A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00095—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00865—Multistep processes for the separation of wafers into individual elements
    • B81C1/00888—Multistep processes involving only mechanical separation, e.g. grooving followed by cleaving
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • B81C3/001—Bonding of two components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32238—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/037—Hollow conductors, i.e. conductors partially or completely surrounding a void, e.g. hollow waveguides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Wire Bonding (AREA)

Abstract

一种板级系统级封装方法及封装结构，板级系统级封装方法中，所述电路板作为载板，通过第一器件晶圆的第一键合面和电路板的第二键合面的键合，实现了第一器件晶圆中的多个第一芯片和电路板的键合，使得电路板的第一焊垫与第一芯片的第二焊垫相对设置围成第一空隙，至少部分第一芯片位于所述空腔的正上方，所述空腔用于构成所述第一芯片的功能腔，本发明实施例简化了板极系统级封装结构的形成工艺，缩减了工艺成本，提高了工艺效率，有利于产业的批量化生产。

Description

板级系统级封装方法及封装结构
技术领域
本发明涉及半导体领域，尤其涉及一种板级系统级封装方法及封装结构。
背景技术
系统级封装采用任何组合，将多个具有不同功能和采用不同工艺制备的有源元/器件、无源元/器件、MEMS器件、分立的KGD(Known Good Die，已知良好芯片)诸如光电芯片、生物芯片等，在三维(X方向、Y方向和Z方向)集成组装成为具有多层器件结构，并且可以提供多种功能的单个标准封装件，形成一个系统或者子系统。
倒装芯片(FC，Flip-Chip)焊接为目前比较常用的一种系统级封装方法。该系统级封装的方法包括：提供PCB电路板，其中PCB电路板上形成有按一定要求排列的焊球(利用植球工艺形成)；在电路板上浸蘸助焊剂，然后将芯片倒装贴片在电路板上；利用回流焊工艺将芯片上的焊垫(pad)与电路板上的焊球进行焊接后电连接；之后，在芯片底部和电路板之间充填灌胶，以增加整个结构的机械强度。
但是，现有的系统级封装工艺仍具有较大的挑战。
发明内容
本发明解决的问题是提供一种板级系统级封装方法及封装结构，有利于简化封装工艺流程、提升封装效率。
为解决上述问题，本发明提供一种板级系统级封装方法，包括：提供电路板，作为载板，所述电路板包括第一键合面，所述电路板形成有多个第一焊垫，所述第一焊垫凹陷于所述电路板的第一键合面；提供第一器件晶圆，包括第二键合面；所述第一器件晶圆上形成有多个相间隔的第一芯片和位于所述第一芯片之间的切割区，所述第一芯片上形成有第二焊垫，所述第二焊垫凹陷于所述第二键合面；通过键合层，实现所述第一器件晶圆的第二键合面和电路板的第一键合面的键合，所述键合层露出所述第一焊垫和第二焊垫，且所述第一焊垫与第二焊垫相对设置围成第一空隙；所述键合层中形成有空腔，至少部分所述第一芯片位于所述空腔的正上方；通过电镀工艺在所述第一空隙中形成第一导电凸块，用于电连接所述第一焊垫和第二焊垫；对所述第一器件晶圆的切割区处进行切割，以分离所述第一芯片。
相应的，本发明还提供一种板级系统级封装结构，包括：电路板，作为载板，所述电路板包括第一键合面，所述电路板形成有多个第一焊垫，所述第一焊垫凹陷于所述电路板的第一键合面；第一器件晶圆，位于键合于所述电路板上，所述第一器件晶圆包括第二键合面，所述第一器件晶圆包括多个相间隔的第一芯片和位于所述第一芯片之间的切割区，所述第一芯片上形成有第二焊垫，所述第二焊垫凹陷于所述第二键合面，所述第一焊垫与第二焊垫相对；键合层，位于所述电路板和第一器件晶圆之间，同时与所述第一键合面和第二键合面连接，且露出所述第一焊垫和第二焊垫，所述第一焊垫和第二焊垫围成第一空隙，所述键合层中形成有封闭的空腔，至少部分所述第一芯片位于所述空腔上方；电镀的第一导电凸块，位于所述第一空隙中，所述第一导电凸块电连接所述第一焊垫和第二焊垫。
与现有技术相比，本发明的技术方案具有以下优点：
本发明实施例提供的板级系统级封装方法中，所述电路板作为载板，通过第一器件晶圆的第一键合面和电路板的第二键合面的键合，实现了第一器件晶圆中的多个第一芯片和电路板的键合，使得电路板的第一焊垫与第一芯片的第二焊垫相对设置围成第一空隙，至少部分第一芯片位于所述空腔的正上方，所述空腔用于构成所述第一芯片的功能腔，本发明实施例简化了板极系统级封装结构的形成工艺，缩减了工艺成本，提高了工艺效率，有利于产业的批量化生产。此外，所述键合层不仅实现了第一器件晶圆与电路板之间的物理连接，而且，所述键合层中形成有空腔，空腔作为第一芯片的功能腔，避免在电路板中形成功能腔，有利于减小对电路板设计的影响，相应有利于提高电路板的集成度；并且，所述键合层露出所述第一焊垫和第二焊垫，键合层还用于定义第一导电凸块的形成位置，有利于防止电镀工艺中第一导电凸块横向外溢，方便进行电镀工艺的控制。而且，通过电镀工艺形成第一导电凸块，与利用焊接实现第一芯片与电路板电连接的方案相比，第一导电凸块的形成工艺简单，效率高。
附图说明
图1至图6本发明板级系统级封装方法第一实施例中各步骤对应的结构示意图；
图7和图8本发明板级系统级封装方法第二实施例中各步骤对应的结构示意图；
图9和图10是本发明板级系统级封装方法第三实施例中各步骤对应的结构示意图；
图11是本发明板级系统级封装方法第四实施例对应的结构示意图；
图12和图13是本发明板级系统级封装方法第五实施例中各步骤对应的结构示意图。
图14是本发明板级系统级封装方法第六实施例中各步骤对应的结构示意图。
具体实施方式
由背景技术可知，现有的系统级封装方法仍具有较大的挑战。
具体地，以倒装芯片为例，现有的系统级封装的方法存在以下缺点：1、工艺复杂，造成封装效率低；2、需要将各个芯片依次焊接在焊球上，封装效率低；3、需要利用焊接工艺实现芯片与电路板之间的电连接，无法与封装前段的工艺兼容；4、浸蘸助焊剂过程中稍有不慎施以较大压力时，容易造成电路板压裂。
为了解决所述技术问题，提供电路板，作为载板，所述电路板包括第一键合面，所述电路板形成有多个第一焊垫，所述第一焊垫凹陷于所述电路板的第一键合面；提供第一器件晶圆，包括第二键合面；所述第一器件晶圆上形成有多个相间隔的第一芯片和位于所述第一芯片之间的切割区，所述第一芯片上形成有第二焊垫，所述第二焊垫凹陷于所述第二键合面；通过键合层，实现所述第一器件晶圆的第二键合面和电路板的第一键合面的键合，所述键合层露出所述第一焊垫和第二焊垫，且所述第一焊垫与第二焊垫相对设置围成第一空隙；所述键合层中形成有空腔，至少部分所述第一芯片位于所述空腔的正上方；通过电镀工艺在所述第一空隙中形成第一导电凸块，用于电连接所述第一焊垫和第二焊垫；对所述第一器件晶圆的切割区处进行切割，以分离所述第一芯片。
本发明实施例提供一种板级系统级封装中，所述电路板作为载板，通过第一器件晶圆的第一键合面和电路板的第二键合面的键合，实现了第一器件晶圆中的多个第一芯片和电路板的键合，使得电路板的第一焊垫与第一芯片的第二焊垫相对设置围成第一空隙，至少部分第一芯片位于所述空腔的正上方，所述空腔用于构成所述第一芯片的功能腔，本发明实施例简化了板极系统级封装结构的形成工艺，缩减了工艺成本，提高了工艺效率，有利于产业的批量化生产。此外，所述键合层不仅实现了第一器件晶圆与电路板之间的物理连接，而且，所述键合层中形成有空腔，空腔作为第一芯片的功能腔，避免在电路板中形成功能腔，有利于减小对电路板设计的影响，相应有利于提高电路板的集成度；并且，所述键合层露出所述第一焊垫和第二焊垫，键合层还用于定义第一导电凸块的形成位置，有利于防止电镀工艺中第一导电凸块横向外溢，方便进行电镀工艺的控制。而且，通过电镀工艺形成第一导电凸块，与利用焊接实现第一芯片与电路板电连接的方案相比，第一导电凸块的形成工艺简单，效率高。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图6是本发明板级系统级封装方法第一实施例中各步骤对应的结构示意图。
结合参考图1，提供电路板10，作为载板，所述电路板10包括第一键合面，所述电路板10形成有多个第一焊垫11，所述第一焊垫11凹陷于所述电路板10的第一键合面。
所述电路板10用于支撑和固定多个不同的电路元件，还用于实现电路元件之间的电连接。
本实施例中，所述电路板10具有相背的第一表面101和第二表面102，所述第一表面101作为第一键合面。其他实施例中，所述第二表面作为第一键合面。在另一些实施例中，所述第一表面和第二表面均可以作为第一键合面。
本实施例中，电路板10可以为印刷电路板(Printed Circuit Board，PCB)。电路板10不限于PCB板，还可以为其他形式的电路板，比如陶瓷电路板。
本实施例中，所述电路板10包括多层板(Multi layer board)。
本实施例中，每层板至少包括基板12以及位于所述基板12表面的互连结构14。所述互连结构14可以包括互连线、及位于互连线上的互连垫。
本实施例中，每层板还包括：互连插塞15，贯穿所述基板12，所述互连插塞15连接基板12两侧的互连结构14。互连插塞15可以包括通孔及通孔表面镀有的导电层，且通孔内填充绝缘树脂。或者，也可以在通孔内填充导电树脂，节省形成导电层的工艺。
电路板10的层数可以根据实际需求确定。本实施例以电路板10为三层板为示例进行说明。其他实施例中，电路板也可以是单层板、双层板或四层板等。
后续将第一器件晶圆100键合在电路板10上，使得第一器件晶圆100上的各第一芯片与电路板10相键合，本实施例中，第一芯片30中不存在空腔，因此，在制备芯片时，无需完成所有功能腔的制备工艺，有利于降低制备芯片的工艺复杂度，提高芯片制造效率。
所述第一焊垫11用于与后续第一芯片的第二焊垫对应电连接，所述第一芯片位于所述第一器件晶圆的第二键合面上。具体地，所述第一焊垫11凹陷于电路板10表面，以便于后续将第一器件晶圆的第二键合面键合于所述电路板10的第一键合面后，所述第一焊垫11与第二焊垫相对能够围成第一空隙，使得第一空隙能够为第一导电凸块的形成提供空间。本实施例中，所述第一焊垫11位于顶层的所述互连结构14上且与顶层的所述互连结构14电连接。
第一焊垫11可以是焊盘(Pad)，但不限于焊盘，也可以是其他具有电连接功能的导电块。第一焊垫11的材料为导电材料。本实施例中，第一焊垫11的材料包括：铜、钛、铝、金、镍、铁、锡、银、锌或铬中的任意一种或多种。
本实施例中，在所述第一焊垫11一侧的所述电路板10表面(即第一表面101)形成有第一有机介质层13或第一无机介质层，第一焊垫11埋设于所述第一有机介质层13或第一无机介质层中，且部分暴露于所述第一表面101，以便于后续在暴露的所述第一焊垫11表面电镀形成第一导电凸块。此外，后续将所述电路板10的第一键合面和第一器件晶圆的第二键合面键合后，对所述第一器件晶圆100进行切割，来分离第一芯片30的过程中，所述第一机介质层13或第一无机介质层能够起到保护所述电路板10中的第一焊垫11、互连结构不易受损伤。
本实施例中，由于后续无需利用焊接工艺实现第一芯片与电路板10之间的电连接，电路板10上无需形成阻焊剂和助焊剂，可以形成具有光刻键合特性的第一有机介质层13或者第一无机介质层，从而提升电路板10的形成效率，节省工艺流程。其中，当电路板10顶层是具有光刻键合特性的第一有机介质层13时，可以根据需要选择一定厚度的第一有机介质层13，方便后续将第一器件晶圆键合至电路板10上，无需额外形成键合层，这样可以节省工艺，提高电路板的形成效率；当电路板10顶层是第一无机介质层时，由于电镀液在无机介质层上的表面张力小，电镀液更容易进入第一空隙中，从而有利于提高第一导电凸块的形成良率和效率；而且，由于无需形成助焊层、阻焊层，也能够节省工艺，从而提高电路板的形成效率。
为了后续更好的实现电镀，形成比较完好的第一导电凸块，第一焊垫11的设置也需要满足一定的要求，比如：暴露出的所述第一焊垫11的面积为5平方微米至200平方微米。当暴露出的第一焊垫11的面积设置在上述范围内时，在后续电镀工艺的过程中，第一焊垫11可以与电镀液较充分的接触，避免第一焊垫11与镀液不充分接触而影响第一导电凸块与第一焊垫11的接触性能，比如接触面积过小影响接触电阻，或者，无法接触造成电接触不良，而且，还可以保证接触面积不会过大而降低电镀效率，同时也不会占用过多的面积。
参考图2，图2包括图2(a)和图2(b)，提供第一器件晶圆100，包括第二键合面；所述第一器件晶圆100上形成有多个相间隔的第一芯片30，所述第一芯片30上形成有第二焊垫31，所述第二焊垫31凹陷于所述第二键合面。
本实施例中，第一器件晶圆100用于与所述电路板10键合在一起，后续通过第一器件晶圆100的第二键合面和电路板10的第一键合面的键合，使得第一器件晶圆100中的各个第一芯片30键合于所述电路板10上。
所述第一器件晶圆100具有相背的第三表面301和第四表面302。本实施例中，所述第三表面301为第二键合面，相应的，所述第二焊垫31位于所述第三表面301一侧且凹陷于所述第三表面301。具体的，第二焊垫31位于所述第一芯片30中。
本实施例中，第一器件晶圆100中，相邻所述第一芯片30之间为切割区100a，为后续对所述第一器件晶圆100进行切割预留的切割空间。
本实施例中，所述电路板10与第一器件晶圆100的形状和面积大小相同，如此，后续通过键合层，将所述电路板10的第一键合面和第一器件晶圆100的第二键合面键合的步骤中，对电路板10和第一器件晶圆100的各处施加应力时，能够保障各个第一芯片30与第一器件晶圆100之间的压力相同，使得各个第一芯片30与电路板的键合强度和键合强度的均一性满足要求，不易对第一芯片30造成损伤。此外，电路板10与第一器件晶圆100的形状和面积大小相同，使得电路板10的区域和第一器件晶圆100的区域能够相映合，使得电路板10与第一器件晶圆100的面积能够充分利用，在后续切割后，能够形成更多的封装结构。
本实施例中，所述电路板10与第一器件晶圆100均为圆形。电路板10为圆形能够适用于半导体前段工艺中的机器，设备和工艺兼容性强。其他实施例中，所述电路板也可以为多边形，多边形包括：方形、五边形、六边形、八边形等。
本实施例中，所述第一器件晶圆100上的所述第一芯片30的数量为多个，多个第一芯片30为同功能芯片；或者，所述多个第一芯片30至少包括两种不同功能的芯片，多种不同功能的芯片集成在一起用于实现一定的功能，所述第一芯片30表面包括工作区30a以及环绕所述工作区30a的互连区30b，所述第二焊垫31位于所述互连区30b。其中，所述工作区30a指的是用于与第一芯片30的功能腔相对的区域。
所述第一芯片30包括CIS芯片、传感器模组芯片、MEMS芯片和滤波器芯片中的至少一种。
所述传感器模组芯片包括生物传感器芯片、射频传感模组芯片、红外辐射传感模组芯片、可见光信号传感模组芯片、声波信号传感模组芯片和电磁波信号传感模组芯片中的至少一种；所述滤波器芯片包括表面声波谐振器和体声波谐振器中的一种或两种；所述MEMS芯片包括热堆传感器芯片和麦克风芯片中的至少一种。
其中，所述传感器模组芯片包括生物传感器芯片、射频传感模组芯片、红外辐射传感模组芯片、可见光信号传感模组芯片、声波信号传感模组芯片和电磁波信号传感模组芯片中的至少一种。
生物传感器芯片包括指纹识别芯片和超声波指纹传感器芯片中的一种或两种。传感射频信号的模组芯片可以是应用在5G设备中的射频模组芯片，但不限于5G射频传感器模组芯片，还可以是其他类型的射频模组芯片。接收红外辐射信号的模组芯片可以是热像仪、额温枪、其他类型中的测温或成像等利用红外辐射信号的红外传感器模组芯片。传感器模组芯片还可以是摄像头模组芯片，比如包括感光芯片以及滤光片的模组芯片，可以接收可见光用来成像。传感器模组芯片还可以是麦克风模组芯片，可以接收声波用来传递声音信号。所述传感器模组芯片不限于在此列举的类型，可以为本领域可以实现一定功能的各种类型的传感器模组芯片。
所述MEMS芯片包括热堆传感器芯片，热堆传感器芯片与逻辑芯片集成在一起可以实现红外传感功能，比如实现测温。所述MEMS芯片也可以是麦克风传感器芯片，麦克风传感器芯片与逻辑芯片集成在一起可以实现声波传感功能。
所述滤波器芯片包括：表面声波(surface acoustic wave，SAW)谐振器和体声波(bulk acoustic wave)谐振器中的一种或两种。例如，所述体声波谐振器可以为反射阵型体声波谐振器(BAW-SMR)、横膈膜型薄膜体声波(film bulk acoustic resonator，FBAR)谐振器或空气隙型薄膜体声波谐振器。
所述第一芯片30中还可以形成有硅通孔(Through Silicon Via，TSV)互连结构(图未示)，通孔互连结构的一端与第二焊垫31电连接。
本实施例中，所述第一芯片30表面包括工作区30a以及环绕所述工作区30a的互连区30b，所述第二焊垫31位于所述互连区30b。其中，所述工作区30a指的是用于与第一芯片30的功能腔相对的区域。
具体的，在图2(a)中，所述第一器件晶圆100上的所述第一芯片30的数量为多个，多个第一芯片30为同功能芯片。
在图2(b)中，所述多个第一芯片30至少包括两种不同功能的芯片，如图中示出的第一芯片30c和第一芯片30d，第一芯片30c中不具有芯片空腔，第一芯片30d中具有芯片空腔，第一芯片30c和第一芯片30d集成在一起用于实现一定的功能。
需要说明的是，根据第一芯片30d的功能种类，第一芯片30d可以是上下均需要空腔的芯片，比如体声波薄膜谐振器；第一芯片30d也可以是仅需要上空腔或下空腔的芯片，比如表面声波谐振器。
本实施例中，以所述第一芯片30d是上下均需要空腔的芯片为例，第一芯片30d中可以含有芯片空腔3011。具体地，第一芯片30d可以为体声波滤波器中的FBAR滤波器，其包括谐振结构3013(包括上下电极以及位于上下电极之间的压电膜)以及位于谐振结构3013一侧的芯片空腔3011。相应的，后续通过键合层将第一芯片30d键合至电路板10上后，键合层中的空腔以及电路板10中的空腔21构成第一芯片30d的下空腔，第一芯片30d中的芯片空腔3011作为其上空腔，该上空腔和下空腔分别位于谐振结构3013两侧，所述空腔21、空腔和芯片空腔3011共同作为第一芯片30d的工作腔。
在另一些实施例中，第一芯片中也可以未含芯片空腔。例如，第一芯片为SMR体声波滤波器，其包括谐振结构(包括上下电极以及位于上下电极之间的压电膜)以及位于谐振结构一侧的布拉格反射层，或者，第一芯片为表声波滤波器，其包括谐振结构(包括叉指电极以及压电膜)。在这种情况下，由于通过在键合层中形成空腔、在电路板中形成空腔，则在制造第一芯片时，则可以无需在第一芯片中形成芯片空腔，可以节省工艺流程，从而节约成本，提升工艺效率。在其他实施例中，第一芯片也可以是其他含有空腔的芯片，比如红外热堆传感器。
所述第二焊垫31凹陷于所述第二键合面，即第三表面301表面，从而在后续将第一器件晶圆100与键合至电路板10上后，所述第二焊垫31与第一焊垫11相对围成第一空隙，且有利于增大第一空隙的高度。
所述第二焊垫31可以是焊盘，但不限于焊盘，也可以是其他具有电连接功能的导电块。所述第二焊垫31的材料为导电材料。本实施例中，第二焊垫31的材料包括：铜、钛、铝、金、镍、铁、锡、银、锌或铬中的任意一种或多种。本实施例中，暴露出的第二焊垫31的面积为5平方微米至200平方微米。
参考图3，图3是基于图2(a)的后续形成示意图，通过键合层20将所述第一器件晶圆100的第二键合面键合于所述电路板10的第一键合面上，所述键合层20露出所述第一焊垫11和第二焊垫31，所述第一焊垫11和第二焊垫31相对设置围成第一空隙32；所述键合层20中形成有空腔21，至少部分所述第一芯片30位于所述空腔21的正上方。
通过第一器件晶圆100的第一键合面和电路板10的第二键合面的键合，实现了第一器件晶圆100中的多个第一芯片30和电路板10的键合，使得电路板10的第一焊垫11与第一芯片30的第二焊垫31相对设置围成第一空隙32，使得至少部分第一芯片30位于所述空腔21的正上方，所述空腔21用于构成所述第一芯片30的功能腔，本发明实施例简化了板极系统级封装结构的形成工艺，缩减了工艺成本，提高了工艺效率，有利于产业的批量化生产。
需要说明的是，本实施例中，所述电路板10作为载板，键合过程中，将所述第一器件晶圆100的第二键合面键合在所述电路板10的第一键合面上。
第一空隙32用于为形成第一导电凸块提供空间位置。而且第一空隙32暴露出所述第一焊垫11和第二焊垫31，第一焊垫11和第二焊垫31的材料均为导电材料，以便于后续电镀工艺的过程中，仅在暴露出的第一焊垫11和第二焊垫31上电镀形成第一导电凸块。
所述第一器件晶圆100与电路板10之间通过键合层20实现物理连接，所述键合层20中形成有空腔21，空腔21提供了位于第一芯片30的功能腔，避免在电路板10中形成功能腔，有利于减小对电路板10设计的影响，相应有利于提高电路板10的集成度。本实施例中，后续对第一器件晶圆100进行切割分离各个所述第一芯片30后，所述空腔21以提供第一芯片30工作所需的功能腔。例如，当第一芯片30为热堆传感器芯片时，第一芯片30和电路板10之间通过空腔21进行热绝缘，以降低热电堆结构接收的热量向空腔21下方的电路板10中传导，从而能够提高热电堆传感器的测量精度。
本实施例中，所述第一芯片30遮盖所述空腔21，使得第一芯片30密封空腔21。
根据第一芯片30的功能类型，至少部分所述第一芯片30位于所述空腔21上方，也就是说，所述第一芯片30至少遮盖部分的所述空腔21。所述第一芯片30完全遮盖所述空腔21，从而增大所述功能腔的有效空间，进而提高第一芯片30的性能。
在形成所述空腔21的步骤中，所述空腔21的区域面积根据第一芯片30的性能而定，所述空腔21的深度根据第一芯片30的性能、以及后续键合层的厚度(即空腔的深度)而定。
具体地，在所述电路板10的第一键合面上或第一器件晶圆100的第二键合面上形成键合层20，所述键合层20暴露出对应的焊垫，通过所述键合层20将所述第一器件晶圆100与电路板10相键合。
作为一种示例，以在第一器件晶圆100上形成键合层20为例进行说明。
本实施例中，在所述第一器件晶圆100的第二键合面上形成所述键合层20的步骤包括：在所述第二键合面上形成可光刻键合材料(图未示)；对所述可光刻键合材料进行图形化，形成露出第二焊垫31的键合层20，且所述键合层20不位于所述切割区100a中。
需要说明的是，所述键合层20覆盖部分工作区30a。
在其他实施例中，在所述电路板的第一键合面上形成所述键合层的步骤包括：在所述第一键合面上形成可光刻键合材料层；对所述可光刻键合材料进行图形化，形成露出所述第一焊垫的键合层。
本实施例中，所述键合层20为可光刻的材料，可以根据工艺需求刻蚀成所需的形状，且其还能够起到键合的作用，用于将第一器件晶圆100的第二键合面和电路板10的第一键合面键合在一起。具体的，所述可光刻的键合层20的材料包括：膜状干膜或液态干膜。干膜材料的弹性模量比较小，在受到热应力时容易变形而不至于破损，有利于减小第一器件晶圆100与电路板10之间的结合应力。本实施例中，键合层20的形状为环状，空腔21为封闭的空腔，从而防止在后续进行塑封工艺时，塑封材料填入至空腔21(即第一芯片的功能腔)中，进而避免对各个第一芯片30的正常性能产生影响。其他实施例中，所述键合层还可以为其余的能实现第一器件晶圆和电路板实现键合的材料。
键合层20的材料包括还芯片粘结膜(die attach film，DAF)、玻璃、介质材料和聚合物材料中的一种或多种。
在其他实施例中，键合层的材料为芯片粘结膜，芯片粘结膜为具有双面粘性的膜状材料，可以利用刻蚀或者激光烧蚀的方式进行图形化以形成空腔；或者，键合层的材料还可以是介质材料，例如为含硅的氧化物或氮化物，相应可以利用刻蚀的方式进行图形化以形成空腔，且通过熔融键合的方式使第一芯片和电路板实现键合；或者，键合层的材料为玻璃，相应可以利用刻蚀的方式进行图形化以形成空腔，且通过玻璃介质键合的方式使第一芯片和电路板实现键合；或者，键合层的材料为聚合物材料，可以利用刻蚀的方式进行图形化以形成空腔，相应通过黏着键合的方式使第一芯片和电路板实现键合，其中，该聚合物材料指的是聚合物黏合剂，例如为聚甲基丙烯酸甲酯(PMMA)聚酰亚胺(PI)。
需要说明的是，本实施例以通过图形化的方式形成空腔为例进行说明。在其他实施例中，也可以先在待形成空腔的位置处设置牺牲件(例如，通过临时键合的方式键合牺牲件)，用于定义空腔的区域，在形成露出牺牲件顶部的键合层之后，去除所述牺牲件，从而形成空腔。其中，所述牺牲件表面可以贴附热解膜，用于作为所述牺牲件和键合层之间的剥离层。
作为一种示例，可以在第一芯片上临时键合牺牲件，并在第一芯片上形成键合层之后，去除所述牺牲件，形成空腔。
本实施例中，键合层20，位于所述电路板10和第一器件晶圆100的第一芯片30之间，仅第一芯片30与电路板10相对的位置中避开焊垫的位置有键合层20，暴露第一空隙32，键合层20用于定义第一导电凸块的形成位置，便于后续通过电镀工艺形成第一导电凸块时，电镀液能够流入第一空隙32中，也就是说键合层20围成了第一空隙32的边界，防止后续第一导电凸块超越该边界，方便进行电镀工艺的控制，防止电镀工艺中第一导电凸块横向外溢。此外，由于第一器件晶圆100与电路板10之间通过键合层20实现物理连接，键合层20覆盖第一器件晶圆100与电路板10之间的第一空隙32之外的剩余区域，增强了封装结构的机械强度。
本实施例中，键合层20的厚度为5μm至200μm，键合层20至少覆盖所述第一器件晶圆100的第一芯片30面积的10％，以保证第一芯片30与电路板10之间的粘结强度，从而后续对切割区100a进行切割的过程中，第一芯片30不易从电路板10上脱落。本实施例中，在所述电路板10表面法线方向上，所述第一空隙32的尺寸为5um至200um，在后续进行电镀工艺的过程中，不仅有利于使得电镀液容易进入第一空隙32内进行电镀工艺，还有利于避免第一空隙32的高度太大而导致电镀时间过长的问题，从而兼顾了电镀效率与电镀的良率。
本实施例中，为了可以更好进行电镀工艺，可以设计第一焊垫11和第二焊垫31包括正对部分、错开部分。第一焊垫11和第二焊垫31包括正对部分，以保证后续形成的第一导电凸块能够与第一焊垫11和第二焊垫31之间均具有良好的接触，进而保证通过第一导电凸块，第一焊垫11和第二焊垫31之间能够具有良好的电性连接。第一焊垫11和第二焊垫31还包括错开部分，错开的部分更容易与电镀液接触，有利于使得在第一空隙32较小的情况下，电镀液也易于流入第一空隙32内，进而有利于形成比较完好的第一导电凸块。本实施例中，第一焊垫11和第二焊垫31的正对部分的面积大于第一焊垫11或第二焊垫31面积的二分之一。当第一焊垫11和第二焊垫31的正对部分的面积大于第一焊垫11或第二焊垫31面积的二分之一时，可以更好的实现电镀工艺，有利于使得形成的第一导电凸块尽可能完整地填充于第一空隙32内，从而保证第一导电凸块与第一焊垫11、第二焊垫31之间均具有足够的接触面积，相应有利于实现较低的接触电阻。
参考图4，通过电镀工艺在所述第一空隙32中形成第一导电凸块40，用于电连接所述第一焊垫11和第二焊垫31。
第一导电凸块40用于实现第一焊垫11和第二焊垫31的电连接，使得第一芯片30与电路板10之间实现电连接。其中，键合层20覆盖第一器件晶圆100与电路板10表面之间的第一导电凸块40外围的区域。
与利用焊接实现第一芯片与电路板电连接的方案相比，本实施例利用电镀工艺在各个所述第一空隙32中形成第一导电凸块40，实现第一器件晶圆100中的各个第一芯片30与电路板10的电连接，相较于对每个第一芯片单独焊接以与电路板实现电连接的方案，极大地简化了工艺流程，提高了封装效率；而且，电镀工艺与封装前段的工艺兼容性高，便于利用传统的芯片制造工艺或晶圆级封装工艺实现板级的系统级封装工艺。
本实施例中，第一导电凸块40的材料与第二焊垫11、第一焊垫31的材料相同，更容易在第一空隙32中形成第一导电凸块40。相应的，第一导电凸块40的材料包括：铜、钛、铝、金、镍、铁、锡、银、锌和铬中的任意一种或多种。其他实施例中，第一导电凸块的材料与第一焊垫或第二焊垫的材料也可以不同，为了更容易形成第一导电凸块，可以在第一焊垫或第二焊垫上先形成与导电凸块材料相同的材料层。
本实施例中，电镀工艺包括化学镀。化学镀采用的镀液根据实际中需要形成的导电凸块的材料以及第一焊垫11、第二焊垫31的材料确定。本实施例中，所述化学镀包括：化学镀钯浸金(ENEPIG)，其中化学镍的时间为30分钟至50分钟，化学金的时间为4分钟至40分钟，化学钯的时间为7分钟至32分钟；或者，化学镍金，其中化学镍的时间为30分钟至50分钟，化学金的时间为4分钟至40分钟；或者，化学镍，其中化学镍的时间为30分钟至50分钟。
本实施例中，电镀工艺选择化学镀钯浸金(ENEPIG)或化学镍金(ENIG)时，工艺参数可以参照表1。
表1
Figure BDA0002924476460000111
本实施例中，在进行化学镀之前，为了更好的完成电镀工艺，可以先对第一焊垫11和第二焊垫31的表面进行清洁，以去除第一焊垫11和第二焊垫31表面的自然氧化层、提高第一焊垫11和第二焊垫31的表面湿润度(wettability)；之后，可以进行活化工艺，促进镀层金属在待镀金属上的形核生长。
需要说明的是，本实施例中，在电路板10的第一键合面和第一器件晶圆100的第二键合面键合后，分离所述第一芯片30前，在第一空隙32中形成所述第一导电凸块40。其他实施例中，还可以对所述第一器件晶圆的切割区100a处进行切割，以分离所述第一芯片后，在第一空隙中形成第一导电凸块，采用如此的工艺步骤，在电镀的过程中，镀液更容易进入第一空隙中，有利于提高所述第一导电凸块的形成速率和形成质量。
本实施例中，所述第一导电凸块40的横截面积大于10平方微米，从而既可以保证第一导电凸块40占用的面积不至于过大，也可以保证第一导电凸块40与第一焊垫11或第二焊垫31之间的结合强度，进而保证第一焊垫11与第二焊垫31之间良好的电性连接。
参考图5，形成所述第一导电凸块40后，对所述第一器件晶圆100进行切割，以分离所述第一芯片30。
具体的，对所述第一器件晶圆100的切割区100a进行切割，形成多个待封装的结构。
本实施例中，采用刀片切割(blade saw)或激光切割对所述第一器件晶圆100的切割区100a处进行切割。
需要说明的是，对所述第一器件晶圆100的切割区100a进行切割的过程中，电路板10作为载板，切割工艺过程需要使用制备电路板10的工艺机器和产线即可，无需在无尘间中进行，普通生产车间的环境即可，有利于简化对第一器件晶圆100进行切割的工艺步骤，降低生产成本。
参考图6，本实施例中，所述板级系统级封装方法还包括：分离所述第一芯片30后，形成塑封层50，覆盖所述第一芯片30和电路板10。
所述塑封层50用于实现第一芯片30与电路板10的封装集成。所述塑封层50还能起到绝缘、密封以及防潮的作用，有利于提高封装结构的可靠性。所述塑封层50的材料为塑封(Molding)材料，例如：环氧树脂。环氧树脂具有收缩率低、粘结性好、耐腐蚀性好、电性能优异及成本较低等优点。
本实施例中，采用塑封工艺，形成所述塑封层50。所述空腔21为封闭的空腔，因此，塑封层50的材料不会填充至空腔21中。
具体地，可以通过注塑工艺形成塑封层50。注塑工艺的填充性能较好，可以使注塑剂较好地填充在第一导电凸块40露出的剩余空间内。在其他实施例中，还可以采用其他工艺形成所述塑封层。
在其他实施例中，基于实际的器件功能需求，也可以无需形成塑封层。比如，当键合的第一芯片为图像传感器芯片模组时，可以不形成塑封层。如果形成塑封层，则需要在图像传感器芯片模组上进行开口，以暴露出滤光片。
图7至图8是本发明板级系统级封装方法第二实施例中各步骤对应的结构示意图。
本实施例与前述实施例的相同之处，在此不再赘述。本实施例与前述实施例的不同之处在于：还在电路板10的第二表面102形成第二导电凸块80。
参考图7，提供电路板10，所述电路板10包括相背的第一表面101和第二表面102。电路板10表面形成有多个第一焊垫11，第一焊垫11凹陷于电路板10的第一表面101。
本实施例中，所述电路板10包括多层板，每层板至少包括基板12以及位于所述基板12表面的互连结构14。
电路板10还包括：第三焊垫16，位于底层的互连结构14上且与底层的互连结构14电连接。具体地，第三焊垫16，位于所述电路板10的第二表面102一侧，且凹陷于所述第二表面102，第三焊垫16的部分表面暴露于第二表面102，方便后续在电镀工艺的过程中形成第二导电凸块。
具体的，第三焊垫16为第二表面102暴露出的底层的部分互连结构14，从而无需额外在第二表面102上形成焊垫，有利于简化工艺；其他实施例中，第三焊垫还可以形成在底层的互连结构上，且暴露于第二表面。
本实施例中，第二表面102形成有第二有机介质层17或第二无机介质层，第三焊垫16设于第二有机介质层17或第二无机介质层中，且部分暴露于所述第二表面102，以便于后续在暴露的所述第三焊垫16表面电镀形成第二导电凸块。对第二有机介质层17和第二无机介质层的具体描述，可结合参考前述实施例中对第一有机介质层和第一无机介质层的描述，在此不再赘述。
为了后续更好的实现电镀，形成比较完好的第二导电凸块，第三焊垫16的设置也需要满足一定的要求，比如：暴露出的所述第三焊垫16的面积为5平方微米至200平方微米。当暴露出的第三焊垫16的面积设置在上述范围内时，在后续电镀工艺的过程中，第三焊垫16可以与电镀液较充分的接触，避免第三焊垫16与镀液不充分接触而影响第二导电凸块与第三焊垫16的接触性能，比如接触面积过小影响接触电阻，或者，无法接触造成电接触不良，而且，还可以保证接触面积不会过大而降低电镀效率，同时也不会占用过多的面积。
继续参考图7，通过键合层20将第一器件晶圆100键合于电路板10上，键合层20避开第一焊垫11和第二焊垫31设置，第一焊垫11和第二焊垫31相对围成第一空隙32，键合层20中形成有空腔21，至少部分所述第一芯片30位于空腔21上方。
参考图8，通过电镀工艺在所述第一空隙32中形成第一导电凸块40，形成所述第一导电凸块40的步骤中，在所述第三焊垫16上形成第二导电凸块80。第二导电凸块80用于实现电路板10与其他芯片或部件的电连接。
本实施例中，在同一步骤中形成第一导电凸块40和第二导电凸块80，极大地提高了封装效率。在另一些实施例中，还可以在不同步骤中，通过分别进行的电镀工艺形成第一导电凸块和第二导电凸块。在其他实施例中，还可以利用其他的工艺(例如：植球工艺)形成第二导电凸块。
对本实施例所述封装方法的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
图9至图10是本发明板级系统级封装方法第三实施例中各步骤对应的结构示意图。
本实施例与前述实施例的相同之处，在此不再赘述。本实施例与前述实施例的不同之处在于：在电路板10相对的第一表面101和第二表面102上均键合第一器件晶圆100。
参考图9，所述第一焊垫31位于所述第一表面101一侧且凹陷于所述第一表面101；所述电路板10还包括：第三焊垫16，位于所述第二表面102一侧且凹陷于所述第二表面102；通过键合层20还在电路板10的第二表面102键合另一个第一器件晶圆100，所述键合层20还避开所述第三焊垫16设置，所述第三焊垫16与所述第二焊垫31相对围成第二空隙325。
在所述电路板10的第一面101和第二面102上均键合第一器件晶圆100，有利于提高封装的集成度。第一器件晶圆100中的第一芯片30的种类可以相同，也可以不同。
参考图10，通过电镀工艺，在所述第一空隙32中形成第一导电凸块40，所述第一导电凸块40电连接所述第一焊垫11和第二焊垫31。
本实施例中，在进行所述电镀工艺的过程中，在所述第二空隙325中形成第三导电凸块81，电连接所述第三焊垫16与第二焊垫31。在将所有第一器件晶圆100与电路板10键合在一起后，在进行电镀工艺时，能够同时在第一空隙32中形成第一导电凸块40，在第二空隙325中形成第三导电凸块81，极大地提高了封装效率。
在其他实施例中，还可以在不同步骤中，分别通过两次进行的电镀工艺，在位于电路板第一表面一侧的第一空隙中形成第一导电凸块、以及在位于电路板的第二表面一侧的第二空隙中形成第二导电凸块。
对本实施例所述封装方法的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
图11是本发明板级系统级封装方法第四实施例对应的结构示意图。
本实施例与前述实施例的相同之处，在此不再赘述。本实施例与前述实施例的不同之处在于：电路板10中形成有贯穿所述电路板10的一个或多个空气孔19；所述第一器件晶圆100的第二键合面和电路板10的第一键合面键合的步骤中，一或多个所述空气孔19位于所述空腔21的正下方。
所述电路板10包括非布线区域10a，因此，在所述电路板10的制作过程中，不在所述非布线区域10a中制作电路结构，从而去除非布线区域10a的电路板10的过程中，能够仅刻蚀绝缘材料而不刻蚀导电材料，相应降低形成空气孔19的工艺难度。
通过在电路板10中形成贯穿所述电路板10的一个或多个空气孔19，以满足第一芯片30的实际的器件功能需求。例如，第一芯片30为传感器模组芯片，且该传感器模组芯片是麦克风传感器芯片，通过形成空气孔19，使麦克风传感器芯片能够实现声波传感功能。
本实施例中，采用激光切割工艺，刻蚀所述电路板10形成一个或多个空气孔19。因此，本实施例中，在电路板10的制作过程中，非布线区域10a的全部层数板中均未形成有电路结构，以便于在形成空气孔19的过程中，能够仅去除绝缘材料而无需去除导电材料，相应降低形成空气孔19的工艺难度。
对本实施例所述封装方法的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
图12至图13是本发明板级系统级封装方法第五实施例中各步骤对应的结构示意图。
本实施例与前述实施例的相同之处，在此不再赘述。本实施例与前述实施例的不同之处在于：所述封装方法实现三维封装(3D package)。
参考图12，所述提供第一器件晶圆100的步骤中，所述第一器件晶圆100具有相背的第三表面和第四表面302，所述第二焊垫31位于所述第三表面301一侧且凹陷于所述第三表面301；所述第一器件晶圆100还包括：第四焊垫36，位于所述第一芯片30中，所述第四焊垫36位于所述第四表面302一侧且凹陷于所述第四表面302，所述第四焊垫36和第二焊垫31之间实现电连接。
本实施例中，所述第一芯片30中形成有通孔互连结构33，所述通孔互连结构33朝向所述第三表面301的一端与所述第二焊垫31连接，所述通孔互连结构33朝向所述第四表面302的一端与第四焊垫36连接。具体地，通孔互连结构33为硅通孔(Through SiliconVia，TSV)互连结构。
本实施例中，第四表面302形成有第三有机介质层37或第三无机介质层，第四焊垫36埋设于第三有机介质层37或第三无机介质层中且部分暴露在外。
对第三有机介质层37和第三无机介质层的具体描述，可分别参考前述实施例中对第一有机介质层和第二无机介质层的描述，在此不再赘述。
继续参考图12，所述封装方法还包括：提供第二器件晶圆200，所述第二器件晶圆200具有第二芯片70，所述第二器件晶圆200的任一表面形成有第五焊垫34，所述第五焊垫34位于所述第二芯片70中，所述第五焊垫34凹陷于所述第二芯片70的表面。
第一器件晶圆200与第一器件晶圆100之间相键合，使得所述第二芯片70与第一芯片30键合在一起，以实现特定的功能。
所述第五焊垫34凹陷于第二芯片70的表面，以便后续实现第二芯片70与第一芯片30之间的键合后，第五焊垫34与第四焊垫36相对能够围成第三空隙。相应地，第五焊垫34用于与第一芯片30的第四焊垫36对应实现电连接。
所述第二芯片70的类型可以与第一芯片30的类型相同，也不可以不同。关于所述第二芯片70以及所述第五焊垫34的详细描述，可参考前述实施例对第一芯片30和第二焊垫31的相应描述，在此不再赘述。
继续参考图12，利用晶圆键合层22将所述第一器件晶圆100与所述第二器件晶圆200键合，所述晶圆键合层22中具有所述空腔21或者不具有所述空腔21，第四焊垫36与第五焊垫34相对围成第三空隙35。本实施例的图12中示出了具有空腔21的情形，晶圆键合层22中不具有空腔21的情形未作图示出。
将所述第一器件晶圆100与所述第二器件晶圆200键合，且将第一器件晶圆100键合于所述电路板10上，从而将第二器件晶圆200和第一器件晶圆100在沿垂直于电路板10表面的方向上堆叠，相应实现了三维封装(3D package)。本实施例中，将第一器件晶圆100键合于所述电路板10上之后，将第二器件晶圆200键合于第一器件晶圆100上，从而在实现第二器件晶圆200与第一器件晶圆100的过程中，使电路板10能够起到支撑载板的作用。在其他实施例中，也可以在将第二器件晶圆键合于第一器件晶圆上之后，将所述第一器件晶圆键合于所述电路板10上。
本实施例中，将第二器件晶圆200键合于第一器件晶圆100，第四焊垫36与第五焊垫34相对围成第三空隙35，便于后续通过电镀工艺，在第三空隙35中形成第四导电凸块。关于第二器件晶圆200键合于第一器件晶圆100之间的键合方式，可结合参考前述对将第一器件晶圆100键合于电路板10上的步骤的相应描述，在此不再赘述。
参考图13，通过电镀工艺，在所述第一空隙32中形成第一导电凸块40。
所述板级系统级封装方法还包括：通过电镀工艺在所述第三空隙35中形成第四导电凸块75，所述第四导电凸块75电连接所述第四焊垫36与第五焊垫34。
第四导电凸块75电连接第四焊垫36与第五焊垫34，实现第一芯片30与第二芯片70之间的电连接。本实施例中，将第一芯片30与第二芯片70键合之后，在同一电镀工艺中形成第一导电凸块40和第四导电凸块75，简化了封装工艺、提高了封装效率。
而且，所述第二芯片与第一芯片之间的电连接方式不仅限于此。在其他实施例中，也可以先将第一芯片键合于电路板上并通过电镀工艺形成第一导电凸块，随后，直接利用焊球电连接第二芯片与第一芯片。或者，根据工艺需求，利用打线的方式，实现所述第二芯片与第一芯片之间的电连接。
关于电镀工艺、第一导电凸块40以及第四导电凸块75的详细描述，请参考前述实施例的相应描述，在此不再赘述。
第二器件晶圆上也可以继续堆叠器件晶圆，所述器件晶圆的堆叠方式与第二器件晶圆的堆叠类似，在此不再赘述。
对本实施例所述封装方法的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
图14本发明板级系统级封装方法第六实施例中各步骤对应的结构示意图。
本实施例与前述实施例的相同之处，在此不再赘述。本实施例与前述实施例的不同之处在于：
参考图14，提供电路板10的步骤中，所述电路板10表面还形成有多个第六焊垫55，所述第六焊垫55凹陷于所述电路板10表面。
对所述第六焊垫55的具体描述，可结合参考第一焊垫的相应描述，在此不再赘述。
继续参考图14，提供所述第一器件晶圆的步骤中，所述第一器件晶圆上还形成有与第一芯片30相间隔的互连芯片90，所述互连芯片90中形成有导电结构305，所述互连芯片90凹陷于所述第二键合面，所述互连芯片90的一表面与所述第二键合面重合，且暴露部分所述导电结构305。
实现所述第一器件晶圆100的第二键合面和电路板10的第一键合面键合的过程中，所述互连芯片90键合与所述电路板10上，所述互连芯片90的导电结构305和第六焊垫55相对围成第四空隙(未标示)；
通过电镀工艺在所述第四空隙中形成第五导电凸块45，所述第五导电凸块45电连接所述第六焊垫55与所述互连芯片90的导电结构305；其中，所述互连芯片90位于所述第一芯片30侧部的电路板10上。
互连芯片90的其中一表面暴露部分导电结构305，从而所述互连芯片90与所述电路板10电连接，或者，所述互连芯片90通过所述电路板10与所述第一芯片30电连接。
本实施例中，在同一电镀工艺中，形成第一导电凸块40和第五导电凸块45，有利于提高封装效率。
本实施例中，通过设计电路板10中的互连结构14的布线方式，互连芯片90可以与电路板10电连接，或者，互连芯片90通过电路板10与第一芯片30电连接。互连芯片90可以用于将电路板10的电性引出，以便后续通过互连芯片90实现电路板10与外部电路的互连或者与其他芯片的互连；互连芯片90也可以用于将第一芯片30的电性引出，从而将第一芯片30的引出端引至互连芯片90中，以改变第一芯片30的互连位置，对第一芯片30的引出端进行再分布。
本实施例中，导电结构305贯穿互连芯片90，导电结构305的两端均被暴露，其中一端用于与第六焊垫55实现电连接，另一端用于与其他芯片或外部电路实现电连接。作为一种示例，导电结构305包括位于互连芯片90的其中一表面的互连线310和焊垫、以及从相背的另一表面嵌于互连芯片90中的插塞320，插塞320与互连线310相连。其中，互连芯片90表面暴露部分的互连线310，且互连线310中被互连芯片90表面暴露的部分作为焊垫(未标示)。在另一些实施例中，互连结构也可以仅包括贯穿互连芯片的插塞，插塞相应为互连芯片的表面所暴露的部分。在其他实施例中，互连结构也可以包括互连线和焊垫，焊垫为互连芯片表面所暴露的部分，后续通过形成从相背的另一表面嵌于互连芯片中的插塞，即可将互连芯片的电性引出。
相应的，本发明还提供一种板级系统级封装结构。图4是本发明板级系统级封装结构一实施例的结构示意图。
本实施例中，所述板级系统级封装结构包括：电路板10，包括第一键合面，所述电路板10形成有多个第一焊垫11，所述第一焊垫11凹陷于所述电路板10的第一键合面；第一器件晶圆100，位于键合于所述电路板10上，所述第一器件晶圆100包括第二键合面，所述第一器件晶圆100包括多个相间隔的第一芯片30，所述第一芯片30上形成有第二焊垫31，所述第二焊垫31凹陷于所述第二键合面，所述第一焊垫11与第二焊垫31相对；键合层20，位于所述电路板10和第一器件晶圆100之间，同时与所述第一键合面和第二键合面连接，且露出所述第一焊垫11和第二焊垫31，所述第一焊垫11和第二焊垫31围成第一空隙32，所述键合层20中形成有封闭的空腔21，至少部分所述第一芯片30位于所述空腔21上方；电镀的第一导电凸块40，位于所述第一空隙32中，所述第一导电凸块40电连接所述第一焊垫11和第二焊垫31。
本发明实施例提供的板级系统级封装结构中，第一器件晶圆100的第一键合面和电路板10的第二键合面相键合，实现了第一器件晶圆100中的多个第一芯片30和电路板10的键合，使得电路板10的第一焊垫11与第一芯片30的第二焊垫31相对设置围成第一空隙32，使得至少部分第一芯片30位于所述空腔21正上方，所述空腔21用于构成所述第一芯片30的功能腔，本发明实施例简化了板极系统级封装结构的形成工艺，缩减了工艺成本，提高了工艺效率，有利于产业的批量化生产。此外，所述键合层20不仅实现了第一器件晶圆100与电路板10之间的物理连接，而且，所述键合层20中形成有空腔21，空腔21提供了第一芯片30的功能腔，避免在电路板中形成功能腔，有利于减小对电路板10设计的影响，相应有利于提高电路板10的集成度；并且，所述键合层20露出所述第一焊垫11和第二焊垫31，键合层20还用于定义第一导电凸块40的形成位置，有利于防止电镀工艺中第一导电凸块40横向外溢，方便进行电镀工艺的控制。而且，通过电镀工艺形成第一导电凸块40，与利用焊接实现第一芯片30与电路板10电连接的方案相比，第一导电凸块40的形成工艺简单，效率高。
所述电路板10用于支撑和固定多个不同的电路元件，还用于实现电路元件之间的电连接。
本实施例中，所述电路板10具有相背的第一表面101和第二表面102，所述第一表面101作为第一键合面。其他实施例中，所述第二表面作为第一键合面。在另一些实施例中，所述第一表面和第二表面均可以作为第一键合面。
本实施例中，电路板10可以为印刷电路板。电路板10不限于PCB板，还可以为其他形式的电路板，比如陶瓷电路板。
本实施例中，每层板至少包括基板12以及位于所述基板12表面的互连结构14。所述互连结构14可以包括互连线、及位于互连线上的互连垫。
本实施例中，每层板还包括：互连插塞15，贯穿所述基板12，所述互连插塞连接基板12两侧的互连结构14。所述电路板10的层数可以根据实际需求确定。本实施例以电路板10为三层板为示例进行说明。在其他实施例中，电路板也可以是单层板、双层板或四层板等。
本实施例中，第一器件晶圆100键合在电路板10上。因此，在制备第一芯片30时，无需完成所有功能腔的制备工艺，有利于降低制备第一芯片30的工艺复杂度，提高芯片制造效率，而且，将第一芯片30的功能腔的一部分设置于电路板10中，减小了封装结构的整体厚度，有利于满足器件尺寸的薄型化和小型化的需求。
本实施例中，所述第一芯片30表面包括工作区30a以及环绕所述工作区30a的互连区30b，所述第二焊垫31位于所述互连区30b。其中，所述工作区30a指的是用于与第一芯片30的功能腔相对的区域。
具体的，在图2(a)中，所述第一器件晶圆100上的所述第一芯片30的数量为多个，多个第一芯片30为同功能芯片。
在图2(b)中，所述多个第一芯片30至少包括两种不同功能的芯片，如图中示出的第一芯片30c和第一芯片30d，第一芯片30c中不具有芯片空腔，第一芯片30d中具有芯片空腔，第一芯片30c和第一芯片30d集成在一起用于实现一定的功能。
需要说明的是，根据第一芯片30d的功能种类，第一芯片30d可以是上下均需要空腔的芯片，比如体声波薄膜谐振器；第一芯片30d也可以是仅需要上空腔或下空腔的芯片，比如表面声波谐振器。
本实施例中，以所述第一芯片30d是上下均需要空腔的芯片为例，第一芯片30d中可以含有芯片空腔3011。具体地，第一芯片30d可以为体声波滤波器中的FBAR滤波器，其包括谐振结构3013(包括上下电极以及位于上下电极之间的压电膜)以及位于谐振结构3013一侧的芯片空腔3011。相应的，后续通过键合层将第一芯片30d键合至电路板10上后，键合层中的空腔以及电路板10中的空腔21构成第一芯片30d的下空腔，第一芯片30d中的芯片空腔3011作为其上空腔，该上空腔和下空腔分别位于谐振结构3013两侧，所述空腔21、空腔和芯片空腔3011共同作为第一芯片30d的工作腔。
在另一些实施例中，第一芯片中也可以未含芯片空腔。例如，第一芯片为SMR体声波滤波器，其包括谐振结构(包括上下电极以及位于上下电极之间的压电膜)以及位于谐振结构一侧的布拉格反射层，或者，第一芯片为表声波滤波器，其包括谐振结构(包括叉指电极以及压电膜)。在这种情况下，由于通过在键合层中形成空腔、在电路板中形成空腔，则在制造第一芯片时，则可以无需在第一芯片中形成芯片空腔，可以节省工艺流程，从而节约成本，提升工艺效率。在其他实施例中，第一芯片也可以是其他含有空腔的芯片，比如红外热堆传感器。
键合层20的材料包括可光刻键合材料、芯片粘结膜(die attach film，DAF)、玻璃、介质材料和聚合物材料中的一种或多种。
本实施例中，键合层20的材料包括可光刻键合材料。键合层20的材料包括：膜状干膜或液态干膜。干膜材料的弹性模量比较小，在受到热应力时容易变形而不至于破损，有利于减小第一芯片30与电路板10之间的结合应力。本实施例中，键合层20的形状为环状，空腔21为封闭的空腔，从而防止在后续进行塑封工艺时，塑封材料填入至空腔21(即第一芯片的工作腔)中，进而避免对第一芯片的正常性能产生影响。
在其他实施例中，键合层的材料为芯片粘结膜，芯片粘结膜为具有双面粘性的膜状材料；或者，键合层的材料为介质材料，例如为含硅的氧化物或氮化物；或者，键合层的材料为玻璃；或者，键合层的材料为聚合物材料，其中，该聚合物材料指的是聚合物黏合剂，例如为PMMA或聚酰亚胺。
所述第一焊垫11用于与第一芯片30的第二焊垫31对应电连接。具体地，第一焊垫11凹陷于电路板10表面，以便于第一焊垫11与第二焊垫31相对能够围成第一空隙，从而使得第一空隙能够为第一导电凸块40的形成提供空间。
本实施例中，第一焊垫11位于顶层的互连结构14上且与相应的互连结构14电连接。第一焊垫11可以是焊盘，但不限于焊盘，也可以是其他具有电连接功能的导电块。第一焊垫11的材料为导电材料。本实施例中，第一焊垫11的材料包括：铜、钛、铝、金、镍、铁、锡、银、锌或铬中的任意一种或多种。
本实施例中，所述第一焊垫11一侧的电路板10表面(即第一表面101)形成有第一有机介质层13或第一无机介质层，第一焊垫11埋设于所述第一有机介质层13或第一无机介质层中，且部分暴露于所述第一表面101，以便于在暴露的所述第一焊垫11表面电镀形成第一导电凸块40。此外，后续对所述第一器件晶圆100的切割区100a处进行切割的过程中，所述第一机介质层13或第一无机介质层能够起到保护所述电路板10中的焊垫、互连结构不易受损伤。
本实施例中，第一导电凸块40通过电镀工艺形成，由于无需利用焊接工艺实现第一芯片30与电路板10之间的电连接，电路板10上相应无需形成阻焊剂和助焊剂，可以形成具有光刻键合特性的第一有机介质层13或者第一无机介质层，从而提升电路板10的形成效率，节省工艺流程。其中，当电路板10顶层是具有光刻键合特性的第一有机介质层13时，可以根据需要选择一定厚度的第一有机介质层13，方便将第一器件晶圆100键合至电路板10上，无需额外形成键合层，这样可以节省工艺，提高电路板的形成效率；当电路板10顶层是第一无机介质层时，由于电镀液在无机介质层上的表面张力小，电镀液更容易进入第一空隙中，从而有利于提高第一导电凸块40的形成良率和效率。
第一器件晶圆100键合于所述电路板10上，所述第一器件晶圆100具有相背的第三表面301和第四表面302，所述第二焊垫31位于所述第三表面301一侧且凹陷于所述第三表面301。具体的，第二焊垫31位于所述第一芯片30中。
本实施例中，第一器件晶圆100中，相邻所述第一芯片30之间为切割区100a，为后续对所述第一器件晶圆100进行切割预留的切割空间。
本实施例中，所述电路板10与第一器件晶圆100的形状和面积大小相同，如此，后续通过键合层，将所述电路板10的第一键合面和第一器件晶圆100的第二键合面键合的步骤中，对电路板10和第一器件晶圆100的各处施加应力时，能够保障各个第一芯片30与第一器件晶圆100之间的压力相同，使得各个第一芯片30与电路板的键合强度和键合强度的均一性满足要求。此外，电路板10与第一器件晶圆100的形状和面积大小相同，使得电路板10的区域和第一器件晶圆100的区域能够相映合，使得电路板10与第一器件晶圆100的面积能够充分利用，在后续切割后，能够形成更多的封装结构。
本实施例中，所述电路板10与第一器件晶圆100均为圆形。电路板10为圆形能够适用于半导体前段工艺中的机器，设备和工艺兼容性强。其他实施例中，所述电路板也可以为多边形，多边形包括：方形、五边形、六边形、八边形等。
所述第二焊垫31凹陷于第二键合面，即第三表面301表面，从而使所述第二焊垫31与第一焊垫11相对围成第一空隙，且有利于增大第一空隙的高度。
第一空隙32用于为形成第一导电凸块40提供空间位置。而且第一空隙32暴露出所述第一焊垫11和第二焊垫31，第一焊垫11和第二焊垫31的材料均为导电材料，以便于在形成第一导电凸块40的电镀工艺的过程中，仅在暴露出的第一焊垫11和第二焊垫31上电镀形成第一导电凸块。
本实施例中，所述第一空隙的高度为5μm至200μm，有利于使得电镀液容易进入第一空隙内进行电镀工艺，提高第一导电凸块40的形成质量，还使得第一导电凸块40的高度不至于过大。
本实施例中，第一焊垫11和所述第二焊垫31包括正对部分、错开部分。第一焊垫11和所述第二焊垫31的正对部分的面积大于第一焊垫11或第二焊垫31面积的二分之一，从而更好的实现电镀工艺，有利于使得第一导电凸块40尽可能完整地填充于第一空隙内，从而保证第一导电凸块40与第一焊垫11、第二焊垫31之间均具有足够的接触面积，相应有利于实现较低的接触电阻。
键合层20不仅实现了第一器件晶圆100与电路板10之间的物理连接，而且，键合层20中形成有空腔21，空腔21提供了位于第一芯片30下方的空腔的一部分深度，避免在电路板10中形成功能腔，有利于减小对电路板10设计的影响。本实施例中，空腔21共同构成第一芯片30的功能腔。本实施例中，空腔21为封闭的空腔，第一芯片30位于空腔21上方，从而使得第一芯片密封空腔21。且根据第一芯片30的功能类型，至少部分第一芯片30位于空腔21上方。本实施例中，第一芯片30完全遮盖空腔21，从而增大功能腔的有效空间大小，提高第一芯片30的性能。
本实施例中，所述键合层20为可光刻的材料，可以根据工艺需求刻蚀成所需的形状，且其还能够起到键合的作用，用于将第一器件晶圆100的第二键合面和电路板10的第一键合面键合在一起。具体的，键合层20的材料包括：膜状干膜或液态干膜。干膜材料的弹性模量比较小，在受到热应力时容易变形而不至于破损，有利于减小第一器件晶圆100与电路板10之间的结合应力。本实施例中，键合层20的形状为环状，空腔21为封闭的空腔，从而防止在后续进行塑封工艺时，塑封材料填入至空腔21(即第一芯片的功能腔)中，进而避免对各个第一芯片30的正常性能产生影响。其他实施例中，所述键合层还可以为其余的能实现第一器件晶圆和电路板实现键合的材料。
其他实施例中，所述键合层也可以是介质材料或玻璃，所述介质材料包括：氧化硅或氮化硅。
本实施例中，键合层20，位于所述电路板10和第一器件晶圆100的第一芯片30之间，仅第一芯片30与电路板10相对的位置中避开焊垫的位置有键合层20，键合层20用于定义第一导电凸块的形成位置，便于后续通过电镀工艺形成第一导电凸块时，电镀液能够流入第一空隙32中，也就是说键合层20围成了第一空隙的边界，防止后续第一导电凸块40超越该边界，方便进行电镀工艺的控制，防止电镀工艺中第一导电凸块横向外溢。键合层20的厚度为5μm至200μm，键合层20至少覆盖第一芯片30面积的10％，以保证第一芯片30与电路板10之间的粘结强度。
第一导电凸块40用于实现第一焊垫11和第二焊垫31的电连接，使得第一芯片30与电路板10之间实现电连接。
本实施例中，所述第一导电凸块40的横截面积大于10平方微米，从而既可以保证第一导电凸块40占用的面积不至于过大，也可以保证第一导电凸块40与第一焊垫11或第二焊垫31之间的结合强度，进而保证第一焊垫11与第二焊垫31之间良好的电性连接。
本实施例中，所述板级系统级封装结构还包括：塑封层50，覆盖第一芯片30和电路板10。塑封层50用于实现第一芯片30与电路板10的封装集成。塑封层50还能起到绝缘、密封以及防潮的作用，有利于提高封装结构的可靠性。塑封层50的材料为塑封材料。本实施例中，空腔21为封闭的空腔，因此，塑封层50的材料不会填充至空腔21中。其他实施例中，基于实际的器件功能需求，板级系统级封装结构也可以不包括所述塑封层。
对本实施例所述板级系统级封装结构的具体描述，可结合参考前述实施例中的相应描述，本实施例在此不再赘述。
图8是本发明板级系统级封装结构第二实施例的结构示意图。
本实施例与前述实施例的相同之处，在此不再赘述。本实施例与前述实施例的不同之处在于：所述电路板10还包括第三焊垫16，位于电路板10背向第一芯片30的一侧的表面，所述板级系统级封装结构还包括：电镀的第二导电凸块，位于所述第三焊垫上。
本实施例中，所述电路板10包括多层板，每层板至少包括基板12以及位于所述基板12表面的互连结构14。所述电路板10还包括第三焊垫16，所述第三焊垫16位于底层的所述互连结构14上且与相应的所述互连结构14电连接。
电路板10还包括：第三焊垫16，位于底层的互连结构14上且与底层的互连结构14电连接。具体地，第三焊垫16，位于所述电路板10的第二表面102一侧，且凹陷于所述第二表面102，第三焊垫16的部分表面暴露于第二表面102。
具体的，第三焊垫16为第二表面102暴露出的底层的部分互连结构14，从而无需额外在第二表面102上形成焊垫，有利于简化工艺；其他实施例中，第三焊垫还可以形成在底层的互连结构上，且暴露于第二表面。
本实施例中，第二表面102形成有第二有机介质层17或第二无机介质层，第三焊垫16设于第二有机介质层17或第二无机介质层中，且部分暴露与所述第二表面102，以便于在暴露的所述第三焊垫16表面电镀形成第二导电凸块80。对第二有机介质层17和第二无机介质层的具体描述，可结合参考前述实施例中对第一有机介质层和第一无机介质层的描述，在此不再赘述。
本实施例中，所述板级系统级封装结构还包括：电镀的第二导电凸块80，位于所述第三焊垫16上。第二导电凸块80用于实现电路板10与其他芯片或部件的电连接。本实施例中，第二导电凸块80和第一导电凸块40在同一步骤中通过电镀工艺形成，提高了封装效率。
对本实施例所述板级系统级封装结构的具体描述，可结合参考前述实施例中的相应描述，本实施例在此不再赘述。
图10是本发明板级系统级封装结构第三实施例的结构示意图。
本实施例与前述实施例的相同之处，在此不再赘述。本实施例与前述实施例的不同之处在于：所述电路板10相对的两个面上均键合有第一器件晶圆100。
所述第一焊垫11位于所述第一表面101一侧且凹陷于所述第一表面101；所述电路板10还包括：第三焊垫16，位于所述第二表面102一侧且凹陷于所述第二表面102；通过键合层还在电路板10的第二表面102键合另一个第一器件晶圆，所述键合层还避开所述第三焊垫16设置，所述第三焊垫16与所述第二焊垫21相对围成第二空隙325；电镀的第三导电凸块81，位于所述第二空隙325中，用于电连接所述第三焊垫16与所述第二焊垫21。所述电路板10相对的第一表面101和第二表面102均键合有第一器件晶圆100同时，有利于提高封装的集成度。键合于电路板10的第一表面101和第二表面102上的第一器件晶圆100中的第一芯片30的种类可以相同，也可以不同。
相应的，第一导电凸块40位于所述第一空隙32中，所述第三导电凸块81位于所述第二空隙325中，用于电连接所述第二焊垫31与所述第三焊垫16。
对本实施例所述板级系统级封装结构的具体描述，可结合参考前述实施例中的相应描述，本实施例在此不再赘述。
图11是本发明板级系统级封装结构第四实施例的结构示意图。
本实施例与前述实施例的相同之处，在此不再赘述。本实施例与前述实施例的不同之处在于：所述电路板10中形成有贯穿电路板10的一个或多个空气孔19，且一或多个所述空气孔19位于所述空腔21的正下方。
所述电路板10包括非布线区域10a，因此，在所述电路板10的制作过程中，不在所述非布线区域10a中制作电路结构，从而去除非布线区域10a的电路板10的过程中，能够仅刻蚀绝缘材料而不刻蚀导电材料，相应降低形成空气孔19的工艺难度。
通过电路板10中形成贯穿所述电路板10的一个或多个空气孔19，以满足第一芯片30的实际的器件功能需求。例如，第一芯片30为传感器模组芯片，且该传感器模组芯片是麦克风传感器芯片，通过形成空气孔19，使麦克风传感器能够实现声波传感功能。
对本实施例所述板级系统级封装结构的具体描述，可结合参考前述实施例中的相应描述，本实施例在此不再赘述。
图13是本发明板级系统级封装结构第五实施例的结构示意图。
本实施例与前述实施例的相同之处，在此不再赘述。本实施例与前述实施例的不同之处在于：所述封装方法用于实现三维封装(3D package)。
第一器件晶圆100具有相背的第三表面301和第四表面302，第二焊垫31位于第三表面301一侧且凹陷于第三表面301，第一器件晶圆100还包括第四焊垫36，位于第一芯片30中，所述第四焊垫位于第四表面302一侧且凹陷与所述第四表面，所述第四焊垫36和第二焊垫31之间实现电连接。
本实施例中，所述第一芯片30中形成有通孔互连结构33，所述通孔互连结构33朝向所述第三表面301的一端与所述第二焊垫31连接。具体地，通孔互连结构33为硅通孔互连结构。本实施例中，通孔互连结构33朝向第四表面302的一端与第四焊垫36连接。
本实施例中，第四表面302形成有第三有机介质层37或第三无机介质层，第四焊垫36埋设于第三有机介质层37或第三无机介质层中且部分暴露在外。本实施例中，由于无需利用焊接工艺实现第一芯片30与电路板10以及第二芯片之间的电连接，第四表面302上无需形成阻焊剂和助焊剂，可以形成具有光刻键合特性的第三有机介质层37或第三无机介质层，从而提升第一芯片30的形成效率，节省工艺流程。
本实施例中，所述板级系统级封装结构还包括：第二器件晶圆200，所述第二器件晶圆200位于所述第一器件晶圆100上，所述第二器件晶圆200具有第二芯片70，第二器件晶圆200的任一表面形成有第五焊垫34，第五焊垫34位于所述第二芯片70中，第五焊垫34凹陷于第二芯片70的表面，第五焊垫34与第四焊垫36相对围成第三空隙；电镀的第四导电凸块75位于第三空隙中，电连接第四焊垫36和第五焊垫34。
第二器件晶圆200与第一器件晶圆100键合在一起，使得多个第一芯片30和第二芯片70分别键合在一起，以实现特定的功能。其中，将第二器件晶圆200与第一器件晶圆100键合在一起，且将第一器件晶圆100键合于电路板10上，从而将第二器件晶圆200和第一器件晶圆100在沿垂直于电路板10表面的方向上堆叠，相应实现了三维封装。所述第二芯片70的类型可以与第一芯片30的类型相同，也不可以不同。关于所述第二芯片70以及所述第五焊垫34的详细描述，可参考前述实施例对第一芯片30和第二焊垫31的相应描述，在此不再赘述。
第二器件晶圆200上也可以继续堆叠器件晶圆，所述器件晶圆的堆叠方式与第二器件晶圆的堆叠类似，在此不再赘述。
晶圆键合层22，位于所述第一器件晶圆和第二器件晶圆之间，所述晶圆键合层中具有所述空腔或者不具有所述空腔。本实施例的图12中示出了具有空腔21的情形，晶圆键合层22中不具有空腔21的情形未作图示出。
第五焊垫34凹陷于第二芯片70的表面，以便使第五焊垫34与第四焊垫36相对能够围成第三空隙。第五焊垫34相应用于与第一芯片30的第四焊垫36对应实现电连接。第四导电凸块75位于第三空隙中，第四导电凸块75电连接第四焊垫36与第五焊垫34，实现第一芯片30与第二芯片70之间的电连接。
图14本发明板级系统级封装结构第六实施例中各步骤对应的结构示意图。
本实施例与前述实施例的相同之处，在此不再赘述。本实施例与前述实施例的不同之处在于：
参考图14，所述电路板10表面还形成有多个第六焊垫55，所述第六焊垫55凹陷于所述电路板10表面。
对所述第六焊垫55的具体描述，可结合参考第一焊垫的相应描述，在此不再赘述。
继续参考图14，所述第一器件晶圆上还形成有与第一芯片30相间隔的互连芯片90，所述互连芯片90中形成有导电结构305，所述互连芯片90凹陷于所述第二键合面，所述互连芯片90的一表面与所述第二键合面重合，且暴露部分所述导电结构305。
所述互连芯片90键合与所述电路板10上，所述互连芯片90的导电结构305和第六焊垫55相对围成第四空隙(未标示)；
通过电镀工艺在所述第四空隙中形成第五导电凸块45，所述第五导电凸块45电连接所述第六焊垫55与所述互连芯片90的导电结构305；其中，所述互连芯片90位于所述第一芯片30侧部的电路板10上。
互连芯片90的其中一表面暴露部分导电结构305，从而所述互连芯片90与所述电路板10电连接，或者，所述互连芯片90通过所述电路板10与所述第一芯片30电连接。
本实施例中，在同一电镀工艺中，形成第一导电凸块40和第五导电凸块45，有利于提高封装效率。
本实施例中，通过设计电路板10中的互连结构14的布线方式，互连芯片90可以与电路板10电连接，或者，互连芯片90通过电路板10与第一芯片30电连接。互连芯片90可以用于将电路板10的电性引出，以便后续通过互连芯片90实现电路板10与外部电路的互连或者与其他芯片的互连；互连芯片90也可以用于将第一芯片30的电性引出，从而将第一芯片30的引出端引至互连芯片90中，以改变第一芯片30的互连位置，对第一芯片30的引出端进行再分布。
本实施例中，导电结构305贯穿互连芯片90，导电结构305的两端均被暴露，其中一端用于与第六焊垫55实现电连接，另一端用于与其他芯片或外部电路实现电连接。作为一种示例，导电结构305包括位于互连芯片90的其中一表面的互连线310和焊垫、以及从相背的另一表面嵌于互连芯片90中的插塞320，插塞320与互连线310相连。其中，互连芯片90表面暴露部分的互连线310，且互连线310中被互连芯片90表面暴露的部分作为焊垫(未标示)。在另一些实施例中，互连结构也可以仅包括贯穿互连芯片的插塞，插塞相应为互连芯片的表面所暴露的部分。在其他实施例中，互连结构也可以包括互连线和焊垫，焊垫为互连芯片表面所暴露的部分，后续通过形成从相背的另一表面嵌于互连芯片中的插塞，即可将互连芯片的电性引出。
对本实施例所述板级系统级封装结构的具体描述，可结合参考前述实施例中的相应描述，本实施例在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (26)

1.一种板级系统级封装方法，其特征在于，包括：
提供电路板，作为载板，所述电路板包括第一键合面，所述电路板形成有多个第一焊垫，所述第一焊垫凹陷于所述电路板的第一键合面；
提供第一器件晶圆，包括第二键合面；所述第一器件晶圆上形成有多个相间隔的第一芯片，所述第一芯片上形成有第二焊垫，所述第二焊垫凹陷于所述第二键合面；
通过键合层，实现所述第一器件晶圆的第二键合面和电路板的第一键合面的键合，所述键合层露出所述第一焊垫和第二焊垫，且所述第一焊垫与第二焊垫相对设置围成第一空隙；所述键合层中形成有空腔，至少部分所述第一芯片位于所述空腔的正上方；
通过电镀工艺在所述第一空隙中形成第一导电凸块，用于电连接所述第一焊垫和第二焊垫；
对所述第一器件晶圆进行切割，以分离所述第一芯片。
2.如权利要求1所述的板级系统级封装方法，其特征在于，所述键合层的材料包括可光刻键合材料、芯片粘结膜、玻璃、介质材料和聚合物材料中的一种或多种。
3.如权利要求1所述的板级系统级封装方法，其特征在于，所述系统级封装方法包括：在提供电路板和所述第一器件晶圆后，在所述电路板的第一键合面上或第一器件晶圆的第二键合面上形成可光刻的键合层；
通过键合层将所述第一器件晶圆与电路板相键合。
4.如权利要求1所述的板级系统级封装方法，其特征在于，所述键合层的厚度为5μm至200μm，所述键合层至少覆盖所述第一芯片面积的10％。
5.如权利要求1所述的板级系统级封装方法，其特征在于，通过键合层将所述第一器件晶圆与电路板相键合的步骤中，相对的所述第一焊垫和第二焊垫包括正对部分和错开部分，所述正对部分的面积大于所述第一焊垫面积或第二焊垫面积的二分之一。
6.如权利要求1所述的板级系统级封装方法，其特征在于，在所述电路板表面法线方向上，所述第一空隙的尺寸为5um至200um。
7.如权利要求1所述的板级系统级封装方法，其特征在于，通过键合层将所述第一器件晶圆与电路板相键合的步骤中，所述第一焊垫或所述第二焊垫暴露出的面积为5平方微至200平方微米。
8.如权利要求1所述的板级系统级封装方法，其特征在于，所述第一导电凸块的横截面积大于10平方微米。
9.如权利要求1所述的板级系统级封装方法，其特征在于，所述第一焊垫、第二焊垫的材料包括铜、钛、铝、金、镍、铁、锡、银、锌和铬中的任意一种或多种；所述第一导电凸块的材料包括铜、钛、铝、金、镍、铁、锡、银、锌和铬中的任意一种或多种。
10.如权利要求1至9中任一项所述的板级系统级封装方法，其特征在于，所述电镀工艺包括化学镀。
11.如权利要求10所述的板级系统级封装方法，其特征在于，所述化学镀包括：化学镀钯浸金，其中化学镍的时间为30分钟至50分钟，化学金的时间为4分钟至40分钟，化学钯的时间为7分钟至32分钟；
或者，化学镍金，其中化学镍的时间为30分钟至50分钟，化学金的时间为4分钟至40分钟；
或者，化学镍，其中化学镍的时间为30分钟至50分钟。
12.如权利要求1所述的板级系统级封装方法，其特征在于，所述提供电路板的步骤中，所述电路板具有相背的第一表面和第二表面，所述第一焊垫位于所述第一表面一侧且凹陷于所述第一表面；所述电路板还包括：第三焊垫，位于所述第二表面一侧且凹陷于所述第二表面；所述板级系统级封装方法还包括：在所述第三焊垫上形成第二导电凸块；
或者，
所述提供电路板的步骤中，所述电路板具有相背的第一表面和第二表面，所述第一焊垫位于所述第一表面一侧且凹陷于所述第一表面；所述电路板还包括：第三焊垫，位于所述第二表面一侧且凹陷于所述第二表面；通过键合层在电路板的第一表面和第二表面均键合所述第一器件晶圆，所述键合层还避开所述第三焊垫设置，所述第三焊垫与所述第二焊垫相对围成第二空隙；在所述第二空隙中形成第三导电凸块，用于电连接所述第三焊垫与所述第二焊垫。
13.如权利要求12所述的板级系统级封装方法，其特征在于，提供电路板的步骤中，所述第一表面形成有第一有机介质层或第一无机介质层，所述第一焊垫埋设于所述第一有机介质层或第一无机介质层中，且部分暴露于第一表面；
提供电路板的步骤中，所述第二表面形成有第二有机介质层或第二无机介质层，所述第三焊垫埋设于所述第二有机介质层或第二无机介质层中，且部分暴露于第二表面。
14.如权利要求1所述的板级系统级封装方法，其特征在于，所述提供电路板的步骤中，所述电路板中形成有贯穿电路板的一个或多个空气孔；
所述第一器件晶圆的第二键合面和电路板的第一键合面键合的步骤中，一或多个所述空气孔位于所述空腔的正下方。
15.如权利要求1所述的板级系统级封装方法，其特征在于，所述提供第一器件晶圆的步骤中，所述第一器件晶圆具有相背的第三表面和第四表面，所述第二焊垫位于所述第三表面一侧且凹陷于所述第三表面；所述第一器件晶圆还包括：第四焊垫，位于所述第一芯片中，所述第四焊垫位于所述第四表面一侧且凹陷于所述第四表面，所述第四焊垫和第二焊垫之间电连接；
所述板级系统级封装方法还包括：提供第二器件晶圆，所述第二器件晶圆具有第二芯片，所述第二器件晶圆的任一表面形成有第五焊垫，所述第五焊垫位于所述第二芯片中，所述第五焊垫凹陷于所述第二芯片的表面；利用晶圆键合层将所述第一器件晶圆与所述第二器件晶圆键合，所述晶圆键合层中具有所述空腔或者不具有所述空腔，所述第四焊垫与第五焊垫相对围成第三空隙；
通过电镀工艺在所述第三空隙中形成第四导电凸块，所述第四导电凸块电连接所述第四焊垫和第五焊垫。
16.如权利要求1所述的板级系统级封装方法，其特征在于，所述提供电路板的步骤中，所述电路板表面还形成有多个第六焊垫，所述第六焊垫凹陷于所述电路板表面；
提供所述第一器件晶圆的步骤中，所述第一器件晶圆上还形成有与第一芯片相间隔的互连芯片，所述互连芯片中形成有导电结构，所述互连芯片凹陷于所述第二键合面，所述互连芯片的一表面与所述第二键合面重合，且暴露部分所述导电结构；
实现所述第一器件晶圆的第二键合面和电路板的第一键合面键合的过程中，所述互连芯片键合与所述电路板上，所述互连芯片的导电结构和第六焊垫相对围成第四空隙；
通过电镀工艺在所述第四空隙中形成第五导电凸块，所述第五导电凸块电连接所述第六焊垫与所述互连芯片的导电结构；其中，所述互连芯片位于所述第一芯片侧部的电路板上；所述互连芯片与所述电路板电连接，或者，所述互连芯片通过所述电路板与所述第一芯片电连接。
17.如权利要求1所述的板级系统级封装方法，其特征在于，所述多个第一芯片为同功能芯片；或者，所述多个第一芯片至少包括两种不同功能的芯片；所述第一芯片包括：裸芯片、表面包裹有塑封层、顶面具有屏蔽层、第一芯片中形成有贯穿芯片的互连通孔结构中的至少一种情形；
所述第一芯片包括CIS芯片、传感器模组芯片、MEMS芯片和滤波器芯片中的至少一种；
所述传感器模组芯片包括生物传感器芯片、射频传感模组芯片、红外辐射传感模组芯片、可见光信号传感模组芯片、声波信号传感模组芯片和电磁波信号传感模组芯片中的至少一种；
所述滤波器芯片包括表面声波谐振器和体声波谐振器中的一种或两种；所述MEMS芯片包括热堆传感器芯片和麦克风芯片中的至少一种。
18.一种板级系统级封装结构，其特征在于，包括：
电路板，作为载板，所述电路板包括第一键合面，所述电路板形成有多个第一焊垫，所述第一焊垫凹陷于所述电路板的第一键合面；
第一器件晶圆，位于键合于所述电路板上，所述第一器件晶圆包括第二键合面，所述第一器件晶圆包括多个相间隔的第一芯片，所述第一芯片上形成有第二焊垫，所述第二焊垫凹陷于所述第二键合面，所述第一焊垫与第二焊垫相对；
键合层，位于所述电路板和第一器件晶圆之间，同时与所述第一键合面和第二键合面连接，且露出所述第一焊垫和第二焊垫，所述第一焊垫和第二焊垫围成第一空隙，所述键合层中形成有封闭的空腔，至少部分所述第一芯片位于所述空腔上方；
电镀的第一导电凸块，位于所述第一空隙中，所述第一导电凸块电连接所述第一焊垫和第二焊垫。
19.如权利要求18所述的板级系统级封装结构，其特征在于，所述键合层的材料包括可光刻键合材料、芯片粘结膜、玻璃、介质材料和聚合物材料中的一种或多种。
20.如权利要求18所述的板级系统级封装结构，其特征在于，相对的所述第一焊垫和第二焊垫包括正对部分和错开部分，所述正对部分的面积大于所述第一焊垫面积或所述第二焊垫面积的二分之一。
21.如权利要求18所述的板级系统级封装结构，其特征在于，所述第一空隙的高度为5um至200um。
22.如权利要求18所述的板级系统级封装结构，其特征在于，所述电路板具有相背的第一表面和第二表面，所述第一焊垫位于所述第一表面一侧且凹陷于所述第一表面：所述电路板还包括：第三焊垫，位于所述第二表面一侧且凹陷于所述第二表面；所述板级系统级封装结构还包括：电镀的第二导电凸块，位于所述第三焊垫上；
或者，
所述电路板具有相背的第一表面和第二表面，所述第一焊垫位于所述第一表面一侧且凹陷于所述第一表面；所述电路板还包括：第三焊垫，位于所述第二表面一侧且凹陷于所述第二表面；通过键合层还在电路板的第二表面键合另一个第一器件晶圆，所述键合层还避开所述第三焊垫设置，所述第三焊垫与所述第二焊垫相对围成第二空隙；电镀的第三导电凸块，位于所述第二空隙中，用于电连接所述第三焊垫与所述第二焊垫。
23.如权利要求22所述的板级系统级封装结构，其特征在于，第一有机介质层或第一无机介质层，位于所述第一表面，所述第一焊垫埋设于所述第一有机介质层或第一无机介质层中，且部分暴露于第一表面；
第二有机介质层或第二无机介质层，位于所述第二表面，所述第三焊垫埋设于所述第二有机介质层或第二无机介质层中，且部分暴露于第二表面。
24.如权利要求18所述的板级系统级封装结构，其特征在于，所述电路板中形成有贯穿电路板的一个或多个空气孔，且一或多个所述空气孔位于所述空腔的正下方。
25.如权利要求18所述的板级系统级封装结构，其特征在于，所述第一器件晶圆具有相背的第三表面和第四表面，所述第二焊垫位于所述第三表面一侧且凹陷于所述第三表面；所述第一器件晶圆还包括：第四焊垫，位于所述第一芯片中，所述第四焊垫位于所述第四表面一侧且凹陷于所述第四表面，所述第四焊垫和第二焊垫之间电连接；
所述板级系统级封装结构还包括：第二器件晶圆，所述第二器件晶圆位于所述第一器件晶圆上，所述第二器件晶圆具有第二芯片，所述第二器件晶圆的任一表面形成有第五焊垫，所述第五焊垫位于所述第二芯片中，所述第五焊垫凹陷于所述第二芯片的表面，所述第四焊垫与第五焊垫相对围成第三空隙；
晶圆键合层，位于所述第一器件晶圆和第二器件晶圆之间，所述晶圆键合层中具有所述空腔或者不具有所述空腔；
电镀的第四导电凸块位于所述第三空隙中，用于电连接所述第四焊垫和第五焊垫。
26.如权利要求18所述的板级系统级封装结构，其特征在于，所述电路板表面还形成有多个第六焊垫，所述第六焊垫凹陷于所述电路板表面；
所述第一器件晶圆上还形成有与第一芯片相间隔的互连芯片，所述互连芯片中形成有导电结构，所述互连芯片凹陷于所述第二键合面，所述互连芯片的一表面与所述第二键合面重合，且暴露部分所述导电结构；
所述互连芯片的导电结构和第六焊垫相对围成第四空隙；
电镀的第五导电凸块，位于所述第四空隙中，所述第五导电凸块电连接所述第六焊垫与所述互连芯片的导电结构；
其中，所述互连芯片与所述电路板电连接，或者，所述互连芯片通过所述电路板与所述第一芯片电连接。
CN202110129087.2A 2020-12-30 2021-01-29 板级系统级封装方法及封装结构 Withdrawn CN114823374A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110129087.2A CN114823374A (zh) 2021-01-29 2021-01-29 板级系统级封装方法及封装结构
PCT/CN2021/143214 WO2022143930A1 (zh) 2020-12-30 2021-12-30 一种板级系统级封装方法、结构、电路板及形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110129087.2A CN114823374A (zh) 2021-01-29 2021-01-29 板级系统级封装方法及封装结构

Publications (1)

Publication Number Publication Date
CN114823374A true CN114823374A (zh) 2022-07-29

Family

ID=82526318

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110129087.2A Withdrawn CN114823374A (zh) 2020-12-30 2021-01-29 板级系统级封装方法及封装结构

Country Status (1)

Country Link
CN (1) CN114823374A (zh)

Similar Documents

Publication Publication Date Title
US8344492B2 (en) Semiconductor device and method of manufacturing the same, and electronic apparatus
WO2022143930A1 (zh) 一种板级系统级封装方法、结构、电路板及形成方法
CN112117982B (zh) 封装结构及其制作方法
CN113540003A (zh) 一种系统级封装结构及封装方法
CN113539851A (zh) 一种系统级封装方法及其封装结构
CN113540066A (zh) 一种系统级封装结构及封装方法
CN113555291A (zh) 一种系统级封装方法及封装结构
CN113539852A (zh) 一种系统级封装方法及封装结构
CN113539855A (zh) 一种系统级封装方法及封装结构
CN113539849A (zh) 一种系统级封装方法及其封装结构
CN113539859A (zh) 一种系统级封装方法及封装结构
CN114823391A (zh) 一种晶圆级系统封装结构及方法
CN114695143A (zh) 板级系统级封装方法及封装结构、电路板
CN114823372A (zh) 板级系统级封装方法及封装结构
WO2022161248A1 (zh) 一种晶圆级系统封装结构及封装方法
CN113539857A (zh) 一种系统级封装方法及封装结构
CN114698259B (zh) 射频前端模组板级系统封装结构及其封装方法
CN114823374A (zh) 板级系统级封装方法及封装结构
CN114823390A (zh) 晶圆级系统封装方法及封装结构
CN114823377A (zh) 一种晶圆级系统封装结构及封装方法
CN114823375A (zh) 板级系统级封装方法及封装结构
CN114823373A (zh) 板级系统级封装方法及封装结构
CN114823356A (zh) 晶圆级系统封装方法及晶圆级系统封装结构
WO2022161247A1 (zh) 一种晶圆级系统封装结构及封装方法
CN114823387A (zh) 板级系统级封装方法及封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20220729

WW01 Invention patent application withdrawn after publication