[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN114822430B - 集成电路以及显示装置 - Google Patents

集成电路以及显示装置 Download PDF

Info

Publication number
CN114822430B
CN114822430B CN202210093046.7A CN202210093046A CN114822430B CN 114822430 B CN114822430 B CN 114822430B CN 202210093046 A CN202210093046 A CN 202210093046A CN 114822430 B CN114822430 B CN 114822430B
Authority
CN
China
Prior art keywords
circuit
voltage
capacitance
verification
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210093046.7A
Other languages
English (en)
Other versions
CN114822430A (zh
Inventor
森田晶
鹈饲进也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN114822430A publication Critical patent/CN114822430A/zh
Application granted granted Critical
Publication of CN114822430B publication Critical patent/CN114822430B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/64—Testing of capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Analogue/Digital Conversion (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Abstract

提供集成电路以及显示装置，不用增大半导体基板的面积就可对设置于该半导体基板的电容元件的电容大小进行检定。集成电路将被检定电容元件(Ct_1)和检定电路包含于同一半导体基板，检定电路包含检定用电容元件(Cs_1)和对节点(B)的电压和信号(Vref_B)的电压进行比较的比较电路(Cmp)，在第1期间将所述被检定电容元件(Cmp)的另一端与节点(B)连接，对该节点(B)施加信号(Vref_A)的电压，在第1期间后的第2期间，根据被检定电容元件(Ct_1)和检定用电容元件(Cs_1)的电容比使节点(B)发生电压变化，并根据比较电路(Cmp)的比较结果对被检定电容元件(Ct_1)的电容大小进行检定。

Description

集成电路以及显示装置
技术领域
本发明涉及例如集成电路以及显示装置。
背景技术
作为对形成于半导体基板的电容元件的电容大小进行检定的技术，例如可举出专利文献1所记载的技术。在专利文献1所记载的技术中，具体来说，与作为检定对象的电容元件不同地，将检定用的电容元件设置于半导体基板，对在作为检定对象的电容元件中产生的电位和在检定用的电容元件中产生的电位进行比较，从而判定检定对象的电容元件中的电容大小的精度是否收敛于目标范围内。
专利文献1：日本特开2015-128203号公报
但是，在专利文献1记载的技术中，如该文献的段落0041所记载的那样，需要将与检定对象的电容元件相同的电容大小的检定用的电容元件设置在同一半导体基板上。因此，在上述技术中，存在该半导体基板的面积增大的课题。
发明内容
本公开的一个方式的集成电路是将被检定电容元件和检定电路包含于同一半导体基板且所述被检定电容元件的一端保持为规定的电压的集成电路，所述检定电路包含检定用电容元件和对输入节点的电压和规定的基准电压进行比较的比较电路，在第1期间将所述被检定电容元件的另一端与所述比较电路的输入节点连接，并对该输入节点施加第1电压，在所述第1期间后的第2期间，根据所述被检定电容元件和所述检定用电容元件的电容比使所述比较电路的输入节点发生电压变化，并根据所述比较电路的比较结果对所述被检定电容元件的电容大小进行检定。
附图说明
图1是第1实施方式的集成电路中的包含检定电路的周边的电路图。
图2是示出检定电路的动作的图。
图3是示出检定电路的动作的图。
图4是第2实施方式的集成电路中的包含检定电路的周边的电路图。
图5是示出检定电路的动作的图。
图6是示出检定电路的动作的图。
图7是第3实施方式的集成电路中的包含检定电路的周边的电路图。
图8是示出检定电路的动作的图。
图9是示出检定电路的动作的图。
图10是第4实施方式的集成电路中的包含检定电路的周边的电路图。
图11是第5实施方式的集成电路中的包含检定电路的周边的电路图。
图12是第6实施方式的集成电路中的包含检定电路的周边的电路图。
图13是第7实施方式的集成电路中的包含检定电路的周边的电路图。
图14是第8实施方式的集成电路中的包含检定电路的周边的电路图。
图15是示出显示装置的电气结构的图。
图16是示出应用了集成电路的显示装置的立体图。
图17是示出显示装置的像素电路的结构的图。
图18是示出显示装置的集成电路的结构的图。
图19是示出集成电路的驱动器电路的结构的图。
图20是示出其他显示装置的电气结构的图。
标号说明
1：集成电路；10：检定电路；20：液晶面板；30：FPC基板；40：印刷基板；110：判定电路；120：控制电路；Ct_1～Ct_n、Ct：被检定电容元件；Cs_1～Cs_m：检定用电容元件；Cmp：比较电路；Cmp1、Cmp2：比较器；Ext_N：端子。
具体实施方式
以下，参照附图对本发明的优选的实施方式进行说明。另外，以下说明的实施方式并不对权利要求书所记载的本发明的内容进行不当限定。并且，以下说明的结构未必全部都是本发明的必要构成要件。
[第1实施方式]
图1是第1实施方式的集成电路中的包含检定电路10的周边的电路图。在附图中，在检定电路10的周边，n个被检定电容元件Ct_1～Ct_n与构成检定电路10的元件一起设置于同一半导体基板。
被检定电容元件Ct_1～Ct_n分别是成为检定对象的电容元件(电容器)。在本实施方式中，依次选择被检定电容元件Ct_1～Ct_n中的任意1个而成为检定对象。
检定电路10包含判定电路110、控制电路120、n个开关Swt_1～Swt_n、Swr、m个检定用电容元件Cs_1～Cs_m以及比较电路Cmp。
与被检定电容元件Ct_1对应地设置有开关Swt_1，与被检定电容元件Ct_2对应地设置有开关Swt_2，以下同样与被检定电容元件Ct_n对应地设置有开关Swt_n。
在被检定电容元件Ct_1处，一端与节点N_1连接，另一端与开关Swt_1的一端连接。向节点N_1供给信号Vtemp_1。信号Vtemp_1的电压是任意的，并且时间上大致恒定。在被检定电容元件Ct_2处，一端与节点N_2连接，另一端与开关Swt_2的一端连接。向节点N_2供给信号Vtemp_2。信号Vtemp_2的电压是任意的，并且时间上大致恒定。以下同样，向节点N_n供给信号Vtemp_n。信号Vtemp_n的电压是任意的，并且时间上大致恒定。
开关Swt_1～Swt_n各自的另一端共同连接于节点B。
检定用电容元件Cs_1～Cs_m是在对被检定电容元件Ct_1～Ct_n中的被选择为检定对象的电容元件的电容大小进行检定时使用的。另外，在本说明中，检定是指测定电容大小或者判定该电容大小是否处于规定的范围内。
在将检定用电容元件Cs_1的电容大小设为“1”的情况下，检定用电容元件Cs_2、Cs_3、…、Cs_m的电容大小例如依次为“1/2”、“1/4”、…、“1/2(m-1)”。另外，具体来说，在将检定用电容元件Cs_1的电容大小设为10fF的情况下，检定用电容元件Cs_2、Cs_3、…、Cs_m的电容大小依次为5fF、2.5fF、…、{10/2(m-1)}fF。
检定用电容元件Cs_1～Cs_m各自的一端共同连接于节点B。向检定用电容元件Cs_1～Cs_m各自的另一端依次供给信号Bf_1、Bf_2、Bf_3、…、Bf_m。
开关Swr的一端与节点B连接，向开关Swr的另一端经由节点Refin供给信号Vref_A。
另外，节点Refin是第1节点的一例。并且，在本说明中，节点不仅包括另外设置的端子、电极，还包括设置于半导体基板的布线。
开关Swt_1～Swt_n及Swr中的接通是指一端和另一端闭合而导通、或者处于低阻抗状态，开关的断开是指一端和另一端打开而成为非导通、或者处于高阻抗状态。开关Swt_1～Swt_n及Swr例如由根据栅极节点的电压使源极/漏极节点间接通或断开的晶体管构成。
比较电路Cmp对施加于正输入端(+)的电压和施加于负输入端(-)的信号Vref_B的电压进行比较，从而输出表示该比较结果的信号Cout。详细来说，如果正输入端(+)的电压为信号Vref_B的电压以上，则比较电路Cmp以高电平输出信号Cout，如果正输入端(+)的电压小于信号Vref_B的电压，则比较电路Cmp以低电平输出信号Cout。
另外，比较电路Cmp的电源电压没有特别图示，但例如为1.8V(伏特)。在比较电路Cmp的电源电压为1.8V的情况下，表示该比较结果的信号Out的逻辑电平中的高电平为1.8V，低电平为0伏特。并且，在本实施方式中，比较电路Cmp的正输入端(+)即节点B是输入节点的一例。
判定电路110根据信号Cout的逻辑电平对被选择为检定对象的被检定电容元件的电容大小进行检定，并输出表示该检定的结果的信号Out。
控制电路120将开关Swt_1～Swt_n、Swr单独控制为接通或断开，并对信号Bf_1～Bf_m、Vref_A、Vref_B的电压进行控制。
接着，对第1实施方式的检定电路10的动作进行说明。
为了方便，对选择被检定电容元件Ct_1作为检定对象的情况进行说明。另外，假设如下情况：被检定电容元件Ct_1的电容大小为1.00pF(＝1000fF)附近，并且，这里以m＝8来设置检定用电容元件Cs_1～Cs_8。在将检定用电容元件Cs_1的电容大小设为10fF的情况下，检定用电容元件Cs_8的电容大小为0.078fF。
在本实施方式中，检定电路10用于检定1个被检定电容元件的电容大小的基本动作被分为第1期间和第2期间这2个期间。
首先，在最初的第1期间，如图1所示，控制电路120使与作为检定对象的被检定电容元件Ct_1对应的开关Swt_1接通，并使与其他被检定电容元件Ct_2～Ct_n对应的开关Swt_2～Swt_n断开。并且，控制电路120使开关Swr接通，将信号Vtemp_1的电压设为例如5.0V，将信号Bf_1～Bf_m、Vref_A的电压设为0V，将信号Vref_B的电压设为30.0mV。因此，在第1期间，针对节点B即比较电路Cmp的正输入端(+)的0V，负输入端(-)为30.0mV，因此，信号Cout为低电平。
另外，第1期间中的信号Vref_A的0V是第1电压的一例。
并且，在第1期间，在检定用电容元件Cs_1～Cs_8的各个检定用电容元件中，一端和另一端为相同电位。因此，分别储存在检定用电容元件Cs_1～Cs_8中的电荷被重置为零。
接着，在第1期间后的第2期间，如图2所示，控制电路120在使开关Swt_1接通的状态下使开关Swr断开。通过开关Swr的断开，节点Refin不与节点B连接。
并且，控制电路120在将信号Bf_2～Bf_m的电压维持为0V的状态下使信号Bf_1的电压从0V变化为5V。由于检定用电容元件Cs_1的电容大小为10fF，所以通过信号Bf_1的电压变化而移动的电荷为50fC(＝5V×10fF)。
在如上述那样以m＝8的方式设置检定用电容元件Cs_1～Cs_8的情况下，从节点B观察的电容大小约为1020fF。该电容大小是被检定电容元件Ct_1的1000fF与检定用电容元件Cs_1～Cs_8的20fF的合成电容。
因此，如果被检定电容元件CT_1的实际的电容大小正确地为1.00pF，则节点B的电压上升50fC/1020fF的49.0mV。因此，在比较电路Cmp中，针对正输入端(+)的49.0mV，负输入端(-)为30.0mV，因此，信号Cout反转为高电平。
另一方面，如果被检定电容元件Ct_1的实际的电容大小为1.65pF以上，则在第2期间，节点B的电压小于30.0mV，因此，信号Cout维持低电平，不反转。
因此，如果在第1期间到第2期间中信号Cout的逻辑电平维持为低电平，则判定电路110能够判定为被检定电容元件Ct_1的实际的电容大小为1.65pF以上。
在信号Cout反转为高电平的情况下，包含被检定电容元件Ct_1的实际的电容大小比1.00pF小到预想范围外的情况。因此，当在第2期间中信号Cout反转为高电平的情况下，控制电路120使用比检定用电容元件Cs_1小的电容元件(例如检定用电容元件Cs_2)再次重复同样的动作。
具体来说，在再次的第1期间，如图1所示，控制电路120使开关Swt_1和Swr接通，使其他开关Swt_2～Swt_n断开，将信号Vtemp_1的电压设为5.0V，将信号Bf_1～Bf_m、Vref_A的电压设为0V，将信号Vref_B的电压设为30.0mV。由此，信号Cout再次成为低电平。
接着，在再次的第2期间，如图3所示，控制电路120在使开关Swt_1接通的状态下使开关Swr断开，在使信号Bf_1、Bf_3～Bf_m的电压维持为0V的状态下使信号Bf_2的电压从0V变化为5V。由于检定用电容元件Cs_2的电容大小为5fF，所以通过信号Bf_2的电压变化而移动的电荷为25fC。
因此，如果被检定电容元件CT_1的电容大小为1.00pF，则节点B的电压上升25fC/1020fF的24.5mV。因此，在比较电路Cmp中，针对正输入端(+)的24.5mV，负输入端(-)为30.0mV，因此，信号Cout维持低电平。
另一方面，如果被检定电容元件Ct_1的实际的电容大小小于0.814pF，则在再次的第2期间，节点B的电压为30.0mV以上，因此，信号Cout反转为高电平。
因此，如果在再次的第1期间到再次的第2期间中信号Cout的逻辑电平维持为低电平，则判定电路110能够判定为被检定电容元件Ct_1的实际的电容大小处于包含1.00pF的预想范围、具体来说是0.814pF以上且小于1.65pF的范围。
并且，如果在再次的第1期间到再次的第2期间中信号Cout的逻辑电平反转为高电平，则判定电路110能够判定为被检定电容元件Ct_1的实际的电容大小小于0.814pF。
另外，检定用电容元件Cs_1是第1检定用电容元件的一例，检定用电容元件Cs_2是第2检定用电容元件的一例。
当在再次的判定中信号Cout发生了反转的情况下，控制电路120使用比检定用电容元件Cs_2小的电容元件(例如检定用电容元件Cs_3)再一次重复同样的动作。
虽然没有特别图示，但在再再次的第2期间，通过信号Bf_3的电压变化而移动的电荷为12.5fC。因此，在再再次的判定中，如果被检定电容元件Ct_1的实际的电容大小为0.398pF以上，则信号Cout维持低电平，如果小于0.398pF，则信号Cout反转为高电平。
因此，在再再次的判定中，如果信号Cout的逻辑电平维持为低电平，则能够判定为被检定电容元件Ct_1的实际的电容大小处于0.398pF以上且小于0.814pF的范围。并且，在再再次的判定中，如果信号Cout的逻辑电平反转为高电平，则能够判定为被检定电容元件Ct_1的实际的电容大小比0.398pF小。
以下，如果信号Cout的逻辑电平反转为高电平，则将用于检定的被检定电容元件依次切换为Ct_4、Ct_5、…、Ct_8，并且通过信号Cout维持为低电平，能够检定被检定电容元件Ct_1的实际的电容大小处于哪个范围。
另外，这里以被检定电容元件Ct_1～Ct_n中的例如选择了被检定电容元件Ct_1作为检定对象的情况为例来进行说明，但如果依次1个个地选择被检定电容元件Ct_2、Ct_3、…、Ct_n而进行同样的动作，则能够同样地对被检定电容元件Ct_2～Ct_n进行检定。
在第1实施方式中，从第1期间转移到第2期间时的节点B的电压变化量是对将所使用的检定用电容元件的电容大小除以检定对象的被检定电容元件的电容大小与被检定电容元件Ct_1～Ct_n之和而得的商(电容比)乘以该检定用电容元件中的电压变化量而得的积。
如上述那样，在选择了被检定电容元件Ct_1～Ct_n中的1个电容元件作为检定对象的情况下，当初次检定中的节点B的电压变化量小于信号Vref_B时，信号Cout的逻辑电平不发生反转。在规定的检定中，如果检定用电容元件的电容大小为最大，则只能够检定选择为检定对象的被检定电容元件的实际的电容大小为规定值以上的情况，因此，优选信号Vref_B的电压被设定为小于节点B的电压变化量。
另外，在第1实施方式中，在第1期间和第2期间中，将信号Vref_B的电压固定为30.0mV，但也可以构成为发生变化。
具体来说，控制电路120在第1期间将例如信号Vref_B设为信号Vref_A的电压以上的电压(例如1.0mV)。由此，信号Cout成为高电平。
接着，控制电路120在第2期间使信号Vref_B的电压逐渐上升而变化。
当在第2期间中信号Vref_B的电压逐渐变化的情况下，判定电路110根据信号Cout从高电平反转为低电平时的信号Vref_B的电压a来求出被检定电容元件Ct_1的实际的电容大小。
具体来说，在信号Cout发生了反转时的信号Vref_B的电压为a(V)的情况下，判定电路110按照下式(1)求出被检定电容元件Ct_1中的电容大小的X(fF)。
X＝(50-20·a)/a…(1)
例如，如果在信号Cout发生了反转时信号Vref_B的电压a为0.030V(＝30.0mV)，则判定电路110根据式(1)求出被检定电容元件Ct_1中的电容大小为1650fF(＝1.65pF)。
并且，如果信号Cout发生了反转时信号Vref_B的电压a为0.060V(＝60.0mV)，则判定电路110根据式(1)求出被检定电容元件Ct_1中的电容大小为813fF(＝0.813pF)。并且，例如如果信号Cout发生了反转时信号Vref_B的电压a为0.061V(＝60.1mV)，则判定电路110根据式(1)求出被检定电容元件Ct_1中的电容大小为800fF(＝0.800pF)。
换言之，如果信号Cout发生了反转时的信号Vref_B的电压a处于30.0mV以上且小于60.1mV的范围，则判定电路110能够判定为被检定电容元件Ct_1中的电容大小处于0.814pF以上且小于1.65pF的范围。
另外，如果信号Cout发生了反转时的信号Vref_B的电压a为0.049V(＝49.0mV)，则被检定电容元件Ct_1中的电容大小为1000fF(＝1.0pF)。
这样，在第2期间使信号Vref_B的电压逐渐变化，根据信号Cout的逻辑电平反转时的信号Vref_B的电压a对被检定电容元件的电容大小进行检定，在该结构中，不需要多次重复第1期间和第2期间。因此，在该结构中，与多次重复第1期间和第2期间的结构相比，能够在短时间内检定被检定电容元件的电容大小。
或者，也可以不在第2期间使信号Vref_B的电压逐渐变化，而是进行切换，以上述例子来说就是在30.0mV和60.1mV这2个之间切换，并根据信号Cout的逻辑电平来进行判定。详细来说，如果在信号Vref_B的电压为30.0mV时信号Cout反转为低电平，接着在信号Vref_B的电压为60.1mV时信号Cout再反转为高电平，则能够检定为被检定电容元件Ct_1的电容大小处于0.814pF以上且小于1.65pF的范围。
另外，如果在第2期间中信号Vref_B的电压为30.0mV时信号Cout维持为高电平，则能够检定为被检定电容元件Ct_1的电容大小为1.65pF以上。并且，如果在信号Vref_B的电压为60.1mV时信号Cout为低电平，则能够检定为被检定电容元件Ct_1的电容大小比0.814pF小。
在第2期间中，关于信号Vref_B的电压的30.0mV和60.1mV，只不过是一个例子，根据被检定电容元件应满足的电容大小的范围的下限和上限来决定。
在后述的第4实施方式中，30.0mV是第1基准电压的一例，60.1mV是第2基准电压的一例。
另外，在第1实施方式中，仅使用1个检定用电容元件Cs_1～Cs_m进行了说明，但也可以适当组合使用。例如，如果使用两个检定用电容元件Cs_1和Cs_2，则在第2期间中，使信号Bf_1和Bf_2从0V变化为5V即可。在使信号Bf_1和Bf_2从0V变化为5V的情况下，移动的电荷为75fC。
并且，在节点B，在被检定电容元件Ct_1～Ct_n中的例如选择了被检定电容元件Ct_1作为检定对象的情况下，除该被检定电容元件Ct_1以外，还附加了寄生电容。在该情况下，在第1实施方式中，在第1期间和第2期间中开关Swt_1接通，因此，该寄生电容能够作为与被检定电容元件Ct_1并联连接的状态来处理。因此，在第1实施方式中，检定电路10实际上是对被选择为检定对象的被检定电容元件检定包含寄生电容在内的合成电容。
[第2实施方式]
在第1实施方式中，构成为向检定用电容元件Cs_1～Cs_m的另一端分别依次供给信号Bf_1～Bf_m。在该结构中，例如在使用检定用电容元件Cs_1使信号Bf_1的电压变化的情况下，由该电压变化引起的电荷的移动也会波及其他检定用电容元件Cs_2～Cs_m。
因此，接下来，对设为只有限制了由电压变化引起的电荷的移动的检定用电容元件的第2实施方式进行说明。
图4是示出第2实施方式的集成电路中的检定电路10等的电路图。
在第2实施方式中，与图1所示的第1实施方式相比，与检定用电容元件Cs_1～Cs_m一一对应地按照该顺序设置开关Sws_1～Sws_m。并且，在第2实施方式中，从控制电路120向判定电路110供给信号Vref_B。
在第2实施方式中，开关Sws_1设置在节点B与检定用电容元件Cs_1之间。详细来说，开关Sws_1的一端与节点B连接，开关Sws_1的另一端与检定用电容元件Cs_1的一端连接。开关Sws_2设置在节点B与检定用电容元件Cs_2之间，开关Sws_3设置在节点B与检定用电容元件Cs_3之间，以下同样地，开关Sws_m设置在节点B与检定用电容元件Cs_m之间。
并且，在第2实施方式中，检定用电容元件Cs_1～Cs_m的另一端与电压为零的作为基准的电位Gnd接地。另外，检定用电容元件Cs_1～Cs_m的另一端并不限于电位Gnd，只要在时间上保持为大致恒定的相同电位即可。
接着，对第2实施方式的检定电路10的动作进行说明。
为了方便，与第1实施方式同样，对选择被检定电容元件Ct_1作为检定对象并且该被检定电容元件Ct_1的电容大小为1.00pF附近的情况进行说明。
在第2实施方式中，检定电路10用于检定1个被检定电容元件的电容大小的基本动作分为第1期间、第2期间以及第3期间这3个期间。
首先，在最初的第1期间，如图4所示，控制电路120使开关Swt_1和Swr接通，使开关Swt_2～Swt_n断开，使开关Sws_1～Sws_m断开。
并且，控制电路120将信号Vtemp_1的电压设为例如5.0V，将信号Vref_A的电压设为0V，将信号Vref_B设为小于0V的电压。另外，第2期间中的信号Vref_A的0V为第1电压的一例。
在第1期间中，针对节点B的0V，负输入端(-)小于0V，因此，信号Cout成为高电平。
在第1期间后的第2期间，如图5所示，控制电路120使开关Swt_1断开，使开关Sws_1接通。并且，控制电路120将信号Vref_A的电压从0V变更为1V。通过开关Sws_1的接通，在检定用电容元件Cs_1中储存10fC的电荷。
另外，第2期间中的信号Vref_A的1V为第2电压的一例。
并且，在第2期间中，信号Cout维持高电平。
在第2期间后的第3期间，如图6所示，控制电路120在使开关Swr断开之后使开关Swt1接通。在设被检定电容元件Ct_1的电容大小为X(fF)的情况下，在第3期间，被检定电容元件Ct_1和检定用电容元件Cs_1的合成电容的电容大小在从节点B观察时为(X+10)fF。在第2期间中储存于检定用电容元件Cs_1的10fC的电荷在第3期间被再分配至该合成电容。通过该再分配，节点B的电压从第2期间中的1V降低{10/(X+10)}V。
反过来说，在第3期间中，节点B的电压b能够由下式(2)表示。
1-b＝{10/(X+10)}…(2)
当用该式(2)求解X时，能够如下式(3)那样表示。
X＝10·b/(1-b)…(3)
判定电路110在第3期间通过将信号Cout从高电平反转为低电平时的信号Vref_B的电压b代入到上述式(3)，求出被检定电容元件Ct_1的实际的电容大小。
例如，如果在信号Cout发生了反转时信号Vref_B的电压b为0.994V(＝994mV)，则判定电路110根据式(3)求出被检定电容元件Ct_1的电容大小为1657fF(＝1.66pF)。
并且，例如如果在信号Cout发生了反转时信号Vref_B的电压b为0.988V(＝988mV)，则判定电路110根据式(3)求出被检定电容元件Ct_1的电容大小为823fF(＝0.823pF)。
换言之，如果信号Cout发生了反转时的信号Vref_B的电压b处于988mV以上且小于994mV的范围，则判定电路110能够检定为被检定电容元件Ct_1的电容大小处于0.823pF以上且小于1.66pF的范围。
另外，如果信号Cout发生了反转时的信号Vref_B的电压b为0.990V(＝990mV)，则被检定电容元件Ct_1的电容大小为1000fF(＝1.0pF)。
或者，也可以不使信号Vref_B的电压逐渐变化，而是在第3期间中使信号Vref_B的电压进行切换，以上述例子来说就是在988mV和994mV这2个之间进行切换，并根据信号Cout的逻辑电平进行判定。详细来说，如果信号Vref_B的电压b为988mV时信号Cout为高电平，信号Vref_B的电压为994mV时信号Cout为低电平，则能够检定为被检定电容元件Ct_1的电容大小处于0.823pF以上且小于1.66pF的范围。
另外，如果在信号Vref_B的电压为994mV时信号Cout反转为低电平，则能够检定为被检定电容元件Ct_1的电容大小为1.66pF以上。并且，如果在信号Vref_B的电压为988mV时信号Cout维持高电平，则能够检定为被检定电容元件Ct_1的电容大小比0.823pF小。
另外，在第2实施方式中，关于1个个地选择作为检定对象的被检定电容元件这一点和与检定对象的被检定电容元件的电容大小相匹配地选择检定用电容元件这一点，也与第1实施方式同样。
并且，被选择为检定对象的被检定电容元件的电容大小与节点B的寄生电容相加地被检定这一点上也与第1实施方式同样。
根据第2实施方式，检定用电容元件Cs_1～Cs_m的电容大小比被选择为被检定电容元件检定对象的被检定电容元件的电容大小小即可，因此能够抑制该半导体基板的面积变大。
[第3实施方式]
接着，对第3实施方式进行说明。
图7是示出第3实施方式的集成电路中的检定电路10等的电路图。
在第3实施方式中，与图4所示的第2实施方式相比，开关Trd_1～Trd_m与检定用电容元件Cs_1～Cs_m一一对应地设置。详细来说，开关Trd_1与检定用电容元件Cs_1对应设置，开关Trd_2与检定用电容元件Cs_2对应设置，以下同样地，晶体管Trd_m与检定用电容元件Cs_m对应设置。
这里，当为了对检定用电容元件Cs_1～Cs_m和开关Trd_1～Trd_m进行一般说明而使用1～m中的任意一个整数i时，开关Trd_i的一端与检定用电容元件Cs_i的一端连接，开关Trd_i的另一端与检定用电容元件Cs_i的另一端连接。
另外，开关Trd_1～Trd_m通过控制电路120而单独地接通或断开。并且，开关Trd_1～Trd_m实际上由晶体管构成。具体来说，在开关Trd_i由晶体管构成的情况下，该晶体管的漏极节点与检定用电容元件Cs_i的一端连接，该晶体管的源极节点与检定用电容元件Cs_i的另一端连接，从控制电路120向该晶体管的栅极节点供给指定接通或断开的控制信号。
接着，对第3实施方式的检定电路10的动作进行说明。为了方便，对选择被检定电容元件Ct_1作为检定对象并且该被检定电容元件Ct_1的电容大小为1.00pF附近的情况进行说明。
在第3实施方式中，检定电路10用于检定1个被检定电容元件的电容大小的基本动作分为第1期间、第2期间以及第3期间这3个期间。
首先，在最初的第1期间，如图7所示，控制电路120使开关Swt_1和Swr接通，使开关Swt_2～Swt_n断开，使开关Sws_1～Sws_m断开，使开关Trd_1接通，使开关Trd_2～Trd_m断开。
并且，控制电路120将信号Vtemp_1的电压设为例如5.0V，将信号Vref_A的电压设为0V，将信号Vref_B设为小于0V的电压。在第1期间中，针对节点B的0V，负输入端(-)小于0V，因此信号Cout成为高电平。
并且，通过开关Trd_1的接通，储存于检定用电容元件Cs_1的电荷被重置为零。
在第1期间后的第2期间，如图8所示，控制电路120使开关Swt_1断开，使开关Sws_1接通，使开关Trd_1断开。并且，控制电路120将信号Vref_A的电压从0V变更为1V。通过开关Sws_1的接通，在检定用电容元件Cs_1中储存10fC的电荷。
另外，在第2期间中，信号Cout维持高电平。
在第2期间后的第3期间，如图9所示，控制电路120在使开关Swr断开之后使开关Swt1接通。并且，控制电路120使信号Vref_B从0V以上的电压逐渐上升而变化。
其他动作与第2实施方式同样，判定电路110在第3期间通过将信号Cout从高电平反转为低电平时的信号Vref_B的电压b代入到上述式(3)，求出被检定电容元件Ct_1的实际的电容大小。
另外，在第3实施方式中，关于1个个地选择检定对象的被检定电容元件这一点和与检定对象的被检定电容元件的电容大小相匹配地选择检定用电容元件这一点，也与第1和第2实施方式同样。
并且，被选择为检定对象的被检定电容元件的电容大小与节点B的寄生电容相加地被检定这一点上也与第1和第2实施方式同样。
根据第3实施方式，检定用电容元件Cs_1～Cs_m的电容大小比被选择为被检定电容元件检定对象的被检定电容元件的电容大小小即可，因此，能够抑制该半导体基板的面积变大。
[第4实施方式]
在第1实施方式至第3实施方式中，在对1个被检定电容元件的电容大小进行检定时，需要将第1期间和第2期间重复两次以上、或者使信号Vref_B的电压发生变化。因此，接下来，对在检定被检定电容元件的电容大小时在第1期间和第2期间中不需要使信号Vref_B的电压发生变化的第4实施方式进行说明。
图10是第4实施方式的集成电路中的包含检定电路10的周边的电路图。在第4实施方式中，与图1所示的第1实施方式的不同之处在于，追加了AND电路L1、NOR电路L2以及EX-OR电路L3，并且比较电路Cmp包含比较器Cmp1和Cmp2。
比较器Cmp1的正输入端(+)和比较器Cmp2的正输入端(+)与节点B连接。向比较器Cmp1的负输入端(-)供给信号Vref_B1，向比较器Cmp2的负输入端(-)供给信号Vref_B2。如果施加于正输入端(+)的电压为施加于负输入端(-)的电压以上，则比较器Cmp1和Cmp2输出高电平的信号，如果施加于正输入端(+)的电压小于施加于负输入端(-)的电压，则输出低电平的信号。
另外，比较器Cmp1是第1比较器的一例，比较器Cmp2是第2比较器的一例。信号Vref_B1的电压和信号Vref_B2的电压在时间上大致保持恒定，信号Vref_B1的电压比信号Vref_B2的电压高α。
另外，信号Vref_B1的电压和信号Vref_B2的电压是性质由被检定电容元件应满足的电容大小的范围的上限和下限决定的电压。信号Vref_B1的电压是第1基准电压的一例，信号Vref_B2的电压是第2基准电压的一例。
并且，比较器Cmp1的输出信号是第1比较结果信号的一例，比较器Cmp2的输出信号是第2比较结果信号的一例。
AND电路L1求出比较器Cmp1的输出信号和比较器Cmp2的输出信号的逻辑与并作为信号Out1输出。NOR电路L2求出比较器Cmp1的输出信号和比较器Cmp2的输出信号的“或非”并作为信号Out2输出。EX-OR电路L3求出比较器Cmp1的输出信号和比较器Cmp2的输出信号的“异或”并作为信号Out3输出。
另外，比较器Cmp1、Cmp2、AND电路L1、NOR电路L2以及EX-OR电路L3的电源电压虽然未特别图示，但优选为低电压(例如1.8V)。
在这样的结构中，如果第2期间中的节点B的电压小于信号Vref_B2的电压，则信号Out2成为高电平，信号Out1和Out3成为低电平。换言之，在第2期间中，信号Out2为高电平是指被选择为检定对象的被检定电容元件的实际的电容大小比应满足的电容大小的范围的上限(与信号Vref_B1的电压对应的上限)大。
并且，如果第2期间中的节点B的电压为信号Vref_B2的电压以上并且小于信号Vref_B1的电压，则信号Out3成为高电平，信号Out1和Out2成为低电平。换言之，在第2期间中，信号Out3为高电平是指被选择为检定对象的被检定电容元件的实际的电容大小收敛在应满足的电容大小的范围内。
如果第2期间中的节点B的电压为信号Vref_B1的电压以上，则信号Out1成为高电平，信号Out2和Out3成为低电平。换言之，在第2期间中，信号Out1为高电平是指被选择为检定对象的被检定电容元件的实际的电容大小比应满足的电容大小的范围的下限(与信号Vref_B2的电压对应的下限)小。
另外，关于第4实施方式的节点B的寄生电容，与第1至第3实施方式同样。
[第5实施方式]
关于第2实施方式的信号Vref_B1和Vref_B2的电压，例如通过如下的第5实施方式生成。
图11是第5实施方式的集成电路中的包含检定电路10的周边的电路图。在第5实施方式中，与图10所示的第4实施方式相比，具有存储电路M1、M2、加法器Ad、DA转换器Da1和Da2。
存储电路M1存储表示信号Vref_B2的电压数据的数据RefD。
存储电路M2存储信号Vref_B2的电压的偏移值，具体来说，存储表示相当于α的电压的数据αD。
加法器Ad将数据RefD和数据αD相加。DA转换器Da1将从加法器Ad输出的数据转换为模拟的信号Vref_B1，并将该信号Vref_B1供给到比较器Cmp1的负输入端(-)。DA转换器Da2将数据RefD转换为模拟的信号Vref_B2，并将该信号Vref_B2供给到比较器Cmp2的负输入端(-)。
另外，在第5实施方式中，信号Vref_B1的电压构成为将表示信号Vref_B2的电压的数据RefD与表示相当于α的电压的数据αD相加，并将表示该加法值的输出数据转换为模拟方式，但并不限于该结构。例如，信号Vref_B2的电压也可以构成为将表示信号Vref_B1的电压的数据RefD与相当于-α的数据相加，并将该加法值转换为模拟方式。即，在本说明中，加法器不仅用于加法，还用于减法。
在第5实施方式中，关于数据RefD和数据αD，能够适当变更。因此，根据第5实施方式，与不使用DA转换器Da1、Da2的结构相比，能够容易地变更预想(允许)的电容范围。并且，在第5实施方式中，即使DA转换器Da1、Da2的输出特性有偏差，只要对数据RefD和数据αD进行适当修正，就能够将该偏差的影响抑制得较小。
并且，在第4或第5实施方式中，构成为通过2个比较器和3个逻辑电路，具体来说，通过比较器Cmp1、Cmp2、AND电路L1、NOR电路L2以及EX-OR电路L3，来检定节点B的电压是否处于信号Vref_B2的电压以上且小于信号Vref_B1的电压的范围，如果处于范围外，则检定比该范围低还是高。并不限定于该结构，也可以构成为增加比较器和逻辑电路的数量而判定包含在多个电压范围的哪个范围内，或者如果处于该多个电压范围外，则判定比该范围低还是高。
另外，关于第5实施方式的节点B的寄生电容，与第4实施方式同样。
[第6实施方式]
在检定电路10中，构成为利用比较电路Cmp等判定节点B的电压变化，但在这样的结构中，有时需要将节点B的电压输出到集成电路的外部。因此，接下来，对将节点B的电压输出到外部的第6实施方式进行说明。
图12是第6实施方式的集成电路中的包含检定电路10的周边的电路图。在第6实施方式中，与图1所示的第1实施方式相比，包含阻抗转换器Imc，并且设置有端子Ext_N。阻抗转换器Imc例如是非反转放大电路。具体来说，阻抗转换器Imc的正输入端(+)与节点B连接，输出端与端子Ext_N和负输入端(-)连接。端子Ext_N是用于向集成电路的外部输出的端子。
根据第6实施方式，即使节点B是比较高的阻抗，也被阻抗转换器Imc转换为比较低的阻抗，并输出到端子Ext_N。因此，如果将与集成电路不同的计测器等连接到端子Ext_N，则能够基于从端子Ext_N输出的节点B的电压来检查与比较电路Cmp之前的节点B相连的电路。
[第7实施方式]
图13是第7实施方式的集成电路中的包含检定电路10的周边的电路图。在第7实施方式中，与图12所示的第6实施方式相比，设置有开关Swo。详细来说，开关Swo设置在节点B与端子Ext_N之间，并通过控制电路120控制为接通或断开。
如果开关Swo断开，则与第6实施方式同样地节点B的电压被输出到端子Ext_N。因此，如果将与集成电路不同的计测器等连接到端子Ext_N，则能够基于从端子Ext_N输出的节点B的电压来检查与比较电路Cmp之前的节点B相连的电路。
另一方面，如果开关Swo接通，则能够通过与集成电路不同的计测器等，经由端子Ext_N向节点B施加规定的电压。因此，能够通过该计测器等检查与比较电路Cmp之后相连的电路。
[第8实施方式]
图14是示出第8实施方式的集成电路中的检定电路10等的电路图。
在第8实施方式中，与图1所示的第1实施方式相比，设置有开关Swo和端子Ext_N。开关Swo设置在比较电路Cmp的负输入端(-)与该比较电路Cmp的输出端之间，并通过控制电路120控制为接通或断开。并且，端子Ext_N是用于向集成电路的外部输出的端子或用于输入来自外部的信号的端子，并且与该比较电路Cmp的输出端连接。
在这样的结构中，如果开关Swo接通，则与第6实施方式同样地，比较电路Cmp作为非反转放大电路发挥功能。因此，能够将与集成电路不同的计测器等与端子Ext_N连接，该计测器等能够基于从端子Ext_N输出的节点B的电压来检查与比较电路Cmp之前的节点B相连的电路。
[对显示装置的应用例]
接着，对应用了包含检定电路10的集成电路的显示装置进行说明。
图15是示出显示装置DM的电气结构的框图，图16是示出该显示装置DM中的除印刷基板40以外的结构的立体图，图17是示出液晶面板20中的像素电路210的结构的图。
如图15所示，显示装置DM包含液晶面板20、FPC基板30以及印刷基板40。另外，FPC是Flexible Printed Circuits的缩写。
液晶面板20例如是作为液晶投影仪的光阀而使用的透射型。在液晶面板20中，在显示区域200的周缘设置有Y驱动器230。在显示区域200中，与要显示的图像的像素对应的像素电路210呈矩阵状排列。详细来说，在显示区域200中，多条扫描线212在图中沿X方向延伸设置，并且，多条数据线214沿Y方向延伸，并且与扫描线212互相保持电绝缘地设置。并且，与多条扫描线212和多条数据线214的交叉对应地设置有像素电路210。
在将扫描线212的条数设为m，将数据线214的条数设为n的情况下，像素电路210以纵m行×横n列的方式呈矩阵状排列。m、n均为2以上的整数。在扫描线212和像素电路210中，有时为了区分矩阵的行，在图中从上起依次称为1、2、3、…、(m-1)、m行。同样，在数据线24和像素电路210中，有时为了区分矩阵的列，在图中从左起依次称为1、2、3、…、(n-1)、n列。
Y驱动器230根据经由FPC基板30供给的控制信号，以例如第1、2、3、…、m行的顺序1条条地选择扫描线212，并将对选择出的扫描线212的扫描信号设为高电平。另外，Y驱动器230将对选择出的扫描线212以外的扫描线212的扫描信号设为低电平。
为了便于说明，对像素电路210的结构进行说明。
如图17所示，像素电路210包含晶体管216和液晶元件220。晶体管216例如是n沟道型的薄膜晶体管。在像素电路210中，晶体管216的栅极节点与扫描线212连接。晶体管216的源极节点与数据线214连接。晶体管216的漏极节点与俯视时构图为大致正方形的像素电极218连接。
公共电极208以与像素电极218对置的方式相对于全部像素共同设置。对该公共电极208施加电压LCcom。而且，在像素电极218与公共电极208之间夹持液晶205。因此，针对每个像素电路210，由像素电极218、公共电极208以及液晶205构成液晶元件220。
如后述那样，在对某1条扫描线212的扫描信号为高电平的水平扫描期间，数据线驱动电路240对于位于该扫描线212的像素电路210，将应由该像素电路210表现的像素的灰度所对应的电压的数据信号供给到与该像素电路210对应的数据线214。
在扫描信号为高电平的扫描线212中，与该扫描线212对应设置的像素电路210的晶体管216接通。通过晶体管216的接通，成为数据线214与像素电极218电连接的状态，因此，供给到数据线24的数据信号经由接通的晶体管216而到达像素电极218。当扫描线212为低电平时，晶体管116断开，但到达像素电极118的数据信号的电压由于液晶元件220的电容性而被保持。
众所周知，在液晶元件220中，液晶205的取向状态根据由像素电极218和公共电极208产生的电场而变化。因此，液晶元件220成为与所施加的电压的有效值对应的透射率(光学状态)。因此，在液晶面板20中，透射率根据像素电路210的每个液晶元件220而变化。
这样的针对液晶元件220的电压保持动作按照第1、2、3、…、m行的顺序执行，由此，在以m行n列排列的像素电路210的液晶元件220的每一个中保持与数据信号对应的电压。通过这样的电压的保持，液晶元件220分别成为目标的透射率，生成由以m行n列排列的像素构成的图像。
如图16所示，集成电路1是大致长方体形状的半导体芯片，通过面朝下连接(facedown bonding)安装于FPC基板30。液晶面板20收纳于在显示区域开口的框状的壳体22。
液晶面板20与FPC基板30的一端连接。FPC基板30的另一端与印刷基板40连接。
当返回图15再次进行说明时，在印刷基板40中包含控制电路400。该控制电路400从省略图示的上级电路输入灰度数据和同步信号。灰度数据是指以数字例如8比特指定应显示的图像中的像素的灰度等级。
控制电路400将基于同步信号生成的控制信号经由FPC基板30供给到Y驱动器230。
并且，控制电路400将根据灰度数据和同步信号生成的控制信号供给到集成电路1。
集成电路1除了上述第1至第8实施方式的任意一个检定电路10之外，还包含将1行量的灰度数据转换为模拟的数据信号并供给到各个数据线214的驱动器电路。该驱动器电路包含成为检定对象的被检定电容元件。
图18是示出集成电路1的结构的框图。集成电路1包含上述第1至第8实施方式的任意一个中的检定电路10、多个驱动器电路Drv、数据输入电路12以及数据控制器14。
驱动器电路Drv与数据线214一一对应地设置。在数据线214为多条(n条)的情况下，驱动器电路Drv也为多个(n个)。
数据输入电路12是用于输入从控制电路400经由FPC基板30供给的灰度数据、同步信号的接口。数据控制器14根据经由数据输入电路12供给的同步信号，将经由数据输入电路12供给的灰度数据分配给n个驱动器电路Drv。
n个驱动器电路Drv沿着集成电路1的长边排列。如图15和图16所示，以集成电路1的长边沿着作为扫描线212的延伸方向的X方向的方式将该集成电路1安装于FPC基板30，因此，n个驱动器电路Drv也沿着扫描线212的延伸方向设置。另外，作为扫描线212的延伸方向的X方向是规定方向的一例。
检定电路10在集成电路1中设置在沿着扫描线212的延伸方向设置的n个驱动器电路Drv所排列的区域的旁边。检定电路10对n个驱动器电路Drv各自所包含的被检定电容元件的电容大小进行检定，并根据该检定出的电容大小，对n个驱动器电路Drv各自的参数进行调整。另外，关于参数的例子，在后面叙述。
1个驱动器电路Drv对与该驱动器电路Drv的列对应地供给的灰度数据进行锁存，并且将该灰度数据转换为模拟的数据信号。另外，n个驱动器电路Drv分别将转换后的数据信号与Y驱动器230对扫描线212的选择相匹配地一起输出。
图19是示出与第j列的数据线214对应设置的驱动器电路Drv的概略结构的图。驱动器电路Drv包含运算电路Air_j、锁存电路Lat_j、DA转换电路Dac_j以及放大电路Amp_j。
运算电路Air_j对与第j列对应供给的灰度数据实施运算等。作为该运算等，例如可举出适合液晶面板100的数据的转换、用于抑制偏差的四则运算等。
锁存电路Lat_j将实施了运算等后的灰度数据锁存到Y驱动器230选择扫描线212为止。
DA转换电路Dac_j将锁存的灰度数据转换为模拟信号。
放大电路Amp_j对模拟转换后的信号进行适当放大，并作为数据信号朝向第j列的数据线214输出。
另外，在图19中，没有将运算电路Air_j、锁存电路Lat_j、DA转换电路Dac_j以及放大电路Amp_j的要素彼此连接，这是为了表示在这些要素之间也可以存在其他要素。
作为驱动器电路Drv的被检定电容元件Ct，可举出DA转换电路Dac_j所包含的电容元件。具体来说，能够由日本特开2016-80805号公报记载的驱动器、日本特开2016-90882号公报记载的驱动器构成DA转换电路Dac_j，并将构成这些驱动器的各种电容器等作为被检定电容元件。
因此，1个驱动器电路Drv中的被检定电容元件为1以上的个数。
检定电路10对n个驱动器电路Drv依次1个个地选择，并进一步将选择出的驱动器电路Drv所包含的电容元件按照规定的顺序1个个地选择为检定对象，从而对选择出的电容元件的电容大小进行检定。
然后，检定电路10中的控制电路120根据检定出的电容大小而对选择的驱动器电路Drv的参数进行调整。
具体来说，控制电路120在选择第j列的驱动器电路Drv而将该驱动器电路Drv所包含的电容元件选择为检定对象的情况下，根据该电容元件的电容大小，调整对第j列的驱动器电路Drv所包含的运算电路Air_j的运算内容、放大电路Amp_j的增益、这些要素中的基准电流、基准电压等进行指定的参数。
另外，作为控制电路120进行检定的期间，如果是显示期间，则举出不对显示造成影响的期间，具体来说是水平扫描回扫期间、垂直扫描回扫期间。水平扫描回扫期间是从某1条扫描线212的选择结束起到下1条扫描线212的选择开始为止的期间。垂直扫描回扫期间是从在某个帧中最后的扫描线212的选择结束起到在下一个帧中最初的扫描线212的选择开始为止的期间。
通常，垂直扫描回扫期间比水平扫描回扫期间长，因此，在垂直扫描回扫期间能够连续地检定比水平扫描回扫期间多的电容元件的电容大小。
并且，在图15所示的显示装置DM中，构成为与数据线214一一对应的驱动器电路Drv向数据线214供给数据信号，但并不限于该结构。例如，也可以构成为使1个驱动器电路Drv与k条数据线214对应，在一个水平扫描期间中以时分方式向k条数据线214供给数据信号。另外，k为2以上的任意整数。
并且，在图15所示的显示装置DM中，构成为将集成电路1安装于FPC基板30，并且使液晶面板20和集成电路1分体，但并不限于该结构。例如，如图20所示，也可以构成为将集成电路1的功能移设到液晶面板20。具体来说，也可以将液晶面板20中的元件基板作为半导体基板，使该半导体基板具有集成电路1的功能。
显示装置DM不限于液晶面板100，也能够应用在使用了OLED的有机EL面板中。在有机EL面板中，优选使构成该有机EL面板的半导体基板具有上述集成电路1的功能的结构。

Claims (14)

1.一种集成电路，其具有：
被检定电容元件，其一端被供给规定的电压；以及
检定电路，其包含检定用电容元件以及比较电路，所述比较电路对所述比较电路的输入节点的电压和施加给所述比较电路的另一节点的规定的基准电压进行比较，所述检定电路构成为将所述被检定电容元件的另一端与所述比较电路的所述输入节点连接，
所述检定电路在第1期间对所述比较电路的所述输入节点施加第1电压，同时还向所述检定用电容元件的一端施加所述第1电压，所述第1电压与施加给所述被检定电容元件的所述一端的所述规定的电压不同，
所述检定电路在所述第1期间后的第2期间对所述比较电路的所述输入节点施加根据所述被检定电容元件和所述检定用电容元件的电容比而得到的从所述第1电压发生了变化的电压，并根据所述比较电路的比较结果对所述被检定电容元件的电容进行检定，其中，
所述检定用电容元件包含第1检定用电容元件和第2检定用电容元件，
所述第1检定用电容元件的电容与所述第2检定用电容元件的电容不同，
根据使用所述第1检定用电容元件产生了基于所述电容比的电压变化的情况下的所述比较电路的比较结果和使用所述第2检定用电容元件产生了基于所述电容比的电压变化的情况下的所述比较电路的比较结果，来检定所述被检定电容元件的电容，
所述第1检定用电容元件的一端和所述第2检定用电容元件的一端是与所述比较电路的所述输入节点相同的节点，
当通过向所述第1检定用电容元件的另一端提供非零正向电压而使得所述第1检定用电容元件被使用时，通过向所述第2检定用电容元件的另一端提供零电压而使得所述第2检定用电容元件不被使用，
当通过向所述第2检定用电容元件的另一端提供非零正向电压而使得所述第2检定用电容元件被使用时，通过向所述第1检定用电容元件的另一端提供零电压而使得所述第1检定用电容元件不被使用。
2.根据权利要求1所述的集成电路，其中，
所述检定用电容元件的所述一端与所述比较电路的所述输入节点连接，
所述检定电路在所述第1期间将储存于所述检定用电容元件的电荷重置为零，将被施加了所述第1电压的第1节点与所述比较电路的输入节点连接，
所述检定电路在所述第2期间不将所述第1节点与所述比较电路的输入节点连接，通过使对所述检定用电容元件的另一端施加的电压发生变化而产生基于所述电容比的电压变化。
3.根据权利要求1所述的集成电路，其中，
所述检定电路在所述第1期间将被施加了所述第1电压的第1节点与所述比较电路的输入节点连接，不将所述检定用电容元件的所述一端与所述比较电路的输入节点连接，
所述检定电路在所述第2期间不将所述被检定电容元件的所述另一端与所述比较电路的输入节点连接，将所述检定用电容元件的所述一端与所述比较电路的输入节点连接，将施加于所述第1节点的电压从所述第1电压变更为第2电压，
所述检定电路在所述第2期间后的第3期间不将所述第1节点与所述比较电路的输入节点连接，通过将所述检定用电容元件的所述一端与所述比较电路的输入节点连接而产生基于所述电容比的电压变化。
4.根据权利要求3所述的集成电路，其中，
所述检定电路在所述第2期间将储存于所述检定用电容元件的电荷重置为零。
5.根据权利要求1至4中的任意一项所述的集成电路，其中，
所述比较电路包含第1比较器和第2比较器，
所述基准电压包含第1基准电压和电压与所述第1基准电压不同的第2基准电压，
所述第1比较器对所述输入节点的电压和所述第1基准电压进行比较而输出表示其比较结果的第1比较结果信号，
所述第2比较器对所述输入节点的电压和所述第2基准电压进行比较而输出表示其比较结果的第2比较结果信号，
所述检定电路根据所述第1比较结果信号和所述第2比较结果信号，判定在该输入节点处基于电容比的电压变化是比规定的范围小，还是处于所述规定的范围内，或者是比所述规定的范围大。
6.根据权利要求5所述的集成电路，其中，
该集成电路包含：
加法器，其对指定所述第1基准电压的电压数据加上偏移值；
第1DA转换器，其将所述电压数据转换为所述第1基准电压；以及
第2DA转换器，其将所述加法器的输出数据转换为所述第2基准电压。
7.根据权利要求1至4中的任意一项所述的集成电路，其中，
该集成电路具有对所述输入节点的阻抗进行转换并输出到端子的阻抗转换器。
8.根据权利要求1至4中的任意一项所述的集成电路，其中，
包含所述被检定电容元件的多个驱动器电路沿着规定方向排列，
所述检定电路设置在沿着所述规定方向与所述多个驱动器电路所排列的区域相邻的区域。
9.根据权利要求8所述的集成电路，其中，
所述驱动器电路使用所述被检定电容元件来生成与灰度数据对应的电压的数据信号，将所述数据信号朝向处于与该数据信号的电压对应的光学状态的像素电路输出。
10.根据权利要求9所述的集成电路，其中，
该集成电路包含多个数据线、所述驱动器电路以及所述像素电路，
所述驱动器电路与所述多个数据线对应地设置，
所述像素电路与所述多个数据线对应地设置。
11.根据权利要求1所述的集成电路，其中，
所述被检定电容元件的电容比所述检定用电容元件的电容大。
12.根据权利要求11所述的集成电路，其中，
所述被检定电容元件为多个，
所述检定用电容元件为多个，
所述被检定电容元件的个数比所述检定用电容元件的个数多。
13.根据权利要求1所述的集成电路，其中，
所述被检定电容元件和所述检定电路包含于同一半导体基板。
14.一种显示装置，其具有权利要求1所述的集成电路。
CN202210093046.7A 2021-01-28 2022-01-26 集成电路以及显示装置 Active CN114822430B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021011846A JP2022115310A (ja) 2021-01-28 2021-01-28 集積回路
JP2021-011846 2021-01-28

Publications (2)

Publication Number Publication Date
CN114822430A CN114822430A (zh) 2022-07-29
CN114822430B true CN114822430B (zh) 2024-01-30

Family

ID=82495631

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210093046.7A Active CN114822430B (zh) 2021-01-28 2022-01-26 集成电路以及显示装置

Country Status (3)

Country Link
US (1) US11768255B2 (zh)
JP (1) JP2022115310A (zh)
CN (1) CN114822430B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002366120A (ja) * 2001-06-12 2002-12-20 Seiko Epson Corp 表示装置、表示装置の電源回路、表示装置の駆動回路、表示装置の駆動方法および電子機器
JP2007003706A (ja) * 2005-06-22 2007-01-11 Sony Corp 画素回路、表示装置、並びに画素回路の駆動方法
JP2010085526A (ja) * 2008-09-30 2010-04-15 Casio Computer Co Ltd 表示装置
JP2011221327A (ja) * 2010-04-12 2011-11-04 Seiko Epson Corp 画素回路、電気光学装置およびその駆動方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3515747B2 (ja) * 2000-09-29 2004-04-05 沖電気工業株式会社 ディジタル・アナログ変換回路
JP2007333823A (ja) * 2006-06-13 2007-12-27 Sony Corp 液晶表示装置および液晶表示装置の検査方法
JP4346636B2 (ja) * 2006-11-16 2009-10-21 友達光電股▲ふん▼有限公司 液晶表示装置
US9081038B2 (en) * 2011-10-04 2015-07-14 Analog Devices, Inc. Voltage monitor
JP5884648B2 (ja) 2012-06-04 2016-03-15 富士通株式会社 Ａｄコンバータ、及び、電子装置
JP6407528B2 (ja) 2013-12-27 2018-10-17 ルネサスエレクトロニクス株式会社 半導体装置
JP2015152416A (ja) * 2014-02-14 2015-08-24 株式会社東芝 キャパシタンス検出装置
US9841855B2 (en) * 2014-04-25 2017-12-12 Marvell World Trade Ltd. Systems and methods for capacitive touch detection
JP2017085219A (ja) * 2015-10-23 2017-05-18 住友電気工業株式会社 増幅器
JP7215253B2 (ja) 2019-03-13 2023-01-31 株式会社アイシン 静電容量検出装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002366120A (ja) * 2001-06-12 2002-12-20 Seiko Epson Corp 表示装置、表示装置の電源回路、表示装置の駆動回路、表示装置の駆動方法および電子機器
JP2007003706A (ja) * 2005-06-22 2007-01-11 Sony Corp 画素回路、表示装置、並びに画素回路の駆動方法
JP2010085526A (ja) * 2008-09-30 2010-04-15 Casio Computer Co Ltd 表示装置
JP2011221327A (ja) * 2010-04-12 2011-11-04 Seiko Epson Corp 画素回路、電気光学装置およびその駆動方法

Also Published As

Publication number Publication date
CN114822430A (zh) 2022-07-29
US20220236340A1 (en) 2022-07-28
US11768255B2 (en) 2023-09-26
JP2022115310A (ja) 2022-08-09

Similar Documents

Publication Publication Date Title
JP4779853B2 (ja) ディジタル−アナログ変換器および映像表示装置
CN110383098B (zh) Ic、驱动ic、显示系统及电子设备
KR20160141323A (ko) 데이터 드라이버, 유기발광표시패널, 유기발광표시장치 및 그 구동방법
CN105825825B (zh) 驱动器、电光装置及电子设备
JP5469384B2 (ja) 表示駆動装置及びその駆動方法
US10229621B2 (en) Display device and calibration method thereof
US9766751B2 (en) Touch panel calibration system
JP5138490B2 (ja) サンプル・ホールド回路及びデジタルアナログ変換回路
US10955951B2 (en) Touch display device, common driving circuit, and driving method
KR20170030113A (ko) 화소 열화 센싱 방법 및 유기 발광 표시 장치
CN113409734A (zh) 显示装置及其驱动方法
CN108123718A (zh) 固态成像器件
US20190027095A1 (en) Controller, display device and method for controlling the same
CN105528980B (zh) 驱动器以及电子设备
CN114822430B (zh) 集成电路以及显示装置
CN112368764B (zh) 液晶显示装置及其像素检查方法
JP2018025662A (ja) 表示ドライバー、電気光学装置及び電子機器
US20160217758A1 (en) Driver, electro-optical apparatus, and electronic device
KR20050044254A (ko) 반도체 장치 및 반도체 장치의 시험 방법
US10948939B2 (en) Display driver, circuit device, electro-optical device, and electronic apparatus
JP2022137550A (ja) 測定回路および電気光学装置
CN115933237B (zh) 显示装置及其操作方法
JP2020034589A (ja) 表示ドライバー、電気光学装置及び電子機器
CN118298762B (zh) 显示装置的画面调节方法及显示装置
CN110660358B (zh) 显示装置及其驱动补偿方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant