[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN114709184A - 一种复合烧结片及其制备和在芯片互连封装中的应用 - Google Patents

一种复合烧结片及其制备和在芯片互连封装中的应用 Download PDF

Info

Publication number
CN114709184A
CN114709184A CN202210174437.1A CN202210174437A CN114709184A CN 114709184 A CN114709184 A CN 114709184A CN 202210174437 A CN202210174437 A CN 202210174437A CN 114709184 A CN114709184 A CN 114709184A
Authority
CN
China
Prior art keywords
copper
sintering
sheet
chip
composite sintered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210174437.1A
Other languages
English (en)
Inventor
唐宏浩
和巍巍
汪之涵
郑泽东
陈霏
周福鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Basic Semiconductor Ltd
Original Assignee
Basic Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Basic Semiconductor Ltd filed Critical Basic Semiconductor Ltd
Priority to CN202210174437.1A priority Critical patent/CN114709184A/zh
Publication of CN114709184A publication Critical patent/CN114709184A/zh
Priority to CN202210934430.5A priority patent/CN115360160A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492Bases or plates or solder therefor
    • H01L23/4924Bases or plates or solder therefor characterised by the materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4871Bases, plates or heatsinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832Applying energy for connecting
    • H01L2224/83201Compression bonding
    • H01L2224/83203Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Powder Metallurgy (AREA)

Abstract

本申请通过将锡涂覆在泡沫铜的表面,得到了一种复合烧结片,该复合烧结片包括片状泡沫铜和涂覆在所述泡沫铜表面的锡涂层,且泡沫铜的孔隙率≥90%,锡涂层与所述泡沫铜的质量比为0.5~2.0。本申请还涉及一种芯片互连封装方法,该方法利用所述复合烧结片,经瞬时液相烧结技术成功地实现了基板和芯片之间的有效互连。由于泡沫铜的多孔结构以及Cu本身的性质,本发明的复合烧结片能够在低温下完成烧结,并且烧结所得互连结构能够在高温条件下工作。

Description

一种复合烧结片及其制备和在芯片互连封装中的应用
技术领域
本发明属于半导体互连材料领域,具体的,本发明涉及一种复合烧结片及其制备,本发明还涉及所述复合烧结片在芯片互连封装中的应用。
背景技术
随着电子器件集成度越来越高,以及汽车、航天等工业的不断发展,芯片需要承受更大的电流密度以及更高的服役温度。
单晶硅材料的芯片在高于150℃的条件下就无法稳定工作,但是,第三代半导体材料碳化硅(SiC)可以在超过300℃的极端环境下正常工作,因此,在高温大功率器件中,用SiC材料取代Si得到了越来越广泛的应用。
芯片贴装是封装过程中的关键环节,用以实现芯片与基板之间的电、热连接,因此接头处需要承受与功率芯片相同等级的温度。
但是,传统的钎料熔点低,不适用于高温工作条件。例如,锡基无铅钎料、导电胶、铜/玻璃复合材料等大多数在200℃左右会失效。
高铅钎料虽然熔点很高,但是由于铅对人体有害,已经被禁止用于电子设备中。
过去的几十年中,世界范围内都在寻找可替代的无毒高温连接材料,这些材料应具有类似于或超越高铅钎料的性能,例如应具有>20W·m-1·K-1的高热导率、<10-6Ω·m的低电阻率、>400℃的高熔点、优良的韧性和润湿性、匹配良好的热膨胀系数(CTE)以及较高的热机械疲劳抗性。
尽管,很多材料和方法有希望替代高铅钎料的应用,如,铋基钎料、锌基钎料以及纳米铜烧结法等等,但是,这些材料和方法都有各自的缺陷。
在低温下焊接可以减少应力的产生,提高可靠性。因此,目前亟需开发一种能够实现低温烧结焊接、并且烧结焊接所得结构能够在高温服役的烧结材料。
发明内容
针对本领域中存在的技术问题,本申请提供了一种复合烧结片,其特征在于,所述复合烧结片包括片状泡沫铜和涂覆在所述泡沫铜表面的锡涂层,所述泡沫铜的孔隙率≥90%,且所述锡涂层与所述泡沫铜的质量比为0.5~2.0。
相应的,本申请提供了一种制备本发明复合烧结片的方法,其特征在于,所述方法包括以下步骤:
1)对片状泡沫铜进行清洗;和
2)将锡涂覆在所述泡沫铜的表面,得到所述复合烧结片。
相应的,本申请还提供了一种芯片互连封装方法,其特征在于,所述方法包括以下步骤:
1)对片状泡沫铜进行清洗;
2)将锡涂覆在所述泡沫铜的表面,得到复合烧结片;
3)向所述复合烧结片施加5-30MPa的压力,使所述复合烧结片变形得到变形的复合烧结片;
4)将所述变形的复合烧结片置于覆铜陶瓷基板的表面,并且在所述变形的复合烧结片的上表面放置芯片,然后,经由热压烧结装置,通过上压头和下压头,向所述变形的复合烧结片施加足以使锡熔化并与泡沫铜中的铜、基板表面的铜以及芯片表面的铜反应生成Sn5Cu6的温度和压力,烧结得到互连封装结构。
根据本发明的芯片互连封装方法,其清洗步骤1)和涂覆步骤2)的目的在于制备本发明的复合烧结片,因此与制备本发明复合烧结片的方法中的清洗步骤1)和涂覆步骤2)完全相同。
根据本申请,在清洗步骤1)中,一般通过将所述片状泡沫铜置于清洗液中进行预处理,以除去泡沫铜表面的污渍。所述清洗液可包括硫脲、柠檬酸、碳酸钾,优选清洗液由硫脲、柠檬酸、碳酸钾和去离子水组成,更优选,该清洗液的硫脲:柠檬酸:碳酸钾:去离子水的质量比为1:3:1:25。
在一个实施方案中,在将片状泡沫铜置于清洗液中进行清洗的同时,还施加超声清洗,最后再用去离子水清洗,以冲去残留物。
根据本申请,在涂覆步骤2)中,可通过本领域常用的方法将锡涂覆在所述泡沫铜的表面,优选通过电镀将锡涂覆在所述泡沫铜的表面,电镀方法可为本领域常用的任何电镀方法,包括但不限于挂镀、滚镀、快速电镀及其组合,电镀时间和电镀次数没有特别的限制,只要最终复合烧结片的锡涂层与泡沫铜的质量比达到期望值即可。
本发明复合烧结片的锡涂层与泡沫铜的质量比一般约为0.25~4.0,优选为0.5~2.0,例如0.5、1.0、1.25、1.50、1.75、2.0等等。
根据本申请,电镀采用的电镀液包括碱金属氢氧化物、锡酸盐、乙酸盐和水,优选所述电镀液中的碱金属氢氧化物、锡酸盐和乙酸盐的浓度分别为15-30mg/L、190-200mg/L和0-15mg/L。为了除去电镀液中的Sn+,还可以向电镀液中加入浓度为10%的双氧水,在最终电镀液中,双氧水的浓度一般为1mL/L至2mL/L。
在本申请中,电镀液中所含的所述碱金属氢氧化物可为氢氧化钠或氢氧化钾,优选为氢氧化钠;电镀液中所含的所述锡酸盐可为锡酸钠或锡酸钾,优选为锡酸钠;电镀液中所含的所述乙酸盐可为乙酸钠或乙酸钾,优选为乙酸钠;电镀液采用的水优选为去离子水。
根据本申请,在压片步骤3)中,可采用本领域常用的任何压力装置,一般向所述复合烧结片施加5-30MPa的压力,优选10-30MPa的压力,更优选20-30MPa的压力,更大的压力可以促进烧结动力学的加速,加速界面扩散和合金形成。
根据本申请,在烧结步骤4)中,一般向所述变形的复合烧结片施加0.1-1.0MPa的压力和200-300℃的温度,施加的压力优选为0.5-1.0MPa,例如0.6MPa;施加的温度优选为232-300℃,更优选250℃-300℃;烧结时间一般为10-30min,优选为10-20min,更优选10-15min。
在一个优选的实施方案中,在上述芯片互连封装方法中,在施加所述足以使锡熔化并与泡沫铜中的铜、基板表面的铜以及芯片表面的铜反应生成Sn5Cu6的温度和压力的同时,还在互连界面施加辅助电流进行烧结。
根据本申请,在还施加辅助电流的情况下,施加辅助电流的电流密度一般为0.10-2.0A/mm2,优选辅助电流的电流密度为0.10-1.0A/mm2,例如0.25A/mm2
由于泡沫铜的多孔结构以及Cu本身的性质,本发明的复合烧结片能够在低温下完成烧结,并且烧结所得互连结构能够在高温条件下工作。因此,本发明特别适用于大功率器件芯片的互连封装,此类大功率器件芯片的工作温度一般超过300℃。
相应的,本申请还提供了一种芯片互连封装结构,所述芯片互连封装结构通过本发明的芯片互连封装方法制备。
与现有的芯片贴装技术相比,本发明具有如下优点:
1)具有低温连接(Sn的熔点为232℃)、高温服役(Sn5Cu6的熔点超过700℃)的优点。一般情况,高温大功率器件芯片粘贴材料的工作温度可达到200℃以上,这一温度有可能超过Sn的熔点,但没有超过Cu和Sn5Cu6的熔点;
2)本发明采用的泡沫铜内部呈三维网状结构,具有很大的比表面积,其孔径、孔壁尺寸均为纳米级别,在强烈的毛细作用下,表面涂覆的熔融Sn在其熔点以上温度时能够很快的进入泡沫铜的内部孔隙,因此,烧结过程较一般的瞬时液相(TLP)连接更快;
3)Sn与泡沫铜中的Cu、覆铜陶瓷基板的Cu以及芯片表面的铜反应生成金属间化合物(IMC)Sn5Cu6,达到了焊接的目的。同时,由于泡沫铜的三维网状结构以及Cu本身的性质,经本发明方法得到的焊接结构相比于全IMC焊缝具有更好的抗冲击能力,能够满足目前大功率器件芯片粘贴过程中对于高温钎料的各项要求;
4)泡沫铜具有良好的导电性与导热性,因此也较全IMC焊缝具有更好的导电、导热性能。
另外,根据本申请的方法还具有简单并能与现有方法兼容的优点。
另外,本申请还采用推拉力测试仪,对根据本申请制备的芯片互连封装结构样品进行了推拉力强度测试,结果证明,本发明的芯片互连封装结构具有优异的抗拉性能。
根据本公开的以下描述并结合附图,本公开的这些和其他目的、方面和优点将变得显而易见。
附图说明
图1a为实施例1中的锡与泡沫铜复合烧结片的扫描电子显微镜(SEM)照片(200μm)。
图1b为根据本发明的焊接界面在进行热压瞬时液相烧结之前、之后的剖面变化对比图,其中:
上图表示本发明的锡与泡沫铜复合烧结片放置在覆铜陶瓷基板和芯片之间,还没有进行热压瞬时液相烧结;
下图表示锡与泡沫铜复合烧结片进行热压瞬时液相烧结之后得到的互连结构剖面。
图2为本发明芯片互连封装结构的焊缝中的Cu-Sn金属间化合物的SEM照片(10μm),其中:
左边小图2a表示没有施加辅助电流(实施例1),其中可见形成的Cu-Sn金属间化合物为呈扇贝状的Cu6Sn5
右边小图2b表示施加了辅助电流(实施例2),其中可见形成的Cu-Sn金属间化合物为呈柱状的Cu6Sn5
图3为本发明芯片互连封装方法的一个优选实施方案的工艺流程示意图。
图4图示了芯片互连封装结构的推拉力测试结果,该图比较了采用未涂覆锡的泡沫铜所制备芯片互连封装结构的推拉力测试结果和采用本发明复合烧结片所制备的芯片互连封装结构的推拉力测试结果,其中纵坐标为强度,单位为MPa,横坐标为所测试的芯片互连封装结构样品。
具体实施方式
近些年来,瞬时液相烧结技术引起了大家的关注,瞬时液相(TLP)烧结的优点包括降低烧结温度、加快粒子传输速率、提高致密化。在瞬时液相烧结中,低熔点金属熔化后形成液相扩散进入到仍处于固态的基体金属中,充分反应后形成金属间化合物,金属间化合物的熔点要高于低熔点金属,同时,液相润湿了周围的基体金属,期间产生的毛细作用力会导致原子重排和致密化,进而导致连接接头强度的提高。
本申请通过瞬时液相烧结技术,使涂覆在复合烧结片表面的Sn熔融并能够很快的进入网状泡沫铜结构的内部孔隙,因此,烧结过程较一般的瞬时液相连接更快。另一方面,由于泡沫铜的三维网状结构以及铜本身的性质,经本发明方法得到的焊接结构相比于全金属间化合物(IMC)焊缝具有更好的抗冲击能力,能够满足目前大功率器件芯片粘贴过程中对于高温钎料的各项要求。
泡沫铜属于泡沫金属材料。泡沫金属材料又称多孔金属材料,是指具有多孔、密度小、散热、减震等性能的一种新型的功能结构材料,在航空航天、传感器、石油化工、燃料电池、电化学催化、建筑、生物医学等方面都有广泛的应用。
在本文中,术语“泡沫铜”是指具有一定的强度和刚度,并且孔隙率≥90%的多孔金属铜,例如泡沫铜的孔隙率范围可为90%~98%、90%~95%等等。
在一个替代实施方案中,可用与泡沫铜具有相似特性的其他贵金属泡沫材料来替代泡沫铜,如泡沫金。
在还一个替代实施方案中,可用铋或锡铋合金来替代锡。
本发明的复合烧结片表面涂覆有Sn钎料,其作为中间层,置于覆铜陶瓷基板和芯片之间,并且通过热压,进行瞬时液相扩散焊接。这种焊接方法不仅能够实现在低温下完成焊接、在高温条件下工作的特性,而且,相比之前提到的连接方法还有很多显著的优良性质,如生产方法上与现有表面贴装方法(SMT)兼容,焊接时间短,效率高,适用于大面积连接,能够有效避免孔洞产生。此外,泡沫铜内部的三维网状结构能够保证良好的导电、导热性能。
另外,申请人发现,在热压的同时,施加辅助电流对Cu-Sn金属间化合物Sn5Cu6的生长速度有一定的影响,随着电流密度的增加,Sn5Cu6的厚度明显增加。
以下通过实施例来进一步说明,应当理解,此处所描述的具体实施例仅仅用于解释本发明,而不是用于限定本发明。
实施例1
按照图3所示工艺流程,经瞬时液相烧结技术,进行芯片的互连封装。
1)对片状泡沫铜进行清洗
取1片片状泡沫铜,其宽为4mm,长为4mm,厚度为0.5mm,孔隙率为93%。将其置于100ml清洗液中,静置30分钟。该清洗液由硫脲、柠檬酸、碳酸钾和去离子水组成,且硫脲:柠檬酸:碳酸钾:去离子水的质量比为1:3:1:25。
然后,用超声设备施加超声,清洗10分钟。
然后,用去离子水清洗,以冲去残留物,晾干待用。
2)制备复合烧结片
制备电镀液:
将氢氧化钠用700ml去离子水溶解,然后,在搅拌下,把调成糊状的锡酸钠缓慢加入到氢氧化钠水溶液中,然后,再加入乙酸钠,溶解后,向所得溶液中加入浓度为10%的双氧水,以除去溶液中的Sn+,搅拌均匀后,用过滤器进行过滤。
然后,向滤液中加入去离子水至1000ml体积,得到电镀液。
在最终电镀液中,氢氧化钠的浓度为17mg/L;锡酸钠的浓度为200mg/L;乙酸钠的浓度为10mg/L;双氧水的浓度为1.5mL/L。
电镀:
然后,将阴极插入电镀液中,并把上述1)得到的干燥泡沫铜片挂在阴极上,按照阴极面积:阳极面积=2.0:1的比例插入锡阳极。
然后,打开电源,向阳极施加电流密度为4A/dm2~2A/dm2的梯度电流,电流密度由大至小,逐渐降低,进行电镀,以得到锡与泡沫铜复合烧结片。
直到得到的最终复合烧结片的锡涂层与泡沫铜的质量比为约0.50时,才结束电镀。如果经1次电镀,锡涂层与泡沫铜的质量比达不到0.50,则再继续进行一次或多次同样的电镀过程,直至质量比达约0.50时再结束电镀。
电镀结束后,先取出锡阳极,再取出泡沫铜片。该泡沫铜片经电镀已经涂覆了所期望量的锡涂层,即为所需的复合烧结片,其扫描电子显微镜(SEM)照片如图1a所示,将其晾干备用。
3)互连封装
压片:
采用压力装置,向所得干燥的复合烧结片施加30MPa的压力,使复合烧结片变形,压片时间为5分钟。
烧结:
先将覆铜陶瓷基板置于热压烧结装置的烧结室内,然后将经压片变形的复合烧结片放置在覆铜陶瓷基板的表面上,再在变形的复合烧结片的上表面放置5mm×5mm的SiC芯片。
然后,通过上压头和下压头,施加热和压力,进行瞬时液相烧结。施加的压力为0.6MPa,烧结温度为250℃,烧结时间为15min。
根据本发明的焊接界面在进行热压瞬时液相烧结之前、之后的剖面变化见图1b所示,其中:
上图表示本发明的锡与泡沫铜复合烧结片放置在覆铜陶瓷基板和芯片之间,还没有进行热压瞬时液相烧结,从图中明显可见,多孔铜内部存在大量孔隙,并且多孔铜的锡涂层分别与基板表面的铜和芯片表面的铜接触;
下图表示锡与泡沫铜复合烧结片进行热压瞬时液相烧结之后得到的互连结构剖面,从图中明显可见,经热压瞬时液相烧结之后,涂覆在多孔铜表面的锡不仅与覆铜陶瓷基板的铜、芯片表面的铜反应生成Cu6Sn5,而且还熔融进入泡沫铜的内部孔隙并与其中的铜反应生成Cu6Sn5,从而实现了基板与芯片的有效互连。
另外,对烧结所得互连结构的焊缝进行扫描电子显微镜(SEM)拍照,其SEM照片如图2的左边小图2a表示,其中可见,进入泡沫铜内部孔隙的Sn与Cu形成的Cu6Sn5呈扇贝状。
实施例2
该实施例的实验过程与上述实施例1基本相同,不同之处仅仅在于在施加250℃烧结温度和0.6MPa压力的同时,还施加了电流密度为0.25A/mm2的辅助电流。
对施加辅助电流进行烧结所得互连结构的焊缝也进行了扫描电子显微镜(SEM)拍照,其SEM照片如图2的右边小图2b所示,其中可见,进入泡沫铜内部孔隙的Sn与Cu形成的Cu6Sn5呈柱状。
对比小图2a和小图2b,可以看出,柱状结构明显比扇贝状结构更加致密,这说明,辅助电流对Cu-Sn金属间化合物Cu6Sn5的生长速度造成了影响,施加辅助电流可使Cu6Sn5的生长速度更快,Cu6Sn5结构更加致密,从而加速烧结的进行,并因此提高了生产速率和工作效率。
实施例3
该实施例的实验过程与上述实施例2基本相同,不同之处仅仅在于在电镀过程中,直到最终复合烧结片的锡涂层与泡沫铜的质量比为约0.75时,才结束电镀。
如果经1次电镀,锡涂层与泡沫铜的质量比达不到0.75,则再继续进行一次或多次同样的电镀过程,直至质量比达约0.75时才结束电镀。
实施例4
该实施例的实验过程与上述实施例2基本相同,不同之处仅仅在于在电镀过程中,直到最终复合烧结片的锡涂层与泡沫铜的质量比为约1.00时,才结束电镀。
如果经1次电镀,锡涂层与泡沫铜的质量比达不到1.00,则再继续进行一次或多次同样的电镀过程,直至质量比达约1.00时才结束电镀。
实施例5
该实施例的实验过程与上述实施例2基本相同,不同之处仅仅在于在电镀过程中,直到最终复合烧结片的锡涂层与泡沫铜的质量比为约1.50时,才结束电镀。
如果经1次电镀,锡涂层与泡沫铜的质量比达不到1.50,则再继续进行一次或多次同样的电镀过程,直至质量比达约1.50时才结束电镀。
实施例6
该实施例的实验过程与上述实施例2基本相同,不同之处仅仅在于在电镀过程中,直到最终复合烧结片的锡涂层与泡沫铜的质量比为约2.00时,才结束电镀。
如果经1次电镀,锡涂层与泡沫铜的质量比达不到2.00,则再继续进行一次或多次同样的电镀过程,直至质量比达约2.00时才结束电镀。
比较实施例
为了比较,还直接采用片状泡沫铜进行芯片的互连封装。具体实验过程如下:
对片状泡沫铜进行清洗
取1片片状泡沫铜,其宽为4mm,长为4mm,厚度为0.5mm,孔隙率为93%。将其置于100ml清洗液中,静置30分钟。该清洗液由硫脲、柠檬酸、碳酸钾和去离子水组成,且硫脲:柠檬酸:碳酸钾:去离子水的质量比为1:3:1:25。
然后,用超声设备施加超声,清洗10分钟。
然后,用去离子水清洗,以冲去残留物,晾干待用。
互连封装
压片:
采用压力装置,向所得干燥的片状泡沫铜施加30MPa的压力,使片状泡沫铜变形,压片时间为5分钟。
烧结:
先将覆铜陶瓷基板置于热压烧结装置的烧结室内,然后将经压片变形的泡沫铜放置在覆铜陶瓷基板的表面上,再在变形的泡沫铜上表面放置5mm×5mm的SiC芯片。
然后,通过上压头和下压头,施加热和压力,进行瞬时液相烧结。施加的压力为0.6MPa,烧结温度为250℃,烧结时间为15min,得到芯片的互连封装结构。
推拉力测试
采用推拉力测试仪,对实施例2~6以及比较实施例所制备的芯片互连封装结构样品分别进行了推拉力强度测试,每份样品测试3次,取平均值。实验数据如下表1所示:
表1
Figure BDA0003518500700000111
用柱状图表示的推拉力测试结果见图4,其中纵坐标为强度,单位为MPa,横坐标为所测试的芯片互连封装结构样品,1为比较实施例所制备的互连封装结构(泡沫铜未涂覆锡)样品,2-6为实施例2~6所制备的互连封装结构(泡沫铜均涂覆锡)样品。
从表1和图4均可以看出,实施例2~6所制备的互连封装结构的抗拉性能显著优于比较实施例的互连封装结构。
以上对本发明的目的、技术方案和有益效果进行了详细说明,所应理解的是,以上所述仅为本发明的实施方案和具体实施例,并不用于限定本发明的保护范围,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种复合烧结片,其特征在于,所述复合烧结片包括片状泡沫铜和涂覆在所述泡沫铜表面的锡涂层,所述泡沫铜的孔隙率≥90%,且所述锡涂层与所述泡沫铜的质量比为0.5~2.0。
2.一种制备权利要求1所述复合烧结片的方法,其特征在于,所述方法包括以下步骤:
1)对片状泡沫铜进行清洗;
2)将锡涂覆在所述泡沫铜的表面,得到所述复合烧结片。
3.根据权利要求2所述的方法,其中在步骤2)中,通过电镀将锡涂覆在所述泡沫铜的表面。
4.根据权利要求3所述的方法,其中所述电镀采用的电镀液包括碱金属氢氧化物、锡酸盐、乙酸盐和水。
5.根据权利要求4所述的方法,其中所述电镀采用的电镀液还包括浓度为10%的双氧水。
6.一种芯片互连封装方法,其特征在于,所述方法包括以下步骤:
1)对片状泡沫铜进行清洗;
2)将锡涂覆在所述泡沫铜的表面,得到复合烧结片;
3)向所述复合烧结片施加5-30MPa的压力,使所述复合烧结片变形得到变形的复合烧结片;
4)将所述变形的复合烧结片置于覆铜陶瓷基板的表面,并且在所述变形的复合烧结片的上表面放置芯片,然后,经由热压烧结装置,通过上压头和下压头,向所述变形的复合烧结片施加足以使锡熔化并与泡沫铜中的铜、基板表面的铜以及芯片表面的铜反应生成Sn5Cu6的温度和压力,烧结得到互连封装结构。
7.根据权利要求6所述的方法,其中所述芯片为大功率器件芯片,该大功率器件芯片的工作温度超过300℃。
8.根据权利要求6所述的方法,其中在施加所述温度和压力的同时,还施加辅助电流进行烧结。
9.根据权利要求8所述的方法,其中烧结时向所述变形的复合烧结片施加0.1-1.0MPa的压力、200-300℃的温度以及电流密度为0.1-2.0A/mm2的辅助电流,且烧结时间为10-30min。
10.一种芯片互连封装结构,所述芯片互连封装结构通过权利要求6-9中任一项所述方法制备。
CN202210174437.1A 2022-02-24 2022-02-24 一种复合烧结片及其制备和在芯片互连封装中的应用 Pending CN114709184A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210174437.1A CN114709184A (zh) 2022-02-24 2022-02-24 一种复合烧结片及其制备和在芯片互连封装中的应用
CN202210934430.5A CN115360160A (zh) 2022-02-24 2022-08-04 一种复合烧结片及其制备和在芯片互连封装中的应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210174437.1A CN114709184A (zh) 2022-02-24 2022-02-24 一种复合烧结片及其制备和在芯片互连封装中的应用

Publications (1)

Publication Number Publication Date
CN114709184A true CN114709184A (zh) 2022-07-05

Family

ID=82167294

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210174437.1A Pending CN114709184A (zh) 2022-02-24 2022-02-24 一种复合烧结片及其制备和在芯片互连封装中的应用
CN202210934430.5A Pending CN115360160A (zh) 2022-02-24 2022-08-04 一种复合烧结片及其制备和在芯片互连封装中的应用

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202210934430.5A Pending CN115360160A (zh) 2022-02-24 2022-08-04 一种复合烧结片及其制备和在芯片互连封装中的应用

Country Status (1)

Country Link
CN (2) CN114709184A (zh)

Also Published As

Publication number Publication date
CN115360160A (zh) 2022-11-18

Similar Documents

Publication Publication Date Title
CN108520855B (zh) 一种纳米银浆提高陶瓷覆铜板可靠性的方法
CN101502904A (zh) 微电子封装用铝碳化硅复合材料与可伐合金的钎焊方法
US20140234649A1 (en) Layered composite of a substrate film and of a layer assembly comprising a sinterable layer made of at least one metal powder and a solder layer
CN103668368B (zh) 钼/钯/银层状金属基复合材料的制备工艺
Chen et al. Interface reaction and evolution of micron-sized Ag particles paste joining on electroless Ni-/Pd-/Au-finished DBA and DBC substrates during extreme thermal shock test
CN116532841A (zh) 一种银焊膏及其制备工艺
Castillo et al. Copper-Based Nanomaterials for Fine-Pitch Interconnects in Microelectronics
CN112157257B (zh) 一种强韧一体性Cu/Sn/Ag焊接材料原位增韧方法
Cui et al. Review on Shear Strength and Reliability of Nanoparticle Sintered Joints for Power Electronics Packaging
Hang et al. A low-temperature Cu-to-Cu interconnection method by using nanoporous Cu fabricated by dealloying electroplated Cu–Zn
CN114709184A (zh) 一种复合烧结片及其制备和在芯片互连封装中的应用
Aasmundtveit et al. Au-Sn fluxless SLID bonding: Effect of bonding temperature for stability at high temperature, above 400 C
CN114043122B (zh) 一种含有Cu@Sn核壳双金属粉高温钎料及其制备方法和应用
Chen et al. Direct bonding with Ni-P finished DBC substrate with sinter Ag micro-sized particles
CN116638220A (zh) 一种高效、高可靠性的(Cu,Ni)@Sn核壳结构粉末连接材料及其封装连接工艺
CN113751922A (zh) 一种无铅焊料及其制备方法和应用
CN112185889B (zh) 一种表面具有微纳结构的金属焊片连接芯片的方法
CN115106678B (zh) 一种高温复合钎料及其制备方法和应用
Zhang et al. A Process Improvement in Silver-indium Transient Liquid Phase Bonding Method for the High-Power Electronics and Photonics Packaging
CN114551390A (zh) 一种可实现低温键合高温服役的功率半导体芯片封装结构
Kang et al. Mechanical properties and microstructures of Cu/In-48Sn alloy/Cu with low temperature TLP bonding
Li et al. Microstructure evolution and properties evaluation of a novel bondline based on Cu@ Sn Preform during temperature treatment
CN112222672A (zh) 一种低温封装用复合材料及其制备方法、及封装方法
Chen et al. High reliability design Ag sinter joining on softened Ni-P/Pt/Ag metallization substrate during harsh thermal cycling
TWI851321B (zh) 活性金屬硬焊基板材料及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20220705

WD01 Invention patent application deemed withdrawn after publication