[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN114678056A - 一种信号采样电路以及半导体存储器 - Google Patents

一种信号采样电路以及半导体存储器 Download PDF

Info

Publication number
CN114678056A
CN114678056A CN202210294845.0A CN202210294845A CN114678056A CN 114678056 A CN114678056 A CN 114678056A CN 202210294845 A CN202210294845 A CN 202210294845A CN 114678056 A CN114678056 A CN 114678056A
Authority
CN
China
Prior art keywords
signal
clock
circuit
odd
sampling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210294845.0A
Other languages
English (en)
Inventor
黄泽群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210294845.0A priority Critical patent/CN114678056A/zh
Publication of CN114678056A publication Critical patent/CN114678056A/zh
Priority to US18/177,092 priority patent/US20230307023A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/225—Clock input buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

本公开实施例提供了一种信号采样电路以及半导体存储器，该信号采样电路包括：输入采样电路，用于根据第一时钟信号分别对第一片选信号和第一命令地址信号进行采样处理，得到第二片选信号和第二命令地址信号，第二命令地址信号中包括初始指令信号；逻辑运算电路，用于对第一时钟信号和第二片选信号进行逻辑运算，得到片选时钟信号；指令译码电路，用于根据片选时钟信号和第二片选信号对初始指令信号进行译码和采样处理，得到目标指令信号；合并输出电路，用于根据片选时钟信号对第二命令地址信号进行采样及输出合并处理，得到目标地址信号。如此，能够实现目标地址信号和目标指令信号之间的时序对齐。

Description

一种信号采样电路以及半导体存储器
技术领域
本公开涉及集成电路技术领域，尤其涉及一种信号采样电路以及半导体存储器。
背景技术
随着半导体技术的不断发展，人们在制造和使用计算机等设备时，对数据的传输速度提出了越来越高的要求。为了获得更快的数据传输速度，应运而生了一系列数据可以双倍速率(Double Data Rate，DDR)传输的存储器等器件。
在动态随机存取存储器(Dynamic Random Access Memory，DRAM)中，命令地址(Command/Address，CMD/ADD或简称为CA)信号既可以作为地址进行采样又可以作为指令进行采样译码。这样，在CA信号采样之后，由于指令还需要进行译码处理，使得指令路径比地址路径多了用于译码的逻辑电路，造成指令信号和地址信号在到达下一级功能模块时会存在较大的时序偏差，进而导致下一级功能模块因为时序偏差出现问题。
发明内容
本公开提供了一种信号采样电路以及半导体存储器，可以实现目标指令信号和目标地址信号的时序对齐，避免下一级功能模块因时序偏差而出现问题。
第一方面，本公开实施例提供了一种信号采样电路，所述信号采样电路包括输入采样电路、逻辑运算电路、指令译码电路和合并输出电路；其中，
所述输入采样电路，用于根据第一时钟信号分别对第一片选信号和第一命令地址信号进行采样处理，得到第二片选信号和第二命令地址信号；其中，所述第二命令地址信号中包括初始指令信号；
所述逻辑运算电路，用于对所述第一时钟信号和所述第二片选信号进行逻辑运算，得到片选时钟信号；
所述指令译码电路，用于根据所述片选时钟信号和所述第二片选信号对所述初始指令信号进行译码和采样处理，得到目标指令信号；
所述合并输出电路，用于根据所述片选时钟信号对所述第二命令地址信号进行采样及输出合并处理，得到目标地址信号。
在一些实施例中，所述信号采样电路还包括接收电路，且所述接收电路与所述输入采样电路连接；其中，
所述接收电路，用于接收初始命令地址信号、初始片选信号和初始时钟信号，输出所述第一命令地址信号、所述第一片选信号和所述第一时钟信号。
在一些实施例中，所述接收电路包括第一接收电路、第二接收电路和第三接收电路；其中，
所述第一接收电路，用于接收初始命令地址信号，输出所述第一命令地址信号；
所述第二接收电路，用于接收初始片选信号，输出所述第一片选信号；
所述第三接收电路，用于接收初始时钟信号，并对所述初始时钟信号进行分频处理，得到第一时钟奇信号和第一时钟偶信号；其中，所述第一时钟奇信号和所述第一时钟偶信号的时钟周期均是所述初始时钟信号的时钟周期的两倍，且所述第一时钟信号是由所述第一时钟奇信号和所述第一时钟偶信号组成，所述第一时钟奇信号和所述第一时钟偶信号之间的相位差为180度。
在一些实施例中，所述输入采样电路包括命令地址采样电路和片选采样电路；其中，
所述命令地址采样电路，用于根据所述第一时钟信号对所述第一命令地址信号进行采样处理，得到所述第二命令地址信号；
所述片选采样电路，用于根据所述第一时钟信号对所述第一片选信号进行采样及反相处理，得到所述第二片选信号。
在一些实施例中，所述命令地址采样电路包括第一采样电路和第二采样电路；其中，
所述第一采样电路，用于根据所述第一时钟偶信号对所述第一命令地址信号进行采样处理，得到第二命令地址偶信号；
所述第二采样电路，用于根据所述第一时钟奇信号对所述第一命令地址信号进行采样处理，得到第二命令地址奇信号；
其中，所述第二命令地址信号是由所述第二命令地址偶信号和所述第二命令地址奇信号组成，所述初始指令信号是由初始指令偶信号和初始指令奇信号组成，且所述第二命令地址偶信号包括所述初始指令偶信号，所述第二命令地址奇信号包括所述初始指令奇信号。
在一些实施例中，所述片选采样电路包括第三采样电路和第四采样电路；其中，
所述第三采样电路，用于根据所述第一时钟偶信号对所述第一片选信号进行采样及反相处理，得到第二片选偶信号；
所述第四采样电路，用于根据所述第一时钟奇信号对所述第一片选信号进行采样及反相处理，得到第二片选奇信号；
其中，所述第二片选信号是由所述第二片选偶信号和所述第二片选奇信号组成。
在一些实施例中，所述逻辑运算电路包括第一逻辑电路和第二逻辑电路；其中，
所述第一逻辑电路，用于接收所述第一时钟偶信号和所述第二片选偶信号，并对所述第一时钟偶信号和所述第二片选偶信号进行逻辑运算，得到片选时钟偶信号；
所述第二逻辑电路，用于接收所述第一时钟奇信号和所述第二片选奇信号，并对所述第一时钟奇信号和所述第二片选奇信号进行逻辑运算，得到片选时钟奇信号；
其中，所述片选时钟信号是由所述片选时钟偶信号和所述片选时钟奇信号组成。
在一些实施例中，所述第一逻辑电路包括第一缓冲器和第一与门；其中，
所述第一缓冲器，用于对所述第一时钟偶信号进行延时处理，得到中间时钟偶信号；
所述第一与门，用于对所述第二片选偶信号和所述中间时钟偶信号进行与运算，得到所述片选时钟偶信号。
在一些实施例中，所述第二逻辑电路包括第二缓冲器和第二与门；其中，
所述第二缓冲器，用于对所述第一时钟奇信号进行延时处理，得到中间时钟奇信号；
所述第二与门，用于对所述第二片选奇信号和所述中间时钟奇信号进行与运算，得到所述片选时钟奇信号。
在一些实施例中，所述指令译码电路包括第一指令译码电路、第二指令译码电路和或门；其中，
所述第一指令译码电路，用于根据所述片选时钟偶信号和所述第二片选偶信号对所述初始指令偶信号进行译码和采样处理，得到指令偶信号；
所述第二指令译码电路，用于根据所述片选时钟奇信号和所述第二片选奇信号对所述初始指令奇信号进行译码和采样处理，得到指令奇信号；
所述或门，用于对所述指令偶信号和所述指令奇信号进行或运算，得到所述目标指令信号。
在一些实施例中，所述第一指令译码电路包括第一译码电路、第五采样电路和第三与门；其中，
所述第一译码电路，用于对所述初始指令偶信号进行译码处理，得到指令译码偶信号；
所述第五采样电路，用于根据所述片选时钟偶信号对所述指令译码偶信号进行采样处理，得到指令采样偶信号；
所述第三与门，用于对所述第二片选偶信号与所述指令采样偶信号进行与运算，得到所述指令偶信号。
在一些实施例中，所述第二指令译码电路包括第二译码电路、第六采样电路和第四与门；其中，
所述第二译码电路，用于对所述初始指令奇信号进行译码处理，得到指令译码奇信号；
所述第六采样电路，用于根据所述片选时钟奇信号对所述指令译码奇信号进行采样处理，得到指令采样奇信号；
所述第四与门，用于对所述第二片选奇信号与所述指令采样奇信号进行与运算，得到所述指令奇信号。
在一些实施例中，所述第一片选信号是表征目标芯片被选中的信号，且所述第一片选信号为低电平有效的脉冲信号；其中，
若所述第一片选信号在偶数时钟周期的上升沿采样为低电平，则确定所述第二片选偶信号为高电平有效的脉冲信号，以及确定所述片选时钟偶信号为高电平有效的脉冲信号；或者，
若所述第一片选信号在奇数时钟周期的上升沿采样为低电平，则确定所述第二片选奇信号为高电平有效的脉冲信号，以及确定所述片选时钟奇信号为高电平有效的脉冲信号。
在一些实施例中，所述合并输出电路包括第三逻辑电路、第四逻辑电路和第七采样电路；其中，
所述第三逻辑电路，用于对所述片选时钟偶信号进行逻辑运算，得到第一使能偶信号和第二使能偶信号，且所述第一使能偶信号和所述第二使能偶信号之间的相位差为180度；
所述第四逻辑电路，用于对所述片选时钟奇信号进行逻辑运算，得到第一使能奇信号和第二使能奇信号，且所述第一使能奇信号和所述第二使能奇信号之间的相位差为180度；
所述第七采样电路，用于根据所述第一使能偶信号、所述第二使能偶信号、所述第一使能奇信号和所述第二使能奇信号对所述第二命令地址偶信号和所述第二命令地址奇信号进行采样处理，得到所述目标地址信号。
在一些实施例中，所述第七采样电路，具体用于在所述片选时钟偶信号为高电平有效的脉冲信号情况下，根据所述第一使能偶信号和所述第二使能偶信号对所述第二命令地址偶信号进行采样处理，得到所述目标地址信号；或者，在所述片选时钟奇信号为高电平有效的脉冲信号情况下，根据所述第一使能奇信号和所述第二使能奇信号对所述第二命令地址奇信号进行采样处理，得到所述目标地址信号。
第二方面，本公开实施例提供了一种半导体存储器，包括如第一方面中任一项所述的信号采样电路。
在一些实施例中，该半导体存储器为动态随机存取存储器DRAM芯片。
本公开实施例提供了一种信号采样电路以及半导体存储器，该信号采样电路包括输入采样电路、逻辑运算电路、指令译码电路和合并输出电路；其中，输入采样电路，用于根据第一时钟信号分别对第一片选信号和第一命令地址信号进行采样处理，得到第二片选信号和第二命令地址信号，第二命令地址信号中包括初始指令信号；逻辑运算电路，用于对第一时钟信号和第二片选信号进行逻辑运算，得到片选时钟信号；指令译码电路，用于根据片选时钟信号和第二片选信号对初始指令信号进行译码和采样处理，得到目标指令信号；合并输出电路，用于根据片选时钟信号对第二命令地址信号进行采样及输出合并处理，得到目标地址信号；其中，目标地址信号和目标指令信号之间的时序对齐。这样，基于该信号采样电路，在同一时钟周期的采样下，能够实现目标指令信号和目标地址信号的时序对齐，使得译码之后的指令信号和地址信号之间没有跟随工艺、电压、温度等变化的偏差，从而可以避免下一级功能模块因时序偏差而出现问题。
附图说明
图1为一种信号采样电路的组成结构示意图；
图2为一种指令译码器的组成结构示意图；
图3为一种信号采样电路的信号时序示意图；
图4为本公开实施例提供的一种信号采样电路的组成结构示意图；
图5为一个时钟周期命令的信号时序示意图；
图6为本公开实施例提供的另一种信号采样电路的组成结构示意图；
图7为本公开实施例提供的一种指令译码触发电路的组成结构示意图；
图8为本公开实施例提供的一种合并输出电路的组成结构示意图；
图9为本公开实施例提供的一种使能反相器的具体电路结构示意图；
图10为本公开实施例提供的一种信号采样电路的详细结构示意图；
图11为本公开实施例提供的一种信号采样电路的信号时序示意图；
图12为本公开实施例提供的一种半导体存储器的组成结构示意图。
具体实施方式
下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述。可以理解的是，此处所描述的具体实施例仅仅用于解释相关申请，而非对该申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关申请相关的部分。
除非另有定义，本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本公开实施例的目的，不是旨在限制本公开。
在以下的描述中，涉及到“一些实施例”，其描述了所有可能实施例的子集，但是可以理解，“一些实施例”可以是所有可能实施例的相同子集或不同子集，并且可以在不冲突的情况下相互结合。
需要指出，本公开实施例所涉及的术语“第一\第二\第三”仅是用于区别类似的对象，不代表针对对象的特定排序，可以理解地，“第一\第二\第三”在允许的情况下可以互换特定的顺序或先后次序，以使这里描述的本公开实施例能够以除了在这里图示或描述的以外的顺序实施。
以下为本公开实施例中涉及到的专业名词解释以及部分名词的对应关系：
动态随机存取存储器(Dynamic Random Access Memory，DRAM)
同步动态随机存取存储器(Synchronous Dynamic Random Access Memory，SDRAM)
双倍速率(Double Data Rate，DDR)
第四代DDR(4th DDR，DDR4)
第五代DDR(5th DDR，DDR5)
命令地址输入(Command/Address，CMD/ADD或简称为CA)
时钟输入(Clock Input，CLK)
片选输入(Chip Select Input，CS)
缓冲器(Buffer/Repeater，RPT)
指令译码器(Command Decoder，CMD DEC)
D型触发器(Data Flip-Flop或Delay Flip-Flop，DFF)
工艺、电压、温度(Process、Voltage、Temperature，PVT)
可以理解，以DDR5 DRAM设计为例，CA输入既可以作为地址进行采样又可以作为指令进行采样译码。其中，这里的CA是DRAM各种命令地址信号的统称，可以包括行地址选通脉冲(Row Address Strobe，RAS)、列地址选通脉冲(Column Address Strobe，CAS)、写命令(Write，WE)、激活命令(Active，ACT)等命令信号，以及还可以包括有A13～A0的地址信号等。另外，在实际应用中，该命令地址信号包括几位地址信号，具体可以是根据DRAM的规格确定，本公开实施例不作任何限定。
示例性地，参见图1，其示出了一种信号采样电路的组成结构示意图。如图1所示，该信号采样电路包括第一接收器101、第二接收器102、第三接收器103、第一采样电路104、第二采样电路105、第三采样电路106、第四采样电路107、指令译码器108、或门109、第一功能模块110、第二功能模块111和第三功能模块112。其中，第一采样电路104和第二采样电路105可以是由D型触发器组成，第三采样电路106和第四采样电路107可以是由D型触发器和反相器组成。另外，对于指令译码器(用CMD DEC表示)108而言，其可以是由三输入与非门、二输入或非门和缓冲器等逻辑部件组成，详见图2所示。
在图1中，第一接收器101的输入信号为初始命令地址信号(用CA[13:0]表示)和参考信号(用VREFCA表示)，输出信号为第一命令地址信号(用CA表示)；第二接收器102的输入信号为初始片选信号(用CS_n表示)和参考信号(用VREFCA表示)，输出信号为第一片选信号(用PCS表示)；第三接收器103的输入信号为一对输入的互补时钟信号(用CK_t和CK_c表示)，输出信号为第一时钟偶信号(用PCLK_E表示)和第一时钟奇信号(用PCLK_O表示)。然后，通过第一采样电路104，利用第一时钟偶信号对第一命令地址信号进行采样处理，得到目标地址偶信号(用CA[13:0]_E表示)，且目标地址偶信号包括初始指令偶信号(用CA[4:0]_E表示)；通过第二采样电路105，利用第一时钟奇信号对第一命令地址信号进行采样处理，得到目标地址奇信号(用CA[13:0]_O表示)，且目标地址奇信号包括初始指令奇信号(用CA[4:0]_O表示)；通过第三采样电路106，利用第一时钟偶信号对第一片选信号进行采样及反相处理，得到第二片选偶信号(用PCS_E表示)；通过第四采样电路107，利用第一时钟奇信号对第一片选信号进行采样及反相处理，得到第二片选奇信号(用PCS_O表示)；再通过指令译码器108，对CA[4:0]_E、CA[4:0]_O、PCS_E和PCS_O进行译码处理，得到指令偶信号(用CMD_E表示)和指令奇信号(用CMD_O表示)；最后，通过或门109对CMD_E和CMD_O进行或逻辑运算，得到目标指令信号(用CMD表示)。另外，目标指令信号、目标地址偶信号和目标地址奇信号与第一功能模块110、第二功能模块111和第三功能模块112之间均存在有长走线路径(Long Routing Line)；如此，目标指令信号、目标地址偶信号和目标地址奇信号在经过不同的版图布线路径后将共同到达不同的功能模块(例如，第一功能模块110、第二功能模块111和第三功能模块112等)去实现下一级功能。需要注意的是，这里的CA[13:0]表示一组信号，CA[0]、CA[1]、…、CA[13]的合并统称。相应的，第一接收器101中其实包括有14个接收电路，以及输出的线路，甚至包括后面的采样电路，长走线路径也是14根，与CA[0]、CA[1]、…、CA[13]是一一对应的。
基于图1所示的信号采样电路，其对应的信号时序图如图3所示。在图3中，初始时钟信号用CK_t表示，第一时钟偶信号用PCLK_E表示，第一时钟奇信号用PCLK_O表示，且CK_t信号的时钟周期为预设时钟周期，PCLK_E信号和PCLK_O信号的时钟周期均为预设时钟周期的两倍；第一命令地址信号用CA表示，且CA可以包括Cy、Cz、C0、C1、C2和C3；初始片选信号用CS_n表示，第一片选信号用PCS表示，PCS信号为低电平有效的脉冲信号，且脉冲宽度为预设时钟周期，PCS用于表征目标芯片被选中的信号；在利用PCLK_E信号的上升沿对PCS信号进行采样及反相处理后，得到第二片选偶信号用PCS_E表示，其为高电平有效的脉冲信号，而且脉冲宽度为预设时钟周期的两倍；在利用PCLK_O信号的上升沿对PCS信号进行采样及反相处理后，得到第二片选奇信号用PCS_O表示，其为低电平信号；在利用PCLK_E信号的上升沿对CA信号进行采样处理后，得到的目标地址偶信号用CA[13:0]_E表示和初始指令偶信号用CA[4:0]_E表示；在利用PCLK_O信号的上升沿对CA信号进行采样处理后，得到的目标地址奇信号用CA[13:0]_O表示和初始指令奇信号用CA[4:0]_O表示；由于PCS_O信号为低电平信号，那么译码得到的指令奇信号用CMD_O表示，且CMD_O信号也为低电平信号；只有PCS_E信号和CA[4:0]_E信号进行译码之后，得到的指令偶信号用CMD_E表示，且CMD_E信号为高电平有效的脉冲信号，而且脉冲宽度为预设时钟周期的两倍；但是在经过指令译码等逻辑电路带来的延时之后，导致最终采样得到的CA[13:0]_E信号与CMD_E信号之后存在时序偏差。
简单来说，CK_t/CK_c信号在第三接收器103之后分频处理为PCLK_E信号和PCLK_O信号，然后去采样CA信号。在CA信号被采样之后，由于指令信号还要做译码处理，这样指令路径就比地址路径多出了指令译码器108及或门109等的逻辑电路，再经过不同的版图布线路径共同到达不同的功能模块去实现下一级功能。然而，在同一个时钟周期采样之后，PCS_E信号和CA[4:0]_E信号会输出对齐，但是由于指令路径比地址路径多出的逻辑电路，导致CMD_E信号和CA[13:0]_E信号在到达下一级时就有较大的偏差(Skew)，并且这个Skew在不同PVT条件下会有较大的偏差，从而导致下一级功能会因时序偏差而出现错误。
基于此，本公开实施例提供了一种信号采样电路，该信号采样电路包括输入采样电路、逻辑运算电路、指令译码电路和合并输出电路；其中，输入采样电路，用于根据第一时钟信号分别对第一片选信号和第一命令地址信号进行采样处理，得到第二片选信号和第二命令地址信号，第二命令地址信号中包括初始指令信号；逻辑运算电路，用于对第一时钟信号和第二片选信号进行逻辑运算，得到片选时钟信号；指令译码电路，用于根据片选时钟信号和第二片选信号对初始指令信号进行译码和采样处理，得到目标指令信号；合并输出电路，用于根据片选时钟信号对第二命令地址信号进行采样及输出合并处理，得到目标地址信号；其中，目标地址信号和目标指令信号之间的时序对齐。这样，基于该信号采样电路，在同一时钟周期的采样下，能够实现目标指令信号和目标地址信号的时序对齐，使得译码之后的指令信号和地址信号之间没有跟随PVT变化的偏差，从而可以避免下一级功能模块因时序偏差而出现问题。
下面将结合附图对本公开各实施例进行详细说明。
在本公开的一实施例中，参见图4，其示出了本公开实施例提供的一种信号采样电路的组成结构示意图。如图4所示，该信号采样电路40可以包括输入采样电路41、逻辑运算电路42、指令译码电路43和合并输出电路44；其中，
输入采样电路41，用于根据第一时钟信号分别对第一片选信号和第一命令地址信号进行采样处理，得到第二片选信号和第二命令地址信号；其中，第二命令地址信号中包括初始指令信号；
逻辑运算电路42，用于对第一时钟信号和第二片选信号进行逻辑运算，得到片选时钟信号；
指令译码电路43，用于根据片选时钟信号和第二片选信号对初始指令信号进行译码和采样处理，得到目标指令信号；
合并输出电路44，用于根据片选时钟信号对第二命令地址信号进行采样及输出合并处理，得到目标地址信号。
需要说明的是，在本公开实施例中，根据指令译码电路43得到的目标地址信号和根据合并输出电路44得到的目标指令信号之间的时序对齐。在这里，时序对齐是指目标指令信号和目标地址信号同时由低电平状态变化为高电平状态，或者同时由高电平状态变化为低电平状态。其中，本公开实施例所述的“时序对齐”和“同时”指的是时序偏差在预设精度范围内。
还需要说明的是，在本公开实施例中，这里所述的信号采样电路40应用于一个预设时钟周期的指令信号(用1T CMD表示)。换言之，这里的目标指令信号(用CMD表示)仅包括一个预设时钟周期的有效命令，具体如图5所示。在图5中，CS_n信号为低电平有效的脉冲信号，且脉冲宽度为预设时钟周期；对于预设时钟周期而言，该预设时钟周期对应的CA[13:0]信号是有效(Valid)的，而且该预设时钟周期对应的CMD信号也是有效(Valid)的。需要注意的是，这里的预设时钟周期是指CK_t/CK_c信号的时钟周期。
还需要说明的是，在本公开实施例中，为了实现目标地址信号和目标指令信号之间的时序对齐，这里增加了指令译码电路43和合并输出电路44，两者使用了相同的片选时钟信号进行采样，从而能够使得经由指令译码电路43采样输出的目标指令信号和经由合并输出电路44采样输出的目标地址信号之间时序对齐。
在一些实施例中，在图4所示信号采样电路40的基础上，参见图6，该信号采样电路40还可以包括接收电路45，且接收电路45与输入采样电路41连接；其中，
接收电路45，用于接收初始命令地址信号、初始片选信号和初始时钟信号，输出所述第一命令地址信号、所述第一片选信号和所述第一时钟信号。
需要说明的是，通过接收电路45，可以获得第一命令地址信号、第一片选信号和第一时钟信号，然后将其输入到输入采样电路41进行采样以及后续的逻辑运算。需要注意的是，这里的第一命令地址信号并非是一个信号，而是一组命令地址信号。
在一些实施例中，对于接收电路45而言，如图6所示，接收电路45可以包括第一接收电路451、第二接收电路452和第三接收电路453；其中，
第一接收电路451，用于接收初始命令地址信号，输出第一命令地址信号；
第二接收电路452，用于接收初始片选信号，输出第一片选信号；
第三接收电路453，用于接收初始时钟信号，并对初始时钟信号进行分频处理，得到第一时钟奇信号和第一时钟偶信号。
需要说明的是，在本公开实施例中，无论是第一接收电路451，还是第二接收电路452或第三接收电路453，均可以是接收器(用Recevier表示)，或者也可以是缓冲器(用Buffer表示)。
需要说明的是，在本公开实施例中，这里的初始命令地址信号可以用CA[13:0]表示，第一命令地址信号用CA表示；初始片选信号可以用CS_n表示，第一片选信号用PCS表示；初始时钟信号可以用CK_t和CK_c表示，第一时钟信号可以是由第一时钟奇信号和第一时钟偶信号组成，第一时钟偶信号用PCLK_E表示，第一时钟奇信号用PCLK_O表示。其中，第一时钟奇信号和第一时钟偶信号的时钟周期均是初始时钟信号的时钟周期的两倍，即PCLK_E信号和PCLK_O信号的时钟周期均是预设时钟周期的两倍，而且PCLK_E信号和PCLK_O信号之间的相位差为180度。
还需要说明的是，在本公开实施例中，无论是初始命令地址信号还是第一命令地址信号，其并非是一个信号，而是代表一组命令地址信号，即CA[0]～CA[13]；因此，对于第一接收电路451而言，这里可以包括有14个接收电路，用于接收CA[0]、CA[1]、…、CA[13]等14个信号的，图中仅示出一个接收电路作为示意。
进一步地，对于输入采样电路41而言，本公开实施例不仅需要利用第一时钟信号对第一命令地址信号进行采样处理，还需要利用第一时钟信号对第一片选信号进行采样处理。因此，在一些实施例中，如图6所示，输入采样电路41可以包括命令地址采样电路411和片选采样电路412；其中，
命令地址采样电路411，用于根据第一时钟信号对第一命令地址信号进行采样处理，得到第二命令地址信号；
片选采样电路412，用于根据第一时钟信号对第一片选信号进行采样及反相处理，得到第二片选信号。
在一种具体的实施例中，如图6所示，命令地址采样电路411可以包括第一采样电路和第二采样电路；其中，
第一采样电路，用于根据第一时钟偶信号对第一命令地址信号进行采样处理，得到第二命令地址偶信号；
第二采样电路，用于根据第一时钟奇信号对第一命令地址信号进行采样处理，得到第二命令地址奇信号。
需要说明的是，第二命令地址信号可以是由第二命令地址偶信号和第二命令地址奇信号组成，初始指令信号可以是由初始指令偶信号和初始指令奇信号组成。其中，第二命令地址偶信号包括初始指令偶信号，且第二命令地址偶信号用CA[13:0]_E表示，初始指令偶信号用CA[4:0]_E表示；第二命令地址奇信号包括初始指令奇信号，且第二命令地址奇信号用CA[13:0]_O表示，初始指令奇信号用CA[4:0]_O表示。还需要注意的是，CA[13:0]_E也并非是一个信号，而是代表一组命令地址信号，即CA[0]_E～CA[13]_E，而CA[4:0]_E表示的这一组信号中的CA[0]_E～CA[4]_E；CA[13:0]_O也并非是一个信号，而是代表一组命令地址信号，即CA[0]_O～CA[13]_O，而CA[4:0]_O表示的这一组信号中的CA[0]_O～CA[4]_O。
还需要说明的是，第一采样电路和第二采样电路可以是由D型触发器组成；其中，对于第一采样电路来说，D型触发器的时钟端与PCLK_E信号连接，D型触发器的输入端与CA信号连接，D型触发器的输出端用于输出CA[13:0]_E信号，且其中的CA[4:0]_E信号组成初始指令偶信号。对于第二采样电路来说，D型触发器的时钟端与PCLK_O信号连接，D型触发器的输入端与CA信号连接，D型触发器的输出端用于输出CA[13:0]_O信号，且其中的CA[4:0]_O信号组成初始指令奇信号。
在另一种具体的实施例中，如图6所示，片选采样电路412可以包括第三采样电路和第四采样电路；其中，
第三采样电路，用于根据第一时钟偶信号对第一片选信号进行采样及反相处理，得到第二片选偶信号；
第四采样电路，用于根据第一时钟奇信号对第一片选信号进行采样及反相处理，得到第二片选奇信号。
需要说明的是，第二片选信号是由第二片选偶信号和第二片选奇信号组成，其中，第二片选偶信号用PCS_E表示，第二片选奇信号用PCS_O表示。
还需要说明的是，第三采样电路和第四采样电路可以是由D型触发器和反相器组成。其中，对于第三采样电路来说，D型触发器的时钟端与PCLK_E信号连接，D型触发器的输入端与PCS信号连接，D型触发器的输出端与反相器的输入端连接，反相器的输出端用于输出PCS_E信号。对于第四采样电路来说，D型触发器的时钟端与PCLK_O信号连接，D型触发器的输入端与PCS信号连接，D型触发器的输出端与反相器的输入端连接，反相器的输出端用于输出PCS_O信号。在这里，因为PCS为低电平有效的脉冲信号，增加反相器之后，PCS_O信号或者PCS_E信号就可以变成高电平有效的脉冲信号，以便后续的逻辑运算。另外，对于后续不同的逻辑运算，这里也可以不需要反相器，那么后续的逻辑运算则需进行相应调整，从而也可以达到相同效果。
这样，在经过接收电路45和输入采样电路41之后，可以获得第一时钟偶信号(用PCLK_E表示)、第一时钟奇信号(用PCLK_O表示)、第二片选偶信号(用PCS_E表示)、第二片选奇信号(用PCS_O表示)、以及第二命令地址偶信号(用CA[13:0]_E表示)、第二命令地址奇信号(用CA[13:0]_O表示)、初始指令偶信号(用CA[4:0]_E表示)和初始指令奇信号(用CA[4:0]_O表示)；然后利用后续的电路，使用相同的片选时钟信号对第二命令地址偶信号(用CA[13:0]_E表示)和第二命令地址奇信号(用CA[13:0]_O表示)进行采样，以及对初始指令偶信号(用CA[4:0]_E表示)和初始指令奇信号(用CA[4:0]_O表示)进行采样译码，从而能够使得最终输出的目标地址信号和目标指令信号的时序对齐。
进一步地，对于逻辑运算电路42而言，本公开实施例不仅需要得到片选时钟偶信号，还需要得到片选时钟奇信号，以便后续能够对指令译码电路43和合并输出电路44进行奇偶采样，以实现地址总线数量减半。因此，在一些实施例中，如图6所示，逻辑运算电路42包括第一逻辑电路421和第二逻辑电路422；其中，
第一逻辑电路421，用于接收第一时钟偶信号和第二片选偶信号，并对第一时钟偶信号和第二片选偶信号进行逻辑运算，得到片选时钟偶信号；
第二逻辑电路422，用于接收第一时钟奇信号和第二片选奇信号，并对第一时钟奇信号和第二片选奇信号进行逻辑运算，得到片选时钟奇信号。
需要说明的是，片选时钟信号可以是由片选时钟偶信号和片选时钟奇信号组成，其中，片选时钟偶信号可以用CS_CLK_E表示，片选时钟奇信号可以用CS_CLK_O表示。
在一种具体的实施例中，对于第一逻辑电路421而言，第一逻辑电路421可以包括第一缓冲器和第一与门；其中，
第一缓冲器，用于对第一时钟偶信号进行延时处理，得到中间时钟偶信号；
第一与门，用于对第二片选偶信号和中间时钟偶信号进行与运算，得到片选时钟偶信号。
在另一种具体的实施例中，对于第二逻辑电路422而言，第二逻辑电路422可以包括第二缓冲器和第二与门；其中，
第二缓冲器，用于对第一时钟奇信号进行延时处理，得到中间时钟奇信号；
第二与门，用于对第二片选奇信号和中间时钟奇信号进行与运算，得到片选时钟奇信号。
需要说明的是，对于缓冲器而言，无论是第一缓冲器还是第二缓冲器，不仅具有延时功能，而且还可以具有增强信号驱动能力的作用。具体地，对于中间时钟偶信号与第一时钟偶信号而言，中间时钟偶信号相比第一时钟偶信号不仅存在时延，而且中间时钟偶信号的驱动能力更强；而对于中间时钟奇信号与第一时钟奇信号而言，中间时钟奇信号相比第一时钟奇信号存在时延，而且中间时钟奇信号的驱动能力更强。
还需要说明的是，片选时钟偶信号(用CS_CLK_E表示)是通过第一逻辑电路421得到的，片选时钟奇信号(用CS_CLK_O表示)是通过第一逻辑电路422得到的。在本公开实施例中，根据CS_CLK_E和CS_CLK_O这两个信号对指令译码电路43和合并输出电路44进行相关处理，从而使得最终输出的目标地址信号和目标指令信号的时序对齐。
还需要说明的是，在一些实施例中，第一片选信号是表征目标芯片被选中的信号，且第一片选信号为低电平有效的脉冲信号；其中，
若第一片选信号在偶数时钟周期的上升沿采样为低电平，则确定第二片选偶信号(用PCS_E表示)为高电平有效的脉冲信号，以及确定片选时钟偶信号(用CS_CLK_E表示)为高电平有效的脉冲信号；或者，
若第一片选信号在奇数时钟周期的上升沿采样为低电平，则确定第二片选奇信号(用PCS_O表示)为高电平有效的脉冲信号，以及确定片选时钟奇信号(用CS_CLK_O表示)为高电平有效的脉冲信号。
在这里，偶数时钟周期或者奇数时钟周期是指初始时钟信号(用CK_t/CK_c表示)的时钟周期。具体来说，经过第三接收电路453的分频处理之后，可以得到PCLK_E信号和PCLK_O信号；然后将PCLK_E信号的上升沿所在的时钟周期作为偶数时钟周期，PCLK_O信号的上升沿所在的时钟周期作为奇数时钟周期。
具体来说，由于PCS_E信号和PCS_O信号中只有一个信号具有高电平，因此利用第一逻辑电路421和第二逻辑电路422，使得在CS_CLK_E和CS_CLK_O这两个信号中，同样只有一个信号为具有高电平的有效信号，另一个信号则为无效信号(即低电平信号)；即通过屏蔽第一片选信号为高电平(即无命令)时的片选时钟信号(用CS_CLK_E或者CS_CLK_O表示)，减少不必要时钟信号振荡，从而还能够实现节省功耗的功能。
进一步地，对于指令译码电路43而言，根据片选时钟偶信号和片选时钟奇信号，需要对初始指令信号中的奇偶信号分别进行采样和译码。因此，在一些实施例中，如图6所示，指令译码电路43可以包括指令译码触发电路431和或门432；其中，
指令译码触发电路431，用于接收片选时钟信号、第二片选信号和初始指令信号，输出指令偶信号和指令奇信号；
或门432，用于对指令偶信号和指令奇信号进行或运算，得到目标指令信号。
需要说明的是，这里的指令译码触发电路431也可称为指令译码触发器，用CMDDEC DFF表示。对于指令译码触发电路431而言，参见图7，指令译码触发电路431可以包括第一指令译码电路a和第二指令译码电路b；其中，
第一指令译码电路a，用于根据片选时钟偶信号和第二片选偶信号对初始指令偶信号进行译码和采样处理，得到指令偶信号；
第二指令译码电路b，用于根据片选时钟奇信号和第二片选奇信号对初始指令奇信号进行译码和采样处理，得到指令奇信号。
需要说明的是，目标指令信号可以用CMD表示，而且目标指令信号是由指令偶信号(用CMD_E表示)和指令奇信号(用CMD_O表示)进行或逻辑运算得到的。其中，CMD_E信号是通过第一指令译码电路a进行译码和采样得到的，CMD_O信号是通过第二指令译码电路b进行译码和采样得到的。
在一种具体的实施例中，如图7所示，第一指令译码电路a可以包括第一译码电路、第五采样电路和第三与门；其中，
第一译码电路，用于对初始指令偶信号进行译码处理，得到指令译码偶信号；
第五采样电路，用于根据片选时钟偶信号对指令译码偶信号进行采样处理，得到指令采样偶信号；
第三与门，用于对第二片选偶信号与指令采样偶信号进行与运算，得到指令偶信号。
需要说明的是，初始指令偶信号可以包括CA[0]_E、CA[1]_E、CA[2]_E、CA[3]_E、CA[4]_E等指令信号，而且第一译码电路可以是由二输入与非门、三输入与非门和二输入或非门组成。其中，如图7所示，CA[0]_E和CA[1]_E输入到二输入与非门，CA[2]_E、CA[3]_E和CA[4]_E输入到三输入与非门，然后二输入与非门的输出端和三输入与非门的输出端将将与二输入或非门的输入端连接，而二输入或非门的输出端用于输出指令译码偶信号，从而实现对初始指令偶信号的译码。需要注意的是，第一译码电路的设计具体是根据指令译码规则实现的。对于不同的产品，不同的应用场景，不同的指令，译码规则可能不同，那么该译码电路的逻辑也可进行相应调整，本公开实施例不作具体限定。
还需要说明的是，第五采样电路可以为D型触发器。其中，如图7所示，D型触发器的时钟端与片选时钟偶信号(用CS_CLK_E表示)连接，D型触发器的输入端与二输入或非门的输出端连接，用于接收指令译码偶信号；D型触发器的输出端与第三与门的一个输入端连接，第二片选偶信号(用PCS_E表示)与第三与门的另一个输入端连接，而第三与门的输出端用于输出指令偶信号，从而在对指令译码偶信号进行采样之后，通过第三与门还能够保证只有PCS_E信号为高电平时，可以得到指令偶信号，即保证了指令偶信号和指令奇信号中仅有一个有效信号；换言之，可以屏蔽PCS_E为高电平有效时之外的其他信号。
在另一种具体的实施例中，如图7所示，第二指令译码电路b可以包括第二译码电路、第六采样电路和第四与门；其中，
第二译码电路，用于对初始指令奇信号进行译码处理，得到指令译码奇信号；
第六采样电路，用于根据片选时钟奇信号对指令译码奇信号进行采样处理，得到指令采样奇信号；
第四与门，用于对第二片选奇信号与指令采样奇信号进行与运算，得到指令奇信号。
需要说明的是，初始指令奇信号可以包括CA[0]_O、CA[1]_O、CA[2]_O、CA[3]_O、CA[4]_O等指令信号，而且第二译码电路也是由二输入与非门、三输入与非门和二输入或非门组成。其中，如图7所示，CA[0]_O和CA[1]_O输入到二输入与非门，CA[2]_O、CA[3]_O和CA[4]_O输入到三输入与非门，然后二输入与非门的输出端和三输入与非门的输出端将与二输入或非门的输入端连接，而二输入或非门的输出端用于输出指令译码奇信号，从而实现对初始指令奇信号的译码。需要注意的是，第二译码电路的设计具体也是根据指令译码规则实现的。对于不同的产品，不同的应用场景，不同的指令，译码规则可能不同，那么该译码电路的逻辑也可进行相应调整，本公开实施例不作具体限定。
还需要说明的是，第六采样电路也可以为D型触发器。其中，如图7所示，D型触发器的时钟端与片选时钟奇信号(用CS_CLK_O表示)连接，D型触发器的输入端与二输入或非门的输出端连接，用于接收指令译码奇信号；D型触发器的输出端与第四与门的一个输入端连接，第二片选奇信号(用PCS_O表示)与第四与门的另一个输入端连接，而第四与门的输出端用于输出指令奇信号，从而在对指令译码奇信号进行采样之后，通过第四与门还能够保证只有PCS_O信号为高电平时，可以得到指令奇信号，即保证了指令偶信号和指令奇信号中仅有一个有效信号；换言之，可以屏蔽PCS_O为高电平有效时之外的其他信号。
还需要说明的是，在本公开实施例中，片选时钟偶信号(用CS_CLK_E表示)和片选时钟奇信号(用CS_CLK_O表示)中仅有一个为高电平有效的脉冲信号。这样，如果片选时钟偶信号(CS_CLK_E表示)为高电平有效的脉冲信号，这时候由于片选时钟奇信号(用CS_CLK_O表示)为低电平信号而不会执行第二指令译码电路b的采样处理，即指令奇信号(用CMD_O表示)为低电平信号，那么此时得到的指令偶信号(用CMD_E表示)与低电平信号通过或门432进行或运算，输出的仍为CMD_E信号；换言之，这时候得到的CMD_E信号即为目标指令信号(用CMD表示)。反之，如果片选时钟奇信号(用CS_CLK_O表示)为高电平有效的脉冲信号，这时候由于片选时钟偶信号(用CS_CLK_E表示)为低电平信号而不会执行第一指令译码电路a的采样处理，即指令偶信号(用CMD_E表示)为低电平信号，那么此时得到的指令奇信号(用CMD_O表示)与低电平信号通过或门432进行或运算，输出的仍为CMD_O信号；换言之，这时候得到的CMD_O信号即为目标指令信号(用CMD表示)。
进一步地，对于合并输出电路44而言，合并输出电路44也可称为合并输出触发器，用Output Combined DFF表示。也就是说，合并输出电路44本质也为一个D型触发器，主要是针对第二命令地址信号进行采样以选取命令有效时的地址总线，并将奇偶地址总线进行合并。因此，在一些实施例中，如图8所示，合并输出电路44可以包括第三逻辑电路441、第四逻辑电路442和第七采样电路443；其中，
第三逻辑电路441，用于对片选时钟偶信号进行逻辑运算，得到第一使能偶信号和第二使能偶信号；
第四逻辑电路442，用于对片选时钟奇信号进行逻辑运算，得到第一使能奇信号和第二使能奇信号；
第七采样电路443，用于根据第一使能偶信号、第二使能偶信号、第一使能奇信号和第二使能奇信号对第二命令地址偶信号和第二命令地址奇信号进行采样处理，得到目标地址信号。
需要说明的是，如图8所示，第三逻辑电路441可以是由一个反相器和一个缓冲器组成。其中，第一使能偶信号可以用CLKB_E表示，第二使能偶信号可以用CLKT_E表示，且CLKB_E信号和CLKT_E信号之间的相位差为180度。
还需要说明的是，如图8所示，第四逻辑电路442也可以是由一个反相器和一个缓冲器组成。其中，第一使能奇信号可以用CLKB_O表示，第二使能奇信号可以用CLKT_O表示，且CLKB_O信号和CLKT_O信号之间的相位差为180度。
还需要说明的是，对于第二命令地址偶信号而言，用CA[13:0]_E表示，其代表了CA[0]_E、CA[1]_E、CA[2]_E、…、CA[13]_E等共14个信号；对于第二命令地址奇信号而言，用CA[13:0]_O表示，其代表了CA[0]_O、CA[1]_O、CA[2]_O、…、CA[13]_O等共14个信号；也就是说，对于每一组信号(例如，CA[0]_E和CA[0]_O、CA[1]_E和CA[1]_O、…、CA[13]_E和CA[13]_O)都需要一个第七采样电路443，即本公开实施例总共需要14个第七采样电路443。以用CA[0]_E和CA[0]_O这一组信号为例，如图8所示，第七采样电路443可以是由若干个使能反相器和若干个反相器组成。其中，利用第一使能偶信号(用CLKB_E表示)和第二使能偶信号(用CLKT_E表示)对CA[0]_E信号进行采样处理；以及利用第一使能奇信号(用CLKB_O表示)和第二使能奇信号(用CLKT_O表示)对CA[0]_O信号进行采样处理，最终输出的目标地址信号用ADDR[0]表示。
另外，参见图9，其示出了一种使能反相器(Enable Inverter)的具体电路结构示意图。其中，(a)为使能反相器的器件符号，(b)为使能反相器的具体组成。如图9所示，输入信号用IN表示，输出信号用OUT表示，使能信号用EN表示。具体地，在本公开实施例中，若EN信号为高电平，则使能反相器工作，即需要对IN信号进行反相处理以得到OUT信号；若EN信号为低电平，则使能反相器关断，反相器输出端呈现高阻态。
这样，针对图8所示的第七采样电路443的工作原理，具体为：在CLKB_E信号为高电平时，把CA[0]_E信号接收，通过一个使能反相器以及紧接着的反相器，把信号传输到该反相器之后这个节点，等CLKT_E信号为高电平时，再把该信号输出，所以呈现出CLKT_E信号上升沿采样的效果；另外，在CLKB_O信号为高电平时，把CA[0]_O信号接收，通过一个使能反相器以及紧接着的反相器，把信号传输到该反相器之后这个节点，等CLKT_O信号为高电平时，再把该信号输出，所以呈现出CLKT_O信号上升沿采样的效果；最后，在ADDR[0]信号处的两个首尾相接的反相器则是起到了保持信号的作用。
在本公开实施例中，由于片选时钟偶信号(用CS_CLK_E表示)和片选时钟奇信号(用CS_CLK_O表示)中仅有一个为高电平有效的脉冲信号，因此，第七采样电路443的利用CLKT_E信号采样部分和利用CLKT_O信号采样部分中只有一部分工作，另一部分输出高阻态，最终的ADDR就可以输出工作的那一部分的结果。
进一步地，由于片选时钟偶信号(用CS_CLK_E表示)和片选时钟奇信号(用CS_CLK_O表示)中仅有一个为高电平有效的脉冲信号；因此，在一些实施例中，第七采样电路443，具体用于在片选时钟偶信号为高电平有效的脉冲信号情况下，根据第一使能偶信号和第二使能偶信号对第二命令地址偶信号进行采样处理，得到目标地址信号；或者，在片选时钟奇信号为高电平有效的脉冲信号情况下，根据第一使能奇信号和第二使能奇信号对第二命令地址奇信号进行采样处理，得到目标地址信号。
综上可知，在本公开实施例中，通过增加指令译码电路43和合并输出电路44，并利用相同的片选时钟信号(用CS_CLK_E、CS_CLK_O表示)对其进行采样，可以对齐输出的CMD和ADDR[13:0]；同时，由于仅选取同命令有效的地址总线还可以减半地址总线数量，即通过该合并输出电路44，将奇偶采样的地址总线合并，从而能够实现减半地址总线数量。
本公开实施例提供了一种信号采样电路，该信号采样电路包括输入采样电路、逻辑运算电路、指令译码电路和合并输出电路；其中，输入采样电路，用于根据第一时钟信号分别对第一片选信号和第一命令地址信号进行采样处理，得到第二片选信号和第二命令地址信号，第二命令地址信号中包括初始指令信号；逻辑运算电路，用于对第一时钟信号和第二片选信号进行逻辑运算，得到片选时钟信号；指令译码电路，用于根据片选时钟信号和第二片选信号对初始指令信号进行译码和采样处理，得到目标指令信号；合并输出电路，用于根据片选时钟信号对第二命令地址信号进行采样及输出合并处理，得到目标地址信号；其中，目标地址信号和目标指令信号之间的时序对齐。这样，基于该信号采样电路，在同一时钟周期的采样下，能够实现目标指令信号和目标地址信号的时序对齐，使得译码之后的指令信号和地址信号之间没有跟随PVT变化的偏差，从而可以避免下一级功能模块因时序偏差而出现问题。
在本公开的另一实施例中，基于前述实施例所述的信号采样电路40，参见图10，其示出了本公开实施例提供的一种信号采样电路的详细结构示意图。如图10所示，信号采样电路40可以包括第一接收器601、第二接收器602、第三接收器603、第一采样电路604、第二采样电路605、第三采样电路606、第四采样电路607、第一缓冲器608、第一与门609、第二缓冲器610、第二与门611、指令译码触发器612、或门613、合并输出触发器614、第一功能模块615、第二功能模块616和第三功能模块617。其中，第一采样电路604和第二采样电路605是由D型触发器组成，第三采样电路606和第四采样电路607是由D型触发器和反相器组成；另外，指令译码触发器612的内部结构详见图7所示，合并输出触发器614的内部结构详见图8所示。
在图10中，第一接收器601的输入信号为初始命令地址信号(用CA[13:0]表示)和参考信号(用VREFCA表示)，输出信号为第一命令地址信号(用CA表示)；需要注意的是，对于初始命令地址信号CA[13:0]，其并非是一个信号，而是代表一组信号，即CA[13]～CA[0]；针对每一个信号都需要一个第一接收器601，故本公开实施例需要14个第一接收器601，图中仅示出一个第一接收器601作为示意；第二接收器602的输入信号为初始片选信号(用CS_n表示)和参考信号(用VREFCA表示)，输出信号为第一片选信号(用PCS表示)；第三接收器603的输入信号为一对输入的互补时钟信号(用CK_t和CK_c表示)，输出信号为第一时钟偶信号(用PCLK_E表示)和第一时钟奇信号(用PCLK_O表示)。然后，通过第一采样电路604，利用第一时钟偶信号对第一命令地址信号进行采样处理，得到第二命令地址偶信号(用CA[13:0]_E表示)，且第二命令地址偶信号包括初始指令偶信号(用CA[4:0]_E表示)；通过第二采样电路605，利用第一时钟奇信号对第一命令地址信号进行采样处理，得到第二命令地址奇信号(用CA[13:0]_O表示)，且第二命令地址奇信号包括初始指令奇信号(用CA[4:0]_O表示)；通过第三采样电路606，利用第一时钟偶信号对第一片选信号进行采样及反相处理，得到第二片选偶信号(用PCS_E表示)；通过第四采样电路607，利用第一时钟奇信号对第一片选信号进行采样及反相处理，得到第二片选奇信号(用PCS_O表示)；再利用第一缓冲器608和第一与门609对PCLK_E信号和PCS_E信号进行逻辑运算，得到片选时钟偶信号(用CS_CLK_E表示)；利用第二缓冲器610和第二与门611对PCLK_O信号和PCS_O信号进行逻辑运算，得到片选时钟奇信号(用CS_CLK_O表示)；紧接着，通过指令译码触发器612，利用CS_CLK_E信号和CS_CLK_O信号对CA[4:0]_E信号、CA[4:0]_O信号、PCS_E信号和PCS_O信号进行译码及采样处理，得到指令偶信号(用CMD_E表示)和指令奇信号(用CMD_O表示)，再通过或门613对CMD_E和CMD_O进行或逻辑运算，得到目标指令信号(用CMD表示)；以及通过合并输出触发器614，利用CS_CLK_E信号和CS_CLK_O信号对CA[13:0]_E信号和CA[13:0]_O信号进行采样处理，得到目标地址信号(用ADDR[13:0]表示)。此外，CMD信号和ADDR[13:0]信号与第一功能模块615、第二功能模块616和第三功能模块617之间均存在有长走线路径，但是需要控制CMD信号和ADDR[13:0]信号的长走线路径尽可能的长度和宽度一致，而且由于CMD信号和ADDR[13:0]信号的输出时序对齐，从而使得CMD信号和ADDR[13:0]信号到达不同的功能模块(例如，第一功能模块615、第二功能模块616和第三功能模块617等)去实现下一级功能时不会因为时序偏差出现错误。
基于图10所示的信号采样电路，其对应的信号时序图如图11所示。在图11中，第一命令地址信号用CA表示，且CA可以包括Cy、Cz、C0、C1、C2和C3；初始片选信号用CS_n表示，第一片选信号用PCS表示，PCS信号为低电平有效的脉冲信号，且脉冲宽度为预设时钟周期，PCS用于表征目标芯片被选中的信号；初始时钟信号用CK_t表示，第一时钟偶信号用PCLK_E表示，第一时钟奇信号用PCLK_O表示，且CK_t信号的时钟周期为预设时钟周期，PCLK_E信号和PCLK_O信号的时钟周期均为预设时钟周期的两倍。另外，PCLK_E信号的上升沿所在的时钟周期作为偶数时钟周期，图11示出了一种第一片选信号在偶数时钟周期的上升沿采样为低电平时对应的信号时序示意图，即在利用PCLK_E信号的上升沿对PCS信号进行采样及反相处理后，得到第二片选偶信号用PCS_E表示，其为高电平有效的脉冲信号，而且脉冲宽度为预设时钟周期的两倍；在利用PCLK_O信号的上升沿对PCS信号进行采样及反相处理后，得到第二片选奇信号用PCS_O表示，其为低电平信号；在利用PCLK_E信号的上升沿对CA信号进行采样处理后，得到初始指令偶信号(用CA[4:0]_E表示)，其包括C0和C2；在利用PCLK_O信号的上升沿对CA信号进行采样处理后，得到初始指令奇信号(用CA[4:0]_O表示)，其包括C1和C3；另外，利用第一缓冲器608和第一与门609对PCLK_E信号和PCS_E信号进行逻辑运算后，得到的片选时钟偶信号用CS_CLK_E表示，其为高电平有效的脉冲信号，而且脉冲宽度为预设时钟周期；而利用第二缓冲器610和第二与门611对PCLK_O信号和PCS_O信号进行逻辑运算后，得到片选时钟奇信号用CS_CLK_O表示，其为低电平信号。这样，从图11中可以看出，只有CS_CLK_E信号为有效信号，而且使得通过指令译码触发器612和或门613的译码及采样处理后得到的目标指令CMD信号与通过合并输出触发器614的采样处理后得到的目标地址ADDR[13:0]信号之间的时序对齐。
需要注意的是，在图11中，在同一个时钟周期，对于PCS_E信号的上升沿和CS_CLK_E信号的上升沿之间的延时，则是由第一缓冲器608和第一与门609等逻辑器件自身产生的。在本公开实施例中，为了避免CMD信号与ADDR[13:0]信号之间的输出偏差，这里可以利用相同的片选时钟信号(用CS_CLK_E或CS_CLK_O表示)进行译码采样，从而使得CMD信号与ADDR[13:0]信号之间的输出时序对齐，进而使得CMD信号和ADDR[13:0]信号到达不同的功能模块去实现下一级功能时不会因为时序偏差出现错误。
本公开实施例提供了一种信号采样电路，通过本实施例对前述实施例的具体实现进行详细阐述，从中可以看出，本公开实施例是在已有的直接采样译码的基础上进行优化，使得译码后的指令(用CMD表示)和采样的地址总线(用ADDR[13:0]表示)之间没有随PVT变化的偏差。具体来说，在本公开实施例中，通过增加指令译码触发器和合并输出触发器，并且利用片选时钟信号来屏蔽第一片选信号为高电平(即无命令)时的时钟，再运用该片选时钟信号来进行一次采样，从而能够对齐CMD和ADDR[13:0]；而且通过本公开实施例提供的合并输出触发器，将奇偶采样的地址总线合并，从而还能够实现减半地址总线数量。
在本公开的又一实施例中，参见图12，其示出了本公开实施例提供的一种半导体存储器120的组成结构示意图。如图12所示，半导体存储器120可以包括前述实施例任一项所述的信号采样电路40。
在本公开实施例中，半导体存储器120可以为DRAM芯片。
进一步地，在一些实施例中，DRAM芯片符合DDR5内存规格。
需要说明的是，本公开实施例主要涉及集成电路设计中输入信号采样及指令译码的相关电路，特别涉及DRAM芯片中，CA信号输入分别作为指令和地址采样和译码之后的控制调节电路。具体来说，本公开实施例是在已有的直接采样译码的基础上进行优化，使得译码后的CMD信号和采样的ADDR[13:0]信号之间没有随PVT变化的偏差。
还需要说明的是，本公开实施例可以应用于DRAM芯片中CA信号采样和译码的控制电路，但并不局限于此范围，其他输入信号采样及指令译码的相关电路均可采用此设计。
这样，在本公开实施例中，对于半导体存储器120而言，其包括有信号采样电路40，因此，在同一时钟周期的采样下，能够实现目标指令信号和目标地址信号的时序对齐，使得译码之后的指令信号和地址信号之间没有跟随PVT变化的偏差，从而可以避免下一级功能模块因时序偏差而出现问题。
以上，仅为本公开的较佳实施例而已，并非用于限定本公开的保护范围。
需要说明的是，在本公开中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
上述本公开实施例序号仅仅为了描述，不代表实施例的优劣。
本公开所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。
本公开所提供的几个产品实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的产品实施例。
本公开所提供的几个方法或设备实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或设备实施例。
以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。

Claims (17)

1.一种信号采样电路，其特征在于，所述信号采样电路包括输入采样电路、逻辑运算电路、指令译码电路和合并输出电路；其中，
所述输入采样电路，用于根据第一时钟信号分别对第一片选信号和第一命令地址信号进行采样处理，得到第二片选信号和第二命令地址信号；其中，所述第二命令地址信号中包括初始指令信号；
所述逻辑运算电路，用于对所述第一时钟信号和所述第二片选信号进行逻辑运算，得到片选时钟信号；
所述指令译码电路，用于根据所述片选时钟信号和所述第二片选信号对所述初始指令信号进行译码和采样处理，得到目标指令信号；
所述合并输出电路，用于根据所述片选时钟信号对所述第二命令地址信号进行采样及输出合并处理，得到目标地址信号。
2.根据权利要求1所述的信号采样电路，其特征在于，所述信号采样电路还包括接收电路，且所述接收电路与所述输入采样电路连接；其中，
所述接收电路，用于接收初始命令地址信号、初始片选信号和初始时钟信号，输出所述第一命令地址信号、所述第一片选信号和所述第一时钟信号。
3.根据权利要求2所述的信号采样电路，其特征在于，所述接收电路包括第一接收电路、第二接收电路和第三接收电路；其中，
所述第一接收电路，用于接收初始命令地址信号，输出所述第一命令地址信号；
所述第二接收电路，用于接收初始片选信号，输出所述第一片选信号；
所述第三接收电路，用于接收初始时钟信号，并对所述初始时钟信号进行分频处理，得到第一时钟奇信号和第一时钟偶信号；其中，所述第一时钟奇信号和所述第一时钟偶信号的时钟周期均是所述初始时钟信号的时钟周期的两倍，且所述第一时钟信号是由所述第一时钟奇信号和所述第一时钟偶信号组成，所述第一时钟奇信号和所述第一时钟偶信号之间的相位差为180度。
4.根据权利要求3所述的信号采样电路，其特征在于，所述输入采样电路包括命令地址采样电路和片选采样电路；其中，
所述命令地址采样电路，用于根据所述第一时钟信号对所述第一命令地址信号进行采样处理，得到所述第二命令地址信号；
所述片选采样电路，用于根据所述第一时钟信号对所述第一片选信号进行采样及反相处理，得到所述第二片选信号。
5.根据权利要求4所述的信号采样电路，其特征在于，所述命令地址采样电路包括第一采样电路和第二采样电路；其中，
所述第一采样电路，用于根据所述第一时钟偶信号对所述第一命令地址信号进行采样处理，得到第二命令地址偶信号；
所述第二采样电路，用于根据所述第一时钟奇信号对所述第一命令地址信号进行采样处理，得到第二命令地址奇信号；
其中，所述第二命令地址信号是由所述第二命令地址偶信号和所述第二命令地址奇信号组成，所述初始指令信号是由初始指令偶信号和初始指令奇信号组成，且所述第二命令地址偶信号包括所述初始指令偶信号，所述第二命令地址奇信号包括所述初始指令奇信号。
6.根据权利要求5所述的信号采样电路，其特征在于，所述片选采样电路包括第三采样电路和第四采样电路；其中，
所述第三采样电路，用于根据所述第一时钟偶信号对所述第一片选信号进行采样及反相处理，得到第二片选偶信号；
所述第四采样电路，用于根据所述第一时钟奇信号对所述第一片选信号进行采样及反相处理，得到第二片选奇信号；
其中，所述第二片选信号是由所述第二片选偶信号和所述第二片选奇信号组成。
7.根据权利要求6所述的信号采样电路，其特征在于，所述逻辑运算电路包括第一逻辑电路和第二逻辑电路；其中，
所述第一逻辑电路，用于接收所述第一时钟偶信号和所述第二片选偶信号，并对所述第一时钟偶信号和所述第二片选偶信号进行逻辑运算，得到片选时钟偶信号；
所述第二逻辑电路，用于接收所述第一时钟奇信号和所述第二片选奇信号，并对所述第一时钟奇信号和所述第二片选奇信号进行逻辑运算，得到片选时钟奇信号；
其中，所述片选时钟信号是由所述片选时钟偶信号和所述片选时钟奇信号组成。
8.根据权利要求7所述的信号采样电路，其特征在于，所述第一逻辑电路包括第一缓冲器和第一与门；其中，
所述第一缓冲器，用于对所述第一时钟偶信号进行延时处理，得到中间时钟偶信号；
所述第一与门，用于对所述第二片选偶信号和所述中间时钟偶信号进行与运算，得到所述片选时钟偶信号。
9.根据权利要求7所述的信号采样电路，其特征在于，所述第二逻辑电路包括第二缓冲器和第二与门；其中，
所述第二缓冲器，用于对所述第一时钟奇信号进行延时处理，得到中间时钟奇信号；
所述第二与门，用于对所述第二片选奇信号和所述中间时钟奇信号进行与运算，得到所述片选时钟奇信号。
10.根据权利要求7所述的信号采样电路，其特征在于，所述指令译码电路包括第一指令译码电路、第二指令译码电路和或门；其中，
所述第一指令译码电路，用于根据所述片选时钟偶信号和所述第二片选偶信号对所述初始指令偶信号进行译码和采样处理，得到指令偶信号；
所述第二指令译码电路，用于根据所述片选时钟奇信号和所述第二片选奇信号对所述初始指令奇信号进行译码和采样处理，得到指令奇信号；
所述或门，用于对所述指令偶信号和所述指令奇信号进行或运算，得到所述目标指令信号。
11.根据权利要求10所述的信号采样电路，其特征在于，所述第一指令译码电路包括第一译码电路、第五采样电路和第三与门；其中，
所述第一译码电路，用于对所述初始指令偶信号进行译码处理，得到指令译码偶信号；
所述第五采样电路，用于根据所述片选时钟偶信号对所述指令译码偶信号进行采样处理，得到指令采样偶信号；
所述第三与门，用于对所述第二片选偶信号与所述指令采样偶信号进行与运算，得到所述指令偶信号。
12.根据权利要求10所述的信号采样电路，其特征在于，所述第二指令译码电路包括第二译码电路、第六采样电路和第四与门；其中，
所述第二译码电路，用于对所述初始指令奇信号进行译码处理，得到指令译码奇信号；
所述第六采样电路，用于根据所述片选时钟奇信号对所述指令译码奇信号进行采样处理，得到指令采样奇信号；
所述第四与门，用于对所述第二片选奇信号与所述指令采样奇信号进行与运算，得到所述指令奇信号。
13.根据权利要求7所述的信号采样电路，其特征在于，所述第一片选信号是表征目标芯片被选中的信号，且所述第一片选信号为低电平有效的脉冲信号；其中，
若所述第一片选信号在偶数时钟周期的上升沿采样为低电平，则确定所述第二片选偶信号为高电平有效的脉冲信号，以及确定所述片选时钟偶信号为高电平有效的脉冲信号；或者，
若所述第一片选信号在奇数时钟周期的上升沿采样为低电平，则确定所述第二片选奇信号为高电平有效的脉冲信号，以及确定所述片选时钟奇信号为高电平有效的脉冲信号。
14.根据权利要求13所述的信号采样电路，其特征在于，所述合并输出电路包括第三逻辑电路、第四逻辑电路和第七采样电路；其中，
所述第三逻辑电路，用于对所述片选时钟偶信号进行逻辑运算，得到第一使能偶信号和第二使能偶信号，且所述第一使能偶信号和所述第二使能偶信号之间的相位差为180度；
所述第四逻辑电路，用于对所述片选时钟奇信号进行逻辑运算，得到第一使能奇信号和第二使能奇信号，且所述第一使能奇信号和所述第二使能奇信号之间的相位差为180度；
所述第七采样电路，用于根据所述第一使能偶信号、所述第二使能偶信号、所述第一使能奇信号和所述第二使能奇信号对所述第二命令地址偶信号和所述第二命令地址奇信号进行采样处理，得到所述目标地址信号。
15.根据权利要求14所述的信号采样电路，其特征在于，
所述第七采样电路，具体用于在所述片选时钟偶信号为高电平有效的脉冲信号情况下，根据所述第一使能偶信号和所述第二使能偶信号对所述第二命令地址偶信号进行采样处理，得到所述目标地址信号；或者，在所述片选时钟奇信号为高电平有效的脉冲信号情况下，根据所述第一使能奇信号和所述第二使能奇信号对所述第二命令地址奇信号进行采样处理，得到所述目标地址信号。
16.一种半导体存储器，其特征在于，包括如权利要求1至15任一项所述的信号采样电路。
17.根据权利要求16所述的半导体存储器，其特征在于，所述半导体存储器为动态随机存取存储器DRAM芯片。
CN202210294845.0A 2022-03-23 2022-03-23 一种信号采样电路以及半导体存储器 Pending CN114678056A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210294845.0A CN114678056A (zh) 2022-03-23 2022-03-23 一种信号采样电路以及半导体存储器
US18/177,092 US20230307023A1 (en) 2022-03-23 2023-03-01 Signal sampling circuit and semiconductor memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210294845.0A CN114678056A (zh) 2022-03-23 2022-03-23 一种信号采样电路以及半导体存储器

Publications (1)

Publication Number Publication Date
CN114678056A true CN114678056A (zh) 2022-06-28

Family

ID=82075257

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210294845.0A Pending CN114678056A (zh) 2022-03-23 2022-03-23 一种信号采样电路以及半导体存储器

Country Status (2)

Country Link
US (1) US20230307023A1 (zh)
CN (1) CN114678056A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115775579A (zh) * 2023-02-13 2023-03-10 睿力集成电路有限公司 采样控制电路、方法和存储器
CN116092546A (zh) * 2023-04-11 2023-05-09 长鑫存储技术有限公司 一种命令产生电路及存储器
CN116312672A (zh) * 2023-05-24 2023-06-23 长鑫存储技术有限公司 命令/地址信号训练模式电路及存储器
WO2024000811A1 (zh) * 2022-06-29 2024-01-04 长鑫存储技术有限公司 一种时钟控制电路和半导体存储器
WO2024087781A1 (zh) * 2022-10-27 2024-05-02 长鑫存储技术有限公司 一种命令解码电路和半导体存储器
WO2024124659A1 (zh) * 2022-12-14 2024-06-20 长鑫存储技术有限公司 一种控制电路及其方法、存储器
WO2024146030A1 (zh) * 2023-01-05 2024-07-11 长鑫存储技术有限公司 控制电路、控制方法和存储器
WO2024146031A1 (zh) * 2023-01-05 2024-07-11 长鑫存储技术有限公司 控制电路、控制方法和存储器
WO2024146004A1 (zh) * 2023-01-06 2024-07-11 长鑫存储技术有限公司 一种控制电路、控制方法和存储器

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024000811A1 (zh) * 2022-06-29 2024-01-04 长鑫存储技术有限公司 一种时钟控制电路和半导体存储器
WO2024087781A1 (zh) * 2022-10-27 2024-05-02 长鑫存储技术有限公司 一种命令解码电路和半导体存储器
WO2024124659A1 (zh) * 2022-12-14 2024-06-20 长鑫存储技术有限公司 一种控制电路及其方法、存储器
WO2024146030A1 (zh) * 2023-01-05 2024-07-11 长鑫存储技术有限公司 控制电路、控制方法和存储器
WO2024146031A1 (zh) * 2023-01-05 2024-07-11 长鑫存储技术有限公司 控制电路、控制方法和存储器
WO2024146004A1 (zh) * 2023-01-06 2024-07-11 长鑫存储技术有限公司 一种控制电路、控制方法和存储器
CN115775579A (zh) * 2023-02-13 2023-03-10 睿力集成电路有限公司 采样控制电路、方法和存储器
CN116092546A (zh) * 2023-04-11 2023-05-09 长鑫存储技术有限公司 一种命令产生电路及存储器
CN116092546B (zh) * 2023-04-11 2023-06-09 长鑫存储技术有限公司 一种命令产生电路及存储器
CN116312672A (zh) * 2023-05-24 2023-06-23 长鑫存储技术有限公司 命令/地址信号训练模式电路及存储器
CN116312672B (zh) * 2023-05-24 2023-10-24 长鑫存储技术有限公司 命令/地址信号训练模式电路及存储器

Also Published As

Publication number Publication date
US20230307023A1 (en) 2023-09-28

Similar Documents

Publication Publication Date Title
CN114678056A (zh) 一种信号采样电路以及半导体存储器
US6914829B2 (en) Multi-stage output multiplexing circuits and methods for double data rate synchronous memory devices
US6029252A (en) Method and apparatus for generating multi-phase clock signals, and circuitry, memory devices, and computer systems using same
US7061823B2 (en) Limited output address register technique providing selectively variable write latency in DDR2 (double data rate two) integrated circuit memory devices
US6301322B1 (en) Balanced dual-edge triggered data bit shifting circuit and method
US7239576B2 (en) Memory device and method of controlling the same
US6573754B2 (en) Circuit configuration for enabling a clock signal in a manner dependent on an enable signal
US7613069B2 (en) Address latch circuit of semiconductor memory device
US11146275B2 (en) Signal generation circuit and a semiconductor apparatus using the signal generation circuit
US20230009525A1 (en) Signal sampling circuit and semiconductor memory
KR19990086391A (ko) 동기식 메모리장치
TWI846103B (zh) 訊號採樣電路以及半導體記憶體
US9374075B2 (en) Input apparatus and input system
US6781919B2 (en) Address selection circuit and semiconductor memory device with synchronous and asynchronous address signal paths
US6606272B2 (en) Method and circuit for processing output data in pipelined circuits
CN116844605B (zh) 一种信号采样电路以及半导体存储器
US20230017682A1 (en) Signal sampling circuit and semiconductor memory
CN116844600B (zh) 一种信号采样电路以及半导体存储器
CN116844620B (zh) 一种信号采样电路以及半导体存储器
JP4678471B2 (ja) 均衡が取れたデュアルエッジでトリガーされたデータビットシフトの回路および方法
KR100703584B1 (ko) 조정형 이중-에지 트리거식 데이터 비트 시프팅 회로 및 방법
CN116844606B (zh) 一种信号采样电路以及半导体存储器
KR100537206B1 (ko) 더블 데이터 레이트 싱크로너스 디램

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination