CN114628351B - 一体化芯片连接结构、连接方法及功率半导体模块 - Google Patents

Abstract

本发明公开了一种一体化芯片连接结构、连接方法及功率半导体模块，涉及半导体技术领域。一体化芯片连接结构，包括：导电基材，包括第一连接端和第二连接端；阻焊层，设置在所述第一连接端，用于将所述第一连接端分隔为基材焊接区和基材非焊接区；第一焊料层，设置在所述第一连接端的基材焊接区；以及第二焊料层，设置在所述第二连接端。在进行芯片封装时，无需额外放置焊料，无需额外键合，省去了传统的铜线键合工艺，提高了封装效率，降低了工艺难度；通过阻焊层的作用，使回流焊接过程中，第一焊料层不会飞溅到晶体管芯片的栅极焊盘区，保护了栅极焊盘，提升工艺合格率。

Description

一体化芯片连接结构、连接方法及功率半导体模块

技术领域

本发明涉及半导体技术领域，具体是涉及一种一体化芯片连接结构、连接方法及功率半导体模块。

背景技术

目前国内功率模块的封装，芯片表面的键合线普遍采用粗铝线或铜线键合，随着功率模块向更高功率密度发展，对模块的封装技术提出越来越多的要求。

现有功率芯片表面连接方式是先把缓冲层（包括粘合剂、烧结银、电镀层、铜箔）定位到芯片表面，再进行焊接或烧结，使芯片表面形成稳定的缓冲层，然后再在缓冲层上进行键合铜丝超声波键合，以将芯片与衬板上的外电路连接起来。这种连接方式由于需要先进行缓冲层高温烧结/焊接，再进行铜线超声键合，工艺难度大，连接过程繁琐，且连接材料（烧结银或者焊锡）在高温结合的过程中，容易飞溅到芯片的栅极焊盘上，造成短路失效。

发明内容

本发明的目的是为了克服上述背景技术的不足，提供一种一体化芯片连接结构、连接方法及功率半导体模块。

第一方面，提供一种一体化芯片连接结构，包括：

导电基材，包括第一连接端和第二连接端；

阻焊层，设置在所述第一连接端，用于将所述第一连接端分隔为基材焊接区和基材非焊接区；

第一焊料层，设置在所述第一连接端的基材焊接区；以及

第二焊料层，设置在所述第二连接端。

进一步地，所述导电基材包括金属基材层以及设置在所述金属基材层表面的金属镀层，所述金属镀层的电阻率小于所述金属基材层的电阻率。

通过限定金属镀层的电阻率小于金属基材层的电阻率，并利用电流的趋肤效应，使电流大部分集中在金属基材层表面，导电基材的导电性能更好。

进一步地，所述金属基材层的金属包括铜或铝或金的一种或多种。

进一步，所述导电基材还包括：

第一延长部，设置在所述第一连接端背对所述第一焊料层的端面；

第二延长部，设置在所述第二连接端背对所述第二焊料层的端面；以及

合拢部，连接所述第一延长部和所述第二延长部。

通过设置第一延长部、第二延长部以及合拢部，基于导电基材的延展性，使第一连接端和第二连接端的相对位置可调控；另外，也增加了导电基材的配重，回流焊接效果更好；提高了结构强度。

进一步，所述阻焊层在所述第一连接端上的高度不高于所述第一焊料层在所述第一连接端上的高度。

通过限定阻焊层与第一焊料层的高度，避免焊接时因第一焊料层由固相变为液相而导致的高度变化影响第一连接端的水平。

进一步，所述第一连接端上设置有阻焊环，所述阻焊环包围所述第一焊料层。

通过阻焊环的作用，进一步限制第一焊料层熔化后的流动或飞溅区域。

进一步地，所述阻焊层为所述阻焊环的组成部分；或所述阻焊层设置在所述阻焊环的包围空间以外。

进一步地，所述第一连接端上设置有定位件以在所述第一连接端上形成阻焊标记区；所述阻焊层设置在所述阻焊标记区。

通过设置阻焊标记区，以便于准确的设置阻焊层，也便于对阻焊层设置位置的准确度进行检验，避免因阻焊层位置设置误差较大导致基材焊接区与栅极焊盘区存在重合区域。

第二方面，本发明提出一种功率半导体模块，包括衬板以及设置在所述衬板上的晶体管芯片和衬板外电路； 还包括所述的一体化芯片连接结构；所述一体化芯片连接结构的第一焊料层与所述晶体管芯片的发射极/源极连接，所述一体化芯片连接结构的第二焊料层与所述衬板外电路连接。

第三方面，本发明还提出一种功率半导体模块的晶体管芯片连接方法，包括以下步骤：

调整所述一体化芯片连接结构与所述晶体管芯片的相对位置，使所述一体化芯片连接结构的第一焊料层位于所述晶体管芯片的芯片焊接区；使所述一体化芯片连接结构的阻焊层位于所述晶体管芯片的栅极焊盘区和芯片焊接区之间，使所述一体化芯片连接结构的第二焊料层位于所述功率半导体模块的衬板外电路位置；

将所述衬板以及所述衬板上的所述一体化芯片连接结构和所述晶体管芯片放入真空回流炉，进行真空回流焊接。

与现有技术相比，本发明的优点如下：

通过在导电基材的第一连接端上预先设置阻焊层以将第一连接端分隔为基材焊接区和基材非焊接区，并在基材焊接区预先设置第一焊料层，在导电基材的第二连接端预先设置第二焊料层，因此在进行芯片封装时，无需额外放置焊料，无需额外键合，省去了传统的铜线键合工艺，提高了封装效率，降低了工艺难度；通过阻焊层的作用，使回流焊接过程中，第一焊料层不会飞溅到晶体管芯片的栅极焊盘区，保护了栅极焊盘，提升工艺合格率。通过第一焊料层和第二焊料层的作用，增大了焊接面积，相比传统的超声键合方式，连接更可靠，使用寿命更长。

附图说明

图1是本发明一体化芯片连接结构一种实施方式的立体结构示意图；

图2是图1的仰视视角的立体结构示意图；

图3是图1的主视结构示意图；

图4是图3的仰视结构示意图；

图5是图4中一体化芯片连接结构与晶体管芯片焊接位置示意图。

图6是本发明一体化芯片连接结构另一种实施方式的立体结构示意图；

图7是本发明一体化芯片连接结构再一种实施方式的立体结构示意图；

图8是本发明一体化芯片连接结构再一种实施方式的立体结构示意图；

图9是本发明一体化芯片连接结构再一种实施方式的立体结构示意图；

图10是本发明一体化芯片连接结构再一种实施方式的立体结构示意图。

图11是本发明功率半导体模块的主视结构示意图。

图中：100-一体化芯片连接结构；10-导电基材；11-第一连接端；111-基材焊接区；112-基材非焊接区； 12-第二连接端；13-第一延长部；14-第二延长部； 15-合拢部；20-第一焊料层；30-第二焊料层；40-阻焊层；50-阻焊环；60-阻焊标记区；70-定位槽；80-定位柱；200-衬板；300-晶体管芯片；310-芯片焊接区；320-栅极焊盘区；400-衬板外电路。

具体实施方式

现在将详细参照本发明的具体实施例，在附图中例示了本发明的例子。尽管将结合具体实施例描述本发明，但将理解，不是想要将本发明限于所述的实施例。相反，想要覆盖由所附权利要求限定的在本发明的精神和范围内包括的变更、修改和等价物。应注意，这里描述的方法步骤都可以由任何功能块或功能布置来实现，且任何功能块或功能布置可被实现为物理实体或逻辑实体、或者两者的组合。

为了使本领域技术人员更好地理解本发明，下面结合附图和具体实施方式对本发明作进一步详细说明。

注意：接下来要介绍的示例仅是一个具体的例子，而不作为限制本发明的实施例必须为如下具体的步骤、数值、条件、数据、顺序等等。本领域技术人员可以通过阅读本说明书来运用本发明的构思来构造本说明书中未提到的更多实施例。

结合附图1-4所示，本实施例提出一体化芯片连接结构100，包括导电基材10、阻焊层40、第一焊料层20以及第二焊料层30。

导电基材10包括第一连接端11和第二连接端12，结合附图2所示，第二连接端12有两个，第一连接端11位于两个第二连接端12之间。

导电基材10包括金属基材层以及设置在所述金属基材层表面的金属镀层，所述金属镀层的电阻率小于所述金属基材层的电阻率。

所述金属基材层的金属包括铜或铝或金的一种或多种。比如，本实施例中的金属基材层为铜片，金属镀层为镀银层。

铜片作为电流载体，在其表面镀银以形成镀银层，电流由于趋肤效应，大部分集中在铜片的表面，而由于银的电阻率更低，因此导电基材10的导电性能更好。

所述导电基材10还包括：第一延长部13、第二延长部14以及合拢部15。

第一延长部13设置在所述第一连接端11背对所述第一焊料层20的端面。

第二延长部14设置在所述第二连接端12背对所述第二焊料层30的端面。

合拢部15连接所述第一延长部13和所述第二延长部14。

第一延长部13、第二延长部14和合拢部15的设置数量根据第一连接端11和第二连接端12的设置数量的不同有所不同。比如，本实施例中，第一连接端11设置有两个第一延长部13，两个第一延长部13保持间距。合拢部15和第二延长部14也分别有两个。两个第一延长部13分别通过一个合拢部15与其相背对端的第二延长部14连接。本实施例中的第一延长部13、第二延长部14以及合拢部15均具有延展性，可弯曲。第一延长部13与第二延长部14平行且均与合拢部15垂直。合拢部15与第一连接端11或第二连接端12平行。合拢部15可起到支撑第一延长部13和第二延长部14的作用。合拢部15的重量通过第一延长部13传递至第一连接端11，使第一连接端11背对合拢部15的端面上设置的第一焊料层20与芯片焊接区310贴合更好。

第一连接端11、第二连接端12、第一延长部13、第二延长部14和合拢部15为一体结构。可由一块铜片弯曲而成。

结合附图4所示，阻焊层40设置在所述第一连接端11，用于将所述第一连接端11分隔为基材焊接区111和基材非焊接区112。阻焊层40的设置位置根据本实施例的一体化芯片连接结构100所配对的晶体管芯片300的尺寸而定。

结合附图5所示，晶体管芯片300上设置有芯片焊接区310和栅极焊盘区320。芯片焊接区310的面积大于基材焊接区111的面积。基材非焊接区112位于晶体管芯片300的栅极焊盘区320与芯片焊接区310之间。因此，对应的阻焊层40也设置在栅极焊盘区320与芯片焊接区310之间。阻焊层40在所述第一连接端11上的高度不高于所述第一焊料层20在所述第一连接端11上的高度。由于第一焊料层20焊接熔化，由固相转为液相时，高度降低，若阻焊层40的高度高于第一焊料层20的高度，则会导致第一焊料层20熔化后的第一连接端11处于倾斜状，使部分第一焊料层20处于悬空状无法与芯片焊接区310接触，影响第一焊料层20的焊接质量。

本实施例中的阻焊层40为预涂在第一连接端11上的阻焊油墨。

第一焊料层20设置在所述第一连接端11的基材焊接区111。

第二焊料层30设置在所述第二连接端12。

第一焊料层20和第二焊料层30所选用材料可以相同，也可以不同。

本实施例中，第一焊料层20的材料可以是锡合金（SAC305），也可以是纳米银，其中，采用焊接工艺时为锡合金，采用烧结工艺时为纳米银。

通过阻焊层40的作用，当第一焊料层20熔化实现第一连接端11与芯片焊接区310的连接时，阻焊层40可阻止焊料飞溅到栅极焊盘区320造成短路失效。

本实施例的导电基材10、阻焊层40、第一焊料层20以及第二焊料层30均为预制的一体化结构，在进行芯片封装时直接使用，无需进行焊料放置和铜丝键合，简化了封装工艺，降低了工艺难度。

结合附图6所示，本实施例提出一体化芯片连接结构100的导电基材10的第一连接端11、第二连接端12、第一延长部13、第二延长部14和合拢部15分别仅设置有一个。第一连接端11上的第一延长部13通过合拢部15与第二连接端12上的第二延长部14连接。本实施例中的合拢部15的长度不进行具体限定。

结合附图7所示，本实施例提出的一体化芯片连接结构100的第一连接端11设置有两个，对应的每个第一连接端11上设置有两个第一延长部13。合拢部15设置有三个。第二延长部14和第二连接端12分别设置有两个，两个第一连接端11位于两个第二连接端12之间。本实施例的一体化芯片连接结构100的整体呈长条状结构，即两个第一连接端11和两个第二连接端12在同一设置方向上。实际上，第二连接端12还可设置更多个，且可设置在不同方向上。

结合附图8所示，本实施例提出一体化芯片连接结构100的所述第一连接端11上设置有阻焊环50，所述阻焊环50包围所述第一焊料层20。阻焊环50的设置高度可以与阻焊层40的设置高度一致，其材料可以是阻焊油墨或阻焊剂。

所述阻焊层40可以为所述阻焊环50的组成部分。即阻焊环50为具有开口端的开口环，第一焊料层20位于该开口环内，阻焊层40位于开口环的开口端处以封闭该开口环，阻焊层40与开口环连接形成封闭的环形围挡结构。

当然，所述阻焊层40也可设置在所述阻焊环50的包围空间以外。以实现双重阻焊效果。优选的，阻焊层40与阻焊环50保持间距。

结合附图9、10所示，本实施例提出一体化芯片连接结构100的所述第一连接端11上设置有定位件以在所述第一连接端11上形成阻焊标记区60；所述阻焊层40设置在所述阻焊标记区60。该阻焊标记区60可用于阻焊层40的设置定位，也可用于阻焊层40设置位置合格率或误差的检验。

定位件可以是多种结构形式，以附图9为例，定位件包括定位槽70，该定位槽70的边缘轮廓与拟设置的阻焊层40的边缘轮廓一致，阻焊层40涂刷时，以该定位槽70为定位参照，从而可准确的涂刷出所需的阻焊层40长宽尺寸和位置。定位件的设置位置需提前设计，根据本实施例一体化芯片连接结构100所适配的晶体管芯片300的尺寸型号而设计。

以附图10为例，定位件包括多个定位柱80，沿拟设置的阻焊层40的边缘轮廓依次设置。优选的定位柱80设置有四个，其水平横截面呈L形，设置在拟设置阻焊层40区域的四角，四角的定位柱80依次连接形成阻焊层40的预设区域即阻焊标记区60。

结合附图11所示，基于同一发明构思，本发明还提出一种功率半导体模块，包括衬板200以及设置在所述衬板200上的晶体管芯片300和衬板外电路400。 功率半导体模块还包括上述任一实施例的一体化芯片连接结构100；所述一体化芯片连接结构100的第一焊料层20与所述晶体管芯片300的发射极/源极连接，所述一体化芯片连接结构100的第二焊料层30与所述衬板外电路400连接。当然，第二焊料层30也可以与二极管连接。

附图11中所示的功率半导体模块的衬板200上设置有四组芯片组，每组芯片组包括三个晶体管芯片300，相应的，本实施例的一体化芯片连接结构100有四个，每组芯片组对应设置一个一体化芯片连接结构100。其中，每个一体化芯片连接结构100具有三个第一连接端11和两个第二连接端12，其中，三个第一连接端11一一对应的与该组芯片组的三个晶体管芯片300的发射极/源极连接，两个第二连接端12与对应位置的衬板外电路400连接。

在其他实施例的功率半导体模块中，衬板200上的芯片组可以是其他数量，每组芯片组的晶体管芯片300数量也可以更多或更少。一体化芯片连接结构100的数量做相应的变化，每个一体化芯片连接结构100的第一连接端11和第二连接端12的设置位置和数量也可以相应的变化。其中，位置的变化是指第一连接端11和第二连接端12相对位置的变化，或者第一连接端11上第一焊料层20和阻焊层40的相对位置的变化，这种变化都是为了适应不同衬板200上的晶体管芯片300的位置。

基于同一发明构思，本发明还提出一种功率半导体模块的晶体管芯片300连接方法，其中，一体化芯片连接结构100，包括导电基材10、阻焊层40、第一焊料层20和第二焊料层30。导电基材10具有第一连接端11和第二连接端12。第一连接端11和第二连接端12的设置位置和数量根据功率半导体模块上的晶体管芯片300的分布设计。

阻焊层40设置在所述第一连接端11，用于将所述第一连接端11分隔为基材焊接区111和基材非焊接区112。

第一焊料层20设置在所述第一连接端11的基材焊接区111。

第二焊料层30设置在所述第二连接端12。

功率半导体模块包括衬板200以及设置在所述衬板200上的晶体管芯片300和衬板外电路400。

功率半导体模块的晶体管芯片300连接方法包括以下步骤：

调整所述一体化芯片连接结构100与所述晶体管芯片300的相对位置，使所述一体化芯片连接结构100的第一焊料层20位于所述晶体管芯片300的芯片焊接区310；使所述一体化芯片连接结构100的阻焊层40位于所述晶体管芯片300的栅极焊盘区320和芯片焊接区310之间，使所述一体化芯片连接结构100的第二焊料层30位于所述功率半导体模块的衬板外电路400位置。

将所述衬板200以及所述衬板200上的所述一体化芯片连接结构100和所述晶体管芯片300放入真空回流炉，进行真空回流焊接。

通过在导电基材10的第一连接端11上预先设置阻焊层40以将第一连接端11分隔为基材焊接区111和基材非焊接区112，并在基材焊接区111预先设置第一焊料层20，在导电基材10的第二连接端12预先设置第二焊料层30，因此在进行芯片封装时，无需额外放置焊料，无需额外键合，省去了传统的铜线键合工艺，提高了封装效率，降低了工艺难度；通过阻焊层40的作用，使回流焊接过程中，第一焊料层20不会飞溅到晶体管芯片300的栅极焊盘区320，保护了栅极焊盘，提升工艺合格率。通过第一焊料层20和第二焊料层30的作用，增大了焊接面积，相比传统的超声键合方式，连接更可靠，使用寿命更长。

在本发明的描述中，需要说明的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

需要说明的是，在本发明中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上所述仅是本发明的具体实施方式，使本领域技术人员能够理解或实现本发明。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所发明的原理和新颖特点相一致的最宽的范围。

Claims (7)

1.一种一体化芯片连接结构，其特征在于，包括：

导电基材，包括第一连接端和第二连接端；

阻焊层，设置在所述第一连接端，用于将所述第一连接端分隔为基材焊接区和基材非焊接区；

第一焊料层，设置在所述第一连接端的基材焊接区；以及

第二焊料层，设置在所述第二连接端；

所述导电基材包括金属基材层以及设置在所述金属基材层表面的金属镀层，所述金属镀层的电阻率小于所述金属基材层的电阻率；

所述金属基材层的金属包括铜或铝或金的一种或多种；

所述导电基材还包括：

第一延长部，设置在所述第一连接端背对所述第一焊料层的端面；

第二延长部，设置在所述第二连接端背对所述第二焊料层的端面；以及

合拢部，连接所述第一延长部和所述第二延长部。

2.如权利要求1所述的一体化芯片连接结构，其特征在于，所述阻焊层在所述第一连接端上的高度不高于所述第一焊料层在所述第一连接端上的高度。

3.如权利要求1所述的一体化芯片连接结构，其特征在于，所述第一连接端上设置有阻焊环，所述阻焊环包围所述第一焊料层。

4.如权利要求3所述的一体化芯片连接结构，其特征在于，所述阻焊层为所述阻焊环的组成部分；或所述阻焊层设置在所述阻焊环的包围空间以外。

5.如权利要求1所述的一体化芯片连接结构，其特征在于，所述第一连接端上设置有定位件以在所述第一连接端上形成阻焊标记区；所述阻焊层设置在所述阻焊标记区。

6.一种功率半导体模块，包括衬板以及设置在所述衬板上的晶体管芯片和衬板外电路；其特征在于，还包括如权利要求1-5中任一项所述的一体化芯片连接结构；所述一体化芯片连接结构的第一焊料层与所述晶体管芯片的发射极/源极连接，所述一体化芯片连接结构的第二焊料层与所述衬板外电路连接。

7.一种如权利要求6所述的功率半导体模块的晶体管芯片连接方法，其特征在于，包括以下步骤：

调整所述一体化芯片连接结构与所述晶体管芯片的相对位置，使所述一体化芯片连接结构的第一焊料层位于所述晶体管芯片的芯片焊接区；使所述一体化芯片连接结构的阻焊层位于所述晶体管芯片的栅极焊盘区和芯片焊接区之间，使所述一体化芯片连接结构的第二焊料层位于所述功率半导体模块的衬板外电路位置；

将所述衬板以及所述衬板上的所述一体化芯片连接结构和所述晶体管芯片放入真空回流炉，进行真空回流焊接。

Images