[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN114564907B - 一种GaN HEMT器件阈值电压及漏极电流模型的建立方法 - Google Patents

一种GaN HEMT器件阈值电压及漏极电流模型的建立方法 Download PDF

Info

Publication number
CN114564907B
CN114564907B CN202210195724.0A CN202210195724A CN114564907B CN 114564907 B CN114564907 B CN 114564907B CN 202210195724 A CN202210195724 A CN 202210195724A CN 114564907 B CN114564907 B CN 114564907B
Authority
CN
China
Prior art keywords
threshold voltage
drain
model
gallium nitride
drain current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210195724.0A
Other languages
English (en)
Other versions
CN114564907A (zh
Inventor
周琦
罗志华
党其亮
邓超
蔡永莲
母彧丞
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Guangdong Electronic Information Engineering Research Institute of UESTC
Original Assignee
University of Electronic Science and Technology of China
Guangdong Electronic Information Engineering Research Institute of UESTC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China, Guangdong Electronic Information Engineering Research Institute of UESTC filed Critical University of Electronic Science and Technology of China
Priority to CN202210195724.0A priority Critical patent/CN114564907B/zh
Publication of CN114564907A publication Critical patent/CN114564907A/zh
Application granted granted Critical
Publication of CN114564907B publication Critical patent/CN114564907B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开一种GaN HEMT器件阈值电压及漏极电流模型的建立方法。本发明以薛定谔泊松方程、费米狄拉克统计为基础，考虑氮化镓HEMT器件高频、高漏源电压开关条件下阈值电压漂移，基于陷阱中心对沟道载流子的捕获与释放效应，将器件阈值电压漂移模型构建为与器件漏源电压和器件开关频率相关，并基于此构建出可适用于不同漏源电压和开关频率下氮化镓高电子迁移率晶体管阈值电压及漏极电流的解析模型。本发明的GaN HEMT器件阈值电压及漏极电流模型建立方法，解决了目前主流模型在电路仿真平台中无法预测GaN HEMT器件在不同频率不同漏源电压下的阈值电压漂移与电流崩塌现象的缺陷，提升了GaN HEMT器件模型对阈值电压及漏极电流的预测精度。

Description

一种GaN HEMT器件阈值电压及漏极电流模型的建立方法
技术领域
本发明涉及半导体器件技术领域，具体涉及一种GaN HEMT器件阈值电压及漏极电流模型建立方法。
背景技术
随着智能手机、新能源汽车、人工智能等新兴应用的发展，全球能源和环境危机突出，能源利用趋向低功耗和精细管理，第一、二代半导体材料已经无法满足需求。以氮化镓为代表的第三代宽禁带半导体材料禁带宽度大，热导率高，具有更高的开关速度、更高的阻断电压、更低的导通损耗、以及更高的工作温度使得氮化镓器件在快充、激光雷达、数据中心等高频、高电压、高功率密度领域发展迅速，市场份额逐年扩大。
GaN HEMT在高频、高电压开关电路中，器件的表面陷阱、缓冲层体陷阱等陷阱在器件在关态高栅漏电压下对沟道载流子的捕获而在氮化镓器件在转换至开态时未能及时释放，导致沟道内电子或空穴数量的降低，从而引发的器件的阈值电压漂移与电流崩塌。目前，主流的GaN HEMT器件模型在不同开关频率和不同漏源电压下对器件阈值电压及漏极电流的仿真值均保持一致，无法预测器件阈值电压漂移与电流崩塌现象，这阻碍了高开关频率、高漏源电压氮化镓集成电路的设计。
发明内容
针对上述问题，本发明提供一种形式简洁、物理概念清晰的GaN HEMT器件阈值电压及漏极电流模型建立方法，解决目前主流模型在电路仿真平台中无法对GaN HEMT器件在不同开关频率不同漏源电压下的阈值电压漂移与电流崩塌现象的精确预测，提升了模型对阈值电压及漏极电流的预测精度。为实现上述目的，本发明采用如下技术方案：
首先本发明以薛定谔泊松方程、费米狄拉克统计以及陷阱中心对沟道载流子的捕获与释放效应，建立的GaN HEMT器件阈值电压及漏极电流模型解析表达式如下
利用氮化镓器件特性表征仪器，测量GaN HEMT器件静态下以及不同开关频率、不同漏源电压下阈值电压与输出特性。使用本方法GaN HEMT器件阈值电压及漏极电流模型对氮化镓器件测量阈值电压和器件输出特性曲线进行模型拟合，提取出与陷阱能级、陷阱数量相关系数k、B、C、D，阈值电压频率拟合因子m1、m2、n1、n2，载流子饱和漂移速度VSAT，低场迁移率U0，迁移率退化系数UA、UB，实现在不同频率不同漏源电压下对GaN HEMT器件阈值电压漂移与电流崩塌现象的精确预测。
附图说明
图1为本发明以陷阱能级捕获电子建立的电路模型示意图；
图2为本发明阈值电压及漏极电流模型建立流程示意图；
图3为本发明氮化镓HEMT器件动态应力测试示意图；
图4为本发明不同频率下模型预测阈值电压与器件阈值电压对比关系图，其中实线为模型预测结果，符号为器件测量结果；
图5为本发明不同关态应力下模型预测阈值电压与器件阈值电压对比关系图，其中实线为模型预测结果，符号为器件测量结果；
图6为本发明不同频率下模型预测输出特性与器件输出特性对比关系图，其中实线为模型预测结果，符号为器件测量结果；
图7为本发明不同关态应力下模型预测输出特性与器件输出特性对比关系图，其中实线为模型预测结果，符号为器件测量结果；
具体实施方式
下面结合附图，详细描述本发明的技术方案：
本发明使用如图2所示的阈值电压及漏极电流模型建立流程示意图，以薛定谔泊松方程、费米狄拉克统计为基础，考虑GaN HEMT器件高频、高漏源电压开关条件下阈值电压漂移，基于陷阱中心对沟道载流子的捕获与释放效应，将器件阈值电压漂移模型构建为与器件漏源电压和器件开关频率相关，结合并最终构建出可适用于不同漏源电压和开关频率下氮化镓高电子迁移率晶体管阈值电压及漏极电流，具体计算方法如下：
在氮化镓基高电子迁移率晶体管中，将势垒层与GaN层形成的势阱近似成三角形电势分布，通过求解薛定谔方程，可得式(1)
ns表示单位面积二维电子气密度；D表示导带状态密度；Vt表示热电压(Vt＝kT/q)，k为玻尔兹曼常数，T是温度，q表示电子电荷量，E0、E1表示两个次能级，其与沟道二维电子气浓度之间的关系为式(2)
E0,1＝γ0,1ns 2/3 (2)
γ0,1为实验拟合参数。
对于氮化镓HEMT器件，假设AlGaN层全耗尽，通过解泊松方程可获得式(3)
式(3)中ε表示氮化镓器件介质层介电系数，TBAR表示AlGaN层厚度，Voff表示理想稳态下氮化镓器件阈值电压，Vc表示沟道势。
沟道势与氮化镓HEMT器件表面势关系为
EF表示相较于导带底的费米能级。
联立式(1)、(2)、(3)和(4)，忽略沟道势变化并假设其为0，可以得到单位面积电子密度ns
Vg0＝Vg-Voff (6)
根据缓变沟道近似下的漂移扩散模型，氮化镓HEMT器件的沟道漏极电流为
μ为载流子理想迁移率。沿着栅下沟道对式(8)进行积分，得栅下沟道漏极电流公式
W表示栅宽，L表示栅长，分别为
表示栅下靠近漏端一侧的表面势，表示栅下靠近源端一侧的表面势。
当氮化镓HEMT器件工作在高频、高漏极电压开关条件下时，依据费米狄拉克统计，定义陷阱能级为EX，定义陷阱能级从导带捕获电子速率为Rcn，电子从陷阱能级释放进入导带速率为Ren，定义陷阱能级从价带捕获空穴速率为Rcp，空穴从陷阱能级释放进入价带速率为Rep，定义nX为陷阱中心已捕获电子载流子浓度，pX为陷阱中心已捕获空穴载流子浓度，陷阱中心能级单位体积电子的积累速率。
dnX/dt＝Un-Up (10)
Un＝Rcn-Ren (11)
Up＝Rcp-Rep (12)
Un＝en[pX exp(φn)-nX] (13)
en是电子发射的特征频率。在陷阱中心可被捕获的电子表示为其中φn＝(Fn-EX)/kT，Fn为电子准费米能级。
当氮化镓器件沟道电子由于高频、高电压开关应力跃迁至陷阱能级，定义电子跃迁前，陷阱能级已捕获电子为nX，nJ表示跃迁的电子浓度，跃迁产生的电流In＝vnqAXnJ，AX表示电子注入陷阱能级的横截面积，vn表示电子漂移速度。
则在高频、高电压开关应力后，陷阱能级电子浓度为
n＝nX+nJ (14)
为将物理公式与电路仿真相结合，本发明以陷阱能级捕获电子建立电路模型如图一所示：
图一中CX表示单位体积的陷阱电容，vX表示陷阱势。
CX＝(-q)nX/vX (17)
由电路模型，由陷阱中心对沟道电子的捕获与释放产生的电流
iX＝icn-ien＝-qUn＝-qen[pX exp(φn)-nX] (18)
当陷阱能级全部被电子占据时，定义此时的陷阱势为VX，陷阱中心电子浓度为NX。则
NX＝nX+pX (19)
pX表示单位体积中陷阱能级中未被电子占据数。
当氮化镓HEMT器件由由于高频、高电压开关应力引发的电子跃迁达到稳定时，跃迁电流为0，此时的陷阱势定义为即
iX＝0 (20)
针对某一具体GaN器件，器件在陷阱能级全部由电子占据时陷阱势VX为一固定值，将其视作常数A。
注入到陷阱中心的电流是由通道中的电子组成的电流，这些电子通过隧穿过程注入到陷阱中心，因此与器件电压呈指数依赖关系
In＝I0exp(AVGSQ+BVDSQ) (22)
其中I0、A和B都是与陷阱能级、陷阱数量及氮化镓HEMT器件开关频率相关的常数。测量结果表明，对栅电位的依赖性可以忽略不计，因此我们可以设置A＝0。结合前式In表达式，
φn＝ln[exp(BVDSQ+C)+D] (23)
其中C＝ln(αnI0)，
综上
则在某一固定开关频率下、高漏极电压开关应力引发的电子跃迁达到稳定后，器件的阈值电压
Voff表示电子跃迁之前的阈值电压。
上式求解出氮化镓HEMT器件在一固定漏极电压固定开关频率下其阈值电压漂移量。当氮化镓HEMT器件改变其工作开关频率或其关态漏极电压时，陷阱能级释放捕获电子与沟道载流子跃迁至陷阱能级的平衡被打破，其B、C、D均为与陷阱能级、陷阱数量及氮化镓HEMT器件开关频率相关的常数。所以，对于高频、高漏极电压开关应力下稳态陷阱势为
考虑器件垂直电场引起的载流子散射而导致的载流子迁移率退化，与理想的低场迁移率相比，迁移率可建模为
U0表示低场迁移率，UA、UB是可通过测试数据提取的拟合参数，Ey,eff表示有效垂直电场。
当器件工作在较高漏源电压情况下，器件横向存在强电场，使二维电子气速度达到饱和，根据载流子迁移率与速度关系，高场迁移率与低场迁移率相比会下降。高场迁移率可表示为
VSAT表示载流子饱和速度，Ex指横向电场，可表示为
随着漏压增大并大于饱和电压时，有效沟道长度逐步变短，考虑器件短沟道效应，用下式表示
Leff＝L-ΔL＝L/(1+λVDS) (29)
考虑以上因素后，氮化镓HEMT器件的阈值电压及漏极电流模型分别为式(30)和式(32)
本发明以薛定谔泊松方程、费米狄拉克统计为基础，考虑GaN HEMT器件高频、高漏源电压开关条件下阈值电压漂移，基于陷阱中心对沟道载流子的捕获与释放效应，将器件阈值电压漂移模型构建为与器件漏源电压和器件开关频率相关，并基于此构建出可适用于不同漏源电压和开关频率下氮化镓高电子迁移率晶体管阈值电压及漏极电流模型。本方法建立的计算模型形式简洁、物理概念清晰，为高频、高漏源电压氮化镓集成电路设计提供了更全面的仿真模型。
为验证本发明阈值电压及漏极电流模型的有效性及精确性，使用图3的测试方案对氮化镓HEMT器件施加开关应力，再测量应力后氮化镓器件的稳态阈值电压和器件输出特性。
使用本方法氮化镓器件计算模型对氮化镓器件测量阈值电压和器件输出特性曲线进行模型拟合和参数提取，不同频率、不同关态漏极电压下计算模型预测氮化镓器件阈值电压及输出特性与器件实际测量特性对比如图4、5、6、7所示。实际应用中，本发明可以针对不同的开关频率、不同的关态漏极电压，根据图2的模型建立流程，可以非常方便得到相关结果。
图4、5、6、7所提取模型参数如下：栅宽w＝5mm，栅长l＝1um，低场迁移率U0＝0.1922m2/(V*s)，迁移率退化系数UA＝3.77E-9V-1，UB＝1.011E-18V-2，饱和漂移速度VSAT＝5551m/s，阈值电压漂移系数B＝0.15V-1，C＝-3.6，D＝0.02732，k＝1.09095V，m1＝0.5529，n1＝3.179E-7s，m2＝-0.5515，n2＝-1.443E-5s。

Claims (1)

1.一种GaN HEMT器件阈值电压及漏极电流模型的建立方法，其特征在于，建立阈值电压模型为：
其中，VoffX为氮化镓器件的阈值电压，Voff为氮化镓器件无开关应力理想条件下阈值电压，k、B、C、D为与陷阱能级、陷阱数量相关系数，m1、m2、n1、n2为阈值电压频率拟合因子，f为氮化镓器件开关频率，VDSQ为器件关态漏极电压；
建立漏极电流模型为：
其中，Ids为器件漏极电流，W为器件栅宽，L为器件栅长，ε为氮化镓器件介质层介电常数，TBAR为介质层厚度，λ为沟道长度调制参数，Vt为热电势，μeff为有效迁移率，VSAT为载流子饱和漂移速度，U0为低场迁移率，UA、UB为迁移率退化系数，Ey,eff有效垂直电场，Ex为横向电场，Vg为栅极电压，VoffX为阈值电压，VDS为漏源电压，为漏极电势与源极电势平均值，为漏极电势与源极电势差值。
CN202210195724.0A 2022-03-01 2022-03-01 一种GaN HEMT器件阈值电压及漏极电流模型的建立方法 Active CN114564907B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210195724.0A CN114564907B (zh) 2022-03-01 2022-03-01 一种GaN HEMT器件阈值电压及漏极电流模型的建立方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210195724.0A CN114564907B (zh) 2022-03-01 2022-03-01 一种GaN HEMT器件阈值电压及漏极电流模型的建立方法

Publications (2)

Publication Number Publication Date
CN114564907A CN114564907A (zh) 2022-05-31
CN114564907B true CN114564907B (zh) 2024-10-01

Family

ID=81714870

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210195724.0A Active CN114564907B (zh) 2022-03-01 2022-03-01 一种GaN HEMT器件阈值电压及漏极电流模型的建立方法

Country Status (1)

Country Link
CN (1) CN114564907B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116165504B (zh) * 2023-03-01 2024-03-22 安徽大学 一种氮化镓晶体管阈值电压漂移检测及修正方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101916773A (zh) * 2010-07-23 2010-12-15 中国科学院上海技术物理研究所 一种双沟道mos-hemt器件及制作方法
CN102237288A (zh) * 2010-04-28 2011-11-09 中国科学院微电子研究所 一种检测氮化镓基场效应晶体管表面钝化效果的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101683470B1 (ko) * 2014-02-25 2016-12-07 서울대학교산학협력단 AlGaN/GaN HEMT 소자의 게이트 누설전류 감소방법
CN108520084B (zh) * 2018-01-31 2020-04-17 电子科技大学 一种微波氮化镓器件非线性电流模型参数提取方法及系统

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237288A (zh) * 2010-04-28 2011-11-09 中国科学院微电子研究所 一种检测氮化镓基场效应晶体管表面钝化效果的方法
CN101916773A (zh) * 2010-07-23 2010-12-15 中国科学院上海技术物理研究所 一种双沟道mos-hemt器件及制作方法

Also Published As

Publication number Publication date
CN114564907A (zh) 2022-05-31

Similar Documents

Publication Publication Date Title
Chen et al. OFF-state drain-voltage-stress-induced V TH instability in Schottky-type p-GaN gate HEMTs
Simmons et al. Theory of transient emission current in MOS devices and the direct determination interface trap parameters
Huang et al. Effects of gate field plates on the surface state related current collapse in AlGaN/GaN HEMTs
Lagger et al. Towards understanding the origin of threshold voltage instability of AlGaN/GaN MIS-HEMTs
Servati et al. Modeling of the static and dynamic behavior of hydrogenated amorphous silicon thin-film transistors
CN110187251B (zh) 一种采用频率噪声分析位移损伤缺陷能级的方法
CN101089642A (zh) 一种加速热载流子注入测试的方法
CN114564907B (zh) 一种GaN HEMT器件阈值电压及漏极电流模型的建立方法
Howard et al. Single electron switching events in nanometer-scale Si MOSFET's
Xu et al. Analysis of trap and recovery characteristics based on low-frequency noise for E-mode GaN HEMTs under electrostatic discharge stress
Tripathi et al. Insight into buffer trap-induced current saturation and current collapse in GaN RF heterojunction field-effect transistors
Wachnik et al. A model for the charge-pumping current based on small rectangular voltage pulses
CN116362035A (zh) 一种硅基GaN HEMT器件衬底偏置效应仿真建模方法
Beleniotis et al. Investigation of Traps Impact on PAE and Linearity of AlGaN/GaN HEMTs Relying on a Combined TCAD–Compact Model Approach
Minetto et al. Hot electron effects in AlGaN/GaN HEMTs during hard-switching events
Farahmand et al. Comparison between wurtzite phase and zincblende phase GaN MESFETs using a full band Monte Carlo simulation
Rohdin Reverse modeling of E/D logic submicrometer MODFETs and prediction of maximum extrinsic MODFET current gain cutoff frequency
Barton et al. Two-dimensional numerical simulation of trapping phenomena in the substrate of GaAs MESFET's
Gao et al. A fast extraction method of energy distribution of border traps in AlGaN/GaN MIS-HEMT
Curatola et al. Detailed modeling of sub-100-nm MOSFETs based on Schro/spl uml/dinger DD per subband and experiments and evaluation of the performance gap to ballistic transport
CN111707870A (zh) 一种提取GaN HEMT晶体管动态串联电阻的方法
Liu et al. Mechanism of buffer-related current collapse in AlGaN/GaN HEMT
Modolo et al. Modeling Hot-Electron Trapping in GaN-based HEMTs
Chalechale et al. Transient analysis of donor-like surface traps in GaN HEMTs
Mukherjee et al. Simulating RF performance of proton irradiated AlGaN/GaN high electron mobility transistors (HEMT) s

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant