CN114373756A - 电容结构及其制作方法 - Google Patents
电容结构及其制作方法 Download PDFInfo
- Publication number
- CN114373756A CN114373756A CN202011105560.5A CN202011105560A CN114373756A CN 114373756 A CN114373756 A CN 114373756A CN 202011105560 A CN202011105560 A CN 202011105560A CN 114373756 A CN114373756 A CN 114373756A
- Authority
- CN
- China
- Prior art keywords
- layer
- capacitor
- electrode
- substrate
- electrode layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 309
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 69
- 238000000034 method Methods 0.000 claims description 49
- 239000000463 material Substances 0.000 claims description 25
- 238000000151 deposition Methods 0.000 claims description 23
- 239000007772 electrode material Substances 0.000 claims description 23
- 238000000059 patterning Methods 0.000 claims description 10
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 5
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 363
- 230000008569 process Effects 0.000 description 31
- 238000010586 diagram Methods 0.000 description 27
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910017107 AlOx Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910019897 RuOx Inorganic materials 0.000 description 1
- 229910018316 SbOx Inorganic materials 0.000 description 1
- 229910003134 ZrOx Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
本申请提供一种电容结构及其制作方法。该电容结构包括：衬底、第一电容接触层、下电极层、电容介质层和上电极层，其中，第一电容接触层阵列排布于衬底上，下电极层围绕第一电容接触层侧壁，并沿第一电容接触层背离衬底的方向延伸，电容介质层覆盖衬底上表面、下电极层表面及第一电容接触层上表面，上电极层覆盖电容介质层表面。本申请提供的电容结构及其制作方法，增加了环绕第一电容接触层侧壁的电容面积，从而增大了电容的面积，降低了双面电容结构的阻值。
Description
技术领域
本申请涉及存储器制作技术领域，尤其涉及一种电容结构及其制作方法。
背景技术
动态随机存取存储器(Dynamic Random Access Memory，DRAM)是计算机中常用的一种半导体存储器，DRAM通常以一个电容和一个晶体管为一个单元排成二维矩阵，主要的作用原理是利用电容内存储的电荷量来代表一个二进制比特(bit)是1还是0。随着制程工艺的持续演进，DRAM集成度不断提高，元件尺寸不断缩小，电容存储电荷容量也面临考验。目前，DRAM中的电容多为单面电容结构，单面电容结构限制了单位面积内电容值的提高，为了提高电容的存储电荷容量，现有技术中提出了可以增加电极层表面积的双面电容结构。
现有的双面电容结构中，电容设置在电容接触层之上，由于下电极板和电容接触层的接触面积小，且电容的面积较小，从而造成双面电容结构的阻值较大。
发明内容
本申请提供一种电容结构及其制作方法，增大了电容的面积，降低了双面电容结构的阻值。
第一方面，本申请提供一种电容结构，包括：
衬底；
第一电容接触层，阵列排布于所述衬底上；
下电极层，围绕所述第一电容接触层侧壁，并沿所述第一电容接触层背离所述衬底的方向延伸；
电容介质层，覆盖所述衬底上表面、所述下电极层表面及所述第一电容接触层上表面；
上电极层，覆盖所述电容介质层表面。
可选的，还包括：
第二电容接触层，位于所述第一电容接触层上表面；
所述电容介质层覆盖所述衬底上表面、所述下电极层表面及所述第二电容接触层上表面。
可选的，所述第二电容接触层与所述下电极层电连接，所述第二电容接触层与所述下电极层组成下电极。
可选的，所述上电极层包括上电极材料层和上电极填充层，所述上电极材料层覆盖所述电容介质层表面，所述上电极填充层位于所述上电极材料层上表面。
可选的，所述上电极填充层的材料为多晶硅或锗化硅。
第二方面，本申请提供一种电容结构制作方法，包括：
提供衬底；
在所述衬底上形成一导电层，并在所述导电层上形成电容堆叠层；
图形化所述电容堆叠层和所述导电层，形成阵列排布的至少一个电容柱和与所述电容柱一一对应的第一电容接触层；
沉积第一电极层覆盖所述电容柱侧壁和第一电容接触层侧壁；
去除所述电容柱，保留所述第一电极层和所述第一电容接触层；
沉积电容介质层覆盖所述第一电极层；
沉积第二电极层覆盖所述电容介质层。
可选的，所述导电层包括第一导电层和第二导电层，所述第二导电层的材料与所述第一电极层的材料相同。
可选的，所述方法还包括：
将所述第二导电层与所述第一电极层电连接，使得所述导电层与所述第一电极层组成下电极。
可选的，所述电容堆叠层包括一牺牲层和顶部支撑层，所述去除所述电容柱，包括：
沉积一层掩膜层覆盖所述电容柱上表面，形成一光阻覆盖所述掩膜层，所述光阻具有与所述电容柱一一对应的开口；
沿所述开口去除所述掩膜层、所述顶部支撑层和所述牺牲层。
可选的，所述第二电极层包括上电极材料层和上电极填充层，所述沉积第二电极层覆盖所述电容介质层，包括：
沉积所述上电极材料层覆盖所述电容介质层表面，沉积所述上电极填充层覆盖所述上电极材料层上表面。
本申请提供的电容结构及其制作方法，电容结构由衬底、第一电容接触层、下电极层、电容介质层和上电极层构成，第一电容接触层阵列排布于衬底上，下电极层围绕第一电容接触层侧壁，并沿第一电容接触层背离衬底的方向延伸，电容介质层覆盖衬底上表面、下电极层表面及第一电容接触层上表面，上电极层覆盖电容介质层表面，由于第一电容接触层是阵列排布在衬底上，下电极层围绕第一电容接触层侧壁，即下电极层环绕着第一电容接触层侧壁，因此可以增大下电极层与第一电容接触层的接触面积，由于电容介质层覆盖除阵列排布的第一电容接触层之外的衬底上表面，上电极层覆盖在电容介质层表面，因此相比现有的电容结构中电容设置在第一电容接触层之上，本申请中增加了环绕第一电容接触层侧壁的电容面积，从而增大了电容的面积，降低了双面电容结构的阻值。
附图说明
为了更清楚地说明本申请或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种电容结构的示意图；
图2为第一电容接触层的俯视图；
图3为本申请实施例提供的一种电容结构的示意图；
图4为本申请实施例提供的一种电容结构的制作方法流程示意图；
图5为本申请实施例提供的一种电容结构的形成过程中衬底的结构示意图；
图6为本申请实施例提供的一种电容结构的形成过程中导电层和电容堆叠层的结构示意图；
图7为本申请实施例提供的一种电容结构的形成过程中所形成的至少一个电容柱的结构示意图；
图8为本申请实施例提供的一种电容结构的形成过程中图形化电容堆叠层和导电层的过程示意图；
图9为本申请实施例提供的一种电容结构的形成过程中沉积第一电极层后的结构示意图；
图10为本申请实施例提供的一种电容结构的形成过程中去除电容柱后的结构示意图；
图11为本申请实施例提供的一种电容结构的形成过程中去除衬底上表面的第一电极层后的结构示意图；
图12为本申请实施例提供的一种电容结构的形成过程中沉积一层掩膜层和形成光阻后的结构示意图；
图13为本申请实施例提供的一种电容结构的形成过程中去除电容柱的过程示意图；
图14为本申请实施例提供的一种电容结构的形成过程中沉积电容介质层后的结构示意图；
图15为本申请实施例提供的一种电容结构的形成过程中沉积上电极材料层后的结构示意图；
图16为本申请实施例提供的一种电容结构的形成过程中沉积上电极填充层后的结构示意图；
图17为本申请实施例提供的一种电容结构的制作方法流程示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请中的附图，对本申请中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
现有的双面电容结构中，电容设置在电容接触层之上，由于下电极板和电容接触层的接触面积小，且电容的面积较小，从而造成双面电容结构的阻值较大。为解决这一问题，本申请提供一种电容结构，通过在围绕第一电容接触层侧壁一圈的位置也设置下电极层，即下电极层环绕着第一电容接触层侧壁，因此可以增大下电极层与第一电容接触层的接触面积，将电容介质层覆盖在下电极层表面，电容介质层还覆盖除阵列排布的第一电容接触层之外的衬底上表面，上电极层覆盖在电容介质层表面，因此相比现有的电容结构，本申请中增加了环绕第一电容接触层侧壁的电容面积，从而增大了电容的面积，降低了双面电容结构的阻值。下面结合附图通过具体实施例，对本申请提供的电容结构的具体结构进行详细说明。
本申请提供的电容结构可应用于半导体存储器中，例如可应用于动态随机存取存储器中，动态随机存取存储器包括多个重复的存储单元，每个存储单元可以包括电容和晶体管，晶体管的栅极与字线连接，晶体管的漏极与位线连接，晶体管的源极与电容连接，此处的电容可以使用本申请提供的电容结构。本申请提供的电容结构还可应用于其它半导体器件中，不以此为限。
图1为本申请实施例提供的一种电容结构的示意图，如图1所示，本实施例的电容结构可以包括：衬底101、第一电容接触层102、下电极层103、电容介质层104和上电极层105。
其中，衬底101的材料可以为硅(Si)、锗(Ge)、硅锗(GeSi)或碳化硅(SiC)，也可以是绝缘体上硅或绝缘体上锗，也可以是其它的材料。
可选的，衬底101中具有有源区，以及隔离各有源区的沟槽隔离结构，衬底101的有源区上可以形成半导体器件，半导体器件例如可以为晶体管。
其中，第一电容接触层102阵列排布于衬底101上，阵列排布可以是等间距的排布在衬底101上，也可以不是等间距的排布在衬底101上，第一电容接触层102的截面可以是圆形、正方形或长方形等形状。以衬底101上排布了8个电容为例，图2为第一电容接触层的俯视图，如图2所示，图2中所示的第一电容接触层102的截面为圆形，第一电容接触层102具有一定的高度，第一电容接触层102可以为圆柱形结构。可以理解的是，第一电容接触层102还可以是其它柱状结构。第一电容接触层102的材料可以是金属，金属具体可以为钨(W)等。
可选的，若衬底101的有源区上形成有晶体管时，第一电容接触层102与晶体管电连接。
如图1所示，下电极层103围绕第一电容接触层102侧壁，并沿第一电容接触层102背离衬底101的方向延伸，下电极层103的下表面与衬底101直接接触，下电极层103具有一定高度。作为一种可实施的方式，下电极层103的材料可以为金属氮化物和金属硅化物中的至少一种形成的化合物，如氮化钛(TiN)、硅化钛(TiSi)或硅氮化钛。
电容介质层104覆盖衬底101上表面、下电极层103表面及第一电容接触层102上表面，上电极层105覆盖电容介质层104表面。可选的，电容介质层104的材料可以为高K介电材料，以提高单位面积电容器的电容值，包括ZrOx、HfOx、ZrTiOx、RuOx、SbOx、AlOx中的一种或上述材料所组成群组中的两种以上所形成的叠层。电容介质层104的材料还可以为氧化硅或其它绝缘材料。
本实施例中，由于第一电容接触层102是阵列排布在衬底101上，下电极层103围绕第一电容接触层102侧壁，即下电极层103环绕着第一电容接触层102侧壁，因此可以增大下电极层103与第一电容接触层102的接触面积，且由于电容介质层104覆盖除阵列排布的第一电容接触层102之外的衬底101上表面，上电极层105覆盖在电容介质层104表面，因此相比现有的电容结构中，电容设置在第一电容接触层之上，本申请中增加了环绕第一电容接触层102侧壁的电容面积，从而增大了电容的面积，降低了双面电容结构的阻值。
进一步地，在一种可实施的方式中，上电极层105包括上电极材料层1051和上电极填充层1052，上电极材料层1051覆盖电容介质层104表面，上电极填充层1052位于上电极材料层1051上表面。作为一种可实施的方式，上电极材料层1051的材料可以为金属氮化物和金属硅化物中的至少一种形成的化合物，如氮化钛(TiN)、硅化钛(TiSi)或硅氮化钛。
其中，上电极填充层1052的材料可以为多晶硅或锗化硅。
本实施例提供的电容结构，由衬底、第一电容接触层、下电极层、电容介质层和上电极层构成，第一电容接触层阵列排布于衬底上，下电极层围绕第一电容接触层侧壁，并沿第一电容接触层背离衬底的方向延伸，电容介质层覆盖衬底上表面、下电极层表面及第一电容接触层上表面，上电极层覆盖电容介质层表面，由于第一电容接触层是阵列排布在衬底上，下电极层围绕第一电容接触层侧壁，即下电极层环绕着第一电容接触层侧壁，因此可以增大下电极层与第一电容接触层的接触面积，且由于电容介质层覆盖除阵列排布的第一电容接触层之外的衬底上表面，上电极层覆盖在电容介质层表面，因此相比现有的电容结构中，电容设置在第一电容接触层之上，本申请中增加了环绕第一电容接触层侧壁的电容面积，从而增大了电容的面积，降低了双面电容结构的阻值。
图3为本申请实施例提供的一种电容结构的示意图，如图3所示，本实施例的电容结构在图1所示电容结构的基础上，进一步地，还可以包括：第二电容接触层106，该第二电容接触层106位于第一电容接触层102上表面，第二电容接触层的形状与第一电容接触层的形状相同，例如，第一电容接触层102的截面若为圆形，则导电层的截面也为圆形，在本实施例中，电容介质层104覆盖衬底101上表面、下电极层103表面及第二电容接触层106上表面。其中，第二电容接触层106的材料可以是与下电极层103的材料相同。例如，第二电容接触层106的材料可以是金属氮化物和金属硅化物中的至少一种形成的化合物，如氮化钛(TiN)、硅化钛(TiSi)或硅氮化钛。通过增加第二电容接触层106，一方面可以防止第一电容接触层102向电容介质层104扩散，例如第一电容接触层102的材料为金属钨(W)，电容介质层104的材料为氧化硅时，可以防止金属钨向氧化硅扩散。另一方面，第二电容接触层106还可以作为下电极层，因此可以增大下电极层和第一电容接触层102的面积，进一步增大了电容面积。
下面结合附图详细说明本申请提供的电容结构的制作方法。
图4为本申请实施例提供的一种电容结构的制作方法流程示意图，如图4所示，本实施例的方法可以包括：
S101、先提供衬底。
图5为本申请实施例提供的一种电容结构的形成过程中衬底的结构示意图，如图5所示，先提供衬底101，其中衬底101的材料可以为硅(Si)、锗(Ge)、硅锗(GeSi)或碳化硅(SiC)，还可以也可以是绝缘体上硅或绝缘体上锗，也可以是其它的材料。
可选的，衬底101中具有有源区，以及隔离各有源区的沟槽隔离结构，衬底101的有源区上可以形成半导体器件，半导体器件例如可以为晶体管。
S102、在衬底上形成一导电层，并在导电层上形成电容堆叠层。
图6为本申请实施例提供的一种电容结构的形成过程中导电层和电容堆叠层的结构示意图，请参见图6，在衬底101上形成一导电层201，并在导电层201上形成电容堆叠层202，电容堆叠层202包括一牺牲层2021和顶部支撑层2022。
S103、图形化电容堆叠层和导电层，形成阵列排布的至少一个电容柱和与电容柱一一对应的第一电容接触层。
图7为本申请实施例提供的一种电容结构的形成过程中所形成的至少一个电容柱的结构示意图。请参见图6和图7，图形化电容堆叠层202和导电层201，形成阵列排布的至少一个电容柱203和与电容柱203一一对应的第一电容接触层102。
具体地，图8为本申请实施例提供的一种电容结构的形成过程中图形化电容堆叠层和导电层的过程示意图，作为一种可实施的方式，图形化电容堆叠层202和导电层201，形成阵列排布的至少一个电容柱203和与电容柱203一一对应的第一电容接触层102，可以为：
请参见图8，沉积一掩膜层111覆盖电容堆叠层202中的顶部支撑层2022，掩膜层可以为单层结构或多层结构，掩膜层为多层结构时可以包括多晶硅、碳和氮氧化硅，接着形成一负性光阻112覆盖掩膜层111，接着曝光、显影，沿负性光阻112向下刻蚀，刻蚀到掩膜层111，接着一直刻蚀到衬底101，形成阵列排布的至少一个电容柱203和与电容柱203一一对应的第一电容接触层102。利用负性光阻曝光的地方被保留的特性，可以直接得到特定形状(如圆形)的电容柱结构。在其它实施例中，也可以利用两次图形化工艺得到特定形状的电容柱，图形化工艺包括自对准双重图案化工艺或反向自对准双重图案化工艺。
S104、沉积第一电极层覆盖电容柱侧壁和第一电容接触层侧壁。
图9为本申请实施例提供的一种电容结构的形成过程中沉积第一电极层后的结构示意图，请参见图9，沉积第一电极层301覆盖电容柱203侧壁和第一电容接触层102侧壁，可以用原子层沉积方法沉积第一电极层301，同时还覆盖衬底上表面。此处的沉积工艺可以是化学气相沉积、等离子增强化学气相沉积或低压化学气相沉积等。
S105、去除电容柱，保留第一电极层和第一电容接触层。
接着，图10为本申请实施例提供的一种电容结构的形成过程中去除电容柱后的结构示意图，请参见图10，去除电容柱203，保留第一电极层301和第一电容接触层102，在去除电容柱203的同时，位于电容柱203上表面的第一电极层301和衬底101上表面的第一电极层301也相应被去除。
可选的，图11为本申请实施例提供的一种电容结构的形成过程中去除衬底上表面的第一电极层后的结构示意图，请参见图11，先去除衬底上表面的第一电极层301。
图12为本申请实施例提供的一种电容结构的形成过程中沉积一层掩膜层和形成光阻后的结构示意图，请参见图12，去除电容柱203具体可以为：沉积一层掩膜层302覆盖电容柱203上表面，接着形成一光阻303覆盖掩膜层302，光阻303具有与电容柱203一一对应的开口。此处的沉积工艺可以是化学气相沉积、等离子增强化学气相沉积或低压化学气相沉积等。
图13为本申请实施例提供的一种电容结构的形成过程中去除电容柱的过程示意图，请参见图13，沿开口去除掩膜层302、顶部支撑层2022和牺牲层2021，得到如图10所示的结构。可选的，去除顶部支撑层2022可以采用干法刻蚀，去除牺牲层2021可以采用干法刻蚀和湿法刻蚀，湿法刻蚀可以完全去除牺牲层2021。需要说明的是，图10所示的结构中，第一电极层301与图1中的下电极层103对应，即为下电极层103。
S106、沉积电容介质层覆盖第一电极层。
得到如图10所示的结构后，接着，图14为本申请实施例提供的一种电容结构的形成过程中沉积电容介质层后的结构示意图，请参见图14，沉积电容介质层104覆盖第一电极层301。
S107、沉积第二电极层覆盖电容介质层。
具体地，沉积第二电极层(即与图1所示的上电极层105对应)覆盖电容介质层104。
具体地，第二电极层304包括上电极材料层3041和上电极填充层3042，图15为本申请实施例提供的一种电容结构的形成过程中沉积上电极材料层后的结构示意图，请参见图15，沉积第二电极层304覆盖电容介质层104，可以为：
沉积上电极材料层3041覆盖电容介质层104表面，图16为本申请实施例提供的一种电容结构的形成过程中沉积上电极填充层后的结构示意图，接着请参见图16，沉积上电极填充层3042覆盖上电极材料层3041上表面。需要说明的是，上电极材料层3041与图1所示的上电极材料层1051对应，上电极填充层3042与图1所示的上电极材料层1052对应。
本实施例提供的电容结构的制作方法，所制作的电容结构由衬底、第一电容接触层、下电极层、电容介质层和上电极层构成，第一电容接触层阵列排布于衬底上，下电极层围绕第一电容接触层侧壁，并沿第一电容接触层背离衬底的方向延伸，电容介质层覆盖衬底上表面、下电极层表面及第一电容接触层上表面，上电极层覆盖电容介质层表面，由于第一电容接触层是阵列排布在衬底上，下电极层围绕第一电容接触层侧壁，即下电极层环绕着第一电容接触层侧壁，因此可以增大下电极层与第一电容接触层的接触面积，且由于电容介质层覆盖除阵列排布的第一电容接触层之外的衬底上表面，上电极层覆盖在电容介质层表面，因此相比现有的电容结构中，电容设置在第一电容接触层之上，本申请中增加了环绕第一电容接触层侧壁的电容面积，从而增大了电容的面积，降低了双面电容结构的阻值。
进一步地，在上述电容结构的制作过程中，在另一种可实施的方式中，导电层包括第一导电层和第二导电层，第二导电层的材料与第一电极层的材料相同。在衬底上形成一导电层之后，还可以包括：将第二导电层与第一电极层电连接，使得第二导电层与第一电极层组成下电极。具体以图17所示的流程为例进行说明。
图17为本申请实施例提供的一种电容结构的制作方法流程示意图，如图17所示，本实施例的方法可以包括：
S201、先提供衬底。
S202、在衬底上形成一导电层，导电层包括第一导电层和第二导电层，第二导电层的材料与第一电极层的材料相同，将第二导电层与第一电极层电连接，使得导电层与第一电极层组成下电极。
S203、在导电层上形成电容堆叠层。
S204、图形化电容堆叠层和导电层，形成阵列排布的至少一个电容柱和与电容柱一一对应的第一电容接触层。
S205、沉积第一电极层覆盖电容柱侧壁和第一电容接触层侧壁。
S206、去除电容柱，保留第一电极层和第一电容接触层。
S207、沉积电容介质层覆盖第一电极层。
S208、沉积第二电极层覆盖电容介质层。
本实施例中，具体的过程与图4所示的过程相同，此处不再赘述，最终形成如图3所示的电容结构，本实施例中，由于导电层包括第一导电层和第二导电层(即图3中的第二电容接触层106)，第二导电层的材料与第一电极层的材料相同，相比较图4所示的制作方法，本实施例中通过增加第二导电层，一方面可以防止第一电容接触层向电容介质层扩散，例如第一电容接触层的材料为金属钨(W)时，电容介质层的材料为氧化硅，可以防止金属钨向氧化硅扩散。另一方面，第二导电层还可以作为下电极层，因此可以增大下电极层和第一电容接触层的面积，进一步增大了电容面积。
本申请实施例还提供一种存储器，该存储器包括上述任一种电容结构。
最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。
Claims (11)
1.一种电容结构，其特征在于，包括：
衬底；
第一电容接触层，阵列排布于所述衬底上；
下电极层，围绕所述第一电容接触层侧壁，并沿所述第一电容接触层背离所述衬底的方向延伸；
电容介质层，覆盖所述衬底上表面、所述下电极层表面及所述第一电容接触层上表面；
上电极层，覆盖所述电容介质层表面。
2.根据权利要求1所述的电容结构，其特征在于，还包括：
第二电容接触层，位于所述第一电容接触层上表面；
所述电容介质层覆盖所述衬底上表面、所述下电极层表面及所述第二电容接触层上表面。
3.根据权利要求2所述的电容结构，其特征在于，所述第二电容接触层与所述下电极层电连接，所述第二电容接触层与所述下电极层组成下电极。
4.根据权利要求1-3任一项所述的电容结构，其特征在于，所述上电极层包括上电极材料层和上电极填充层，所述上电极材料层覆盖所述电容介质层表面，所述上电极填充层位于所述上电极材料层上表面。
5.根据权利要求4所述的电容结构，其特征在于，所述上电极填充层的材料为多晶硅或锗化硅。
6.一种存储器，其特征在于，包括如权利要求1-5任一项所述的电容结构。
7.一种电容结构制作方法，其特征在于，包括：
提供衬底；
在所述衬底上形成一导电层，并在所述导电层上形成电容堆叠层；
图形化所述电容堆叠层和所述导电层，形成阵列排布的至少一个电容柱和与所述电容柱一一对应的第一电容接触层；
沉积第一电极层覆盖所述电容柱侧壁和第一电容接触层侧壁；
去除所述电容柱，保留所述第一电极层和所述第一电容接触层；
沉积电容介质层覆盖所述第一电极层；
沉积第二电极层覆盖所述电容介质层。
8.根据权利要求7所述的方法，其特征在于，所述导电层包括第一导电层和第二导电层，所述第二导电层的材料与所述第一电极层的材料相同。
9.根据权利要求8所述的方法，其特征在于，所述方法还包括：
将所述第二导电层与所述第一电极层电连接，使得所述导电层与所述第一电极层组成下电极。
10.根据权利要求7-9任一项所述的方法，其特征在于，所述电容堆叠层包括一牺牲层和顶部支撑层，所述去除所述电容柱，包括：
沉积一层掩膜层覆盖所述电容柱上表面，形成一光阻覆盖所述掩膜层，所述光阻具有与所述电容柱一一对应的开口；
沿所述开口去除所述掩膜层、所述顶部支撑层和所述牺牲层。
11.根据权利要求7所述的方法，其特征在于，所述第二电极层包括上电极材料层和上电极填充层，所述沉积第二电极层覆盖所述电容介质层，包括：
沉积所述上电极材料层覆盖所述电容介质层表面，沉积所述上电极填充层覆盖所述上电极材料层上表面。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011105560.5A CN114373756A (zh) | 2020-10-15 | 2020-10-15 | 电容结构及其制作方法 |
| EP21878997.2A EP4199087A4 (en) | 2020-10-15 | 2021-06-21 | CAPACITOR STRUCTURE AND MANUFACTURING METHOD |
| US17/439,586 US11723190B2 (en) | 2020-10-15 | 2021-06-21 | Capacitor structure and method for manufacturing same |
| PCT/CN2021/101292 WO2022077947A1 (zh) | 2020-10-15 | 2021-06-21 | 电容结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011105560.5A CN114373756A (zh) | 2020-10-15 | 2020-10-15 | 电容结构及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114373756A true CN114373756A (zh) | 2022-04-19 |
Family
ID=81138711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011105560.5A Pending CN114373756A (zh) | 2020-10-15 | 2020-10-15 | 电容结构及其制作方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US11723190B2 (zh) |
| EP (1) | EP4199087A4 (zh) |
| CN (1) | CN114373756A (zh) |
| WO (1) | WO2022077947A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12120863B2 (en) * | 2021-08-30 | 2024-10-15 | Changxin Memory Technologies, Inc. | Semiconductor structure and manufacturing method thereof |
| CN115867127B (zh) * | 2023-03-03 | 2023-06-02 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1142681A (zh) * | 1995-04-04 | 1997-02-12 | 现代电子产业株式会社 | 形成半导体器件的电荷储存电极的方法 |
| JPH0964298A (ja) * | 1995-08-21 | 1997-03-07 | Mitsubishi Electric Corp | 半導体記憶装置およびその製造方法 |
| KR19980060523A (ko) * | 1996-12-31 | 1998-10-07 | 김영환 | 반도체 소자의 캐패시터 제조방법 |
| US6384443B1 (en) * | 1999-11-18 | 2002-05-07 | Mitsubishi Denki Kabushiki Kaisha | Stacked capacitor and method of manufacturing same |
| KR100311034B1 (ko) * | 1994-12-31 | 2003-05-09 | 삼성전자 주식회사 | 반도체장치의캐패시터제조방법 |
| US20050230729A1 (en) * | 2004-04-14 | 2005-10-20 | Samsung Electronics Co., Ltd. | Capacitor having metal electrode and method of fabricating the same |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100408715B1 (ko) * | 2001-06-26 | 2003-12-11 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 형성방법 |
| KR20030002524A (ko) * | 2001-06-29 | 2003-01-09 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 형성방법 |
| KR20100085391A (ko) * | 2009-01-20 | 2010-07-29 | 삼성전자주식회사 | 금속-절연막-금속(ｍｉｍ) 커패시터를 갖는 반도체 소자 및그 제조방법 |
| KR20100087915A (ko) * | 2009-01-29 | 2010-08-06 | 삼성전자주식회사 | 실린더형 스토리지 노드를 포함하는 반도체 메모리 소자 및그 제조 방법 |
| US8604531B2 (en) * | 2010-10-15 | 2013-12-10 | Taiwan Semiconductor Manufacturing Company | Method and apparatus for improving capacitor capacitance and compatibility |
| TWI538226B (zh) | 2013-12-13 | 2016-06-11 | 華亞科技股份有限公司 | 具有高結構強度之堆疊型電容器之製造方法 |
| KR20180069186A (ko) * | 2016-12-14 | 2018-06-25 | 삼성전자주식회사 | 반도체 메모리 장치 및 이의 제조 방법 |
| CN108010913B (zh) | 2017-12-29 | 2023-07-18 | 长鑫存储技术有限公司 | 半导体存储器结构及其制备方法 |
| CN108550568B (zh) * | 2018-04-26 | 2020-04-10 | 长鑫存储技术有限公司 | 电容器阵列及其形成方法、半导体器件 |
| CN108538835B (zh) | 2018-05-16 | 2024-02-06 | 长鑫存储技术有限公司 | 电容器阵列结构及其制备方法 |
| CN110504283A (zh) * | 2018-05-17 | 2019-11-26 | 长鑫存储技术有限公司 | 柱状电容器阵列结构及制备方法 |
| CN109065501B (zh) * | 2018-07-19 | 2024-02-06 | 长鑫存储技术有限公司 | 电容阵列结构及其制备方法 |
| TWI671885B (zh) * | 2018-08-16 | 2019-09-11 | 華邦電子股份有限公司 | 記憶體裝置及其製造方法 |
| KR20200101762A (ko) * | 2019-02-20 | 2020-08-28 | 삼성전자주식회사 | 집적회로 소자 및 그 제조 방법 |
| CN209496851U (zh) * | 2019-03-29 | 2019-10-15 | 长鑫存储技术有限公司 | 双面电容结构、dram存储器 |
-
2020
- 2020-10-15 CN CN202011105560.5A patent/CN114373756A/zh active Pending
-
2021
- 2021-06-21 EP EP21878997.2A patent/EP4199087A4/en active Pending
- 2021-06-21 WO PCT/CN2021/101292 patent/WO2022077947A1/zh unknown
- 2021-06-21 US US17/439,586 patent/US11723190B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100311034B1 (ko) * | 1994-12-31 | 2003-05-09 | 삼성전자 주식회사 | 반도체장치의캐패시터제조방법 |
| CN1142681A (zh) * | 1995-04-04 | 1997-02-12 | 现代电子产业株式会社 | 形成半导体器件的电荷储存电极的方法 |
| JPH0964298A (ja) * | 1995-08-21 | 1997-03-07 | Mitsubishi Electric Corp | 半導体記憶装置およびその製造方法 |
| KR19980060523A (ko) * | 1996-12-31 | 1998-10-07 | 김영환 | 반도체 소자의 캐패시터 제조방법 |
| US6384443B1 (en) * | 1999-11-18 | 2002-05-07 | Mitsubishi Denki Kabushiki Kaisha | Stacked capacitor and method of manufacturing same |
| US20050230729A1 (en) * | 2004-04-14 | 2005-10-20 | Samsung Electronics Co., Ltd. | Capacitor having metal electrode and method of fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| EP4199087A4 (en) | 2024-01-24 |
| EP4199087A1 (en) | 2023-06-21 |
| US20220302122A1 (en) | 2022-09-22 |
| WO2022077947A1 (zh) | 2022-04-21 |
| US11723190B2 (en) | 2023-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108447864B (zh) | 半导体存储器件结构及其制作方法 | |
| TWI768783B (zh) | 電容器陣列、記憶體胞元陣列、形成電容器陣列之方法、及形成記憶體胞元陣列之方法 | |
| CN108461496B (zh) | 集成电路存储器及其形成方法、半导体集成电路器件 | |
| KR101140079B1 (ko) | 수직형 트랜지스터를 포함하는 반도체 소자 및 그 형성방법 | |
| KR101589912B1 (ko) | 커패시터 및 이의 제조 방법 | |
| CN108550569B (zh) | 半导体集成电路的电容装置及其制作方法 | |
| CN110957319A (zh) | 集成电路存储器及其形成方法、半导体集成电路器件 | |
| CN105390542B (zh) | 具有旁路栅极的半导体器件及其制备方法 | |
| US11444086B2 (en) | Capacitor and its formation method and a dram cell | |
| US9147595B2 (en) | Semiconductor devices having buried metal silicide layers and methods of fabricating the same | |
| US9312262B2 (en) | Dynamic random access memory unit and fabrication method thereof | |
| CN113314669B (zh) | 双面电容结构及其形成方法 | |
| CN111755381A (zh) | 双面电容结构及其形成方法、dram存储器 | |
| CN109427786B (zh) | 半导体存储装置及其制作工艺 | |
| CN114342065A (zh) | 电容器阵列、存储器单元阵列、形成电容器阵列的方法以及形成存储器单元阵列的方法 | |
| CN209785930U (zh) | 电容器、dram单元和存储器 | |
| WO2022077947A1 (zh) | 电容结构及其制作方法 | |
| US20230171947A1 (en) | Semiconductor structure and manufacturing method thereof | |
| JP2003124344A (ja) | 記憶素子及びその製造方法 | |
| JP2012054453A (ja) | 半導体装置の製造方法 | |
| CN114530419A (zh) | 存储器的形成方法及存储器 | |
| CN115241372A (zh) | 存储器件、半导体结构及其形成方法 | |
| US20020025629A1 (en) | Method of fabricating a capacitor structure | |
| US5719419A (en) | Capacitor structure for a dynamic random access memory cell | |
| US20220254874A1 (en) | Semiconductor structure and method for forming same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |