[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN114334884A - 具有带有开口槽口的焊盘的封装体 - Google Patents

具有带有开口槽口的焊盘的封装体 Download PDF

Info

Publication number
CN114334884A
CN114334884A CN202111152284.2A CN202111152284A CN114334884A CN 114334884 A CN114334884 A CN 114334884A CN 202111152284 A CN202111152284 A CN 202111152284A CN 114334884 A CN114334884 A CN 114334884A
Authority
CN
China
Prior art keywords
pad
package
spacer
electronic component
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111152284.2A
Other languages
English (en)
Inventor
A·利斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN114334884A publication Critical patent/CN114334884A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04034—Bonding areas specifically adapted for strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/37198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/37199—Material of the matrix
    • H01L2224/372—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37217—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37224—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/37198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/37298—Fillers
    • H01L2224/37299—Base material
    • H01L2224/37386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40491—Connecting portions connected to auxiliary connecting means on the bonding areas being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种封装体(100)包括：具有带有导电的第一焊盘(106)的第一主表面(104)的电子部件(102)，第一焊盘(106)具有开口槽口(108)；和安装在第一焊盘(106)上并跨越开口槽口(108)的至少一部分的间隔体(110)。

Description

具有带有开口槽口的焊盘的封装体
技术领域
各种实施例总体上涉及多种封装体和制造封装体的方法。
背景技术
封装体可以表示为通常包封的电子部件，其具有延伸出包封材料的电连接结构。例如，封装体可以连接到外围电子装置，例如安装在印刷电路板上或安装到散热器上并经由连接器连接到更大的系统。
封装成本是该行业的重要驱动因素。与此相关的是性能、尺寸和可靠性。不同的封装解决方案是多种多样的，必须满足特定应用的需求。
特别是具有功率半导体芯片的封装体在操作过程中可能会产生大量的热量。这可能会限制可靠性和性能。
发明内容
可能需要一种具有适当可靠性和性能的封装体。
根据本公开的第一方面的一个示例性实施例，提供了一种封装体，其包括：具有带有导电的第一焊盘的第一主表面的电子部件，所述第一焊盘具有开口槽口；以及安装在第一焊盘上并跨越开口槽口的至少一部分的间隔体。
根据本公开的第一方面的另一个示例性实施例，提供了一种制造封装体的方法，其中，所述方法包括：提供具有带有导电的第一焊盘的第一主表面的电子部件，所述第一焊盘具有开口槽口；和将间隔体安装在第一焊盘上，使得间隔体跨越开口槽口的至少一部分。
根据本公开的第二方面的一个示例性实施例，提供了一种封装体，其包括：具有带有导电的第一焊盘的第一主表面的电子部件，所述第一焊盘具有开口槽口；和具有另一开口槽口并安装在第一焊盘上的间隔体，使得第一焊盘的开口槽口与间隔体的开口槽口部分或完全重叠(特别是对正)。
根据本公开的第二方面的另一个示例性实施例，提供了一种制造封装体的方法，其中，所述方法包括：提供具有带有导电的第一焊盘的第一主表面的电子部件，所述第一焊盘具有开口槽口；和将具有另一开口槽口的间隔体安装在第一焊盘上，使得第一焊盘的开口槽口至少部分地与间隔体的开口槽口重叠。
根据本公开的第三方面的一个示例性实施例，提供了一种封装体，其包括：具有带有开口槽口的导电的第一焊盘且具有导电的第二焊盘的电子部件，其中，第二焊盘被布置为沿着开口槽口(特别是沿着界定开口槽口的第一焊盘的整个边缘)与第一焊盘基本等距地间隔开。
根据本公开的第三方面的另一个示例性实施例，提供了一种制造封装体的方法，其中，所述方法包括：提供具有带有开口槽口的导电的第一焊盘且具有导电的第二焊盘的电子部件；和将第二焊盘布置成沿着开口槽口与第一焊盘基本等距地间隔开。
根据第一方面的一个示例性实施例，提供了一种封装体，其中，用于电连接和/或热连接封装体内的电子部件的间隔件被布置成跨越安装有间隔件的指定焊盘的槽口。因此，可以增加间隔件对焊盘的空间覆盖，这也可以增强电子部件的电和/或热耦合。同时，电子部件的焊盘可以有利地设有所述开口槽口，所述开口槽口可以高效地防止由于用于连接封装体内的电子部件、特别是与间隔件连接的互连材料(例如焊料)而引起的电子部件的不同焊盘之间的组装和/或应力相关的短路。因此，可以放宽对非常精确的组装过程的需求。同时，可以改进电子部件的电耦合和/或热耦合特性，因为间隔件的跨越配置可以将大的间隔件表面与简单的间隔件几何形状相结合。
根据第二方面的一个示例性实施例，提供了一种封装体，其中，电子部件的焊盘和指定的间隔件都可以设置有至少部分相互匹配的开口槽口几何形状。换句话说，间隔件和焊盘的开口槽口可以对正(特别是间隔件不跨越焊盘槽口)。焊盘和间隔件的这种开口槽口几何形状可以可靠地避免由于互连材料引起的电子部件的不同焊盘之间的不期望的电短路。通过将间隔件配置为具有可遵循焊盘的开口槽口几何形状的适配的开口槽口几何形状，可以增加焊盘与间隔件之间的电耦合和/或热耦合表面，同时保持间隔件较小，从而使封装体重量轻且紧凑。
根据第三方面的一个示例性实施例，提供了一种封装体，其中，第一焊盘的开口槽口以及第二焊盘的位置和形状被调整或平衡以确保第一焊盘和第二焊盘之间的距离沿着第一焊盘的开口槽口的延伸沿几乎恒定。这种基本等距的设计规则可以显著抑制由于连接第一焊盘与间隔件的互连材料引起的电子部件的所述第一和第二焊盘之间的不期望的电短路的风险，从而可以增强封装体的电和/或热可靠性。
进一步示例性实施例的描述
在下文中，将解释封装体和方法的进一步示例性实施例。
在本申请的上下文中，术语“封装体”可以特别表示一种电子装置，其可以包括例如安装在载体上的一个或多个电子部件，所述载体包括或由单个部件、经由包封物或其它封装体构件接合的多个部件、或多个载体的子组件组成。封装体的所述组成部分可以任选地至少部分地由包封材料包封。
在本申请的上下文中，术语“电子部件”可以特别地包括半导体芯片(特别是功率半导体芯片)、有源电子装置(例如晶体管)、无源电子装置(例如电容或电感或欧姆电阻)、传感器(例如麦克风、光传感器或气体传感器)、致动器(例如扬声器)和微机电系统(MEMS)。特别地，电子部件可以是在其表面部分中具有至少一个集成电路元件(例如二极管或晶体管)的半导体芯片。电子部件可以是裸露的裸片或者可以已经被封装或包封。根据示例性实施例实现的半导体芯片可以例如以硅技术、氮化镓技术、碳化硅技术等形成。
在本申请的上下文中，术语“间隔体”可以特别地表示被配置用于相对于衬底或封装体的外部主表面垂直地间隔开电子部件的焊盘同时促进封装体内的电子部件的电耦合和/或热耦合的导电和/或导热体。在一个实施例中，电流或电信号可在电子部件的与间隔件连接的焊盘与间隔件之间流动。附加地或替代性地，在封装体的操作期间由电子部件产生的热量可以由间隔体热传导离开电子部件并移出封装体。间隔件也可以提供电夹功能，即用作将电子部件与封装体的另一个导电体、例如导电载体(例如引线框架或直接铜接合(DCB)衬底)电连接的电连接元件。
在本申请的上下文中，术语“开口槽口”可以特别地表示相应地延伸到第一焊盘或间隔体中并且朝向第一焊盘或间隔体的周围环境开口或暴露的凹口或凹陷。特别地，这样的开口槽口型凹部可以由第一焊盘或间隔体的连续边缘线或边缘区域界定，并且可以相应地朝向第一焊盘或间隔件的周围开口。例如，第一焊盘可以包括从不同侧部分地界定槽口的不同区段。所述不同区段可以相互间隔开或以导电方式一体地连接以形成等电势表面。例如，槽口可以在开口侧未封闭并且另一个焊盘(特别是栅极焊盘)可以被布置为与提到的第一焊盘(特别是源极焊盘)的开口槽口相邻。
在本申请的上下文中，表述“间隔体跨越电子部件的第一焊盘的开口槽口的至少一部分”可以特别地表示间隔体覆盖或重叠于电子部件的第一焊盘的开口槽口，而在跨越区域中间隔体和的电子部件的底表面之间没有直接物理接触。
在本申请的上下文中，表述“第一焊盘的开口槽口至少部分地与间隔体的开口槽口重叠”可特别地表示间隔体的开口槽口可以部分地或完全地在由第一焊盘的开口槽口限定的空间范围之上延伸。在一个实施例中，在由电子部件的第一焊盘的整个开口槽口限定的空间范围内的俯视图中可能看不到间隔件材料。在另一个实施例中，在由电子部件的第一焊盘的开口槽口限定的空间范围的子部分的俯视图中可能看不到间隔件材料，而在由第一焊盘的开口槽口限定的空间范围的另一子部分的俯视图中可以看到间隔件材料。
在本申请的上下文中，表述“第二焊盘被布置为沿着开口槽口与第一焊盘基本等距地间隔开”可以特别地表示界定第一焊盘和第二焊盘的边缘之间的最短距离可以沿着第一焊盘的开口槽口的延伸沿精确地相同或至少基本上相同。例如，所述各个距离可以与平均距离值(即，在第一焊盘的开口槽口的延伸沿范围内平均)相差不超过±20％、特别是不超过±10％、优选不超过±5％。
示例性实施例的要点可以是提供一种封装体，所述封装体使用一个或多个用于特殊芯片设计的间隔件来连接封装体内的芯片型电子部件、特别是与封装体的顶部衬底连接。在一个实施例中，可以实施具有与电子部件的源极焊盘的形状(例如具有开口槽口的大致矩形形状)不同的形状(例如矩形形状)的间隔件。因此，间隔件可以跨越电子部件上的一个或多个介电(例如聚酰亚胺)区域。协同地，这样的实施例可以与提供具有带有与(例如多边形)栅极焊盘相邻的所述开口槽口(例如V形或梯形凹槽)的源极焊盘的电子部件的另一实施例组合。在这样的配置中，源极到栅极的距离可以被调整为沿着界定槽口的焊盘边缘基本上或完全相同。这可以有利地使得源极和栅极之间不太可能发生不期望的短路并且可以由此提高封装体的电可靠性。附加于或替代于间隔件与源极焊盘的跨越配置，间隔件还可以设置有开口槽口以增加封装体的紧凑性。
在一个实施例中，附加于或替代于间隔件在第一焊盘的开口槽口之上侧向突出，间隔体可以在第一焊盘的一个或多个边缘处延伸或突出超过第一焊盘。间隔件的这种超大尺寸可以进一步提高封装体的热性能。
在一个实施例中，第一主表面在开口槽口处或中具有电绝缘区域。电绝缘区域还可以围绕第一焊盘(和第二焊盘，如果在电子部件的同一主表面上存在该第二焊盘的话)。这可以提高电子部件的第一焊盘和第二焊盘之间的介电去耦的可靠性。
在一个实施例中，间隔体跨越开口槽口而不与电绝缘区域物理接触。此外，通过避免间隔体与电绝缘区域之间的直接接触，可以防止在封装体中形成不期望的导电路径。
在一个实施例中，间隔体是导热和/或导电的。例如，间隔体可以具有至少50W/mK的热导率。当由导热材料制成时，间隔体可以显著有助于将电子部件产生的热量移出封装体。当由导电材料制成时，电流和/或电信号可以在电子部件与间隔体之间传导。优选地，间隔体在封装体的整体功能的框架内具有散热功能和电功能。
在一个实施例中，间隔体以导热和/或导电的方式安装在电子部件的第一焊盘上。特别地，热和/或电流可以通过第一焊盘在间隔体和电子部件的有源半导体区域之间传导。
在一个实施例中，间隔体通过由软焊(soldering)(特别是扩散软焊)、烧结、熔接(welding)和粘附(特别是使用导电胶)组成的组中的一种安装在第一焊盘上。也可以实施其它连接技术。
在一个实施例中，第一焊盘与间隔体的安装表面具有不同的几何形状。这增加了为特定应用配置封装体时的设计自由度。
在另一个实施例中，第一焊盘和间隔体的安装表面具有相同的几何形状、特别是相同的轮廓。通过形成具有相应形状轮廓的第一焊盘和安装表面，可以精确匹配或调整间隔体和第一焊盘之间的热传导和电传导。通过保持间隔体足够小，可以将封装体的重量和尺寸保持得较小。
在一个实施例中，第一焊盘具有(特别是一体地)与第一延伸区段(例如窄缩区段)和第二延伸区段(例如另一窄缩区段)连接的矩形区段，第一和第二延伸区段通过开口槽口相互间隔开。矩形区段可以是单个整体结构或者可以由多个连接或不连接的单独子结构组成。提供两个相对的延伸区段可以有助于限定开口槽口，并且可以由此支持沿着开口槽口的延伸沿具有基本相等距离的不同焊盘的有利的相互布置方式。
在一个实施例中，间隔体的安装表面为矩形。这可以允许简单地制造间隔体，例如作为矩形体金属块。
在一个实施例中，间隔体安装在矩形区段的至少一部分(特别是基本上整个)、第一延伸区段的至少一部分(特别是基本上整个)和第二延伸区段的至少一部分(特别是基本上整个)中的每一个上。因此，可以在间隔体与电子部件之间建立高度的热和/或电耦合。这可以强烈抑制热点的形成，从而可以提高封装体的可靠性和性能。
在一个实施例中，开口槽口根据由滚圆形(rounded)(例如半圆形)、梯形(特别是基于向内窄缩的梯形并且优选地形成为对称的或规则的梯形)、大致V形、大致U形和矩形组成的组中的至少一种成形。第一焊盘的开口槽口的其它形状也是可能的。
在一个实施例中，电子部件在第一主表面上具有导电的第二焊盘。第一焊盘和第二焊盘可以共面并且彼此电去耦。
在一个实施例中，第二焊盘被布置为邻近开口槽口。特别地，第二焊盘可以位于开口槽口的外侧但面向开口槽口。通过这样的几何配置，可以实现在第一和第二焊盘之间具有仍然可靠的介电去耦的紧凑配置。特别地，第一焊盘和第二焊盘之间的最小距离可以小于3mm、特别是小于1.5mm。例如，第一焊盘和第二焊盘之间的最小距离可以是至少300μm、特别是至少600μm。
在一个实施例中，第二焊盘被布置为沿着整个开口槽口与第一焊盘基本等距地间隔开。非常有利地，这可以避免第一和第二焊盘之间的距离过小。通过在第一与第二焊盘的相对边缘之间以基本恒定的距离将第一和第二焊盘彼此等距地间隔开，可以保证连接间隔体与第一焊盘的连接介质(例如焊料或粘合剂)不会无意地流到第二焊盘上。因此，可以抑制焊盘之间不期望的短路。
在一个实施例中，第二焊盘根据由圆形和多边形，特别是矩形、六边形和八边形组成的组中的至少一种成形。然而，其它形状也是可能的。
在一个实施例中，间隔体不延伸跨越第二焊盘。这确保了第一焊盘和第二焊盘之间的可靠电隔离不会受到间隔体的影响。
在一个实施例中，电子部件在与第一主表面相反的第二主表面上具有导电的第三焊盘。此外，第三焊盘可以有助于散热和/或封装体中的电信号或功率传输。优选地，第三焊盘基本上覆盖整个第二主表面。
在一个实施例中，电子部件是半导体功率芯片。特别是对于半导体功率应用场合，高效的散热和高载流能力以及高性能和高可靠性是最大的优势。第一和第二焊盘以及间隔体的上述配置因此提供了半导体功率封装体的显著改进。
在一个实施例中，电子部件被配置为在操作期间经受垂直电流。特别地，电流可以从电子部件的下主表面上的焊盘通过电子部件的半导体材料流动到电子部件的上主表面处的另一个焊盘。
在一个实施例中，电子部件是晶体管芯片。因此，电子部件可以提供晶体管功能，特别是可以作为场效应晶体管或作为双极晶体管工作。然而，电子部件还可以提供另一种电子功能、例如二极管功能。
在一个实施例中，电子部件的所述第一主表面可以具有被配置为源极焊盘的第一焊盘并且可以具有被配置为栅极焊盘的第二焊盘。电子部件的相反的另一主表面可以具有被配置为漏极焊盘的第三焊盘。
在一个实施例中，封装体包括底部衬底，电子部件安装在所述底部衬底上。在本申请的上下文中，术语“底部衬底”或“载体”可以特别地表示用作一个或多个电子部件的机械支撑的支撑结构(优选地，但不一定是导电的)，并且其可以也有助于电子部件和封装体的外围之间的电互连。换句话说，底部衬底或载体可实现机械支撑功能和电连接功能。底部衬底或载体可包括或由单个部分、经由包封体或其它封装体构件连接的多个部分、或多个载体的子组件组成。
在一个实施例中，封装体包括安装在间隔体上的顶部衬底。在封装体的操作期间，顶部衬底可以有助于电子部件的冷却。
在一个实施例中，底部衬底和顶部衬底中的至少一个包括在其两个相反的主表面上覆盖有相应的导电层的导热电绝缘片。因此，衬底中的任一个可以包括由中心电绝缘导热层(例如陶瓷层)和覆盖在中心电绝缘导热层的两个相反的主表面上的相应的导电层(例如铜层或铝层，其中相应的导电层可以是连续的或图案化的层)组成的堆叠物。例如，这种堆叠型衬底可以是直接铜接合(DCB)衬底和直接铝接合(DAB)衬底。然而，每个衬底也可以被配置为活性金属钎焊(AMB)衬底或图案化金属板(例如引线框架)。
提供高导热底部衬底和高导热顶部衬底可允许建立双面冷却架构。
在一个实施例中，封装体包括导电连接体(例如引线框架的引线)，其通过被配置为导电夹的间隔体与第一焊盘电耦合。因此，间隔体也可以协同地起到夹的作用。这种夹式间隔体可以特别地被配置用于将电子部件的焊盘与位于与焊盘不同的垂直高度处的导电连接体电耦合。
在一个实施例中，封装体包括包封电子部件的至少一部分和间隔体的至少一部分的包封材料。例如，这种包封材料可以是模制化合物或软包封材料。在本申请的上下文中，术语“包封材料”可以特别地表示包围电子部件的至少一部分和间隔体的至少一部分以提供机械保护、电绝缘和可选地在操作期间对散热做出贡献的基本上电绝缘且优选导热的材料。
在一个实施例中，间隔体的安装表面大于第一焊盘的区域。间隔体的这种超大尺寸可以增强间隔体携带热(和电)的能力并且可以有利地有助于抑制热点。
在一个实施例中，第二焊盘根据由滚圆形、特别是圆形和有角的形状、特别是六边形或八边形组成的组中的至少一种成形。虽然第二焊盘的其它几何形状是可能的，但是调整第一和第二焊盘的轮廓以实现它们之间的恒定间隔以可靠地保持焊盘之间的介电去耦可能是有利的。
在一个实施例中，第一焊盘被形成为矩形金属层，其中，开口槽口延伸到矩形金属层的一边、特别是短边中。这种焊盘几何形状对于实现适当的电可靠性特别有利。
在一个实施例中，第一焊盘和第二焊盘的外表面由相同的材料制成。这可以实现焊盘互连的不同可能性，例如通过软焊或导线连接。特别地，第二焊盘可以通过焊料结构、连接导线和夹中的一种电接触。
在一个实施例中，封装体包括多个电子部件。因此，封装体可以包括一个或多个电子部件(例如至少一个无源元件、例如电容，和至少一个有源元件、例如半导体芯片)。
在一个实施例中，所述至少一个电子部件包括由控制器电路、驱动器电路和功率半导体电路组成的组中的至少一个。所有这些电路可以集成在一个半导体芯片中，也可以分别集成在不同的芯片中。例如，相应的功率半导体应用可以由芯片实现，其中，这种功率半导体芯片的集成电路元件可以包括至少一个晶体管(特别是MOSFET，金属氧化物半导体场效应晶体管)，至少一个二极管等。特别地，可以制造实现半桥功能、全桥功能等的电路。
在一个实施例中，封装体被配置为功率转换器，特别是AC/DC功率转换器和DC/DC功率转换器中的一种。然而，其它电子应用，例如逆变器等也是可能的。
作为半导体芯片的衬底或晶片，可以使用半导体衬底，即硅衬底。替代性地，可以提供氧化硅或另一绝缘体衬底。也可以实现锗衬底或III-V族半导体材料。例如，示例性实施例可以以GaN或SiC技术实施。
此外，示例性实施例可以利用标准的半导体加工技术，例如适当的蚀刻技术(包括各向同性和各向异性蚀刻技术，特别是等离子体蚀刻、干蚀刻、湿蚀刻)、图案化技术(其可能涉及光刻掩模)、沉积技术(例如化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、原子层沉积(ALD)、溅射等)。
从以下描述和所附权利要求并结合附图，上述和其它目的、特征和优点将变得显见，其中相同的部分或元件由相同的附图标记表示。
附图说明
所包括的附图用以提供对示例性实施例的进一步理解并且构成说明书的一部分，它们示出了示例性实施例。
在图中：
图1示出了根据一个示例性实施例的封装体的预制件的俯视图。
图2示出了根据图1的封装体在安装间隔件之后的俯视图。
图3示出了根据另一个示例性实施例的在安装间隔件之后的封装体的俯视图。
图4示出了根据图1至图3中任一个的封装体的预制件的俯视图，示出了封装体的电子部件的有源区域。
图5示出了根据另一个示例性实施例的在底部衬底和顶部衬底之间具有电子部件和间隔件的封装体的三维视图。
图6示出了根据另一个示例性实施例的具有夹式间隔体的封装体的剖视图。
图7示出了根据另一个示例性实施例的封装体的俯视图。
图8示出了根据又一个示例性实施例的封装体的剖视图。
图9示出了根据又一示例性实施例的封装体的剖视图。
图10至图12示出了根据示例性实施例的沿着源极焊盘的开口槽口具有基本等距地间隔开的源极焊盘和栅极焊盘的不同配置。
具体实施方式
附图中的图示是示意性的而不是按比例绘制的。
在将参考附图更详细地描述示例性实施例之前，将基于已经开发的示例性实施例来总结一些一般考虑。
通常，间隔件可以安装在半导体芯片的前侧的顶部。在这样的传统设计中，半导体芯片可以设置有矩形源极焊盘。在这种传统设计中，间隔件几何特征可以匹配矩形形状。间隔件可以软焊在所述半导体芯片的源极焊盘上，使得矩形间隔件与焊盘的形状相匹配。
然而，如果互连材料、例如焊膏无意地接触栅极焊盘，则这种传统设计可能会在栅极焊盘和源极焊盘之间产生与组装或应力相关的短路的风险。因此，传统上需要非常精确的组装工艺以确保栅极与源极之间的紧密间隔。为了放宽组装设计规则，必须增加相邻焊盘之间的间隔。这通常会限制封装体的紧凑性。
根据一个示例性实施例，间隔件(在一个实施例中其可以被配置为夹)可以跨越电子部件的前侧上的一个或多个电绝缘(例如，酰亚胺)区域。因此，提供形状必须与源极焊盘的形状相同的间隔件可能是非必需的，反之亦然。这为前端设计人员提供了更高的芯片布局自由度。特别地，可以提供这样的间隔件，其跨越芯片上的电绝缘区域并且仅连接到金属化焊盘区域。特别地，这样的配置可以确保热量可以以高效的方式从芯片型电子部件传递到封装体或模块的顶部部分。有利地，可以减少甚至避免局部热点。因此，如果散热更好，封装体或模块可以在更高的电流条件下操作，从而可以实现改进的性能。可以减少由未连接的前侧段或间隔件未对准导致的生产良率损失。
有利地，包括具有开口槽口的源极焊盘和在开口槽口的区域中相对于源极焊盘基本等距地间隔开的栅极焊盘的电子部件的芯片设计可以允许夹接合而不需要最高精度的拾取和放置工具。这种芯片设计还可以增加甚至最大化有源面积与总面积的比率。此外，可以设计芯片型电子部件以允许采用不同的方法来实现栅极接合。特别是，细线栅极接合可能成为一种可行的选择。
更具体地，在具有例如双面冷却封装体或模块的应用中，示例性实施例可以使芯片型电子部件的前侧连接到间隔体。这种具有双面冷却的封装体可以包括位于底侧第一载体(特别是直接铜接合(DCB)衬底)和顶侧第二载体(特别是另一直接铜接合(DCB)衬底)之间的电子部件和间隔件的堆叠体。这可以确保从半导体芯片型电子部件上的有源区域特别是通过间隔件到封装体的顶侧的改进的热传递。
根据示例性实施例，半导体芯片的前侧金属化结构的形状不必与间隔件的形状匹配，从而可以实现芯片设计的高自由度。此外，可以通过间隔件软焊建立稳定的生产良率。
尤其是当采用碳化硅(SiC)芯片时，通过示例性实施例可以获得显著的益处。碳化硅芯片可以比较小(例如，可以具有小于30mm2的表面积)，从而这样的半导体芯片尽可能多地被有源区域覆盖可能是非常有利的。特别地，可以根据示例性实施例有利地制造SiC金属氧化物半导体场效应晶体管(MOSFET)。更有利的是，可以为电子部件的栅极接触部提供额外的空间。与常规间隔件设计相反，示例性实施例可以避免局部热点，这可以有利地获得增加的功率输出和/或减少的损耗。同时，示例性实施例不会损害可制造性概念和相关参数(例如每小时制造的单元数和产量)。此外，示例性实施例与通过一个或多个夹连接电子部件兼容。此外，可以获得具有改进的可靠性和/或功率输出的封装体。除此之外，考虑到芯片布局的更高自由度，可以实现减少的研究和开发工作。更有利的是，所描述的配置可以获得有利的有源面积与总面积的比率，使得可以制造使用比传统设计更小的半导体芯片的封装体。
在一个实施例中，源极焊盘的开口槽口可以形成在大致矩形的焊盘的短边中。有利地，这样的设计沿着基本但不完全是矩形的焊盘设计的长边对称。这可以确保适当的热和电可靠性以及封装体的高性能。
图1示出了根据一个示例性实施例的封装体100的预制件的俯视图。图2示出了在安装间隔体110之后的根据图1的封装体100的俯视图。
图2的封装体100包括电子部件102，其可以有利地实施为半导体芯片、例如以硅或碳化硅技术制造。电子部件102可以是晶体管芯片，更特别地是MOSFET芯片。附加地或替代地，电子部件102可以具有不同的电子功能，例如可以实施为绝缘栅双极晶体管(IGBT)、二极管等。
图1和图2示出了具有带有开口槽口108的导电的第一焊盘106的电子部件102的上部第一主表面104。第一焊盘106在此实施为源极焊盘。此外，第一主表面104具有在开口槽口108处并围绕第一焊盘106的电绝缘区域112。更具体地且如图1所示，第一焊盘106可由多个(在所示实施例中为三个)焊盘区段106a、106b、106c组成。相邻的焊盘区段106a/106b、106b/106c可以可选地由电绝缘区域112的电绝缘表面150的相应介电腹条152(例如由聚酰亚胺制成)隔开。介电腹条152可以竖直上突出超过焊盘区段106a、106b、106c、可以竖直上平齐于焊盘区段106a、106b、106c、甚至可以相对于焊盘区段106a、106b、106c竖直凹陷。如图所示，焊盘区段106a、106b可以是矩形的，而第一焊盘106的焊盘区段106c可以在背离焊盘区段106a、106b的一侧具有开口槽口108。所述开口槽口108在此实施为焊盘区段106c中的面向在电子部件102的同一第一主表面104上形成的第二焊盘120的梯形凹部。优选地，第一焊盘106的外表面和第二焊盘120的外表面由相同的材料制成。第二焊盘120在此被配置为电子部件102的栅极焊盘。更具体地，开口槽口108由第一焊盘106的连续边缘线界定并且朝向第一焊盘106的周边部分和朝向第二焊盘120开口。
如图2所示，间隔体110安装在第一焊盘106上。优选地，间隔体110是导电和导热的并且应该由可连接到第一焊盘106的材料制成。例如，间隔体110可以由铜、铝、AlSiC或任何导电和导热复合材料制成。有利地，间隔体110的材料是可软焊的。优选地，间隔体110软焊在第一焊盘106上(例如通过扩散软焊)。或者，间隔体110与电子部件102的第一焊盘106的连接可通过烧结、熔焊或胶合(优选使用导电粘合剂)来实现。在封装体100的操作期间，电流可以在第一焊盘106和间隔体110之间传导。此外，在操作期间由电子部件102产生的热量可以通过间隔体110从封装体100中去除。
在图2的配置中，间隔体110可以实施为具有连接到电子部件102的第一焊盘106的矩形接地表面的矩形体块。同样如图2所示，间隔体110的矩形接地表面安装在第一焊盘106上以便跨越开口槽口108的一部分。更具体地，间隔体110的接地表面直接软焊在第一焊盘106的主要部分上并且还覆盖或跨越第一焊盘106的开口槽口108的主要部分。由此，间隔体110的接地表面的一部分(更具体地，根据图2的下部部分)与第一焊盘106的开口槽口108形成于之间的延伸区段116、118电耦合和热耦合。开口槽口108的底部由电子部件102的电绝缘表面150的介电材料界定。在开口槽口108的区域中，在间隔体110的接地表面和电绝缘表面150之间没有建立直接的物理接触。因此，间隔体110跨越开口槽口108而不与电绝缘区域112物理接触。除了跨越开口槽口108之外，间隔体110安装在基本上整个矩形区段114、第一焊盘106的几乎整个第一延伸区段116和几乎整个第二延伸区段118上，从而确保电子部件102和间隔体110之间的高效电和热耦合。因此，间隔体110的矩形安装表面大于第一焊盘106的区域。通过间接确保间隔体110和第一焊盘106之间的足够大的接触面积的所述跨越，第一焊盘106的所述槽口设计可以在没有明显建立热点的情况下实现。如图2中用附图标记154所示，在第一焊盘106的延伸区段116、118下方可能出现适度形成的热点。然而，这种热点154可能不是很明显，因为导热间隔体110以其矩形接地表面还与延伸区段116、118的主要部分接触。因此，可以避免强烈加热部分的形成，而甚至不需要偏离间隔体110的简单矩形体几何形状。因此，图2的间隔体110可以以简单的方式制造并且仍然可以确保在封装体100的操作期间从电子部件102适当地散热。这可以通过制造具有不同几何形状的第一焊盘106和间隔体110的安装表面来促进。
如图1最佳地所示，第一焊盘106具有与第一延伸区段116和第二延伸区段118(两者都由焊盘区段106c的另一部分构成)连接的矩形区段114(由整个焊盘区段106a、106b和焊盘区段106c的一部分组成)。如图所示，延伸区段116、118由开口槽口108相互间隔开。第一焊盘106的开口槽口108由延伸区段116、118的相面对的边缘以及焊盘区段106c的水平边缘界定。根据图1和图2，延伸区段116、118的所述相面对的边缘是直且倾斜的，而焊盘区段106c的所述附加槽口界定边缘水平地布置。鉴于此配置，在所示实施例中，开口槽口108为梯形形状。
如上所述，电子部件102在第一主表面104上具有附加导电的第二焊盘120。如图所示，第二焊盘120布置在开口槽口108旁。更具体地和非常有利地，第二焊盘120被布置为沿着开口槽口108的整个延伸尺度与第一焊盘106基本等距地间隔开。换句话说，第一焊盘106和第二焊盘120之间的距离d沿着第一焊盘106和第二焊盘120的与槽口相关的面对部分完全或几乎相同。换句话说，源极到栅极的距离对于任何位置都是相同的。例如，所述距离d可以在从100μm到3mm的范围内、特别是在从500μm到2mm的范围内、例如为900μm。这种距离d可以可靠地防止焊料材料(其可以暂时变得可流动以将第一栅极焊盘106与间隔体110接触)继续流动到第二焊盘120。因此，可以可靠地防止不期望的导电路径的形成。由此产生的源极焊盘106和栅极焊盘120之间的可靠电隔离对于高电流应用具有最大优势。
为了确保在开口槽口108的区域中第一焊盘106和第二焊盘120之间的所述基本上等距的间隔，第二焊盘120具有八边形形状。在开口槽口108的区域中，开口槽口108和第二焊盘120均由三个直的和倾斜的区段(108a、108b、108c和120a、120b、120c)界定，其中，开口槽口108和第二焊盘120的相应对的区段(108a和120a，108b和120b，以及108c和120c)彼此平行。通过软焊材料将第一焊盘106与间隔体110连接，这种基本等距的设计规则可以显著抑制电子部件102的第一焊盘106和第二焊盘120之间不期望的电短路的风险。这可以改善封装体100的电可靠性。通过如图2中的附图标记156所示的间隔体110的跨越布置，可以协同地抑制由所示芯片设计导致的热点154的形成，从而也可以获得适当的热可靠性和性能。
如图2所示，间隔体110没有延伸到并跨越第二焊盘120，从而保持第二焊盘120自由地用于电连接，例如使用连接导线(未示出)。
尽管仅在图1和图2中示意性地指示，但是电子部件102可以在电子部件102的与第一主表面104相反的第二主表面(参见图6中的附图标记124)上具有导电的第三焊盘(参见图6中的附图标记122)。所述第三焊盘可以被配置为晶体管芯片型电子部件102的漏极焊盘。电子部件102因此可以被配置为具有MOSFET功能的半导体功率芯片。有利地，MOSFET型电子部件102被配置为在操作期间经历垂直电流、即在垂直于图1和图2的纸面的方向上通过电子部件102的半导体材料。
因此，如图1和图2所示的实施例提供了超大尺寸的间隔体110，用于通过简单的间隔件设计提高热性能。这允许将几乎整个源极焊盘106及其梯形(或V形)开口槽口108连接到间隔体110，同时实现间隔体110的简单矩形形状。电子部件102的第一焊盘106的开口槽口设计与间隔体110的矩形体设计良好兼容。开口槽口108中的电绝缘区域112的酰亚胺区可以被间隔体110跨越(并且因此不会受到影响)。这种超大尺寸设计的间隔体110可以高效地减少热点面积、即根据附图标记154的面积，而无需直接连接到间隔体110。热点面积的这种减少可以是例如大约50％。由于第一焊盘106和间隔体110的所述设计，热量可以在垂直于图2的纸面的向上方向上高效地传递到模块或封装体100的顶部。进一步有利地，所描述的实施例的技术在制造架构中并不涉及显著的复杂性。虽然超大尺寸间隔体110也可以软焊到延伸区段116、118，但是间隔体110可以局部跨越电绝缘区域112的酰亚胺材料(即，这里可以不进行软焊)。间隔体110和第一焊盘106之间扩大的接触面积可以消散更多的热量并且因此可以允许更高的输出电流。在具有基本恒定的栅源距离(d)的所示芯片设计与超大尺寸和跨越间隔件设计之间实现了适当的匹配。作为进一步的优点，超大间隔体110的实施甚至可以在软焊期间表现出改进的定位。当制造根据图2的封装体100时，可以实现产量增加。
例如，矩形体间隔体110可以具有5.1mm×3.0mm×1.0mm的空间尺寸。这样的间隔体110可以基本上完全覆盖源极型第一焊盘106的三个段或区段106a、106b、106c。间隔体110可以对称地定位在芯片型电子部件102上。靠近第二焊盘120(被配置为栅极焊盘)的梯形或V形酰亚胺槽口108可以部分地或完全地被间隔体110跨越。在封装体100的俯视图中，超大的间隔体110可以侧向突出到开口槽口108中。这种封体装设计可以实现良好的良率。
图3示出了根据另一个示例性实施例的在安装间隔体110之后的封装体100的俯视图。
图3的实施例与图2的实施例的不同在于间隔体110具有较小尺寸。具有矩形底表面的间隔体110未覆盖根据图3的第一焊盘106的延伸区段116、118。因此根据图3，热点154与图2相比更加明显。然而，由于更小的间隔体110，根据图3的封装体100可以比根据图2的封装体制造得更紧凑。在应用中中等功率或电流足够操作时，根据图3的封装体100可以是一种紧凑和轻型的选择。
也可以从图3中看出，所述实施例还可以实施碳化硅芯片作为电子部件102，所述碳化硅芯片具有带有开口槽口108的大致矩形的源极焊盘106，以便沿着开口槽口108在源极焊盘106和栅极焊盘120之间提供恒定距离d。这种芯片设计可以确保源极焊盘106和栅极焊盘120之间的间隔沿着源极焊盘106的锯齿状、槽口或凹槽部分的周边是恒定的。这可以通过引入带拐角的栅极焊盘120(例如具有六边形或八边形轮廓)或替代地以滚圆形栅极焊盘(图3中未示出)来实现。源极焊盘106内的缺口允许呈现相同的几何形状，从而保持距离d恒定。
图4示出了根据图3的封装体100的预制件的俯视图，并且特别地示出了封装体100的电子部件102的有源区域158。由于栅极焊盘120下方的区域可以是非有源区域、即可以布置在有源区域158的外部，所以配置具有所示形状的栅极焊盘120可以减少电子部件102的有源区域158的损耗。与此相比，源极焊盘106可以形成在有源区域158上。电子部件102的有源区域158可对应于半导体本体的被处理以形成电子部件102的一个或多个集成电路元件的区域。描述性地，有源区域158代表电子部件102的在封装体100操作期间变热的区域。
更一般地，栅极焊盘120的金属化结构可以与源极焊盘106具有相同的完工特性。这可以实现栅极互连的不同可能性：栅极焊盘120可以被软焊以及球接合线接合。通过使栅极焊盘120采用滚圆形或近似滚圆形(例如八边形)形状，焊料球甚至可以在晶片级上放置在栅极焊盘120上。在这种情况下，栅极焊盘120也可以连接到夹(未示出)。
再次参考图3，所实施的间隔体110不覆盖源极焊盘106的开口槽口108。因此，芯片型电子部件102的有源区域158的一个大的部分不直接与间隔体110耦合(比较图3和图4)。因此，与图2的实施例相比，根据图3的热点154可以更显著。然而，可以通过实施图2的超大间隔件配置和/或通过降低图3的模块或封装体100的功率输出来避免局部过热，这可能足以满足某些应用的要求。
最后，当需要高的热性能和高的功率输出时，图2的实施例可能是优选的。当需要紧凑且重量轻的配置时，图3的实施例可能是优选的。当将源极焊盘106与间隔体110连接时，两个实施例都提供可靠的保护以防止不希望的焊料流到栅极焊盘120。
图5示出了根据另一个示例性实施例的在底部衬底126与顶部衬底128之间具有电子部件102和间隔体110的封装体100的三维视图。从图5可以看出，间隔体110、第一焊盘106和第二焊盘120的配置可以与图2中的相似。然而，替代性地，根据图3的间隔体110与第一焊盘106之间的关系也可以在图5的实施例中实施。
如图5所示，封装体100包括底部衬底126，电子部件102安装在底部衬底126上。此外，封装体100包括安装在间隔体110上的顶部衬底128。底部衬底126和顶部衬底128中的每一个可以包括中央导热电绝缘片130(特别是陶瓷板)，所述中央导热电绝缘片130在其两个相反的主表面上覆盖有相应的导电层132、134(例如图案化的或连续的铜层)。因此，衬底126、128中的每一个可以是直接铜接合(DCB)衬底。替代性地，衬底126、128中的任一个可以实施为直接铝接合(DAB)衬底、活性金属钎焊(AMB)衬底或图案化金属板(例如引线框架)。
如图5中的附图标记160所示，底部衬底126与电子部件102之间、电子部件102与间隔体110之间以及间隔体110与顶部衬底128之间的任何连接可以是软焊连接。
如图5示意性所示，封装体100可以包括包封电子部件102的至少一部分和间隔体110的至少一部分的包封材料138。衬底126、128中的一者或两者也可被包封材料138包封。优选地，包封材料138是模制化合物。替代性地，包封材料138可以是软灌封化合物。可选地，模制化合物可以设有功能颗粒、例如陶瓷颗粒(例如由氧化铝、氮化铝、氧化硅等制成)，用于增强包封材料138的热导率。
图5中所示的架构提供了双面冷却(DSC)模块或封装体100。因此，在封装体100的操作期间由电子部件102产生的热量可以经由顶部衬底128沿向上方向以及经由底部衬底126沿向下方向从封装体100移除。特别地，间隔体110的顶侧连接到顶部衬底128的底侧。这使得能够从芯片型电子部件102也传递热量到顶侧。通过采取这种措施，与仅通过模块的底侧散热的传统概念相比，可以显著提高封装体100的热性能。根据图5，间隔体110将电子部件102热连接和电连接到顶部衬底128。这可以使电流和热沿着电子部件102-间隔体110-顶部衬底128的路径流动。
为了制造被配置用于双面冷却的图5的封装体100，焊膏可以印刷在电子部件102上，例如使用模板印刷。然后，拾取和放置工艺可以将间隔体110操纵在储存的焊料上。可以针对不同的间隔件尺寸实施不同的拾取和放置工具。由底部衬底126、电子部件102、间隔体110和顶部衬底128组成的堆叠物然后可以通过软焊互连。
图6示出了根据另一个示例性实施例的具有夹式间隔体110的封装体100的剖视图。
根据图6，电子部件102的底侧上的漏极焊盘122安装在引线框架型底部衬底126上、即图案化的金属板上。更特别地，电子部件102可以安装在引线框架型底部衬底126的裸片焊盘上。电子部件102的相反侧上的栅极焊盘120通过连接导线162电连接到底部衬底126的引线。电子部件102的同一侧上的源极焊盘106与间隔体110耦合。源极焊盘106可以被配置具有开口槽口108，例如如图2所示。所描述的配置被包封在包封材料138、特别是模制化合物中。然而，间隔体110的上表面相对于包封材料138暴露以使得冷却更加高效。
此外，导电连接体136通过间隔体110与第一焊盘106电耦合。描述性地，间隔体110因此同时用作导电夹。在所示实施例中，导电连接体136是引线框架型底部衬底126的引线。
图7示出了根据另一个示例性实施例的封装体100的俯视图。
图7的实施例不同于图2的实施例，特别是关于间隔体110的配置方面。虽然间隔体110具有根据图2的矩形安装表面，但图7的间隔体110具有与第一焊盘106的开口槽口108对正的开口槽口109。如图7所示，所述间隔体110安装在第一焊盘106上，使得第一焊盘106的开口槽口108与间隔体110的开口槽口109重叠和对正。换句话说，第一焊盘106的轮廓基本上对应于间隔体110的轮廓。图7的间隔体110未跨越开口槽口108，而是基本上覆盖整个第一焊盘106并且没有延伸到电绝缘区112之上。换句话说，第一焊盘106和间隔体110的安装表面具有相同的几何形状。特别地，间隔体110的之间形成开口槽口109的延伸区段166、168覆盖第一焊盘106的延伸区段116、118。
描述性地，具有开口槽口109的间隔体110的大致矩形几何形状模仿具有开口槽口108的源极焊盘106的大致矩形几何形状。由此，所述间隔件配置与具有开口槽口108的第一焊盘106连同沿着开口槽口108与第一焊盘106等距地间隔开的第二焊盘120的配置完全兼容。如开口槽口108，开口槽口109也是根据图7的梯形形状。
如图2和图3所示，图7的第一焊盘106被形成为具有开口槽口108的矩形金属层，其开口槽口108延伸到矩形金属层的短边中。相应地，图7的间隔体110被形成为具有开口槽口109的矩形体金属块，其开口槽口109延伸到矩形体金属块的短侧中。在俯视图中，开口槽口108、109相互对正。
图8示出了根据又一个示例性实施例的封装体100的剖视图。
与图5类似，图8的封装体100包括底侧陶瓷基衬底126(例如DCB或AMB)，电子部件102(例如硅、碳化硅或氮化镓半导体芯片)安装在该衬底126上。相应地，图8的封装体100包括安装在间隔体110上的顶侧陶瓷基衬底128(例如DCB或AMB)。
如附图标记160所示，互连层(例如包括扩散焊料、Ag/Cu烧结物、粘合剂)布置在衬底126与电子部件102之间、电子部件102与间隔体110之间以及间隔体110与衬底128之间。
图9示出了根据又一示例性实施例的封装体100的剖视图。
图9的封装体100包括通过间隔体110与第一焊盘106电耦合的导电连接体136，间隔体110因此除了其间隔功能之外被配置为导电夹。例如，间隔体110可以由铜制成。关于衬底126、电子部件102和互连层160的配置，参考图8的描述。
图10至图12示出了根据多个示例性实施例的电子部件102的同一主表面104上的源极焊盘106和栅极焊盘120的不同配置，其中，沿着源极焊盘106的开口槽口108的延伸沿在源极焊盘106和栅极焊盘120之间具有基本恒定的距离d。
参考图10，大致矩形的源极焊盘106具有矩形(特别是正方形)槽口108，其中，矩形(特别是正方形)栅极焊盘120沿槽口108以在源极焊盘106的边缘与栅极焊盘120的边缘之间具有恒定距离d的方式布置在所述槽口108中。
参考图11，大致矩形的源极焊盘106具有三角形槽口108，其中，矩形(特别是正方形)栅极焊盘120沿槽口108以在源极焊盘106的边缘与栅极焊盘120的边缘之间具有恒定距离d的方式布置在所述槽口108中。
参考图12，大致矩形的源极焊盘106具有半圆形槽口108，其中，圆形栅极焊盘120沿着槽口108以在源极焊盘106的边缘与栅极焊盘120的边缘之间具有恒定距离d的方式布置在所述槽口108中。
应当注意，术语“包括”不排除其它元件或特征，并且“一个”或“一种”不排除多个。此外，可以组合与不同实施例相关联地描述的元件。还应当注意的是，附图标记不应被解释为限制权利要求的范围。此外，本申请的范围不旨在限于说明书中描述的过程、机器、制造、物质组成、手段、方法和步骤的特定实施例。因此，所附权利要求意欲将这样的过程、机器、制造、物质组成、手段、方法或步骤包括在它们的范围内。

Claims (19)

1.一种封装体(100)，包括：
·具有带有导电的第一焊盘(106)的第一主表面(104)的电子部件(102)，第一焊盘(106)具有开口槽口(108)；和
·安装在第一焊盘(106)上并跨越开口槽口(108)的至少一部分的间隔体(110)；
·其中，电子部件(102)在第一主表面(104)上具有导电的第二焊盘(120)；
·其中，第二焊盘(120)被布置成沿着第一焊盘(106)的开口槽口(108)与第一焊盘(106)基本等距地间隔开；
·其中，第二焊盘(120)根据由圆形、六边形和八边形组成的组中的至少一种成形。
2.一种封装体(100)，包括：
·具有带有导电的第一焊盘(106)的第一主表面(104)的电子部件(102)，第一焊盘(106)具有开口槽口(108)；和
·具有开口槽口(109)并安装在第一焊盘(106)上的间隔体(110)，使得第一焊盘(106)的开口槽口(108)至少部分地与间隔体(110)的开口槽口(109)重叠；
·其中，电子部件(102)在第一主表面(104)上具有导电的第二焊盘(120)；
·其中，第二焊盘(120)被布置成沿着第一焊盘(106)的开口槽口(108)与第一焊盘(106)基本等距地间隔开；
·其中，第二焊盘(120)根据由圆形、六边形和八边形组成的组中的至少一种成形。
3.根据权利要求1或2所述的封装体(100)，其中，第一主表面(104)在第一焊盘(106)的开口槽口(108)处具有电绝缘区域(112)。
4.根据权利要求3所述的封装体(100)，其中，所述间隔体(110)跨越所述第一焊盘(106)的开口槽口(108)，而不与所述电绝缘区域(112)直接物理接触。
5.根据权利要求1-4中任一项所述的封装体(100)，其中，所述封装体(100)包括以下特征中的至少一个：
间隔体(110)是导热和/或导电的；
间隔体(110)以导热和/或导电的方式安装在电子部件(102)的第一焊盘(106)上；
间隔体(110)通过由软焊、烧结、熔接和粘附组成的组中的一种安装在第一焊盘(106)上。
6.根据权利要求1-5中任一项所述的封装体(100)，其中，所述第一焊盘(106)和所述间隔体(110)的安装表面具有不同的几何形状。
7.根据权利要求1-5中任一项所述的封装体(100)，其中，所述第一焊盘(106)和所述间隔体(110)的安装表面具有相同的几何形状。
8.根据权利要求1-7中任一项所述的封装体(100)，其中，所述第一焊盘(106)具有与第一延伸区段(116)和第二延伸区段(118)连接的矩形区段(114)，所述第一和第二延伸区段(116、118)由第一焊盘(106)的开口槽口(108)彼此间隔开。
9.根据权利要求1或3-8中任一项所述的封装体(100)，其中，所述间隔体(110)的安装表面为矩形。
10.根据权利要求8或9所述的封装体(100)，其中，所述间隔体(110)安装在矩形区段(114)的至少一部分、特别是基本上整个矩形区段(114)；第一延伸区段(116)的至少一部分、特别是基本上整个第一延伸区段(116)；和第二延伸区段(118)的至少一部分、特别是基本上整个第二延伸区段(118)中的每一个上。
11.根据权利要求1-10中任一项所述的封装体(100)，其中，所述第一焊盘(106)的开口槽口(108)根据由滚圆形、梯形、大致V形、大致U形和矩形组成的组中的至少一种成形。
12.根据权利要求1-11中任一项所述的封装体(100)，其中，所述封装体(100)包括以下特征中的至少一个：
第二焊盘(120)被布置成邻近第一焊盘(106)的开口槽口(108)；
间隔体(110)不延伸到第二焊盘(120)之上。
13.根据权利要求1-12中任一项所述的封装体(100)，其中，所述电子部件(102)在与所述第一主表面(104)相反的第二主表面(124)上具有导电的第三焊盘(122)。
14.根据权利要求1-13中任一项所述的封装体(100)，其中，所述封装体(100)包括以下特征中的至少一个：
电子部件(102)为半导体功率芯片；
电子部件(102)被配置为在操作期间经受垂直电流流动；
电子部件(102)为晶体管芯片；
第一焊盘(106)为源极焊盘；
第二焊盘(120)为栅极焊盘；
第三焊盘(122)为漏极焊盘；
封装体(100)包括底部衬底(126)，电子部件(102)安装在底部衬底(126)上；
封装体(100)包括安装在间隔体(110)上的顶部衬底(128)；
封装体(100)包括导电连接体(136)，所述导电连接体(136)通过被配置为导电夹的间隔体(110)与第一焊盘(106)电耦合；
封装体(100)包括包封电子部件(102)的至少一部分和间隔体(110)的至少一部分的包封材料(138)；
其中，间隔体(110)的安装表面的面积大于第一焊盘(106)的面积。
15.一种制造封装体(100)的方法，其中，所述方法包括：
·提供具有带有导电的第一焊盘(106)的第一主表面(104)的电子部件(102)，所述第一焊盘(106)具有开口槽口(108)；和
·将间隔体(110)安装在第一焊盘(106)上，使得间隔体(110)跨越开口槽口(108)的至少一部分；
·其中，电子部件(102)在第一主表面(104)上具有导电的第二焊盘(120)；
·其中，第二焊盘(120)被布置成沿着第一焊盘(106)的开口槽口(108)与第一焊盘(106)基本等距地间隔开；
·其中，第二焊盘(120)根据由圆形、六边形和八边形组成的组中的至少一种成形。
16.一种制造封装体(100)的方法，其中，所述方法包括：
·提供具有带有导电的第一焊盘(106)的第一主表面(104)的电子部件(102)，所述第一焊盘(106)具有开口槽口(108)；和
·将具有开口槽口(109)的间隔体(110)安装在第一焊盘(106)上，使得第一焊盘(106)的开口槽口(108)至少部分地与间隔体(110)的开口槽口(109)重叠；
·其中，电子部件(102)在第一主表面(104)上具有导电的第二焊盘(120)；
·其中，第二焊盘(120)被布置成沿着第一焊盘(106)的开口槽口(108)与第一焊盘(106)基本等距地间隔开；
·其中，第二焊盘(120)根据由圆形、六边形和八边形组成的组中的至少一种成形。
17.一种封装体(100)，
·所述封装体(100)包括具有带有开口槽口(108)的导电的第一焊盘(106)且具有导电的第二焊盘(120)的电子部件(102)；
·其中，第二焊盘(120)被布置成沿着开口槽口(108)与第一焊盘(106)基本等距地间隔开；
·其中，第二焊盘(120)根据由圆形、六边形和八边形组成的组中的至少一种成形。
18.根据权利要求17所述的封装体(100)，其中，所述封装体(100)包括以下特征中的至少一个：
开口槽口(108)根据由滚圆形、梯形、大致V形、大致U形和矩形组成的组中的至少一种成形；
第二焊盘(120)根据由滚圆形、特别是圆形和有角的形状、特别是六边形或八边形组成的组中的至少一种成形；
第一焊盘(106)为源极焊盘；
第二焊盘(120)为栅极焊盘；
第一焊盘(106)被形成为具有开口槽口(108)的矩形金属层，所述开口槽口(108)延伸到矩形金属层的一边、特别是短边中；
第一焊盘(106)和第二焊盘(120)的外表面由相同的材料制成；
第二焊盘(120)通过焊料结构、连接导线和夹中的一种电接触；
第一焊盘(106)和第二焊盘(120)形成在电子部件(104)的同一主表面(104)上。
19.一种制造封装体(100)的方法，其中，所述方法包括：
·提供具有带有开口槽口(108)的导电的第一焊盘(106)且具有导电的第二焊盘(120)的电子部件(102)；和
·将第二焊盘(120)布置成沿着开口槽口(108)与第一焊盘(106)基本等距地间隔开；
·其中，第二焊盘(120)根据由圆形、六边形和八边形组成的组中的至少一种成形。
CN202111152284.2A 2020-09-29 2021-09-29 具有带有开口槽口的焊盘的封装体 Pending CN114334884A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102020125371.0 2020-09-29
DE102020125371.0A DE102020125371A1 (de) 2020-09-29 2020-09-29 Package mit Pad, welches eine offene Aussparung hat

Publications (1)

Publication Number Publication Date
CN114334884A true CN114334884A (zh) 2022-04-12

Family

ID=80624583

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111152284.2A Pending CN114334884A (zh) 2020-09-29 2021-09-29 具有带有开口槽口的焊盘的封装体

Country Status (3)

Country Link
US (1) US20220102299A1 (zh)
CN (1) CN114334884A (zh)
DE (1) DE102020125371A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019120017B4 (de) * 2019-07-24 2023-10-19 Infineon Technologies Ag Leistungs-halbleitervorrichtung
US20230170316A1 (en) * 2021-11-30 2023-06-01 Infineon Technologies Ag Solder stop feature for electronic devices

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5661315A (en) * 1995-12-28 1997-08-26 Asea Brown Boveri Ag Controllable power semiconductor component
JP3780230B2 (ja) 2002-07-03 2006-05-31 株式会社日立製作所 半導体モジュール及び電力変換装置
JP4659534B2 (ja) 2005-07-04 2011-03-30 三菱電機株式会社 半導体装置
JP5823798B2 (ja) 2011-09-29 2015-11-25 ルネサスエレクトロニクス株式会社 半導体装置
EP3686929B1 (en) * 2019-01-24 2023-09-20 Infineon Technologies Dresden GmbH & Co . KG Semiconductor die

Also Published As

Publication number Publication date
US20220102299A1 (en) 2022-03-31
DE102020125371A1 (de) 2022-03-31

Similar Documents

Publication Publication Date Title
JP5290963B2 (ja) 高効率両面冷却ディスクリートパワーパッケージ、特に革新的なパワーモジュール用の基本素子
KR102585450B1 (ko) 브레이징된 전기 전도성 층을 포함하는 칩 캐리어를 구비한 몰딩된 패키지
US9385111B2 (en) Electronic component with electronic chip between redistribution structure and mounting structure
KR100566046B1 (ko) 파워 반도체장치
US10720373B2 (en) Semiconductor power device with corresponding package and related manufacturing process
CN108735689B (zh) 具有空间限制的导热安装体的芯片模块
US9966344B2 (en) Semiconductor device with separated main terminals
EP3157053B1 (en) Power module
US12094793B2 (en) Package with electrically insulated carrier and at least one step on encapsulant
US12094807B2 (en) Stacked transistor chip package with source coupling
US11908760B2 (en) Package with encapsulated electronic component between laminate and thermally conductive carrier
JP2019071412A (ja) チップパッケージ
US10079195B2 (en) Semiconductor chip package comprising laterally extending connectors
CN114334884A (zh) 具有带有开口槽口的焊盘的封装体
JP2022523671A (ja) 露出したクリップを備える電子デバイスフリップチップパッケージ
EP3896732B1 (en) Packaged stackable electronic power device for surface mounting and circuit arrangement
US10290567B2 (en) Transistor package with three-terminal clip
US11830794B2 (en) Packaged high voltage MOSFET device with connection clip and manufacturing process thereof
JP7392308B2 (ja) 半導体装置
US12027436B2 (en) Package with clip having through hole accommodating component-related structure
US11848257B2 (en) Bending semiconductor chip for connection at different vertical levels
US20220173023A1 (en) Package with load terminals on which coupled power component and logic component are mounted
JP2018530920A (ja) 追加的トラックを備えた半導体パワーデバイスおよび半導体パワーデバイスを製造する方法
US11862582B2 (en) Package with elevated lead and structure extending vertically from encapsulant bottom
US11756859B2 (en) Package with clip and connector above electronic components

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination