CN114328326B - 总线矩阵端口可配置的微控制器及其内部数据传输方法 - Google Patents

Abstract

本发明申请提供了一种总线矩阵端口可配置的微控制器及其内部数据传输方法，微控制器包括主设备、从设备和总线矩阵、端口模块，以及设置在寄存器内的端口配置模块；所述的端口模块包括FIFO模块、字节序功能模块、位序功能模块和位宽功能模块，进入端口模块的数据经过先FIFO模块，后再经字节序功能模块、位序功能模块和位宽功能模块后输出；所述的端口配置模块内存储有字节序、位宽、位序的配置位数据；本申请实现了不同位宽、不同字节序、不同位序功能模块间的数据自动传输，减少处理器核的干预，提高了MCU的模块间通讯效率。

Description

总线矩阵端口可配置的微控制器及其内部数据传输方法

技术领域

本申请涉及单片机的技术领域，特别是涉及一种总线矩阵端口可配置的微控制器及其内部数据传输方法。

背景技术

MCU(Micro Control Unit)中文名称为微控制器，又称单片机，将计算机的CPU、RAM、ROM、定时计数器和多种I/O接口集成在一片芯片上，形成芯片级的计算机，为不同的应用场合做不同组合控制。

图1给出了一种MCU的基本结构示意图，具体可以包括：

处理器核(CPU Core)用于通过总线矩阵(BUS MATRIX)实现对各个功能模块的访问和控制，从而实现所需功能。

总线矩阵(BUS MATRIX)，用于通过总线传输实现系统数据、指令、地址的访问。

功能模块，包括FLASH存储器，静态随机存储器(SRAM)，模数转换模块(A/D)、数模转换模块(D/A)，定时器(TIMER)，直接内存存取(DMA)，用于MCU和外界通信的SPI(串行外设接口)、CAN(控制器局域网络)、ETHERNET(以太网)、USB(通用串行总线)、UART(通用异步接收/发送装置)，I²C(两线式串行总线)等，用于分别按照处理器核(CPU Core)通过总线矩阵(BUSMATRIX)传送的访问或控制指令完成对应的功能。

图2给出了现有MCU中总线矩阵工作结构示意图，当主设备(如CPU或DMA)通过总线矩阵和从设备(比如存储器、各类外设等)之间进行数据传输时，通常由处理器核发起传输，通过地址、读写控制信号等，相应地址的从设备响应主设备的操作，CPU需要初始化主从设备信息，配置主从设备的数据传输个数、位序、位宽等参数，一旦主从设备的位宽或者位序不一致，就需要CPU先转换成一致的格式才能进行传输。

随着电子技术的发展，CPU核不断升级换代，从8位8031系列发展到16位的CPU核，目前主流CPU核为32位的处理器，64位CPU核也已经出现，但是许多外设接口，例如串口、SPI口等已经形成标准，还依然按8位、16位等传输，这就存在位宽不一致的问题，此外种类繁多的各种外设模块，不仅存在位宽不相同的问题，还存在位序问题，有的外设模块为大端模式，高位在前，如b7b6b5b4b3b2b1b0，有的外设模块为小端模式，低位在前，如b0b1b2b3b4b5b6b7,在半字或字传输时还存在字节序问题，例如32位数据4字节，大端模式Byte3Byte2Byte1Byte0，小端模式Byte0Byte1Byte2Byte3,这样不同类型主从模块通过传统的总线矩阵传输，需要CPU频繁介入进行转换，造成CPU效率低下。

发明内容

本发明所要解决的技术问题是提供一种用于微控制器的端口功能可配置的总线矩阵及其控制方法，实现不同位宽、不同字节序、不同位序主从模块间的数据自动传输，减少处理器核的干预，提高MCU的模块间通讯效率，也减少了CPU核的终端代价，CPU核可以更高效工作。

本发明的具体方案如下：

一种总线矩阵端口可配置的微控制器，包括总线矩阵、若干只主设备和若干只从设备，所述主设备通过总线矩阵实现对从设备的访问和控制，主设备和从设备之间通过总线矩阵实现数据传输；所述的控制器还包括在主设备1和总线矩阵3之间，和/或从设备2和总线矩阵3之间设置的端口模块4，以及设置在寄存器内的端口配置模块；

所述的端口模块包括FIFO模块、字节序功能模块、位序功能模块和位宽功能模块，进入端口模块的数据经过先FIFO模块，后再经字节序功能模块、位序功能模块和位宽功能模块后输出；

所述的端口配置模块内存储有字节序、位宽、位序的配置位数据；

所述FIFO模块用于缓存数据，所述字节序功能模块按照端口配置模块的参数实现输出数据的字节排序，位序功能模块按照端口配置模块的参数实现输出数据的位排序，位宽功能模块按照端口配置模块的参数实现输入位宽到输出位宽的转换。

上述总线矩阵端口可配置的微控制器中，FIFO模块、字节序功能模块、位序功能模块和位宽功能模块之间通过逻辑电路连线的方式实现前级模块和后级模块之间的互连。

上述总线矩阵端口可配置的微控制器中，主设备的数组传输位宽与CPU核位数相同。

上述总线矩阵端口可配置的微控制器中，字节序功能模块、位序功能模块和位宽功能模块分别通过对应的两位译码器实现选通配置。

上述总线矩阵端口可配置的微控制器中，所述的主设备为CPU或DMA，所述的从设备为存储器或外设。

总线矩阵端口可配置的微控制器内部数据传输方法，包括以下步骤：

【1】CPU核程序选定要传输数据的主设备和从设备；

【2】CPU核程序读取端口配置模块的参数信息，并对主设备或从设备对应的端口模块进行数据位宽、位序和字节序的配置，使得主设备传输数据的格式与从设备传输数据的格式相匹配；

【3】传输数据进入端口模块的FIFO模块存储后，再经过字节序功能模块、位序功能模块和位宽功能模块输出。

上述总线矩阵端口可配置的微控制器内部数据传输方法中，所述的数据传输模式为1对1单点传输，在总线矩阵和主设备之间设置有端口模块，主设备的数据经过端口模块进行数据存储和格式转换后输出。

上述总线矩阵端口可配置的微控制器内部数据传输方法中，所述的数据传输模式为1对1单点传输，在总线矩阵和从设备之间设置有端口模块，从设备的数据经过端口模块进行数据存储和格式转换后输出。

上述总线矩阵端口可配置的微控制器内部数据传输方法中，所述的数据传输模式为1对1单点传输，在总线矩阵和从设备之间、总线矩阵和主设备之间均设置有端口模块，主设备的数据和从设备的数据经过对应的端口模块进行数据存储和格式转换后输出。

上述总线矩阵端口可配置的微控制器内部数据传输方法中，所述的数据传输模式为1对n多点传输，在总线矩阵和n只从设备之间设置有n只端口模块，n只从设备的数据经过对应的端口模块转换为与主设备相匹配的格式后输出。

与现有技术相比，本申请包括以下优点：

1、本申请通过在总线矩阵和主设备、从设备之间构建端口模块，并事先进行配置，使得不同端口之间的数据格式相匹配，从而实现了不同位宽、不同字节序、不同位序功能模块间的数据自动传输，减少处理器核的干预，提高MCU的模块间通讯效率。

2、本申请可以利用现有的MCU结构进行配置，主设备、从设备、总线矩阵以及端口模块仍利用原有的硬件IP和逻辑电路，其中CPU核和现有外设IP核都不需要重新硬件设计，使得MCU具有很强的兼容性和扩展性，可以完全适配用户，不需要用户针对新的MCU开发软件和硬件系统，节约开发成本。

3、本申请提供了一种MCU中一个主设备向多个从设备同时传输数据的方式，通过设置不同从设备之间的字节序功能模块、位序功能模块、位宽功能模块，使得不同从设备可以同时接收主设备的数据，克服了现有MCU都不具备一主多从同时传输数据的缺陷。

附图说明

图1为现有技术的微控制器的结构示意图；

图2为现有技术的微控制器中总线矩阵结构示意图；

图3为本申请的端口模块与总线矩阵结构示意图；

图4为本申请端口模块的组成原理示意图；

图5为本申请位序功能子模块构成原理示意图。

附图标记为：1-主设备；2-从设备；3-总线矩阵；4-端口模块。

具体实施方式

为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本申请作进一步详细的说明。

本申请的核心构思在于：在总线矩阵的端口前增加的串行工作的四种功能模块，FIFO模块、字节序功能模块、位序功能模块和位宽功能模块，实现数据的字节序、位序、位宽转换。

如图3和图4所示，本申请一种总线矩阵端口可配置的微控制器，包括若干只主设备1、若干只从设备2、总线矩阵3；主设备1包括CPU核、DMA模块；从设备2包括存储器或外设，如串口UART、SPI、I²C等。主设备1通过总线矩阵3实现对从设备2的访问和控制,主设备1和从设备2之间通过总线矩阵3实现数据传输。

主设备1和总线矩阵3之间，和/或从设备2和总线矩阵3之间设置有端口模块4。实际应用时，可根据需求在主设备1和总线矩阵3之间设置端口模块4，或者在从设备2和总线矩阵3之间设置端口模块4，或者主设备1和总线矩阵3之间、以及从设备2和总线矩阵3之间均设置端口模块4。只有设置了端口模块4的主从设备，才具有本申请的数据直传效果。图3在总线矩阵3的两端均画有端口模块4。

端口模块4包括FIFO模块、字节序功能模块、位序功能模块和位宽功能模块，进入端口模块4的数据经过先FIFO模块，后再经字节序功能模块、位序功能模块和位宽功能模块后输出；所述FIFO模块用于缓存数据，所述字节序功能模块按照端口配置模块的参数实现输出数据的字节排序，位序功能模块按照端口配置模块的参数实现输出数据的位排序，位宽功能模块按照端口配置模块的参数实现输入位宽到输出位宽的转换。

端口配置模块设置在寄存器内，端口配置模块的寄存器内保存有数据字节序、位宽、位序的配置位数据。端口模块在启动数据传输前，需要由CPU核程序读取端口配置模块内的配置位数据，并对主设备1或从设备2的传输属性进行配置，分别设置主设备1和从设备2传输数据的单位位宽、位序、字节序。

如图4所示，FIFO模块用于缓存输入数据，所述字节序功能模块实现各个输出数据的字节序选择；位序功能模块用于实现输出数据的位排序，位宽功能模块实现输入位宽到输出位宽的转换。数据首先进入FIFO模块，然后进入后三个功能模块，后三个功能模块串联设置，但顺序可以更改优化。

FIFO模块用于缓存主模块发送的数据流，输出32位宽(4个字节)的数据，是按照目前主流的MCU主设备1的数组传输格式设定的。

字节序功能模块如表1所示，用于实现数据字节排序，根据2位配置位数据选择输出一种排序。其中四种排序是根据常见外设选取的，字节序的配置位数据00、01、10、11则需要放置在端口配置模块内。

表1字节序功能模块的控制示意

配置位数据	输出字节序
		00	BYTE0BYTE1BYTE2BYTE3
01	BYTE3BYTE2BYTE1BYTE0
		10	BYTE0BYTE2BYTE1BYTE3
11	BYTE1BYTE3BYTE0BYTE2

位序功能模块如表2所示，用于实现字节的位排序，根据2位配置位数据选择输出一种排序。其中四种位序是根据常见外设选取的，位序配置位数据00、01、10、11则需要放置在端口配置模块内。

表2位序功能模块的控制示意

配置位数据	输出字节序
		00	b0b1b2b3b4b5b6b7
01	b7b6b5b4b3b2b1b0
		10	b3b2b1b0b7b6b5b4
11	b1b0b3b2b5b4b7b6

位宽功能模块实现不同位宽的输出，根据2位配置位数据选择输出一种位宽，例如配置位为00时，每次输出1个字节，32位数据需要4次输出，配置位为01时，每次输出2个字节，32位数据需要2次输出。同样，位宽配置位数据00、01、10、11则需要放置在端口配置模块内。

表3位宽功能模块的控制示意

采用本申请的MCU内部数据传输方法，包括以下步骤:

【1】CPU核程序选定要传输数据的主设备1和从设备2；

【2】在启动传输前，CPU核程序读取端口配置模块的参数信息，并对主从设备的传输属性进行配置，包括单位位宽、位序、字节序的配置，使得所述主设备1传输数据的格式与所述从设备2传输数据的格式相匹配；

【3】传输数据进入端口模块4的FIFO模块存储后，再经过字节序功能模块、位序功能模块和位宽功能模块输出，实现主设备1和从设备2之间匹配数据格式传输。

数据传输时，可采用1对1单点传输，也可以采用1对n多点传输。

采用1对1单点传输时，可选择的方式有三种：

(1)只在总线矩阵3和主设备1之间设置有端口模块4：

假如主设备1为数据发送单元，从设备2为数据接收单元，则主设备1的数据经过端口模块4进行数据格式转换后，经过总线矩阵3达到从设备2。

假如主设备1为数据接收单元，从设备2为数据发送单元，则从设备2的数据经过总线矩阵3后到达端口模块4进行数据格式转换后，发送至主设备1。

(2)只在总线矩阵3和从设备2之间设置有端口模块4：

假如主设备1为数据发送单元，从设备2为数据接收单元，则主设备1的数据经过总线矩阵3后到达端口模块4进行数据格式转换后，发送至从设备2。

假如主设备1为数据接收单元，从设备2为数据发送单元，则从设备2的数据经过端口模块4进行数据格式转换后，经过总线矩阵3达到主设备1。

(3)在总线矩阵3和从设备2之间、总线矩阵和主设备之间均设置有独立的端口模块4：

主设备1的数据和从设备2的数据经过对应的端口模块4进行数据存储和格式转换为相匹配的格式后输出。

类似的原理，当采用1对n多点传输时，在总线矩阵3和n只从设备2之间设置有n只端口模块4，n只从设备2的数据经过对应的端口模块4转换为与主设备1相匹配的格式后输出。

如图5所示，以位序功能子模块为例，说明各个功能模块的构成原理。

假设位序功能模块的前级为字节序功能模块，每个字节序功能模块包含32位，共计由4个并排的字节功能子模块组成，每个字节功能子模块输出8位字节数据。同样，每个位序功能模块包括4只并排的位序功能子模块。

前级的每个字节功能子模块与后级的位序功能子模块通过逻辑电路硬连线方式连接，共包括4种位序的并行输出，分别是b0b1b2b3b4b5b6b7、b7b6b5b4b3b2b1b0、b3b2b1b0b7b6b5b4、b1b0b3b2b5b4b7b6；再通过2位配置位数据控制的2-4译码器选通其中的一路位序输出，使得该位序功能子模块实现前级输入的8位字节的重新排序输出。设计时按照常用排序方式，根据两位配置位数据选通某一个逻辑电路硬件通道，选择输出哪种排序。

需要说明的是，图5仅仅给出了某一个位序功能子模块的构建原理，其他三个位序功能子模块，以及前后级的字节序功能模块和位宽功能模块均采用相同的原理构成，这里不再赘述。

下面给出具体实施例：

实施例一，1对1单点传输：

比如从某一个主模块(DMA)要发送一个一组32位数组的数据至从模块(串口)，如果采用原有的方式，则需要通过CPU，流程是：CPU核需要先读取32位数组，转换为4个8位的字节，再交由DMA传输4次，每次1个字节到串口，这样每一个32位都需要CPU转换一下。

而采用本申请的MCU可实现自动传输的功能。假设主设备1和总线矩阵3之间，以及从设备2和总线矩阵3之间均设置对应的端口模块4。

CPU核程序首先读取端口配置模块的参数信息，配置字节序功能模块、位序功能模块、位宽功能模块的参数；缺省模式下，字节序配置位00不变，即字节序不用改变，位序配置位00，即位序也不用改变，而位宽配置位需要设置为10，即为8位输出，将一个32位数据自动转换为4个8位数据。

转换后的数据经过总线矩阵进入串口处的端口功能模块，从模块为8位外设，位宽配置位设置为10，这样无需CPU转换。就可以完成一组32位数组的串口传输，传输的字节数为原字节数的4倍。

而如果串口协议需要字节序重组，不是按照缺省的BYTE0-BYTE1-BYTE2-BYTE3顺序发送，而是按照BYTE3-BYTE2-BYTE1-BYTE0的顺序发送，则协议设置字节序功能模块的配置位为01，这样仍然无需CPU转换。就可以完成一组32位数组的串口传输，传输的字节数为原字节数的4倍，且字节的顺序为BYTE3-BYTE2-BYTE1-BYTE0。

进一步，如果外设协议字节的高位先传，即不是按照缺省的b0b1b2b3b4b5b6b7的顺序8位顺序，而是按照b7b6b5b4b3b2b1b0格式传输，则协议设置位序功能模块的配置位为01，这样仍然无需CPU转换。就可以完成一组32位数组的串口传输，传输的字节数为原字节数的4倍，且字节的位顺序为b7b6b5b4b3b2b1b0。

实施例二，1对2多点传输：

假设主设备需要向两种第一从设备和第二从设备两个从设备同时发送数据，且新的MCU只有从设备和总线矩阵之间设置有独立的端口模块。假设主设备为32位数据；第一从设备为8位宽，采用字节高位先传模式；第二从设备为16位宽，采用字节低位先传模式。

应用时可以分别设置第一从设备和第二从设备对应的字节序功能模块、位序功能模块和位宽功能模块，使得第一从设备的字节序配置位缺省00，位序为01，按高位先传，位宽配置位为10，8位输出；第二从设备设置功能模块配置位数据，字节序配置位缺省00，位序缺省00，位宽配置位为01，16位输出。这样以来，只根据两个从设备的数据格式要求，对从设备和总线矩阵之间的端口模块进行相应设置，就可以实现不同从设备同时可以接收主设备数据的传输功能，克服了现有MCU都不具备一主多从多设备间数据同时传输的缺陷。

Claims (10)

1.一种总线矩阵端口可配置的微控制器，包括总线矩阵(3)和连接在总线矩阵功能端口处的若干只主设备(1)和若干只从设备(2)，主设备(1)通过总线矩阵(3)实现对从设备(2)的访问和控制，主设备(1)和从设备(2)之间通过总线矩阵(3)实现数据传输；

其特征在于：所述微控制器还包括在主设备(1)和总线矩阵(3)之间，和/或从设备(2)和总线矩阵(3)之间设置的端口模块(4)，以及设置在寄存器内的端口配置模块；

所述的端口模块(4)包括FIFO模块、字节序功能模块、位序功能模块和位宽功能模块，进入端口模块(4)的数据经过先FIFO模块，后再经字节序功能模块、位序功能模块和位宽功能模块后输出；

所述的端口配置模块内存储有字节序、位宽、位序的配置位数据；

所述FIFO模块用于缓存数据，所述字节序功能模块按照端口配置模块的参数实现输出数据的字节排序，位序功能模块按照端口配置模块的参数实现输出数据的位排序，位宽功能模块按照端口配置模块的参数实现输入位宽到输出位宽的转换。

2.根据权利要求1所述的总线矩阵端口可配置的微控制器，其特征在于：FIFO模块、字节序功能模块、位序功能模块和位宽功能模块之间通过逻辑电路连线的方式实现前级模块和后级模块之间的互连。

3.根据权利要求1所述的总线矩阵端口可配置的微控制器，其特征在于：主设备(1)的数组传输位宽与CPU核位数相同。

4.根据权利要求1所述的总线矩阵端口可配置的微控制器，其特征在于：字节序功能模块、位序功能模块和位宽功能模块分别通过对应的两位译码器实现选通配置。

5.根据权利要求1所述的总线矩阵端口可配置的微控制器，其特征在于：所述的主设备(1)为CPU或DMA，所述的从设备(2)为存储器或外设。

6.根据权利要求1-5任意之一所述的总线矩阵端口可配置的微控制器内部数据传输方法，其特征在于，包括以下步骤：

【1】CPU核程序选定要传输数据的主设备(1)和从设备(2)；

【2】CPU核程序读取端口配置模块的参数信息，并对主设备(1)或从设备(2)对应的端口模块(4)进行数据位宽、位序、字节序的配置，使得主设备(1)传输数据的格式与从设备(2)传输数据的格式相匹配；

【3】传输数据进入端口模块(4)的FIFO模块存储后，再经过字节序功能模块、位序功能模块和位宽功能模块输出。

7.根据权利要求6所述的总线矩阵端口可配置的微控制器内部数据传输方法，其特征在于：所述的数据传输模式为1对1单点传输，在总线矩阵(3)和主设备(1)之间设置有端口模块(4)，主设备(1)的数据经过端口模块(4)进行数据存储和格式转换后输出。

8.根据权利要求6所述的总线矩阵端口可配置的微控制器内部数据传输方法，其特征在于：所述的数据传输模式为1对1单点传输，在总线矩阵(3)和从设备(2)之间设置有端口模块(4)，从设备(2)的数据经过端口模块(4)进行数据存储和格式转换后输出。

9.根据权利要求6所述的总线矩阵端口可配置的微控制器内部数据传输方法，其特征在于：所述的数据传输模式为1对1单点传输，在总线矩阵(3)和从设备(2)之间、总线矩阵和主设备之间均设置有端口模块(4)，主设备(1)的数据和从设备(2)的数据经过对应的端口模块(4)进行数据存储和格式转换后输出。

10.根据权利要求6所述的总线矩阵端口可配置的微控制器内部数据传输方法，其特征在于：所述的数据传输模式为1对n多点传输，在总线矩阵(3)和n只从设备(2)之间设置有n只端口模块(4)，n只从设备(2)的数据经过对应的端口模块(4)转换为与主设备(1)相匹配的格式后输出。

Images