[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN114281609A - 参数设置方法、装置、系统以及存储介质 - Google Patents

参数设置方法、装置、系统以及存储介质 Download PDF

Info

Publication number
CN114281609A
CN114281609A CN202011034937.2A CN202011034937A CN114281609A CN 114281609 A CN114281609 A CN 114281609A CN 202011034937 A CN202011034937 A CN 202011034937A CN 114281609 A CN114281609 A CN 114281609A
Authority
CN
China
Prior art keywords
memory
parameter
data
parameters
parameter setting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011034937.2A
Other languages
English (en)
Inventor
何浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202011034937.2A priority Critical patent/CN114281609A/zh
Priority to US17/442,263 priority patent/US11867760B2/en
Priority to PCT/CN2021/100579 priority patent/WO2022062490A1/zh
Publication of CN114281609A publication Critical patent/CN114281609A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/31813—Test pattern generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318314—Tools, e.g. program interfaces, test suite, test bench, simulation hardware, test compiler, test program languages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56012—Timing aspects, clock generation, synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本申请提供一种参数设置方法、装置、系统以及存储介质，获取多个存储器参数的第一设置数值和多个存储器参数在非易失性存储器中的存储位置，根据每个存储器参数的第一设置数值和存储位置，生成第一参数设置指令，发送第一参数设置指令至测试设备，以使测试设备设置非易失性存储器中位于存储位置的所存储的存储器参数为第一设置数值。本方案通过获取存储器参数的存储位置，可以实现通过上位机设置测试设备的非易失性存储器中所存储的存储器参数，无需通过BIOS程序界面设置，可以一次设置多个存储器参数，提高参数设置效率。

Description

参数设置方法、装置、系统以及存储介质
技术领域
本申请涉及集成电路测试领域，更具体地，涉及一种参数设置方法、装置、系统以及存储介质。
背景技术
双倍数据率同步动态随机存取存储器(Double Data Rate Synchronous DynamicRandom Access Memory，简称：DDR SDRAM)为具有双倍数据传输率的SDRAM，其数据传输速度为系统时钟频率的两倍，是一种性能较强的存储器。
在DDR SDRAM的设计和生产过程中，都需要使用测试设备对DDR SDRAM的性能进行测试。在对DDR SDRAM进行测试过程中，需要测试DDR SDRAM在不同的参数下的性能。测试设备通常为计算机等设备。现有测试方法通常是由人工操作测试设备进行测试，测试人员使用计算机中基本输入输出系统(Basic Input Output System，简称：BIOS)对应程序的程序界面对DDR SDRAM中参数进行设置，再对DDR SDRAM进行测试。
然而，当DDR SDRAM需要测试多组参数下性能时，现有测试方式需要调整到不同BIOS的程序界面输入参数，再进行测试，参数设置过程操作复杂，导致参数设置效率低。
发明内容
本申请提供一种参数设置方法、装置、系统以及存储介质，旨在提供一种更高效率的参数设置方案。
第一方面，本申请提供一种参数设置方法，方法应用于上位机，上位机与测试设备连接，测试设备包括非易失性存储器，方法包括：
获取多个存储器参数的第一设置数值和多个存储器参数在非易失性存储器中的存储位置；
根据每个存储器参数的第一设置数值和存储位置，生成第一参数设置指令；
发送第一参数设置指令至测试设备，以使测试设备设置非易失性存储器中位于存储位置的所存储的存储器参数为第一设置数值。
可选地，获取多个存储器参数在非易失性存储器中的存储位置，具体包括：
针对每个存储器参数，获取第一数据和第二数据，其中，第一数据为在设置存储器参数前的非易失性存储器中存储的数据，第二数据为在设置存储器参数后的非易失性存储器中存储的数据；
根据第一数据和第二数据，获得存储器参数在非易失性存储器中的存储位置。
可选地，获取第二数据，具体包括：
控制测试设备获取通过显示界面输入的存储器参数的第二设置数值；
根据第二设置数值和预设指令模板，生成第二参数设置指令，其中，第二参数设置指令用于设置非易失性存储器中存储的存储器参数；
获取测试设备执行第二参数设置指令后非易失性存储器中存储的第二数据。
可选地，获取经第二参数设置指令设置后的非易失性存储器中存储的第二数据，包括：
获取测试设备执行第二参数设置指令后的存储于第一存储器区域和第二存储器区域的第二数据；
其中，非易失性存储器包括第一存储器区域和第二存储器区域，第一存储器区域用于存储控制参数，第二存储器区域用于存储系统变量。
可选地，获取第一数据，具体包括：
获取在设置存储器参数前的存储于第一存储器区域和第二存储器区域的第一数据。
可选地，根据第一数据和第二数据，获得存储器参数在非易失性存储器中的存储位置，具体包括：
将第一数据和第二数据进行比较处理，获得变更参数；
根据变更参数在第一数据或第二数据中的存储位置，获得存储器参数在非易失性存储器中的存储位置。
可选地，获取的多个存储器参数的第一设置数值和多个存储器参数在非易失性存储器中的存储位置，具体包括：
获取非易失性存储器中存储的部分存储器参数的第一设置数值和在非易失性存储器中的存储位置。
可选地，方法还包括：
根据每个存储器参数的第一设置数值和存储位置，生成配置文件；
发送配置文件至测试设备，第一参数设置指令用于指示测试设备基于配置文件设置存储器参数。
可选地，测试设备与被测试存储器连接；在根据第一参数设置指令，设置非易失性存储器中所存储的存储器参数之后，方法还包括：
获取测试设备对被测试存储器进行测试的测试结果，测试结果是测试设备基于设置后的存储器参数对被测试存储器进行测试得到。
第二方面，本申请提供一种参数设置装置，装置包括：
获取模块，用于获取多个存储器参数的第一设置数值和多个存储器参数在非易失性存储器中的存储位置；
处理模块，用于根据每个存储器参数的第一设置数值和存储位置，生成第一参数设置指令；
发送模块，用于发送第一参数设置指令至测试设备，以使测试设备设置非易失性存储器中位于存储位置的所存储的存储器参数为第一设置数值。
第三方面，本申请提供一种测试系统，其特征在于，包括：
上位机，上位机包括指令存储器和处理器，指令存储器用于存储处理器可执行指令，处理器被配置为实现如权利要求1至9中任一项的参数设置方法；
至少一个测试设备，测试设备与上位机连接，且测试设备包括非易失性存储器。
可选地，非易失性存储器包括EEPROM，EEPROM用于存储BIOS。
可选地，系统还包括：被测试存储器，被测试存储器与测试设备连接。
第三方面，本申请提供一种计算机可读存储介质，计算机可读存储介质中存储有计算机执行指令，计算机执行指令被处理器执行时用于实现第一方面及可选方案所涉及的参数设置方法。
本申请提供一种参数设置方法、装置、系统以及存储介质，由上位机根据多个存储器参数的第一设置数值和在非易失性存储器中的存储位置，生成第一参数设置指令，并向测试设备发送第一参数设置指令，以使测试设备将非易失性存储器中位于存储位置的所存储的存储器参数设置为第一设置数值。相较于现有技术，本申请获取存储器参数的存储位置，可以实现通过上位机设置非易失性存储器中所存储的存储器参数，无需通过BIOS程序界面设置，可以一次设置多个存储器参数，提高参数设置效率。另外，比较进行存储器参数设置前后非易失性存储器中数据，可以获得存储器参数的存储位置，进而使得上位机可以根据存储位置和设置数值生成参数设置指令，以实现对多个存储器参数的设置。
附图说明
图1为本申请一实施例提供的测试系统的结构示意图；
图2为本申请另一实施例提供的参数设置方法的流程示意图；
图3为本申请另一实施例提供的非易失性存储器中数据存储示意图；
图4为本申请另一实施例提供的参数设置方法的流程示意图；
图5为本申请另一实施例提供的参数设置装置的结构示意图；
图6为本申请另一实施例提供的上位机的结构示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请中的附图，对本申请中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的带。
用于对DDR SDRAM进行测试的测试系统通常为计算机设备，在现有技术中，对DDRSDRAM进行测试通常是人工操作测试设备。现有测试方法通常是由人工操作测试设备，测试人员使用计算机BIOS程序界面对DDR SDRAM中参数进行设置，在设置完参数后，再运行测试设备以对DDR SDRAM进行测试。
然而，当DDR SDRAM需要测试多组参数下性能时，现有测试方式需要调整到不同BIOS的程序界面输入参数，操作过程复杂，导致参数设置效率低。
本申请实施例提供一种参数设置方法、装置、系统以及存储介质，旨在提供一种更高效的参数设置方案。本申请实施例的发明构思是：由上位机获取多个存储器参数在非易失性存储器中的存储位置和参数具体的设置数值，再根据存储位置和设置数据生成参数设置指令，并向测试设备发送参数设置指令，以实现由上位机设置存储器参数。相较于现有技术，无需通过BIOS程序界面修改参数，可以一次修改多个存储器参数，提高参数设置效率。
另外，由于不同厂家出厂的非易失性存储器所存储数据排布方式不同，无法通过厂家给出参数直接得到存储器参数的存储位置。本申请实施例中通过比较进行存储器参数设置前后非易失性存储器中数据，获得存储器参数的存储位置，进而可以生成参数设置指令，进而提高参数设置效率。
如图1所示，本申请一实施例提供的测试系统用于测试被测试存储器的性能，该测试系统包括上位机101和多个测试设备102，其中，上位机101和每个测试设备102之间通信连接。每个测试设备102包括非易失性存储器，可选地，该非易失性存储器为带电可擦可编程只读存储器(Electrically Erasable Programmable Read Only Memory，简称：EEPROM)，非易失性存储器用于存储BIOS程序。
当使用该测试系统对被测试设备进行测试时，将被测试设备与测试设备连接。可选地，当测试设备为台式计算机设备或者便携式计算机设备时，存储器安装于计算机设备内置卡槽内，或者通过贴片方式安装于计算机设备内。
测试系统的测试过程分为测试前的参数设置过程以及性能测试过程。在测试前的参数设置过程中，上位机获取存储器参数在非易失性存储器中存储位置，再根据存储位置和存储器参数的设置数值生成参数设置指令，并向测试设备发送参数设置指令，以使测试设备执行该参数设置指令，设置非易失性存储器中存储器参数。在性能测试过程中，上位机发送测试指令，以使测试设备对被测试存储器进行性能测试。
如图2所示，本申请另一实施例提供一种参数设置方法，该参数设置方法应用于上述测试系统。该方法包括如下步骤：
S201、上位机获取多个存储器参数的第一设置数值和多个存储器参数在非易失性存储器中的存储位置。
其中，存储器参数是指被测试存储器的参数。存储器参数包括存储器的时序参数，例如：列地址控制器(Column Address Strobe，简称：CAS)的潜伏时间(CAS Latency，简称：tCL)、行地址选通延迟(Row Active Delay，简称：tRAS)、行地址控制器(Rolumn AddressStrobe，简称：CAS)传输到列地址控制器的延迟时间(RAS to CAS Delay，简称：tRCD)等。
存储器参数位于非易失性存储器中，存储器参数的第一设置数值是根据测试需求确定的，可以随着测试需求变化而更改。
S202、上位机根据每个存储器参数的第一设置数值和存储位置，生成第一参数设置指令。
其中，上位机通过使用预设的编译方式，对每个存储器参数的第一设置数值和存储位置进行编译获得第一参数设置指令。
S203上位机发送第一参数设置指令至测试设备。
S204、测试设备设置非易失性存储器中位于存储位置的所存储的存储器参数为第一设置数值。
其中，测试设备在接收大第一参数设置指令后，对第一参数设置指令进行解析，以获得存储器参数的存储位置和存储器参数的设置数值。再将非易失性存储器中该存储位置的数据数值设置为第一设置数值，以实现将该存储位置的所存储的存储器参数为第一设置数值。对测试设备进行重启，参数设置即可生效。
在本申请实施例提供的参数设置方法中，通过获取多个存储器参数的存储位置，以根据该存储位置和存储器参数的设置数值生成参数设置指令，以实现由上位机设置存储器参数，相较于现有技术，可一次设置多个存储器参数，提高参数设置效率。
本申请另一实施例提供一种参数设置方法，该方法也应用于上述测试系统，该方法包括如下步骤：
S301、上位机获取多个存储器参数的第一设置数值和多个存储器参数在非易失性存储器中的存储位置。
其中，如图3所示，非易失性存储器中设有第一存储区域和第二存储区域。第一存储区域用于存储控制参数，分别存储有快速启动的控制参数、电压控制参数、数据加扰控制参数等控制参数。第二存储区域用于存储系统变量，分别存储有tCL变量、频率、tRAS变量。也就是存储器参数也位于第一存储区域和第二存储区域中。
在对非易失性存储器进行存储器参数设置前，存储器参数所在存储区域的数值显示为自动(Auto)，因此，可以通过比较非易失性存储器中两个存储区域的数值，可以获得存储器参数在非易失性存储器中的存储位置。
可以通过如下方式获取多个存储器参数在非易失性存储器中的存储位置：针对每个存储器参数，获取第一数据和第二数据。其中，第一数据为在设置存储器参数前的非易失性存储器中存储的数据，第二数据为在设置存储器参数后的非易失性存储器中存储的数据。根据第一数据和第二数据获得存储器参数在非易失性存储器中的存储位置。可通过直接对测试设备102进行参数设置操作以获取第一数据和第二数据，也可以通过上位机101远程连接控制测试设备102以对测试设备102进行参数设置操作以获取第一数据和第二数据。
可选地，将第一数据和第二数据进行比较处理获得变更参数，根据变更参数在第一数据或第二数据中的存储位置获得存储器参数在非易失性存储器中的存储位置。
S302、上位机根据每个存储器参数的第一设置数值和存储位置，生成第一参数设置指令。
其中，上位机对每个存储器参数的第一设置数值和存储位置进行编译，获得第一参数设置指令。
S303上位机发送第一参数设置指令至测试设备。
S304、测试设备设置非易失性存储器中位于存储位置的所存储的存储器参数为第一设置数值。
其中，测试设备对第一参数设置指令进行解析获得存储器参数的存储位置和设置数值，再将非易失性存储器中的该存储位置的数据设置为第一设置数值，实现将该存储位置的所存储的存储器参数为第一设置数值。
在本申请实施例提供的参数设置方法中，根据对非易失性存储器中被测试存储器的参数设置前后的数据，获得多个存储器参数的存储位置，进而可根据多个存储器参数的存储位置和设置数值生成参数设置指令，以实现上位机同时设置多个存储器参数，提高参数设置效率。
本申请另一实施例提供一种参数设置方法，该方法也应用于上述测试系统，该方法包括如下步骤：
S401、上位机获取多个存储器参数的第一设置数值和多个存储器参数在非易失性存储器中的存储位置。
其中，在获得多个存储器参数在非易失性存储器中的存储位置时，针对每个存储器参数，获取第一数据和第二数据。根据第一数据和第二数据获得存储器参数在非易失性存储器中的存储位置。
非易失性存储器中设有第一存储区域和第二存储区域。第一存储区域用于存储控制参数，第二存储区域用于存储系统变量。
可选地，可采用如下方式获取第一数据：获取在设置存储器参数前的存储于第一存储器区域和第二存储器区域的第一数据。
可选地，可以采用如下方式获取第二数据。控制测试设备获取通过显示界面输入的存储器参数的第二设置数值。其中，显示界面为测试设备的显示界面。用户在显示界面上输入存储器参数的第二设置数值。根据第二设置数值和预设指令模板生成第二参数设置指令。其中，第二参数设置指令用于设置非易失性存储器中存储的存储器参数。再对测试设备重启，参数设置即可生效。获取测试设备执行第二参数设置指令后非易失性存储器中存储的第二数据。
可选地，获取测试设备执行第二参数设置指令后的存储于第一存储器区域和第二存储器区域的第二数据。
在获得第一数据和第二数据之后，将第一数据和第二数据进行比较获得变更参数，以根据变更参数在第一数据或者第二数据中的位置，确定存储器参数的位置。
S402、上位机根据每个存储器参数的第一设置数值和存储位置，生成第一参数设置指令。
S403上位机发送第一参数设置指令至测试设备。
S404、测试设备设置非易失性存储器中位于存储位置的所存储的存储器参数为第一设置数值。
其中，S402至S404已经在上述实施例中详细说明，此处不再说明。
本申请实施例提供的参数设置方法中，通过测试设备的显示界面对存储器参数进行设置，以获得进行存储器参数设置后的第二数据，进而可以根据进行存储器参数设置前后的数据，最终可以获得存储器参数的存储位置。上位机可以根据存储位置和设置数据生成参数设置指令，同时对多个存储器参数进行设置，提高参数设置效率。
如图4所示，本申请另一实施例提供一种参数设置方法，该方法也应用于上述测试系统，该方法包括如下步骤：
S501、上位机获取非易失性存储器中存储的部分存储器参数的第一设置数值和在非易失性存储器中的存储位置。
其中，在对被测试存储器进行问题分析时，可仅设置被测试存储器中部分存储器参数的数值，以及部分存储器参数的存储位置。进而可以分析所设置的部分存储器参数对被测存储器性能的影响。
S502、上位机根据每个存储器参数的第一设置数值和存储位置，生成第一参数设置指令。
其中，上位机对部分存储器参数的第一设置数据和存储位置进行编译，生成第一参数设置指令。
S503上位机发送第一参数设置指令至测试设备。
S504、上位机根据每个存储器参数的第一设置数值和存储位置，生成配置文件。
其中，测试设备在接收到配置文件和第一参数设置指令后，根据第一参数设置指令和配置文件设置存储器参数。也就是在执行参数设置指令时，读取配置文件中存储器参数的存储位置和第一设置数值，在根据读取到配置文件中数据对非易失性存储器中存储器参数进行设置。
需要说明的是，该步骤不限于在S503后面，只需要在S501和S506之间即可。
S505、上位机发送配置文件至测试设备。
S506、测试设备设置非易失性存储器中位于存储位置的所存储的存储器参数为第一设置数值。
其中，测试设备也就是在执行参数设置指令时，读取配置文件中存储器参数的存储位置和第一设置数值，在根据读取到配置文件中数据将非易失性存储器中的对应存储位置的数据设置为第一设置数值，实现对部分存储器参数的设置。
S507、上位机发送生成测试指令。
其中，测试设备在执行第一参数设置指令后，可以重启测试设备，参数设置即可生效。上位机获取测试设备的非易失性存储器中存储器参数的实际数值，确定存储器参数的实际数值是否和第一设置数值相同。若确定不同，则还需重复执行S501至S506的步骤，再次对存储器参数进行设置。若确定相同，可以测试指令。
S508、测试设备基于设置后的存储器参数对被测试存储器进行测试。
其中，测试设备接收到测试指令后，执行测试指令，基于设置后的存储器参数对被测式存储器进行测试获得测试结果。
S509、测试设备发送测试结果。
需要说明的是，为了分析测试结果，通常情况下，会循环执行S501至S507，同一个存储器参数的设置数值也会递增，获得该存储器参数在每一个设置数值下的测试结果，通过分析测试结果，即可确定被测试存储器的参数对性能影响。
以DDR SDAM的tCL参数为例，在第一次执行S501至S507时，tCL的设置数值为10，获得被测试存储器在tCL＝10的测试结果，再将tCL的设置数值加1，再执行一次S501至S507，获得被测试存储器在tCL＝11的测试结果。依次迭代循环执行S501至S507，直到tCL＝20为止。再分析所获得测试结果，可以找到最优的tCL的数值。或者分析出tCL对被测试存储器的性能的影响。对于其他参数也可以使用该方法获得最优数值。
在本申请实施例提供的参数设置方法中，通过获取多个存储器参数的存储位置，以根据存储位置和设置数值生成参数设置指令，可以实现对多个参数的设置，提高参数设置效率，进而提高存储器的测试效率。
如图5所示，本申请提供一种参数设置装置600，该装置600包括：
获取模块601，用于获取多个存储器参数的第一设置数值和多个存储器参数在非易失性存储器中的存储位置；
处理模块602，用于根据每个存储器参数的第一设置数值和存储位置，生成第一参数设置指令；
发送模块603，用于发送第一参数设置指令至测试设备，以使测试设备设置非易失性存储器中位于存储位置的所存储的存储器参数为第一设置数值。
可选地，获取模块601具体用于：
针对每个存储器参数，获取第一数据和第二数据，其中，第一数据为在设置存储器参数前的非易失性存储器中存储的数据，第二数据为在设置存储器参数后的非易失性存储器中存储的数据；
根据第一数据和第二数据，获得存储器参数在非易失性存储器中的存储位置。
可选地，获取模块601具体用于：
控制测试设备获取通过显示界面输入的存储器参数的第二设置数值；
根据第二设置数值和预设指令模板，生成第二参数设置指令，其中，第二参数设置指令用于设置非易失性存储器中存储的存储器参数；
获取测试设备执行第二参数设置指令后非易失性存储器中存储的第二数据。
可选地，获取模块601具体用于：
获取测试设备执行第二参数设置指令后的存储于第一存储器区域和第二存储器区域的第二数据；
其中，非易失性存储器包括第一存储器区域和第二存储器区域，第一存储器区域用于存储控制参数，第二存储器区域用于存储系统变量。
可选地，获取模块601具体用于：
获取在设置存储器参数前的存储于第一存储器区域和第二存储器区域的第一数据。
可选地，获取模块601具体用于：
将第一数据和第二数据进行比较处理，获得变更参数；
根据变更参数在第一数据或第二数据中的存储位置，获得存储器参数在非易失性存储器中的存储位置。
可选地，获取模块601具体用于：
获取非易失性存储器中存储的部分存储器参数的第一设置数值和在非易失性存储器中的存储位置。
可选地，处理模块601还用于：根据每个存储器参数的第一设置数值和存储位置，生成配置文件；
发送模块602还用于发送配置文件至测试设备，第一参数设置指令用于指示测试设备基于配置文件设置存储器参数。
可选地，测试设备与被测试存储器连接；获取模块601还用于：
获取测试设备对被测试存储器进行测试的测试结果，测试结果是测试设备基于设置后的存储器参数对被测试存储器进行测试得到。
如图6所示，本申请另一实施例提供的上位机700包括：发送器701、接收器702、存储器703以及处理器704。
发送器701，用于发送指令和数据；
接收器702，用于接收指令和数据；
存储器703，用于存储计算机执行指令；
处理器704，用于执行存储器存储的计算机执行指令，以实现上述实施例中参数设置方法所执行的各个步骤。具体可以参见前述参数设置方法实施例中的相关描述。
可选地，上述存储器703既可以是独立的，也可以跟处理器704集成在一起。当存储器703独立设置时，该上位机还包括总线，用于连接存储器703和处理器704。
本申请提供一种计算机可读存储介质，计算机可读存储介质中存储有计算机执行指令，计算机执行指令被处理器执行时用于实现上述实施例中参数设置方法所执行的各个步骤。具体可以参见前述参数设置方法实施例中的相关描述。
最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案。

Claims (14)

1.一种参数设置方法，其特征在于，所述方法应用于上位机，所述上位机与测试设备连接，所述测试设备包括非易失性存储器，所述方法包括：
获取多个存储器参数的第一设置数值和所述多个存储器参数在所述非易失性存储器中的存储位置；
根据每个存储器参数的所述第一设置数值和所述存储位置，生成第一参数设置指令；
发送所述第一参数设置指令至所述测试设备，以使所述测试设备设置所述非易失性存储器中位于所述存储位置的所存储的存储器参数为所述第一设置数值。
2.根据权利要求1所述的参数设置方法，其特征在于，获取多个存储器参数在所述非易失性存储器中的存储位置，具体包括：
针对每个所述存储器参数，获取第一数据和第二数据，其中，所述第一数据为在设置所述存储器参数前的所述非易失性存储器中存储的数据，所述第二数据为在设置所述存储器参数后的所述非易失性存储器中存储的数据；
根据所述第一数据和所述第二数据，获得所述存储器参数在所述非易失性存储器中的存储位置。
3.根据权利要求2所述的参数设置方法，其特征在于，获取第二数据，具体包括：
控制所述测试设备获取通过显示界面输入的存储器参数的第二设置数值；
根据所述第二设置数值和预设指令模板，生成第二参数设置指令，其中，所述第二参数设置指令用于设置所述非易失性存储器中存储的存储器参数；
获取所述测试设备执行所述第二参数设置指令后所述非易失性存储器中存储的第二数据。
4.根据权利要求3所述的参数设置方法，其特征在于，获取经所述第二参数设置指令设置后的所述非易失性存储器中存储的所述第二数据，包括：
获取所述测试设备执行所述第二参数设置指令后的存储于第一存储器区域和第二存储器区域的所述第二数据；
其中，所述非易失性存储器包括所述第一存储器区域和第二存储器区域，所述第一存储器区域用于存储控制参数，所述第二存储器区域用于存储系统变量。
5.根据权利要求4所述的参数设置方法，其特征在于，所述获取第一数据，具体包括：
获取在设置所述存储器参数前的存储于所述第一存储器区域和第二存储器区域的第一数据。
6.根据权利要求2至5中任意一项所述的参数设置方法，其特征在于，根据所述第一数据和所述第二数据，获得所述存储器参数在所述非易失性存储器中的存储位置，具体包括：
将所述第一数据和所述第二数据进行比较处理，获得变更参数；
根据所述变更参数在所述第一数据或第二数据中的存储位置，获得所述存储器参数在所述非易失性存储器中的存储位置。
7.根据权利要求1至5中任意一项所述的参数设置方法，其特征在于，获取的多个存储器参数的第一设置数值和所述多个存储器参数在所述非易失性存储器中的存储位置，具体包括：
获取所述非易失性存储器中存储的部分存储器参数的第一设置数值和在所述非易失性存储器中的存储位置。
8.根据权利要求1至5中任意一项所述的参数设置方法，其特征在于，所述方法还包括：
根据每个存储器参数的所述第一设置数值和所述存储位置，生成配置文件；
发送所述配置文件至所述测试设备，所述第一参数设置指令用于指示所述测试设备基于所述配置文件设置存储器参数。
9.根据权利要求1至5中任意一项所述的参数设置方法，其特征在于，所述测试设备与被测试存储器连接；在根据所述第一参数设置指令，设置所述非易失性存储器中所存储的存储器参数之后，所述方法还包括：
获取所述测试设备对所述被测试存储器进行测试的测试结果，所述测试结果是所述测试设备基于设置后的存储器参数对所述被测试存储器进行测试得到。
10.一种参数设置装置，其特征在于，所述装置包括：
获取模块，用于获取多个存储器参数的第一设置数值和所述多个存储器参数在非易失性存储器中的存储位置；
处理模块，用于根据每个存储器参数的所述第一设置数值和所述存储位置，生成第一参数设置指令；
发送模块，用于发送所述第一参数设置指令至测试设备，以使所述测试设备设置所述非易失性存储器中位于所述存储位置的所存储的存储器参数为所述第一设置数值。
11.一种测试系统，其特征在于，包括：
上位机，所述上位机包括指令存储器和处理器，所述指令存储器用于存储所述处理器可执行指令，所述处理器被配置为实现如权利要求1至9中任一项所述的参数设置方法；
至少一个测试设备，所述测试设备与所述上位机连接，且所述测试设备包括非易失性存储器。
12.根据权利要求11所述的测试系统，其特征在于，所述非易失性存储器包括EEPROM，所述EEPROM用于存储BIOS。
13.根据权利要求11所述的测试系统，其特征在于，所述系统还包括：被测试存储器，所述被测试存储器与所述测试设备连接。
14.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有计算机执行指令，所述计算机执行指令被处理器执行时用于实现如权利要求1至9中任一项所述的参数设置方法。
CN202011034937.2A 2020-09-27 2020-09-27 参数设置方法、装置、系统以及存储介质 Pending CN114281609A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202011034937.2A CN114281609A (zh) 2020-09-27 2020-09-27 参数设置方法、装置、系统以及存储介质
US17/442,263 US11867760B2 (en) 2020-09-27 2021-06-17 Parameter setting method and apparatus, system, and storage medium
PCT/CN2021/100579 WO2022062490A1 (zh) 2020-09-27 2021-06-17 参数设置方法、装置、系统以及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011034937.2A CN114281609A (zh) 2020-09-27 2020-09-27 参数设置方法、装置、系统以及存储介质

Publications (1)

Publication Number Publication Date
CN114281609A true CN114281609A (zh) 2022-04-05

Family

ID=80844837

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011034937.2A Pending CN114281609A (zh) 2020-09-27 2020-09-27 参数设置方法、装置、系统以及存储介质

Country Status (3)

Country Link
US (1) US11867760B2 (zh)
CN (1) CN114281609A (zh)
WO (1) WO2022062490A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI800327B (zh) * 2022-03-23 2023-04-21 慧榮科技股份有限公司 資料儲存系統與參數裕度估計方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6268735B1 (en) 1999-06-04 2001-07-31 Teradyne, Inc. Noise source module for microwave test systems
US7213182B2 (en) * 2005-01-19 2007-05-01 Advantest Corporation Test apparatus and test method
US7333908B2 (en) * 2005-09-01 2008-02-19 Micron Technology, Inc. Techniques for generating test patterns in high speed memory devices
TWI474260B (zh) 2009-02-16 2015-02-21 Asustek Comp Inc 電腦系統與其主機板上之記憶體電路和開機方法
US9047955B2 (en) * 2011-03-30 2015-06-02 Stec, Inc. Adjusting operating parameters for memory cells based on wordline address and cycle information
US10014056B1 (en) * 2017-05-18 2018-07-03 Sandisk Technologies Llc Changing storage parameters
CN111627475B (zh) 2019-04-04 2022-12-13 深圳市晶凯电子技术有限公司 存储器和其电子装置及其测试系统、测试方法和应用方法
CN111399782B (zh) 2020-04-21 2022-10-25 中国人民解放军军事科学院国防工程研究院工程防护研究所 一种动态测试设备高可靠性触发及数据采集存储方法

Also Published As

Publication number Publication date
US20230055833A1 (en) 2023-02-23
US11867760B2 (en) 2024-01-09
WO2022062490A1 (zh) 2022-03-31

Similar Documents

Publication Publication Date Title
US7213182B2 (en) Test apparatus and test method
US20150016191A1 (en) Data storage device and flash memory control method
CN106888060B (zh) 无线通信模块的抗干扰测试方法及系统
US8924769B2 (en) Software burning system and burning control method
KR19990006955A (ko) 메모리 시험장치
CN108650501B (zh) 一种测试机顶盒稳定性的方法、装置及电子设备
CN114281609A (zh) 参数设置方法、装置、系统以及存储介质
CN112256514B (zh) Sdio接口的测试方法及装置、存储介质、终端
US9786373B2 (en) EEPROM backup method and device
CN106484550A (zh) 内存自检修正系统及方法
US9679665B2 (en) Method for performing built-in self-tests
US11255907B2 (en) Semiconductor device and method of controlling self-diagnosis
CN106371493B (zh) 电压发生器和系统
US7711512B2 (en) System and method for testing semiconductor device
CN112306944B (zh) 一种服务器整机降低电磁辐射的控制方法、装置及程序
JP4438985B2 (ja) パターン発生器及び試験装置
CN101169975B (zh) 内存测试方法
CN114281633A (zh) 一种工作参数范围测试方法、系统及相关组件
KR20080038991A (ko) 메모리 소자의 테스트 장치 및 방법
CN112596963A (zh) 一种快速内存训练的方法及系统
CN116052742B (zh) 数据处理方法、装置、存储控制器、设备及介质
US8589109B2 (en) Semiconductor circuit, semiconductor circuit test method, and semiconductor circuit test system
US20230342083A1 (en) Data writing method, test method, writing apparatus, medium, and electronic device
US8120977B2 (en) Test method for nonvolatile memory device
US11210250B2 (en) Semiconductor apparatus, command training system, and command training method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination