CN103824780A - 一种低温多晶硅tft器件及其制造方法 - Google Patents
一种低温多晶硅tft器件及其制造方法 Download PDFInfo
- Publication number
- CN103824780A CN103824780A CN201410073494.6A CN201410073494A CN103824780A CN 103824780 A CN103824780 A CN 103824780A CN 201410073494 A CN201410073494 A CN 201410073494A CN 103824780 A CN103824780 A CN 103824780A
- Authority
- CN
- China
- Prior art keywords
- protruding
- laying
- layer
- active area
- dusts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims description 51
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 21
- 229920005591 polysilicon Polymers 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 16
- 238000009413 insulation Methods 0.000 claims description 16
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 14
- 230000008021 deposition Effects 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- 235000012239 silicon dioxide Nutrition 0.000 claims description 13
- 239000000377 silicon dioxide Substances 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- 230000004888 barrier function Effects 0.000 claims description 12
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- 238000003475 lamination Methods 0.000 claims description 8
- 238000005240 physical vapour deposition Methods 0.000 claims description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 5
- 238000005224 laser annealing Methods 0.000 claims description 5
- 229910052750 molybdenum Inorganic materials 0.000 claims description 5
- 239000011733 molybdenum Substances 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910004205 SiNX Inorganic materials 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 238000002360 preparation method Methods 0.000 description 6
- 239000010409 thin film Substances 0.000 description 5
- 239000010408 film Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000008280 blood Substances 0.000 description 1
- 210000004369 blood Anatomy 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种新型低温多晶硅TFT器件结构及其制造方法，本申请通过先制备一个或多个凸起图形，然后形成一有源区覆盖在所述凸起图形顶部上表面的至少局部区域及覆盖在凸起图形的至少一个侧壁上然后形成沟道区。本发明通过制备一立体的凸起图形，然后在其上方形成沟道区，可在不改变衬底投影面积的前提下，有效地增加沟道宽度，进而增大了沟道的宽长比，提高了开态电流Ion，进而提升了TFT器件的驱动能力及器件性能。
Description
技术领域
本发明涉及半导体制作领域，具体设置一种新型低温多晶硅TFT器件结构及其制造方法。
背景技术
目前的显示技术朝着高分辨率、高PPI（每英寸像素）不断发展，例如手机的分辨率已经达到1080P的水准（1080×1920），而电视的分辨率更是达到4K（4096×2160）的级别，伴随着分辨率的不断提升，需要不断提高TFT器件的驱动能力，因此在像素区和Drive（驱动）区都要求提高Ion（开态电流）。
提高提高Ion的方法之一是增大TFT器件沟道的宽长比（W/L），参考公式如下：
线形区Ion公式为
饱和区Ion方程为
提高宽长比有两种方法，一是增加沟道宽度（W），但是会影响开口率，降低面板设计的空间，二是减小沟道长度（L），但是范围有限，L过小有导致沟道被击穿风险。
图1所示为现有技术TFT结构的截面图，图2为现有技术TFT结构的平面图；如图1-2所示，现有的TFT结构包括衬底1，且在衬底1的上方沉积有一缓冲层2，该缓冲层2上表面形成有硅岛图形3，该硅岛图形3的表面及缓冲层2的上表面依次沉积有栅绝缘层4和栅极5。根据上述提高宽长比如果想要增大宽长比，可通过增加沟道宽度W或减小沟道长度来达到增大宽长比的目的，而为了保证显示屏的分辨率，则像素区的面积要尽可能的小，且开口率要尽可能的大，即驱动薄膜晶体管以及外围电路不能超过一定的面积，这就决定了薄膜晶体管的沟道宽度不能做的太宽，在这种情况下只有通过减小沟道长度来增大宽长比，但是薄膜晶体管沟道长度降低到一定程度会引起漏电流和沟道击穿等现象，造成薄膜晶体管无法工作。因此，如何在保证器件正常工作的前提下，增大沟道的宽长比，为本领域技术人员致力研究的方向。
中国专利（CN102437196A）公开了一种低温多晶硅薄膜晶体管及其制造方法，所述低温多晶硅薄膜晶体管包括栅极、源极和漏极，所述源极和漏极之间有沟道隔开，所述栅极和源极、漏极之间形成有多晶硅硅岛图形，其中，所述沟道处的多晶硅硅岛图形上至少有一个凹槽从而形成立体沟道，所述凹槽的深度小于沟道的深度。本发明提供的低温多晶硅薄膜晶体管，通过衍射曝光在沟道处的多晶硅硅岛图形上形成立体沟道，有效增大沟道宽度，从而增大薄膜晶体管的宽长比和开口率。
该专利是通过在衍射和干法刻蚀在硅岛图形上形成沟槽，从而增大了硅岛的表面积，从而增加沟道宽度。此方法虽然可以增加沟道宽度，但是由于采用了干法刻蚀，很大程度上对Channel（沟道）表面造成损伤，必然引起Vfb（平带电压）的变化，从而影响Vth（临界电压）值，影响器件的性能。
中国专利（CN1971390A）公开了一种TFT LCD像素结构，其将环形或多边形的TFT器件设计到栅线(GATE)上，最重要的是将像素的过孔(VIA HOLE)部分也设计到栅线上，此种设计可以在不降低开口率的情况下增加沟道的宽长比(W/L)，提高开态电流(Ion)，最重要的是可以对目前彩膜(COLOR FILTER)所采用的柱形隔垫物(PS)起到一定的限制作用。
该专利是通过将像素的过孔部分也设计到栅线上，进而增加宽长比，提高开态电流，但是该专利的工艺步骤比较复杂，实现难度较大，因此在实际的应用中受到了一定的限制。
发明内容
本发明提供了一种低温多晶硅TFT器件及其制造方法，在保证器件性能的前提下，有效地增加了沟道的宽长比，提高开态电流，进而提升了TFT电路的驱动能力。
本发明采用的技术方案为：
一种低温多晶硅TFT器件的制造方法，其中，包括以下步骤：
步骤S1、提供一半导体衬底，于所述半导体衬底的表面依次沉积一衬垫层和一介质层；
步骤S2、刻蚀所述介质层形成位于所述衬垫层之上的凸起图形，刻蚀停止在所述衬垫层上表面；
步骤S3、沉积一非晶硅层覆盖在所述凸起图形和衬垫层上方，并将所述凸起图形的侧壁予以覆盖，并将所述非晶硅层转化为多晶硅层；
步骤S4、刻蚀所述多晶硅层形成一有源区，所述有源区覆盖在所述凸起图形顶部上表面的至少局部区域及覆盖在凸起图形的至少一个侧壁上；
步骤S5、于所述衬垫层和有源区上方依次形成一绝缘层和一栅极材料层；
步骤S6、刻蚀所述绝缘层和所述栅极材料层形成一栅极及位于该栅极下方的栅绝缘层；
其中，所述栅极和栅绝缘层的叠层至少具有交叠在有源区的一沟道区上方的堆栈式栅极，以及有源区的一源极区及一漏极区分别位于沟道区的两侧。
上述的方法，其中，所述步骤S2中于所述衬垫层之上形成至少一个所述凸起图形。
上述的方法，其中，所述有源区完全覆盖所述凸起图形的顶部上表面及两侧侧壁的表面。
上述的方法，其中，所述有源区覆盖所述凸起图形部分上表面及位于该部分上表面同侧的侧壁的表面。
上述的方法，其中，所述有源区覆盖靠近所述凸起图形至少一侧侧壁的衬垫层部分上表面。
上述的方法，其中，步骤S1中采用等离子增强化学气相沉积工艺分别沉积形成所述衬垫层及介质层，沉积的温度为400～450℃，所述衬垫层厚度为400～500埃，所述介质层厚度为2000～2500埃。
上述的方法，其中，所述衬垫层为氮化硅层，所述介质层为二氧化硅层。
上述的方法，其中，所述凸起图形的高度为400～600埃，所述凸起图两侧侧壁与所述衬垫层之间的角度为40°～60°。
上述的方法，其中，采用化学气相沉积工艺沉积所述非晶硅层，沉积的温度为400～500℃，沉积所述非晶硅层的厚度为400～500埃。
上述的方法，其中，所述步骤S3中采用激光退火工艺将所述非晶硅层转化为多晶硅层。
上述的方法，其中，采用化学气相沉积工艺沉积所述绝缘层，且所述绝缘层包括二氧化硅层及覆盖于该二氧化硅层之上的氮化硅层。
上述的方法，其中，采用物理气相沉积工艺沉积所述栅极材料层，所述栅极材料层材质为钼，形成的所述栅极厚度为2000～3000埃。
一种低温多晶硅TFT器件，其中，所述器件包括一半导体衬底，所述衬底之上覆盖有一衬垫层，以及位于该衬垫层之上形成有凸起图形，
一有源区覆盖在所述凸起图形顶部上表面的至少局部区域及覆盖在凸起图形的至少一个侧壁上；
所述TFT器件还包括一栅极及位于该栅极下方的栅绝缘层，以及有源区的一源极区及一漏极区分别位于沟道区的两侧；
其中，所述栅极与所述栅绝缘层之间形成有一叠层，且该叠层至少具有交叠在有源区上的堆栈式栅极，所述堆栈式栅极位于一沟道区的上方。
上述的器件，其中，所述基底之上形成有至少一个凸起图形。
上述的器件，其中，所述有源区覆盖所述凸起图形的全部上表面及两侧侧壁的表面，以及覆盖相邻凸起图形之间的衬垫层暴露的上表面。
上述的器件，其中，所述有源区覆盖所述凸起图形部分上表面及位于该部分上表面同侧的侧壁表面。
上述的方法，其中，所述有源区覆盖靠近所述凸起图形至少一侧侧壁的衬垫层部分上表面。
上述的TFT器件，其中，所述衬垫层为氮化硅层，所述氮化硅层厚度为400～500埃。
上述的TFT器件，其中，所述凸起图形材质为二氧化硅，所述凸起图形高度为400～600埃，且该凸起图两侧侧壁与所述衬垫层之间的角度为40°～60°。
上述的TFT器件，其中，所述栅绝缘层自下而上依次包括二氧化硅层和氮化硅层，所述二氧化硅层厚度为400～500埃，所述氮化硅层厚度为700～800埃。
上述的TFT器件，其中，所述栅极厚度为2000～3000埃，所述栅极材质为钼。
由于本发明采用了以上技术方案，通过在衬垫层上方制备至少一个立体的凸起图形，然后继续进行后续的制备工艺形成沟道和金属栅极。在不增加投影面积的前提下，有效的增加了沟道的宽度，进而增大了沟道的宽长比，提升了TFT驱动电路的开态电流，进而有利于提升器件的性能。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图，重点在于示出本发明的主旨。
图1为现有技术中TFT结构的截面图；
图2为为现有技术TFT结构的平面图；
图3为本发明沉积衬垫层和介质层后的截面图；
图4为本发明刻蚀介质层形成凸起图形后的截面图；
图5为本发明沉积非晶硅层后的示意图；
图6为本发明将非晶硅层转化为多晶硅层后并刻蚀形成有源区后的截面图；
图7为本发明形成金属栅后的示意图；
图8为本申请形成的TFT器件与现有技术中TFT器件的对比图；
图9为本申请在衬垫层上形成两个凸起图形的TFT器件截面图；
图10为本发明的有源区部分覆盖于凸起图形之上的TFT器件截面图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步的说明：
本发明提供了一种低温多晶硅TFT制备方法，图3-8所示为本发明一种低温多晶硅TFT制备方法的流程图，包括以下步骤：
步骤S1、首先提供一半导体衬底1，采用等离子增强化学气相沉积工艺在衬底表面自下而上沉积一衬垫层2和介质层6，在沉积过程中，沉积的温度为400～450℃（如400℃，420℃，450℃）。其中，衬垫层厚度为400～500埃（如400埃，430埃，450埃，480埃，500埃），介质层6厚度为2000～2500埃（如2000埃，2200埃，2400埃，2500埃）。优选的，该衬垫层2材质为氮化硅层（SiNx），介质层6材质为SiO2，形成图3所示结构。在现有技术中，一般采用SiNx、有机物或金属作为介质层，但是本领域技术人员发现：由于SiNx与多晶硅层晶格匹配性差，如果与沟道层直接接触，在接触面引起不稳定现象，所以不能选用SiNx作为介质层；而有机物的耐热性较差，在后续工艺中一旦遇到高温情况（如CVD、PECVD）容易产生粉尘，进而造成污染，对生产造成影响；而金属材料由于其导热性好，受热后温度上升较快，进而可能会影响后续的ELA（ExcimerLaser Annealing准分子雷射退火技术）制程，可能由于升温较快导致多晶硅结晶性变差，影响电子迁移率，影响器件性能。因此，优选的，本发明采用SiO2作为介质层6为最佳技术方案。
步骤S2、采用光刻工艺并结合干法刻蚀去除部分介质层6，在衬垫层2上形成至少一个凸起图形6′（凸起图形的数量根据工艺需求而设定）。如图4所示，该凸起图形高度为400～600埃（如400埃，500埃，550埃，600埃等），两侧侧壁与衬垫层之间的角度为40°～60°（如40°，50°，60°等）。在本发明的实际应用过程中，可通过调整光刻及干法刻蚀的反应条件来控制凸起图形6′的形貌。
步骤S3、沉积一非晶硅层覆盖在凸起图形6′和衬垫层2上方，并将所述凸起图形6′的侧壁予以覆盖。其中，沉积的温度为400～500℃（如400℃，450℃，500℃等），沉积非晶硅层的厚度为400～500埃（如400埃，450埃，500埃等）；然后进行激光退火工艺，将非晶硅层转化为多晶硅层7，如图5所示。
步骤S4、刻蚀多晶硅层7形成一有源区7′，有源区7′覆盖在凸起图形6′顶部上表面的至少局部区域及覆盖在凸起图形的至少一个侧壁上，如图6所示。
步骤S5、于衬垫层2和有源区7′上方依次形成一绝缘层和一栅极材料层。其中，采用化学气相沉积工艺自下而上依次沉积SiO2层和一SiNx层共同构成该绝缘层。其中，沉积的温度为400～500℃（如400℃，450℃，500℃等），沉积SiO2层的厚度为400～500埃（如400埃，450埃，500埃等），沉积SiNx层的厚度为700～800埃（700埃，730埃，780埃，800埃等）。在沉积形成栅绝缘层后，再采用物理气相沉积工艺沉积一材质为钼的栅极材料层覆盖栅绝缘层的上表面，形成的栅极材料层厚度为2000～3000埃（如2000埃，2500埃，3000埃）等。
步骤S6、刻蚀绝缘层和栅极材料层形成一栅极9及位于该栅极下方的栅绝缘层8；其中，该栅极9和栅绝缘层8的叠层至少具有交叠在有源区的一沟道区上方的堆栈式栅极，同时该有源区的一源极区及一漏极区分别位于沟道区的两侧（图中未标出）。如图7所示。本发明通过在衬垫层上制备一立体的凸起图形，然后在其上方形成沟道，可在保证衬底投影面积不变的前提下，有效增加沟道的宽度，进而扩大沟道的宽长比，提升开态电流。
图8A为现有技术低温多晶硅TFT器件的截面图，图8B为本发明提供的一种低温多晶硅TFT器件的截面图，结合图8A和图8B可显而易见得出，本发明形成的有源区7′是位于凸起图形6′的顶部上表面和两侧侧壁及靠近两侧侧壁的部分衬垫层上表面，其沟道宽度明显长于图8A所示的沟道宽度，同时两者的沟道长度相同，由此可见，本发明在不增加衬底投影面积的情况下，通过制备一凸起图形6′后然后在其上形成沟道，可增大沟道宽度，由于沟道宽度得以增加，所以沟道的宽长比也会相应增大，进而提升了开态电流Ion，提高了TFT器件的驱动能力及器件性能。
实施例一：
本发明还提供了一种低温多晶硅TFT器件，如图7所示，该器件包括半导体衬底1和位于该衬底1之上的衬垫2，优选的，该衬垫层2厚度为400～500埃。衬垫层2之上形成有凸起图形6′，凸起图形6′为沉积SiO2并刻蚀形成。其中，该凸起图形6′高度为400～600埃（如400埃，450埃，500埃，550埃，600埃等），两侧侧壁与衬垫层之间的角度为40°～60°（如40°，50°，60°等）；
一有源区7′覆盖在凸起图形6′顶部上表面的至少局部区域及覆盖在凸起图形的至少一个侧壁上；
同时，该TFT器件还包括一栅极9及位于该栅极下方的栅绝缘层8，该栅极9和栅绝缘层8的叠层至少具有交叠在有源区的一沟道区上方的堆栈式栅极，以及有源区的一源极区及一漏极区分别位于沟道区的两侧。
下面结合图8来对本发明的优点进行进一步阐述，结合图8A和图8B可显而易见得出，本发明在衬垫层2上方形成有凸起图形6′，然后形成沟道，本发明形成的有源区7′覆盖凸起图形6′的上表面及两个侧壁和靠近侧壁暴露的部分衬垫层上表面，而现有技术中的有源区3仅仅覆盖在衬底1上表面。根据附图可显而易见得出，本发明在不增加衬底投影面积的情况下（即不改变沟道长度），通过制备一凸起图形6′后然后在其上形成沟道，可增大沟道宽度。由于沟道宽度得以增加，所以其宽长比也会相应增大，进而提升了开态电流Ion，提高了TFT器件的驱动能力及器件性能。
实施例二
在实际应用中，通过采用特定规格的遮光罩进行曝光显影并刻蚀介质层后，在衬垫层2上方形成多个凸起图形，如图9所示，衬垫层2上形成有两个立体的凸起图形6′，刻蚀形成的有源区将凸起图形的顶部上表面及两侧侧壁的表面全部予以覆盖，同时该有源区还将靠近凸起图形一侧侧壁的衬垫层暴露的上表面及相邻两个凸起图形之间暴露的衬垫层上表面予以覆盖。由于凸起图形6′具有一定高度，其上方的有源区不仅包括覆盖凸起图形顶部及部分暴露的衬垫层，同时还覆盖凸起图形两侧的侧壁，所以其沟道宽度势必有所增加，在不影响投影面积的情况下而增加了沟道宽度，提升了沟道的宽长比，提高了开态电流Ion，进而提高了TFT器件的驱动能力和器件性能。本发明在衬垫层上形成的凸起图形可根据工艺需求而设定，不仅仅局限于两个凸起图形6′，在实际应用过程中可制备形成一个、两个或者两个以上的硅岛图形都可起到增加沟道宽长比的效果，在此不再赘述。
实施例三
在本发明的又一实施例中，通过控制不同的刻蚀反应条件对多晶硅层进行刻蚀形成具有不同形状的有源区，使有源区7′部分覆盖凸起图形的表面及衬垫层的上表面，如图10所示，有源区7′覆盖于凸起图形6′部分顶面的上置部分和覆盖在凸起图形一侧侧壁上的侧翼部分，以及靠近凸起图形一侧侧壁的部分衬垫层上表面。进而可得到区别于图7和图9不同的沟道宽度，实现不同的宽长比，可满足不同的器件需要不同的宽长比的需求。
综上所述，由于本发明采用了以上技术方案，通过在衬底上预先沉积一衬垫层，然后在该衬垫层上制备形成凸起图形，然后制备一有源区覆盖在凸起图形顶部上表面的至少局部区域及覆盖在凸起图形的至少一个侧壁上，然后进行后续的制备工艺。本发明通过在衬垫层上制备形成立体的凸起图形，然后在其上方形成沟道，在不改变投影面积的同时，可有效增加沟道宽度，进而增大了沟道的宽长比，提高了开态电流Ion，进而提升了TFT器件的驱动能力及器件性能。
以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (21)
1.一种低温多晶硅TFT器件的制造方法，包括以下步骤：
步骤S1、提供一半导体衬底，于所述半导体衬底的表面依次沉积一衬垫层和一介质层；
步骤S2、刻蚀所述介质层形成位于所述衬垫层之上的凸起图形，刻蚀停止在所述衬垫层上表面；
步骤S3、沉积一非晶硅层覆盖在所述凸起图形和衬垫层上方，并将所述凸起图形的侧壁予以覆盖，并将所述非晶硅层转化为多晶硅层；
步骤S4、刻蚀所述多晶硅层形成一有源区，所述有源区覆盖在所述凸起图形顶部上表面的至少局部区域及覆盖在凸起图形的至少一个侧壁上；
步骤S5、于所述衬垫层和有源区上方依次形成一绝缘层和一栅极材料层；
步骤S6、刻蚀所述绝缘层和所述栅极材料层形成一栅极及位于该栅极下方的栅绝缘层；
其中，所述栅极和栅绝缘层的叠层至少具有交叠在有源区的一沟道区上方的堆栈式栅极，以及有源区的一源极区及一漏极区分别位于沟道区的两侧。
2.如权利要求1所述的方法，其特征在于，所述步骤S2中于所述衬垫层之上形成至少一个所述凸起图形。
3.如权利要求2所述的方法，其特征在于，所述有源区完全覆盖所述凸起图形的顶部上表面及两侧侧壁的表面。
4.如权利要求2所述的方法，其特征在于，所述有源区覆盖所述凸起图形部分上表面及位于该部分上表面同侧的侧壁的表面。
5.如权利要求3或4所述的方法，其特征在于，所述有源区覆盖靠近所述凸起图形至少一侧侧壁的衬垫层部分上表面。
6.如权利要求1所述的方法，其特征在于，步骤S1中采用等离子增强化学气相沉积工艺分别沉积形成所述衬垫层及介质层，沉积的温度为400～450℃，所述衬垫层厚度为400～500埃，所述介质层厚度为2000～2500埃。
7.如权利要求1所述的方法，其特征在于，所述衬垫层为氮化硅层，所述介质层为二氧化硅层。
8.如权利要求1所述的方法，其特征在于，所述凸起图形的高度为400～600埃，所述凸起图两侧侧壁与所述衬垫层之间的角度为40°～60°。
9.如权利要求1所述的方法，其特征在于，采用化学气相沉积工艺沉积所述非晶硅层，沉积的温度为400～500℃，沉积所述非晶硅层的厚度为400～500埃。
10.如权利要求1所述的方法，其特征在于，所述步骤S3中采用激光退火工艺将所述非晶硅层转化为多晶硅层。
11.如权利要求1所述的方法，其特征在于，采用化学气相沉积工艺沉积所述绝缘层，且所述绝缘层包括二氧化硅层及覆盖于该二氧化硅层之上的氮化硅层。
12.如权利要求1所述的方法，其特征在于，采用物理气相沉积工艺沉积所述栅极材料层，所述栅极材料层材质为钼，形成的所述栅极厚度为2000～3000埃。
13.一种低温多晶硅TFT器件，其特征在于，所述器件包括一半导体衬底，所述衬底之上覆盖有一衬垫层，以及位于该衬垫层之上形成有凸起图形，
一有源区覆盖在所述凸起图形顶部上表面的至少局部区域及覆盖在凸起图形的至少一个侧壁上；
所述TFT器件还包括一栅极及位于该栅极下方的栅绝缘层，以及有源区的一源极区及一漏极区分别位于沟道区的两侧；
其中，所述栅极与所述栅绝缘层之间形成有一叠层，且该叠层至少具有交叠在有源区上的堆栈式栅极，所述堆栈式栅极位于一沟道区的上方。
14.如权利要求13所述的器件，其特征在于，所述基底之上形成有至少一个凸起图形。
15.如权利要求13所述的器件，其特征在于，所述有源区覆盖所述凸起图形的全部上表面及两侧侧壁的表面，以及覆盖相邻凸起图形之间的衬垫层暴露的上表面。
16.如权利要求13所述的器件，其特征在于，所述有源区覆盖所述凸起图形部分上表面及位于该部分上表面同侧的侧壁表面。
17.如权利要求15或16所述的方法，其特征在于，所述有源区覆盖靠近所述凸起图形至少一侧侧壁的衬垫层部分上表面。
18.如权利要求13所述的TFT器件，其特征在于，所述衬垫层为氮化硅层，所述氮化硅层厚度为400～500埃。
19.如权利要求13所述的TFT器件，其特征在于，所述凸起图形材质为二氧化硅，所述凸起图形高度为400～600埃，且该凸起图两侧侧壁与所述衬垫层之间的角度为40°～60°。
20.如权利要求13所述的TFT器件，其特征在于，所述栅绝缘层自下而上依次包括二氧化硅层和氮化硅层，所述二氧化硅层厚度为400～500埃，所述氮化硅层厚度为700～800埃。
21.如权利要求13所述的TFT器件，其特征在于，所述栅极厚度为2000～3000埃，所述栅极材质为钼。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410073494.6A CN103824780B (zh) | 2014-02-28 | 2014-02-28 | 一种低温多晶硅tft器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410073494.6A CN103824780B (zh) | 2014-02-28 | 2014-02-28 | 一种低温多晶硅tft器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103824780A true CN103824780A (zh) | 2014-05-28 |
| CN103824780B CN103824780B (zh) | 2016-03-30 |
Family
ID=50759772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410073494.6A Active CN103824780B (zh) | 2014-02-28 | 2014-02-28 | 一种低温多晶硅tft器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103824780B (zh) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104409510A (zh) * | 2014-10-28 | 2015-03-11 | 京东方科技集团股份有限公司 | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 |
| CN104659108A (zh) * | 2015-03-19 | 2015-05-27 | 京东方科技集团股份有限公司 | 薄膜晶体管及制作方法、阵列基板、显示面板、显示装置 |
| CN105097895A (zh) * | 2015-06-25 | 2015-11-25 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及显示装置 |
| CN105316453A (zh) * | 2014-07-11 | 2016-02-10 | 安徽均益金属科技有限公司 | 一种极速冷却装置 |
| CN105390534A (zh) * | 2015-10-28 | 2016-03-09 | 武汉华星光电技术有限公司 | 低温多晶硅薄膜晶体管的制造方法 |
| CN105810691A (zh) * | 2016-02-05 | 2016-07-27 | 友达光电股份有限公司 | 像素结构与其制造方法 |
| WO2016123931A1 (zh) * | 2015-02-06 | 2016-08-11 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、显示基板和显示装置 |
| CN105870195A (zh) * | 2016-04-18 | 2016-08-17 | 京东方科技集团股份有限公司 | 半导体器件及其制作方法、阵列基板、显示器件 |
| CN106784015A (zh) * | 2017-01-03 | 2017-05-31 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、显示基板及显示装置 |
| WO2019213858A1 (zh) * | 2018-05-09 | 2019-11-14 | 深圳市柔宇科技有限公司 | 阵列基板及其制作方法、显示装置 |
| CN112071863A (zh) * | 2020-09-04 | 2020-12-11 | Tcl华星光电技术有限公司 | 一种阵列基板 |
| WO2023134294A1 (zh) * | 2022-01-11 | 2023-07-20 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5780911A (en) * | 1995-11-29 | 1998-07-14 | Lg Semicon Co., Ltd. | Thin film transistor and method for fabricating the same |
| CN1311534A (zh) * | 1999-12-10 | 2001-09-05 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| CN101111941A (zh) * | 2004-11-29 | 2008-01-23 | 德克萨斯仪器股份有限公司 | 减小半导体器件中的沟道间距 |
| CN102437196A (zh) * | 2011-12-15 | 2012-05-02 | 昆山工研院新型平板显示技术中心有限公司 | 低温多晶硅薄膜晶体管及其制造方法 |
| US20120223311A1 (en) * | 2011-03-04 | 2012-09-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
-
2014
- 2014-02-28 CN CN201410073494.6A patent/CN103824780B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5780911A (en) * | 1995-11-29 | 1998-07-14 | Lg Semicon Co., Ltd. | Thin film transistor and method for fabricating the same |
| CN1311534A (zh) * | 1999-12-10 | 2001-09-05 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| CN101111941A (zh) * | 2004-11-29 | 2008-01-23 | 德克萨斯仪器股份有限公司 | 减小半导体器件中的沟道间距 |
| US20120223311A1 (en) * | 2011-03-04 | 2012-09-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| CN102437196A (zh) * | 2011-12-15 | 2012-05-02 | 昆山工研院新型平板显示技术中心有限公司 | 低温多晶硅薄膜晶体管及其制造方法 |
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105316453A (zh) * | 2014-07-11 | 2016-02-10 | 安徽均益金属科技有限公司 | 一种极速冷却装置 |
| CN104409510A (zh) * | 2014-10-28 | 2015-03-11 | 京东方科技集团股份有限公司 | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 |
| US10043916B2 (en) | 2015-02-06 | 2018-08-07 | Boe Technology Group Co., Ltd. | Thin-film transistor having channel structure with increased width-length ratio |
| WO2016123931A1 (zh) * | 2015-02-06 | 2016-08-11 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、显示基板和显示装置 |
| CN104659108A (zh) * | 2015-03-19 | 2015-05-27 | 京东方科技集团股份有限公司 | 薄膜晶体管及制作方法、阵列基板、显示面板、显示装置 |
| US9905705B2 (en) * | 2015-06-25 | 2018-02-27 | Boe Technology Group Co., Ltd. | Thin film transistor, array substrate and display device |
| CN105097895A (zh) * | 2015-06-25 | 2015-11-25 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及显示装置 |
| CN105097895B (zh) * | 2015-06-25 | 2018-09-21 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及显示装置 |
| US20160380114A1 (en) * | 2015-06-25 | 2016-12-29 | Boe Technology Group Co., Ltd. | Thin film transistor, array substrate and display device |
| CN105390534B (zh) * | 2015-10-28 | 2018-07-17 | 武汉华星光电技术有限公司 | 低温多晶硅薄膜晶体管的制造方法 |
| CN105390534A (zh) * | 2015-10-28 | 2016-03-09 | 武汉华星光电技术有限公司 | 低温多晶硅薄膜晶体管的制造方法 |
| CN105810691A (zh) * | 2016-02-05 | 2016-07-27 | 友达光电股份有限公司 | 像素结构与其制造方法 |
| CN105810691B (zh) * | 2016-02-05 | 2019-01-04 | 友达光电股份有限公司 | 像素结构与其制造方法 |
| US10249763B2 (en) | 2016-04-18 | 2019-04-02 | Boe Technology Group Co., Ltd. | Array substrate, and display device, and fabrication methods |
| CN105870195A (zh) * | 2016-04-18 | 2016-08-17 | 京东方科技集团股份有限公司 | 半导体器件及其制作方法、阵列基板、显示器件 |
| WO2017181698A1 (en) * | 2016-04-18 | 2017-10-26 | Boe Technology Group Co., Ltd. | Array substrate, and display device, and fabrication methods |
| CN106784015A (zh) * | 2017-01-03 | 2017-05-31 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、显示基板及显示装置 |
| CN106784015B (zh) * | 2017-01-03 | 2019-12-03 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、显示基板及显示装置 |
| WO2019213858A1 (zh) * | 2018-05-09 | 2019-11-14 | 深圳市柔宇科技有限公司 | 阵列基板及其制作方法、显示装置 |
| CN112534578A (zh) * | 2018-05-09 | 2021-03-19 | 深圳市柔宇科技股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN112071863A (zh) * | 2020-09-04 | 2020-12-11 | Tcl华星光电技术有限公司 | 一种阵列基板 |
| WO2022047908A1 (zh) * | 2020-09-04 | 2022-03-10 | Tcl华星光电技术有限公司 | 一种阵列基板及其制备方法 |
| US12002814B2 (en) | 2020-09-04 | 2024-06-04 | Tcl China Star Optoelectronics Technology Co., Ltd. | Array substrate and manufacturing method thereof |
| WO2023134294A1 (zh) * | 2022-01-11 | 2023-07-20 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103824780B (zh) | 2016-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103824780B (zh) | 一种低温多晶硅tft器件及其制造方法 | |
| US9761447B2 (en) | Method for manufacturing TFT substrate and TFT substrate manufactured thereof | |
| US8895979B2 (en) | Vertical thin-film transistor structure of display panel and method of fabricating the same | |
| CN102812555B (zh) | 半导体装置及其制造方法 | |
| CN105390451B (zh) | 低温多晶硅tft基板的制作方法 | |
| CN107425044B (zh) | 一种柔性显示面板、其制作方法及显示装置 | |
| CN105097841B (zh) | Tft基板的制作方法及tft基板 | |
| US8119465B1 (en) | Thin film transistor and method for fabricating the same | |
| US20180190490A1 (en) | Thin film transistor and method for fabricating the same | |
| US10347660B2 (en) | Array substrate and manufacturing method thereof | |
| CN105470197A (zh) | 低温多晶硅阵列基板的制作方法 | |
| CN103996716A (zh) | 一种多晶硅薄膜晶体管及其制备方法、阵列基板 | |
| CN104538454A (zh) | 低温多晶硅薄膜晶体管及其制造方法 | |
| CN108447822A (zh) | Ltps tft基板的制作方法 | |
| US20170352711A1 (en) | Manufacturing method of tft backplane and tft backplane | |
| CN104600028A (zh) | 低温多晶硅tft基板的制作方法及其结构 | |
| CN104599959A (zh) | 低温多晶硅tft基板的制作方法及其结构 | |
| US9478665B2 (en) | Thin film transistor, method of manufacturing the same, display substrate and display apparatus | |
| CN101620350B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN111129032A (zh) | 一种阵列基板及其制作方法 | |
| US10957713B2 (en) | LTPS TFT substrate and manufacturing method thereof | |
| US9640554B2 (en) | Pixel structure | |
| US10629746B2 (en) | Array substrate and manufacturing method thereof | |
| CN105552035A (zh) | 低温多晶硅tft阵列基板的制作方法及其结构 | |
| CN101976650A (zh) | 薄膜晶体管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 201506, room two, building 1, building 100, 208 Industrial Road, Shanghai, Jinshan District Patentee after: Shanghai Hehui optoelectronic Co., Ltd Address before: 201506, room two, building 1, building 100, 208 Industrial Road, Shanghai, Jinshan District Patentee before: EverDisplay Optronics (Shanghai) Ltd. |