CN103715201B - 一种阵列基板及其制造方法、goa单元以及显示装置 - Google Patents
一种阵列基板及其制造方法、goa单元以及显示装置 Download PDFInfo
- Publication number
- CN103715201B CN103715201B CN201310713416.3A CN201310713416A CN103715201B CN 103715201 B CN103715201 B CN 103715201B CN 201310713416 A CN201310713416 A CN 201310713416A CN 103715201 B CN103715201 B CN 103715201B
- Authority
- CN
- China
- Prior art keywords
- tft
- channel region
- thickness
- source
- array base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明实施例提供一种阵列基板及其制造方法、GOA单元以及显示装置,涉及显示技术领域。阵列基板包括形成在基板表面的栅极、栅绝缘层、有源层以及源漏金属层,所述源漏金属层用于形成TFT的源漏极和沟道区域,所述阵列基板包括多个第一TFT和多个第二TFT,所述第一TFT的沟道区域的长度小于所述第二TFT的沟道区域的长度。这样一种阵列基板可以避免GOA单元中TFT沟道区域断开而导致的断路不良。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种阵列基板及其制造方法、GOA单元以及显示装置。
背景技术
为了提高显示装置的显示效果,越来越多的人开始将注意力投向显示装置的窄边框设计,现有技术对于窄边框显示器的制作通常是将工艺边际量压缩至极限的方法来实现,其中一项非常重要的技术就是阵列基板行驱动(GateDriveronArray,简称GOA)的技术量产化的实现。利用GOA技术将栅极开关电路集成在显示面板的阵列基板上以形成对显示面板的扫描驱动,从而可以省掉栅极驱动集成电路部分,其不仅可以从材料成本和制作工艺两方面降低产品成本,而且显示面板可以做到两边对称和窄边框的美观设计。
在GOA单元中通常形成有大小与形状多样的TFT(ThinFilmTransistor,薄膜场效应晶体管),这样在通过构图工艺形成TFT的源漏极的过程中,源漏电极灰化工艺中所使用的半色调掩膜板(HalfToneMask,HTM)的透光率需要根据TFT大小产生变化,HTM透光率的变化将引起灰化工艺中不同的TFT的沟道对应位置处的光刻胶的厚度不一致,从而最终导致后续刻蚀后光刻胶相对薄弱的TFT中的沟道发生断开不良。
在GOA单元中,通常包括位于不同区域的两种TFT,这两种TFT的大小并不相同,其的剖面图可以分别如图1和图2所示,其中两种TFT的结构和形成过程相同,均包括依次形成在透明基板1表面的栅极2、栅绝缘层(图中未示出)、有源层3以及源漏金属层4,为了形成沟道,源漏金属层的表面形成有光刻胶层5,当使用HTM曝光显影后,TFT沟道位置对应的源漏金属层4上方的光刻胶层5所保留的光刻胶的厚度并不相同,可以看到,图1所示TFT结构中对应沟道区域的光刻胶层5厚度为h1,图2所示TFT结构中对应沟道区域的光刻胶层5厚度为h2,h1<h2。由于h1的厚度较小,在进一步通过构图工艺形成沟道的过程中,可能会对有源层3产生不必要的刻蚀,这将导致TFT中沟道区域断开,产生不良,使得TFT无法实现相应的功能。
发明内容
本发明的实施例提供一种阵列基板及其制造方法、GOA单元以及显示装置,可以避免GOA单元中TFT沟道区域断开而导致的断路不良。
本发明实施例的一方面,提供一种阵列基板,包括形成在基板表面的栅极、栅绝缘层、有源层以及源漏金属层,所述源漏金属层用于形成TFT的源漏极和沟道区域,所述阵列基板包括多个第一TFT和多个第二TFT,所述第一TFT的沟道区域的长度小于所述第二TFT的沟道区域的长度。
具体的,在形成TFT的源漏极和沟道区域之前,所述源漏金属层的表面还形成有光刻胶层。
其中,所述光刻胶层对应TFT的沟道区域的厚度小于对应TFT的源漏极区域的厚度。
所述光刻胶层对应所述第一TFT的沟道区域的厚度与对应所述第二TFT的沟道区域的厚度相等。
在本发明实施例中,所述光刻胶层采用灰色调掩膜板曝光显影形成。
其中,所述灰色调掩膜板包括灰色调膜层,所述灰色调膜层包括多个第一区域和多个第二区域,所述第一区域对应所述第一TFT的沟道区域,所述第二区域对应所述第二TFT的沟道区域。
位于所述第一区域的灰色调膜层的厚度大于位于所述第二区域的灰色调膜层的厚度。
具体的,位于所述第一区域的灰色调膜层的厚度与位于所述第二区域的灰色调膜层的厚度差为
所述第一TFT的沟道区域的长度为4.0~5.0μm。
所述第二TFT的沟道区域的长度为5.0~6.0μm。
本发明实施例还提供一种阵列基板,包括多个如上所述的第一TFT和第二TFT。
另一方面,本发明实施例还提供一种显示装置,包括如上所述的阵列基板或包括如上所述的GOA单元。
此外,本发明实施例还提供一种阵列基板的制造方法,包括:
在基板的表面依次形成栅极、栅绝缘层、有源层以及源漏金属层。
在形成有所述源漏金属层的基板的表面通过构图工艺处理形成多个第一TFT和第二TFT的源漏极和沟道区域,所述第一TFT的沟道区域的长度小于所述第二TFT的沟道区域的长度。
本发明实施例提供的阵列基板及其制造方法、GOA单元以及显示装置,在形成TFT沟道的过程中,当第一TFT沟道区域的光刻胶层的厚度小于第二TFT沟道区域的光刻胶层的厚度时,通过降低第一TFT的沟道区域的长度,相应的将减少第一TFT沟道区域的光刻胶层的曝光量,从而可以有效实现第一TFT沟道区域的光刻胶层的厚度与第二TFT沟道区域的光刻胶层的厚度之间无明显段差。通过这样一种补偿的方法,可以使得在使用HTM形成TFT沟道区域的过程中,不同大小或形状的TFT在形成沟道区域时,沟道区域所对应的光刻胶的厚度不会因HTM光透过率较大而变得较薄,从而避免了GOA单元中TFT在形成沟道区域时因刻蚀厚度过大而引起的沟道区域断开,从而避免了TFT沟道区域的断路不良,显著提高了产品的质量。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为现有技术中一种阵列基板的结构示意图;
图2为现有技术中另一阵列基板的结构示意图;
图3为本发明实施例提供的一种阵列基板中第一TFT的形成结构示意图;
图4为本发明实施例提供的一种阵列基板中第二TFT的形成结构示意图;
图5为形成本发明实施例提供的阵列基板的一种灰色调掩膜板的结构示意图;
图6为本发明实施例中TFT的沟道区域的长度L与灰色调膜层50的厚度T的关系示意图;
图7为本发明实施例提供的一种阵列基板制造方法的流程示意图;
图8为形成TFT沟道区域的方法流程示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明实施例提供的阵列基板,如图3和图4所示,包括形成在基板30表面的栅极31、栅绝缘层(图中未示出)、有源层32以及源漏金属层33,该源漏金属层33用于形成TFT的源漏极和沟道区域,其中,阵列基板包括多个第一TFT和多个第二TFT,第一TFT的结构可以如图3所示,第二TFT的结构可以如图4所示,其中第一TFT的沟道区域的长度L1小于第二TFT的沟道区域的长度L2。
其中,基板30具体可以采用包括玻璃或透明树脂等材料制成的透明基板,栅极31、栅绝缘层32以及有源层可以分别通过构图工艺依次形成在透明基板30的表面。源漏金属层33可以通过一次构图工艺处理分别形成TFT的源漏极和沟道区域,其中源漏金属层34在对应有源层位置处断开,从而形成TFT的沟道区域。
需要说明的是,第一TFT和第二TFT均可以位于GOA单元中,且第一TFT与第二TFT的大小或形状不同。在本发明实施例中,是以第一TFT的尺寸大小小于第二TFT为例进行的说明,当第一TFT的尺寸大小小于第二TFT时,第一TFT在形成沟道区域时通常因刻蚀厚度过大较容易出现沟道区域断开的情况。当然,本发明实施例在此也仅仅是举例说明,而并非对本发明所做的限制,在本发明实施例中,第一TFT可以包括在形成沟道区域时因刻蚀厚度过大而出现沟道区域断开的这样一类的TFT。
本发明实施例提供的阵列基板,在形成TFT沟道的过程中,当第一TFT沟道区域的光刻胶层的厚度小于第二TFT沟道区域的光刻胶层的厚度时,通过降低第一TFT的沟道区域的长度,相应的将减少第一TFT沟道区域的光刻胶层的曝光量,从而可以有效实现第一TFT沟道区域的光刻胶层的厚度与第二TFT沟道区域的光刻胶层的厚度之间无明显段差。通过这样一种补偿的方法,可以使得在使用HTM形成TFT沟道区域的过程中,不同大小或形状的TFT在形成沟道区域时,沟道区域所对应的光刻胶的厚度不会因HTM光透过率较大而变得较薄,从而避免了GOA单元中TFT在形成沟道区域时因刻蚀厚度过大而引起的沟道区域断开,从而避免了TFT沟道区域的断路不良,显著提高了产品的质量。
进一步地,如图3或图4所示,在形成TFT的源漏极和沟道区域之前,源漏金属层33的表面还可以形成有光刻胶层34。
其中,光刻胶层34对应TFT的沟道区域的厚度小于对应TFT的源漏极区域的厚度。
优选的,在如图3和图4所示的阵列基板结构中,光刻胶层34对应第一TFT的沟道区域的厚度t1与对应第二TFT的沟道区域的厚度t2可以相等。这样一来,可以进一步保证第一TFT在形成沟道区域时不会因刻蚀厚度过大而引起沟道区域断开,从而避免了TFT沟道区域的断路不良。
进一步地,光刻胶层34可以采用灰色调掩膜板曝光显影形成。
其中,灰色调掩膜板的结构可以如图5所示,包括灰色调膜层50,其中,灰色调膜层50又包括多个第一区域51和多个第二区域52,该第一区域51对应第一TFT的沟道区域,第二区域52对应第二TFT的沟道区域。
位于第一区域51的灰色调膜层50的厚度T1大于位于第二区域52的灰色调膜层50的厚度T2。
需要说明的是,在TFT的制作过程中,TFT的沟道区域的长度越小,在进行构图工艺以形成沟道区域时,应当相应的减少TFT沟道区域的光刻胶层的曝光量。当采用灰色调掩膜板时,随着灰色调膜层厚度的增加,掩膜板的透光率也将逐渐下降,相应的对于TFT沟道区域的光刻胶层的曝光量也会减少。
具体的,在其他外界条件不变的情况下,TFT的沟道区域的长度L与灰色调膜层50的厚度T的关系可以如图6所示,其中TFT的沟道区域的长度L的单位为μm,灰色调膜层50的厚度T的单位为可以看到,随着TFT沟道区域的长度L的增加,所需要的透光率也随之增加,相应的灰色调膜层50的厚度T随之减少以实现透光率的增加,当TFT沟道区域的长度L增加到6μm以上时,灰色调膜层50的厚度T将不再随着TFT沟道区域的长度L的增加而减少。
作为一种优选的实施例,位于第一区域51的灰色调膜层50的厚度T1与位于第二区域52的灰色调膜层50的厚度T2差可以为相应的,第一TFT的沟道区域的长度L1可以为4.0~5.0μm,第二TFT的沟道区域的长度L2可以为5.0~6.0μm。例如,L1具体可以选取4.5μm,L2具体可以选取5.5μm。采用这样一种尺寸的TFT的沟道长度设计,可以有效减少第一TFT沟道区域的光刻胶层的曝光量,从而可以有效实现第一TFT沟道区域的光刻胶层的厚度与第二TFT沟道区域的光刻胶层的厚度之间无明显段差。
通过这样一种补偿的方法,可以使得在使用HTM形成TFT沟道区域的过程中,不同大小或形状的TFT在形成沟道区域时,沟道区域所对应的光刻胶的厚度不会因HTM光透过率较大而变得较薄,从而避免了GOA单元中TFT在形成沟道区域时因刻蚀厚度过大而引起的沟道区域断开,从而避免了TFT沟道区域的断路不良,显著提高了产品的质量。
需要说明的是,以上所述的TFT均是以底栅结构为例进行的说明,本发明实施例提供的这样一种结构的阵列基板同样可以采用顶栅结构的TFT。与底栅结构的TFT的不同之处在于,在顶栅结构的TFT中,包括依次形成在基板表面的源漏金属层、有源层、栅绝缘层以及栅极,源漏金属层用于形成TFT的源漏极以及TFT的沟道区域。为了避免TFT在形成沟道区域时因刻蚀厚度过大而引起沟道区域断开,同样可以采用第一TFT的沟道区域的长度L1小于第二TFT的沟道区域的长度L2的这样一种设计。
本发明实施例提供的GOA单元,包括多个如上所述的第一TFT和第二TFT。
这样一种结构的GOA单元,在形成TFT沟道的过程中,当第一TFT沟道区域的光刻胶层的厚度小于第二TFT沟道区域的光刻胶层的厚度时,通过降低第一TFT的沟道区域的长度,相应的将减少第一TFT沟道区域的光刻胶层的曝光量,从而可以有效实现第一TFT沟道区域的光刻胶层的厚度与第二TFT沟道区域的光刻胶层的厚度之间无明显段差。通过这样一种补偿的方法,可以使得在使用HTM形成TFT沟道区域的过程中,不同大小或形状的TFT在形成沟道区域时,沟道区域所对应的光刻胶的厚度不会因HTM光透过率较大而变得较薄,从而避免了GOA单元中TFT在形成沟道区域时因刻蚀厚度过大而引起的沟道区域断开,从而避免了TFT沟道区域的断路不良,显著提高了产品的质量。
此外,本发明实施例还提供一种显示装置,具体的,该显示装置可以包括如上所述的阵列基板或包括如上所述的GOA单元。
需要说明的是本发明所提供的显示装置可以为:液晶面板、电子纸、OLED面板、液晶电视、液晶显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件。
由于阵列基板或GOA单元的结构已在前述实施例中做了详细的描述,此处不再赘述。
本发明实施例提供的阵列基板的制造方法,如图7所示,包括:
S701、在基板的表面依次形成栅极、栅绝缘层、有源层以及源漏金属层。
S702、在形成有源漏金属层的基板的表面通过构图工艺处理形成多个第一TFT和第二TFT的源漏极和沟道区域,该第一TFT的沟道区域的长度小于第二TFT的沟道区域的长度。
需要说明的是,第一TFT和第二TFT均可以位于GOA单元中,且第一TFT与第二TFT的大小或形状不同。在本发明实施例中,是以第一TFT的尺寸大小小于第二TFT为例进行的说明,当第一TFT的尺寸大小小于第二TFT时,第一TFT在形成沟道区域时通常因刻蚀厚度过大较容易出现沟道区域断开的情况。当然,本发明实施例在此也仅仅是举例说明,而并非对本发明所做的限制,在本发明实施例中,第一TFT可以包括在形成沟道区域时因刻蚀厚度过大而出现沟道区域断开的这样一类的TFT。
本发明实施例提供的阵列基板制造方法,在形成TFT沟道的过程中,当第一TFT沟道区域的光刻胶层的厚度小于第二TFT沟道区域的光刻胶层的厚度时,通过降低第一TFT的沟道区域的长度,相应的将减少第一TFT沟道区域的光刻胶层的曝光量,从而可以有效实现第一TFT沟道区域的光刻胶层的厚度与第二TFT沟道区域的光刻胶层的厚度之间无明显段差。通过这样一种补偿的方法,可以使得在使用HTM形成TFT沟道区域的过程中,不同大小或形状的TFT在形成沟道区域时,沟道区域所对应的光刻胶的厚度不会因HTM光透过率较大而变得较薄,从而避免了GOA单元中TFT在形成沟道区域时因刻蚀厚度过大而引起的沟道区域断开,从而避免了TFT沟道区域的断路不良,显著提高了产品的质量。
进一步地,如图8所示,所述在形成有源漏金属层的基板的表面通过构图工艺处理形成多个第一TFT和第二TFT的源漏极和沟道区域具体可以包括:
S801、在源漏金属层的表面形成光刻胶层。
S802、采用灰色调掩膜板对光刻胶层进行曝光显影,以使得光刻胶层对应TFT的沟道区域的厚度小于对应TFT的源漏极区域的厚度,且光刻胶层对应第一TFT的沟道区域的厚度与对应第二TFT的沟道区域的厚度相等。
其中,灰色调掩膜板的结构可以如图5所示,包括灰色调膜层50,其中,灰色调膜层50又包括多个第一区域51和多个第二区域52,该第一区域51对应第一TFT的沟道区域,第二区域52对应第二TFT的沟道区域。位于第一区域51的灰色调膜层50的厚度T1大于位于第二区域52的灰色调膜层50的厚度T2。
S803、刻蚀掉TFT的沟道区域对应的光刻胶层,剥离剩余的光刻胶层,形成多个第一TFT和第二TFT的源漏极和沟道区域。
作为一种优选的实施例,位于第一区域的灰色调膜层的厚度T1与位于第二区域的灰色调膜层的厚度差可以为相应的,第一TFT的沟道区域的长度可以为4.0~5.0μm,第二TFT的沟道区域的长度可以为5.0~6.0μm。例如,第一TFT的沟道区域的长度具体可以选取4.5μm,第二TFT的沟道区域的长度具体可以选取5.5μm。采用这样一种尺寸的TFT的沟道长度设计,可以有效减少第一TFT沟道区域的光刻胶层的曝光量,从而可以有效实现第一TFT沟道区域的光刻胶层的厚度与第二TFT沟道区域的光刻胶层的厚度之间无明显段差。
通过这样一种补偿的方法,可以使得在使用HTM形成TFT沟道区域的过程中,不同大小或形状的TFT在形成沟道区域时,沟道区域所对应的光刻胶的厚度不会因HTM光透过率较大而变得较薄,从而避免了GOA单元中TFT在形成沟道区域时因刻蚀厚度过大而引起的沟道区域断开,从而避免了TFT沟道区域的断路不良,显著提高了产品的质量。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
Claims (9)
1.一种阵列基板,包括形成在基板表面的栅极、栅绝缘层、有源层以及源漏金属层,所述源漏金属层用于形成TFT的源漏极和沟道区域,其特征在于,所述阵列基板包括多个第一TFT和多个第二TFT,所述第一TFT的沟道区域的长度小于所述第二TFT的沟道区域的长度;在形成TFT的源漏极和沟道区域之前,所述源漏金属层的表面还形成有光刻胶层;所述光刻胶层采用灰色调掩膜板曝光显影形成;
所述灰色调掩膜板包括灰色调膜层,所述灰色调膜层包括多个第一区域和多个第二区域,所述第一区域对应所述第一TFT的沟道区域,所述第二区域对应所述第二TFT的沟道区域;
位于所述第一区域的灰色调膜层的厚度大于位于所述第二区域的灰色调膜层的厚度。
2.根据权利要求1所述的阵列基板,其特征在于,
所述光刻胶层对应TFT的沟道区域的厚度小于对应TFT的源漏极区域的厚度;
所述光刻胶层对应所述第一TFT的沟道区域的厚度与对应所述第二TFT的沟道区域的厚度相等。
3.根据权利要求1所述的阵列基板,其特征在于,位于所述第一区域的灰色调膜层的厚度与位于所述第二区域的灰色调膜层的厚度差为
4.根据权利要求1-3任一所述的阵列基板,其特征在于,
所述第一TFT的沟道区域的长度为4.0~5.0μm;
所述第二TFT的沟道区域的长度为5.0~6.0μm。
5.一种GOA单元,其特征在于,包括多个如权利要求1-4任一所述的第一TFT和第二TFT。
6.一种显示装置,其特征在于,包括如权利要求1-4任一所述的阵列基板或包括如权利要求5所述的GOA单元。
7.一种阵列基板的制造方法,其特征在于,包括:
在基板的表面依次形成栅极、栅绝缘层、有源层以及源漏金属层;
在形成有所述源漏金属层的基板的表面通过构图工艺处理形成多个第一TFT和第二TFT的源漏极和沟道区域,所述第一TFT的沟道区域的长度小于所述第二TFT的沟道区域的长度;在所述源漏金属层的表面形成光刻胶层;
采用灰色调掩膜板对所述光刻胶层进行曝光显影,以使得所述光刻胶层对应TFT的沟道区域的厚度小于对应TFT的源漏极区域的厚度,且所述光刻胶层对应所述第一TFT的沟道区域的厚度与对应所述第二TFT的沟道区域的厚度相等;
刻蚀掉TFT的沟道区域对应的所述光刻胶层,剥离剩余的光刻胶层,形成多个第一TFT和第二TFT的源漏极和沟道区域。
8.根据权利要求7所述的阵列基板的制造方法,其特征在于,所述第一TFT的沟道区域的灰色调膜层的厚度与位于所述第二TFT的沟道区域的灰色调膜层的厚度差为
9.根据权利要求7-8任一所述的阵列基板的制造方法,其特征在于,
所述第一TFT的沟道区域的长度为4.0~5.0μm;
所述第二TFT的沟道区域的长度为5.0~6.0μm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310713416.3A CN103715201B (zh) | 2013-12-20 | 2013-12-20 | 一种阵列基板及其制造方法、goa单元以及显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310713416.3A CN103715201B (zh) | 2013-12-20 | 2013-12-20 | 一种阵列基板及其制造方法、goa单元以及显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103715201A CN103715201A (zh) | 2014-04-09 |
CN103715201B true CN103715201B (zh) | 2016-06-22 |
Family
ID=50408039
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310713416.3A Expired - Fee Related CN103715201B (zh) | 2013-12-20 | 2013-12-20 | 一种阵列基板及其制造方法、goa单元以及显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103715201B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105870057B (zh) | 2016-04-28 | 2019-06-07 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法和显示装置 |
CN111796706A (zh) * | 2020-05-22 | 2020-10-20 | 南昌欧菲显示科技有限公司 | 面板及其制备方法、触控显示屏和电子设备 |
WO2023108429A1 (zh) * | 2021-12-14 | 2023-06-22 | 京东方科技集团股份有限公司 | 薄膜晶体管的制备方法、阵列基板及显示面板 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6531713B1 (en) * | 1999-03-19 | 2003-03-11 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and manufacturing method thereof |
CN102566112A (zh) * | 2011-10-19 | 2012-07-11 | 友达光电股份有限公司 | 具有高开口率的液晶显示装置 |
CN102789107A (zh) * | 2012-09-07 | 2012-11-21 | 深圳市华星光电技术有限公司 | 液晶显示面板 |
-
2013
- 2013-12-20 CN CN201310713416.3A patent/CN103715201B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6531713B1 (en) * | 1999-03-19 | 2003-03-11 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and manufacturing method thereof |
CN102566112A (zh) * | 2011-10-19 | 2012-07-11 | 友达光电股份有限公司 | 具有高开口率的液晶显示装置 |
CN102789107A (zh) * | 2012-09-07 | 2012-11-21 | 深圳市华星光电技术有限公司 | 液晶显示面板 |
Also Published As
Publication number | Publication date |
---|---|
CN103715201A (zh) | 2014-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI553837B (zh) | 製作顯示面板之方法 | |
CN102655175B (zh) | Tft、阵列基板及显示装置、制备该tft的掩模板 | |
WO2020140366A1 (en) | Array substrate and manufacturing method thereof, display panel and display apparatus | |
US8962404B2 (en) | Method for manufacturing fan-out lines on array substrate | |
WO2017147974A1 (zh) | 阵列基板的制作方法及制得的阵列基板 | |
US9530807B2 (en) | Thin film transistor array substrate, manufacturing method thereof, and display device | |
US20170052418A1 (en) | Array substrate, manufacturing method thereof, liquid crystal display panel and display device | |
WO2017219411A1 (zh) | 阵列基板及其制作方法 | |
JP2007199708A5 (zh) | ||
WO2014169525A1 (zh) | 阵列基板及其制备方法、显示装置 | |
WO2015010397A1 (zh) | 阵列基板及其制造方法、显示装置 | |
KR20190077570A (ko) | 어레이 기판, 그 제조 방법 및 표시 장치 | |
US10768489B2 (en) | Display panel with spacers and walls for the spacers, manufacturing method thereof and display device | |
WO2018032670A1 (zh) | Tft基板的制作方法 | |
US9219088B2 (en) | Array substrate, manufacturing method thereof, and display device | |
WO2020082623A1 (zh) | 薄膜晶体管及其制造方法 | |
WO2021031532A1 (zh) | 触控阵列基板及其制备方法 | |
CN103715201B (zh) | 一种阵列基板及其制造方法、goa单元以及显示装置 | |
WO2014187104A1 (zh) | 显示面板及其制造方法、显示装置 | |
CN105448824A (zh) | 阵列基板及其制作方法、显示装置 | |
WO2016206203A1 (zh) | 导电结构及其制作方法、阵列基板、显示装置 | |
US20150303306A1 (en) | Thin film transistor and method for manufacturing the same, array substrate, display device | |
WO2020093442A1 (zh) | 阵列基板的制作方法及阵列基板 | |
WO2014205987A1 (zh) | 一种阵列基板及其制造方法、显示装置 | |
CN102790056B (zh) | 阵列基板及其制作方法、goa单元制作方法及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160622 Termination date: 20201220 |
|
CF01 | Termination of patent right due to non-payment of annual fee |