CN103488113B - 一种适用于5v应用环境的单片机 - Google Patents

Abstract

本发明公开一种适用于5V应用环境的单片机，所述单片机至少包括全内置降压电源系统、内核、I/O及其他对外接口电路，其中在I/O及其他对外接口电路中应用非易失性存储工艺中的高压器件，使I/O及其他对外接口电路能够工作在5V电压下。本发明的单片机能够与5V外部设备直接通信，而不需要外部的电平转换设备，并能够发挥半导体器件的特征尺寸不断减小的优势，减小芯片面积，降低成本。

Description

一种适用于5V应用环境的单片机

技术领域：

本发明涉及集成电路设计领域，特别是涉及一种适用于5V应用环境的单片机。

背景技术：

单片机的运行程序存储在只读存储器内，只读存储器是一种非易失性存储器。为了实现全集成化，单片机芯片通常采用非易失性存储工艺进行设计制造，例如Embedded Flash工艺、OTP工艺、MTP工艺、E²PROM工艺等。中国专利文献CN102033501A是本发明最接近的现有技术。非易失性存储工艺提供三种半导体器件：内核器件、I/O器件、高压器件。内核器件的特征尺寸相对最小，工作电压相对最低，用于设计芯片的主要功能电路；I/O器件的特征尺寸相对较大，工作电压相对较高，用于设计芯片的I/O及其他对外接口电路；高压器件的特征尺寸相对最大，工作电压相对最高，通常仅仅用于设计与只读存储器相关的高压电路。例如，工艺厂家（Foundry）提供的IP核、I/O库等都不采用高压器件，而采用内核器件和I/O器件。随着半导体工艺的革新，半导体器件的特征尺寸不断缩小，同时器件的工作电压下降，单片机芯片中内核（Core）的工作电压由原来的5V、3.3V降为1.8V、1.2V甚至更低，I/O及其他对外接口电路的工作电压则降为3.3V、2.5V等，对外接口电路的信号电压范围也相应下降。在5V应用环境中，装置或设备的电源电压为5V，信号电压为0~5V。新工艺下的单片机如何适用于5V应用环境是需要解决的问题。

现有技术方案一如图1所示，单片机芯片的内核、I/O及其他对外接口电路采用旧工艺设计制造。在旧工艺中，由于内核器件和I/O器件的特征尺寸较大，内核、I/O及其他对外接口电路可以工作在5V电压下，使得对外接口能够直接与5V外部设备交互。该方案的缺点是，单片机芯片不能够适应半导体工艺的进步，芯片面积较大，单片机成本较高。

现有技术方案二如图2所示，单片机芯片的内核、I/O及其他对外接口电路采用新工艺设计制造。在新工艺中，内核器件和I/O器件的特征尺寸较小，内核的工作电压为V_Core，I/O及其他对外接口电路的工作电压为V_IO，且V_Core≤V_IO＜5V。I/O及其他对外接口内具有电平转换电路，对内输入或者输出0~V_Core信号，对外输出或者输入0~V_IO信号。其中，传统的低电压到高电压的电平转换电路如图3所示，反相器I1采用内核器件，NMOS管N1和N2以及PMOS管P1和P2均为I/O器件，反相器I2采用I/O器件。该方案的缺点是，单片机与5V外部设备通信时需要外部附加逻辑，例如外部电平转换设备，这导致PCB板布局布线的复杂度增大，总体成本增加。

发明内容：

本发明的目的是针对上述存在的问题，提供一种适用于5V应用环境的单片机。该方法充分利用非易失性存储工艺的特点，使单片机芯片适应半导体工艺的发展，减小芯片面积，同时单片机能够与5V外部设备直接交互，减小PCB板的面积和布局布线复杂度，降低成本。

实现本发明目的的技术方案是：一种适用于5V应用环境的单片机，所述单片机至少包括全内置降压电源系统、内核、对外接口电路；所述全内置降压电源系统采用非易失性存储工艺中的高压器件和/或非易失性存储工艺中的I/O器件，所述全内置降压电源系统提供内核电源电压V_Core，且内核电源电压V_Core＜5V；所述内核采用非易失性存储工艺中的内核器件；所述对外接口电路包括I/O电路，所述对外接口电路采用非易失性存储工艺中的内核器件和非易失性存储工艺中的高压器件，所述对外接口电路具有电平转换电路，所述电平转换电路包括0~V_Core信号到0~5V信号的电平转换电路，以及0~5V信号到0~V_Core信号的电平转换电路。

传统的低电压到高电压的电平转换电路，仅仅将其I/O器件替换为高压器件，是无法直接应用在5V环境中的。高压器件的阈值电压相对要高得多，用0~V_Core信号直接控制高压器件时会导致高压器件开关不完全，造成电平转换电路工作异常。因此，所述0~V_Core信号到0~5V信号的电平转换电路需要对传统电路结构进行调整改进。

所述0~V_Core信号到0~5V信号的电平转换电路的一种实施方式，包括第一反相器、第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管、第一PMOS晶体管、第二PMOS晶体管、第二反相器。

所述第一反相器的输入以及第一NMOS晶体管的栅极输入为0~V_Core信号，所述第一反相器的输出端连接第二NMOS晶体管的栅极。所述第一反相器内的晶体管为非易失性存储工艺中的内核器件。

所述第一NMOS晶体管和第二NMOS晶体管的源极连接地电压，漏极分别连接第三NMOS晶体管和第四NMOS晶体管的源极。所述第一NMOS晶体管和第二NMOS晶体管为非易失性存储工艺中的I/O器件，便于0~V_Core信号直接控制。

所述第三NMOS晶体管和第四NMOS晶体管的栅极连接参考电压V_ref，漏极分别连接第一PMOS晶体管和第二PMOS晶体管的漏极。所述第三NMOS晶体管和第四NMOS晶体管为非易失性存储工艺中的高压器件或者非易失性存储工艺中的I/O器件，具有分压保护作用，使第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管工作在安全电压范围之内。

所述第一PMOS晶体管和第二PMOS晶体管交叉耦合连接，且源极连接5V电源电压。所述第一PMOS晶体管和第二PMOS晶体管为非易失性存储工艺中的高压器件。

所述第二反相器的输入连接第二PMOS晶体管的漏极，输出0~5V信号。所述第二反相器内的晶体管为非易失性存储工艺中的高压器件。

所述单片机可以是51单片机。

有益效果：

与现有技术相比，本发明的单片机具有以下优点：

（1）本发明采用全内置降压电源系统把外部5V输入电压降为内核所需要的电源电压V_Core，使得单片机芯片不需要从外部输入低的电源电压，仅需要单独的5V电源电压即可。单片机适合5V电源的应用环境。

（2）内核通常包括大规模的数模混合电路，本发明在内核中采用非易失性存储工艺中的尺寸较小的内核器件，能够大大减小内核的面积，从而减小芯片面积，降低芯片成本。

（3）本发明在I/O及其他对外接口电路中，一方面加入高压器件，另一方面改进传统的电平转换电路，实现了0~V_Core信号到0~5V信号的双向传输，单片机芯片能够与5V应用环境中的外部设备直接通信，不需要外部电平转换设备，减小PCB板的面积和布局布线复杂度以及总体成本。单片机适合5V信号的应用环境。

（4）本发明的单片机芯片能够采用特征尺寸较小的新工艺设计制造，例如深亚微米非易失性存储工艺，芯片的集成度更高，适应未来芯片的发展趋势。

（5）本发明的单片机芯片在设计制造过程中，不需要增加额外的半导体材料、制作步骤、光掩膜等，附加成本低，实用性强，可提高单片机在5V应用环境中的竞争力。

（6）由于外部引脚相同，本发明的单片机可直接替换传统的旧工艺5V单片机，兼容性强，应用方便。

附图说明：

图1为现有技术方案一的工作原理示意图。

图2为现有技术方案二的工作原理示意图。

图3为传统的低电压到高电压的电平转换电路示意图。

图4为本发明的工作原理示意图。

图5为本发明的一种实施例的低电压到高电压的电平转换电路示意图。

图6为本发明的一种实施例的工作原理示意图。

具体实施方式：

为了使本发明的内容更容易被清楚地理解，下面根据具体实施例并结合附图，对本发明作进一步详细的说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

在本实施例中，单片机芯片由0.18μm Embedded-Flash 1.8V/3.3V工艺进行设计制造。该工艺提供内核器件、I/O器件和高压器件。内核器件的最小尺寸为0.18μm，工作电压为1.8V；I/O器件的最小尺寸为0.34μm或者0.35μm，工作电压为3.3V。高压器件的最小尺寸为0.45μm或者0.5μm，工作电压为5V或者以上。应当理解，不同的非易失性存储工艺具有不同的特征尺寸，本发明不局限于上述0.18μm工艺。

见图4~6，在本实施例中，一个8051单片机由外部5V电源单独供电，直接驱动一个5V外部设备，并与其直接通信。

该8051单片机包括全内置降压电源系统、8051内核（Core）、I/O及其他对外接口电路。全内置降压电源系统具有降压稳压器，采用上述0.18μm工艺中的5V高压器件和/或3.3V I/O器件，降压稳压器为8051内核提供1.8V电源电压。8051内核采用上述工艺中的1.8V内核器件。I/O及其他对外接口电路采用上述0.18μm工艺中的1.8V内核器件和3.3V I/O器件，还采用5V高压器件，从而能够承受5V工作电压。I/O及其他对外接口电路中具有电平转换电路。一方面，电平转换电路将接收的0~5V信号转换为0~1.8V信号，并发送给8051内核；另一方面，电平转换电路将8051内核产生的0~1.8V信号转换为0~5V信号，并对外输出。I/O及其他对外接口电路能够直接发送或者接收0~5V信号。

传统的高电压到低电压的电平转换电路，将其3.3V I/O器件替换为5V高压器件，即可用于实现0~5V信号到0~1.8V信号的电平转换。传统的低电压到高电压的电平转换电路，仅仅将其3.3V I/O器件替换为5V高压器件，无法直接应用于0~1.8V信号到0~5V信号的电平转换。因为高压器件的阈值电压相对较高，而且0~1.8V信号相比0~5V信号小很多，不能够控制高压器件完全的开启或者关断。

为此，需要对传统的低电压到高电压的电平转换电路进行改进，改进后的电路结构如图5所示。反相器I3对输入的0~1.8V信号取反，反相器I3内的晶体管为1.8V内核器件。NMOS管N1和N2的栅极分别接收0~1.8V信号及其反相信号，漏极分别连接NMOS管N3和N4的源极，NMOS管N1和N2为3.3V I/O器件。NMOS管N3和N4的栅极连接参考电压V_ref，漏极分别连接PMOS管P1和P2的漏极，NMOS管N3和N4为5V高压器件或者3.3V I/O器件。PMOS管P1和P2交叉耦合连接，源极连接5V电源电压，PMOS管P1和P2为5V高压器件。反相器I4的输入连接PMOS管P2的漏极，反相器I4对PMOS管P2的漏极信号进行整形，并输出0~5V信号。该电平转换电路的优点包括：NMOS管N1和N2为3.3V I/O器件，可由0~1.8V信号直接控制；NMOS管N3和N4分别串联NMOS管N1和N2，起到分压保护的作用，使NMOS管N1和N2两端的电压不会达到5V，避免NMOS管N1和N2的栅氧被击穿，提高了电路的稳定性和鲁棒性。

综上所述，该8051单片机的I/O及其他对外接口电路实现了0~1.8V信号到0~5V信号的双向转换以及接收和发送，因此该单片机能够直接驱动5V外部设备，并与5V外部设备进行无缝通信。

对比现有技术一、现有技术二和本发明，见图1、图2和图4。

（1）在现有技术方案一中，单片机能够与5V外部设备直接通信，但是单片机芯片采用旧工艺设计制造，内核采用特征尺寸为0.45μm或者以上的内核器件，导致单片机芯片尤其是内核的面积增加，单片机成本增加，而且单片机芯片不能够适应半导体工艺的发展趋势。

（2）在现有技术方案二中，单片机芯片采用先进的新工艺设计制造，但是I/O及其他对外接口电路仅仅采用内核器件和I/O器件，I/O及其他对外接口电路只能工作在低于5V的电源电压下，信号电压范围低于5V，使单片机不能够与5V外部设备直接通信，而必须借助外部电平转换设备，导致PCB板的布局布线更加复杂，并造成总体成本增加。

（3）本发明的单片机充分利用非易失性存储工艺的资源，打破其高压器件的常规应用，在I/O及其他对外接口电路中加入高压器件，使I/O及其他对外接口电路能够工作在5V电压下，而芯片的内核仍然采用常规的内核器件。为此，在芯片内设置全内置降压电源系统为内核提供工作电压，并改进传统的低电压到高电压的电平转换电路。本发明的单片机至少有两方面的优势：第一，单片机能够直接应用于5V信号环境，不需要额外的外部电平转换电路。第二，芯片内核采用特征尺寸较小的新工艺中的内核器件，芯片面积小且功耗低，能够适应半导体工艺的发展趋势。本发明能够提高单片机在5V应用环境中的市场竞争力。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种适用于5V应用环境的单片机，其特征是：所述单片机至少包括全内置降压电源系统、内核、对外接口电路；所述全内置降压电源系统采用非易失性存储工艺中的高压器件和/或非易失性存储工艺中的I/O器件，所述全内置降压电源系统提供内核电源电压V_Core，且内核电源电压V_Core＜5V；所述内核采用非易失性存储工艺中的内核器件；所述对外接口电路包括I/O电路，所述对外接口电路采用非易失性存储工艺中的内核器件和非易失性存储工艺中的高压器件，所述对外接口电路具有电平转换电路，所述电平转换电路包括0~V_Core信号到0~5V信号的电平转换电路，以及0~5V信号到0~V_Core信号的电平转换电路。

2.根据权利要求1所述的一种适用于5V应用环境的单片机，其特征是：所述内核器件包括内核晶体管；所述I/O器件包括I/O晶体管；所述高压器件包括高压晶体管。

3.根据权利要求1所述的一种适用于5V应用环境的单片机，其特征是：所述全内置降压电源系统是降压稳压器。

4.根据权利要求1所述的一种适用于5V应用环境的单片机，其特征是：所述对外接口电路采用非易失性存储工艺中的内核器件、非易失性存储工艺中的I/O器件和非易失性存储工艺中的高压器件。

5.根据权利要求1所述的一种适用于5V应用环境的单片机，其特征是：所述0~V_Core信号到0~5V信号的电平转换电路包括第一反相器、第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管、第一PMOS晶体管、第二PMOS晶体管、第二反相器；

所述第一反相器的输入以及第一NMOS晶体管的栅极输入为0~V_Core信号，所述第一反相器的输出端连接第二NMOS晶体管的栅极；

所述第一反相器内的晶体管为非易失性存储工艺中的内核器件；

所述第一NMOS晶体管和第二NMOS晶体管的源极连接地电压，漏极分别连接第三NMOS晶体管和第四NMOS晶体管的源极；

所述第一NMOS晶体管和第二NMOS晶体管为非易失性存储工艺中的I/O器件；

所述第三NMOS晶体管和第四NMOS晶体管的栅极连接参考电压V_ref，漏极分别连接第一PMOS晶体管和第二PMOS晶体管的漏极；

所述第三NMOS晶体管和第四NMOS晶体管为非易失性存储工艺中的高压器件或者非易失性存储工艺中的I/O器件；

所述第一PMOS晶体管和第二PMOS晶体管交叉耦合连接，且源极连接5V电源电压；

所述第一PMOS晶体管和第二PMOS晶体管为非易失性存储工艺中的高压器件；

所述第二反相器的输入连接第二PMOS晶体管的漏极，输出0~5V信号；

所述第二反相器内的晶体管为非易失性存储工艺中的高压器件。

6.根据权利要求1所述的一种适用于5V应用环境的单片机，其特征是：所述单片机是51单片机。