CN103280503B - 半导体器件 - Google Patents

Abstract

本发明提供了一种半导体器件，属于半导体技术领域。它解决了现有衬底与外延层不可避免的存在晶格失配和热胀失配的问题，同时也存在自发极化以及电压极化而引起的内部电场的问题。本半导体器件包括衬底和动作层，在所述衬底上生长有设有n型电极的n型半导体和生长有设有p型电极的p型半导体，在所述衬底与动作层之间生长有能够降低衬底结晶缺陷对半导体器件影响的缓冲层。本发明通过在衬底和动作层之间生长缓冲层来降低衬底结晶缺陷对半导体器件影响，有较好的高可靠性和更高的效率。

Description

半导体器件

技术领域

本发明属于半导体技术领域，涉及半导体器件，特别是在衬底上既含有p型电极的p型半导体又含有n型电极的n型半导体的半导体器件。

背景技术

现有技术中，在衬底上既含有p型电极的p型半导体又含有n型电极的n型半导体的半导体器件只是简单的将功率输出。由于衬底本身就存在结晶缺陷，在这种情况下，衬底还要通过异质外延技术生长外延层，而衬底材料与外延层的材料是不同的，因此衬底与外延层不可避免的存在晶格失配（lattice mismatch）和热胀失配的问题，同时也存在自发极化以及电压极化而引起的内部电场的问题，影响了发光效率。

另外，内部量子的效率与结晶缺陷的密度具有很强的反比关系，因此，提高其设计性和控制性均是非常困难的。也有必要进一步地提高功率输出效率，增加功率输出量。为达到这个目的，需要在结晶缺陷和不纯物含量都极少的高品质结晶的基础上进行，并且还要减少内部量子非发光性的再结合比例，提高内部量子的效率进而开发制成高效率的半导体器件。

发明内容

本发明针对现有的技术存在上述问题，提出了一种半导体器件，本发明所要解决的技术问题：针对在衬底上既含有p型电极的p型半导体又含有n型电极的n型半导体的半导体器件，如何减少衬底的结晶缺陷对动作层的影响，进而提高半导体器件的效率和可靠性。

本发明通过下列技术方案来实现：半导体器件包括衬底和动作层，在所述衬底上生长有设有n型电极的n型半导体和生长有设有p型电极的p型半导体，其特征在于，在所述衬底与动作层之间生长有能够降低衬底结晶缺陷对半导体器件影响的缓冲层。

由于衬底的结晶缺陷不可避免，本发明通过在衬底生长外延的表面上生长缓冲层来降低衬底结晶缺陷对半导体器件影响，从而提高半导体器件的效率和可靠性。

在上述的半导体器件中，所述衬底为单晶Al₂O₃、单晶SiC、单晶GaN、单晶Ga₂O₃、单晶ZnO、单晶GaAs、单晶InP或单晶Si；或者是Al₂O₃、SiC、GaN、Ga₂O₃、ZnO或Si单种材料在多晶状态上结合一层单晶而形成一体化的衬底；或者是上述单种材料在非结晶状态上结合一层单晶而形成一体化的衬底。上述材料是指Al₂O₃、SiC、GaN、Ga₂O₃、ZnO、GaAs、InP或Si，这些材料有单晶状态、多晶状态和非结晶状态。

在上述的半导体器件中，所述的衬底上形成Ⅲ族氮化物半导体或者Ⅲ-Ⅴ族化合物半导体或者Ⅱ-Ⅵ族化合物半导体的动作层。动作层是芯片中的一层，能产生输出功率，如光输出、信号输出。

在上述的半导体器件中，所述Ⅲ族氮化物半导体是指含有GaN、InN或者AlN的一种或几种而形成的混晶化合物半导体；所述的Ⅲ-Ⅴ族化合物半导体是指含有GaAs、InAs、InP或者AlAs的一种或几种而形成的混晶化合物半导体；所述的Ⅱ-Ⅵ族化合物半导体是指含有ZnO、ZnS、ZnSe、CdO、MgO、MgZnO、MgS、MgSe或者CdS的一种或者几种而形成的混晶化合物半导体。

在上述的半导体器件中，所述衬底用于生长外延的表面粗糙度限定在15nm以下。

在上述的半导体器件中，所述衬底上通过化学气相沉积法生长有GaN低温沉积层或者AlGaN层或者AlN层形成第一缓冲层；或者是所述衬底上生长有GaN低温沉积层、AlGaN层或AlN层中两层或混合多层形成第一缓冲层；或者所述衬底上通过外延横向过度生长法生长有GaN低温沉积层、AlGaN层或AlN层中一层或多层而形成的第一缓冲层。

在上述的半导体器件中，所述的第一缓冲层上生长有第二缓冲层，第二缓冲层为含有InAlGaN层的GaN/InAlGaN/AlGaN复合层，GaN/InAlGaN/AlGaN复合层是指在GaN层上生长InAlGaN层，在InAlGaN层上生长有AlGaN层；或者含有上述GaN/InAlGaN/AlGaN复合层的多层结构作为第二缓冲层。

在上述的半导体器件中，所述第二缓冲层中的InAlGaN为：InxAlyGazN，0.05<x<0.11,y=4.66x,z=1-x-y。

在上述的半导体器件中，在所述衬底上生长ZnO低温沉积层或者CaF2层成为缓冲层，或者在衬底上生长ZnO低温沉积层和CaF2层，ZnO低温沉积层和CaF2层形成复合层而作为缓冲层。也可以由形成多个ZnO/CaF₂复合层作为缓冲层。

在上述的半导体器件中，在所述衬底上生长GaAs、InAs、InP或者AlAs的一种或几种作为缓冲层。既是缓冲层为GaAs、InAs、InP或者AlAs中的一种，或者是GaAs、InAs、InP或者AlAs中的两种以及由这两种形成的复合层形成多层复合层，或者是GaAs、InAs、InP或者AlAs中的三种以及由这三种形成的复合层形成多层复合层，或者是GaAs、InAs、InP或者AlAs中的四种以及由这四种形成的复合层形成多层复合层。

与现有技术相比，本发明通过在衬底和动作层之间生长缓冲层来降低衬底结晶缺陷对半导体器件影响，有较好的高可靠性和更高的效率。另外，采用在第一缓冲层上生长第二缓冲层使其能够缓和因晶格失配导致的结晶缺陷和自发极化以及电压极化而引起的内部电场的产生，对在衬底上既含有p型电极的p型半导体又含有n型电极的n型半导体的半导体器件能够做到可控的高功率输出，同时也将质量低下的衬底也能够进行利用起来，提高衬底的利用率。

附图说明

图1是半导体器件的结构示意图。

图2是半导体外延结晶片的结构示意图。

图3是外延结晶片各层外延的图层结构。

图4是实施例2外延结晶片各层外延的图层结构。

图5是实施例3外延结晶片各层外延的图层结构。

图6是实施例4外延结晶片各层外延的图层结构。

图7、图8是实施例5外延结晶片各层外延的图层结构。

图9是缓冲层中In的组成成分在In_xAl_yGa_zN层极化现象的对应表。

图中，1、衬底；2、缓冲层；21、第一缓冲层；22、第二缓冲层；3、n型熔覆层；4、动作层；5、p型熔覆层；6、p型接触层；7、n型接触层。

具体实施方式

以下是本发明的具体实施例并结合附图，对本发明的技术方案作进一步的描述，但本发明并不限于这些实施例。

实施例1：

本发明半导体器件包括衬底和动作层，在衬底上生长有设有n型电极的n型半导体和生长有设有p型电极的p型半导体，在衬底生和动作层之间生长有能够降低衬底结晶缺陷对半导体器件影响的缓冲层。以如下具体结构为例：

如图1和图2所示的半导体器件，其包括衬底1、在衬底1上的缓冲层2和在衬底1另一侧的n型接触层7，在缓冲层2上有n型熔覆层3、动作层4、p型熔覆层5和p型接触层6，p型接触层6上连接p型电极，n型接触层7上连接n型电极。该结构形成在衬底上生长有连接n型电极的n型半导体和生长有连接p型电极的p型半导体的半导体器件，既在衬底上既含有设有p型电极的p型半导体又含有设有n型电极的n型半导体的半导体器件。

由于缓冲层能够降低衬底结晶缺陷对半导体器件影响，因此，对衬底的材料技术要求就可以降低，衬底可以为单晶Al₂O₃、单晶SiC、单晶GaN、单晶Ga₂O₃、单晶ZnO、单晶GaAs、单晶InP或单晶Si。这些单晶材料也可以选用一些质量较差当做衬底以降低成本，或者是直接使用Al₂O₃、SiC、GaN、Ga₂O₃、ZnO、GaAs、InP或Si材料在多晶状态上结合一层单晶而形成一体化的衬底；使用上述单种材料在非结晶状态上结合一层单晶而形成一体化的衬底。采用这些衬底也能进一步的降低衬底材料的成本。

在衬底上通过外延生长形成有Ⅲ族氮化物半导体或者Ⅲ-Ⅴ族化合物半导体或者Ⅱ-Ⅵ族化合物半导体的动作层。Ⅲ族氮化物半导体或者Ⅲ-Ⅴ族化合物半导体可以是能够发出可见光或紫外线光或者红外线光的光输出半导体。

Ⅲ族氮化物半导体是指含有GaN、InN或者AlN的一种或几种而形成的混晶化合物半导体；所述的Ⅲ-Ⅴ族化合物半导体是指含有GaAs、InAs、InP或者AlAs的一种或几种而形成的混晶化合物半导体；所述的Ⅱ-Ⅵ族化合物半导体是指含有ZnO、ZnS、ZnSe、CdO、MgO、MgZnO、MgS、MgSe或者CdS的一种或者几种而形成的混晶化合物半导体。

为了能够提高半导体器件的功率，衬底用于生长外延的表面粗糙度限定在15nm以下。依据倒晶格空间（Reciprocal latticespace）构造，外延表面的形态以及结构分析的结果，将衬底用于生长外延的表面粗糙度限定在15nm以下时能够使衬底1和外延结晶片之间的结合面的六方晶和立方晶的混合比例控制在1%以下。混合比例控制在1%内能够减少内部量子的自发极化效果，提高发光效率。

对于Ⅲ族氮化物半导体的动作层，缓冲层有第一缓冲层和生长在第一缓冲层上的第二缓冲层。在衬底上通过化学气相沉积法生长有GaN低温沉积层或者AlGaN层或者AlN层形成第一缓冲层；或者是所述衬底上生长有GaN低温沉积层、AlGaN层或AlN层中两层或混合多层形成第一缓冲层；或者所述衬底上通过外延横向过度生长法生长有GaN层、AlGaN层或AlN层中一层或多层而形成的第一缓冲层。第二缓冲层为含有InAlGaN层的GaN/InAlGaN/AlGaN复合层，GaN/InAlGaN/AlGaN复合层是指在GaN层上生长InAlGaN层，在InAlGaN层上生长有AlGaN层；或者含有上述GaN/InAlGaN/AlGaN复合层的多层结构作为第二缓冲层。第二缓冲层中的InAlGaN为：In_xAl_yGa_zN，0.05<x<0.11,y=4.66x,z=1-x-y。In_xAl_yGa_zN层的成分比例在0.05<x<0.11，y=4.66x,z=1-x-y范围里时，能够缓和因晶格失配导致的结晶缺陷和自发极化以及压电极化而引起的内部电场的产生。如图9所示，图9是缓冲层中In的组成成分在In_xAl_yGa_zN层极化现象的对应表，通过该对应表可知，当In的组成成分在0.05-0.11之间时，极化现象处于0.042-0.06之间，能够缓和因晶格失配导致的结晶缺陷和自发极化以及压电极化而引起的内部电场的产生。

对于Ⅱ-Ⅵ族化合物半导体的动作层，缓冲层是：衬底上生长ZnO低温沉积层或者CaF2层成为缓冲层，或者在衬底上生长ZnO低温沉积层和CaF2层，ZnO低温沉积层和CaF2层形成复合层而作为缓冲层。也可以由形成多个ZnO/CaF₂复合层作为缓冲层。

对于Ⅲ-Ⅴ族化合物半导体的动作层，缓冲层是：在衬底上生长GaAs、InAs、InP或者AlAs的一种或几种作为缓冲层。既是缓冲层为GaAs、InAs、InP或者AlAs中的一种，或者是GaAs、InAs、InP或者AlAs中的两种以及由这两种形成的复合层形成多层复合层，或者是GaAs、InAs、InP或者AlAs中的三种以及由这三种形成的复合层形成多层复合层，或者是GaAs、InAs、InP或者AlAs中的四种以及由这四种形成的复合层形成多层复合层。

下面以SiC为衬底1和生长Ⅲ族氮化物半导体外延结晶片为例：

如图3所示，首先将SiC衬底1的表面经处理后，粗糙度降到15nm以下，再使用化学气相沉淀MOCVD(Metal-organicChemical Vapor Deposition)设备通过外延结晶生长法生长外延，形成外延结晶片。

在SiC衬底1上用MOCVD外延结晶生长法制作外延结晶片的过程如下：在SiC衬底1上生长一层厚度为0.1μm掺杂Si浓度为5E18/cm³的n-GaN低温堆积层，该低温堆积层生长为第一缓冲层21，然后生长层厚为50nm掺杂Si浓度为5E18/cm³的n-Al_xGa_1-xN层，在本例中，x=0.09；再生长层厚为0.2μm掺杂Si浓度为5E18/cm³的n-GaN层，接下来生长层厚50nm掺杂Si浓度为5E18/cm³的n-In_0.09Al_0.32Ga_0.59N层，再生长层厚0.2μm掺杂Si浓度为5E18/cm³的n-GaN层；n-Al_xGa_1-xN层、n-GaN层、n-In_0.09Al_0.32Ga_0.59N层和n-GaN层构成了第二缓冲层22。

在生长完第二缓冲层22后，在依次生长层厚0.5μm掺杂Si浓度5E18/cm³的n-Al_xGa_1-xN熔覆层，x=0.15；在生长层厚0.2μm非掺杂浓度<1E16/cm³的i-In_yGa_1-yN动作层4，其中y=0.2；其次生长层厚0.5μm掺杂Mg浓度1E19/cm³的p-Al_xGa_1-xN熔覆层，x=0.15；再生长层厚0.1μm掺杂Mg浓度1E19/cm³的p-GaN电极接触层。制作完成后将得到半导体外延结晶片，该光电子半导体外延结晶片也称为半导体晶片，将半导体晶片切割成小块可得到用于半导体器件的半导体芯片。再通过一系列工艺将半导体芯片制成半导体器件。

实施例2：

如图4所示，其与实施例1不同点在于，第一缓冲层21为一层厚度为0.11μm掺杂Si浓度为5E18/cm³的AlGaN层，在AlGaN层上生长一层厚度为0.18μm掺杂Si浓度为5E18/cm³的GaN层后再生长第二缓冲层22，其他内容同实施例1，不在累述。

实施例3：

如图5所示，其与实施例1不同点在于，第一缓冲层21为一层厚度为0.15μm掺杂Si浓度为5E18/cm³的n-GaN层和生长在n-GaN层上厚度为0.1μm掺杂Si浓度为5E18/cm³的n-AlGaN层，这两层的GaN/AlGaN合层，在AlGaN层上生长一层厚度为0.2μm掺杂Si浓度为5E18/cm³的GaN层后再生长第二缓冲层22，其他内容同实施例1，不在累述。另外第一缓冲层21可以在该实施例3的基础上，将单层GaN/AlGaN合层变为多层GaN/AlGaN合层叠加而成的缓冲层。

实施例4：

如图6所示，其与实施例1不同点在于，第二缓冲层22在AlGaN层上生长GaN/InAlGaN合层或者多层GaN/InAlGaN合层；在GaN层上生长InAlGaN层，这两层称为GaN/InAlGaN合层。并且可以有不同于实施例1的层厚，InAlGaN层、AlGaN层和GaN层的层厚分别为0.1μm、0.3μm和0.6μm。其他内容同实施例1，不在累述。

实施例5：

如图7所示，其与实施例1不同点在于衬底1采用蓝宝石，即Al₂O₃，在蓝宝石衬底1上生长一层厚度为0.1μm掺杂Si浓度为5E18/cm³的GaN低温堆积层，该低温堆积层生长为第一缓冲层21，第一缓冲层21采用氧化物化学气相沉积法或者外延横向过度生长法生长成。然后生长层厚为40nm掺杂Si浓度为5E18/cm³的n-Al_xGa_1-xN层，在本例中，x=0.08；再生长生长层厚为0.3μm掺杂Si浓度为5E18/cm³的n-GaN层。

或者如图8所示，在蓝宝石衬底1上生长一层厚度为0.1μm掺杂Si浓度为5E18/cm³的n-AlN低温堆积层和层厚为0.1nm掺杂Si浓度为5E18/cm³的n-GaN层，该低温堆积层生长为第一缓冲层21，然后生长层厚为60nm掺杂Si浓度为5E18/cm³的n-Al_xGa_1-xN层，在本例中，x=0.09；再生长一层厚为0.3μm掺杂Si浓度为5E18/cm³的n-GaN层。

或者进一步的，第一缓冲层21还可以改进为第一缓冲层21为GaN低温堆积层和AlN层这两层的GaN/AlN合层，或者第一缓冲层21为多层GaN/AlN合层。

在蓝宝石作为衬底1的情况下，第二缓冲层22为GaN层和生长在GaN层上的InAlGaN层，这两层称为GaN/InAlGaN合层；或者第二缓冲层是多层GaN/InAlGaN合层叠加而成的缓冲层。其他内容同实施例1，不在累述。

实施例6：

Ⅱ-Ⅵ族化合物半导体器件，以SiC为衬底，在衬底上外延生长一层厚为0.3μm掺杂Si浓度为5E18/cm³的ZnO低温堆积层、一层厚为0.1μm掺杂Si浓度为5E18/cm³的SiC层和一层厚为0.2μm掺杂Si浓度为5E18/cm³的GaN层成为缓冲层，或者在衬底上生长一层厚为0.3μm掺杂Si浓度为5E18/cm³的Ga₂O₃层成为缓冲层。

Claims (5)

1.半导体器件，包括衬底和动作层，所述的衬底上形成Ⅲ族氮化物半导体的动作层，所述Ⅲ族氮化物半导体是指含有GaN、InN或者AlN的一种或几种而形成的混晶化合物半导体，在所述衬底上生长有设有n型电极的n型半导体和生长有设有p型电极的p型半导体，其特征在于，在所述衬底和动作层之间生长有缓冲层；所述缓冲层包括第一缓冲层和生长在第一缓冲层上的第二缓冲层，从而能够缓和因晶格失配导致的结晶缺陷和自发极化以及压电极化而引起的内部电场的产生；第二缓冲层为含有InAlGaN层的GaN/InAlGaN/AlGaN复合层，GaN/InAlGaN/AlGaN复合层是指在GaN层上生长InAlGaN层，在InAlGaN层上生长有AlGaN层；或者含有上述GaN/InAlGaN/AlGaN复合层的多层结构作为第二缓冲层。

2.根据权利要求1所述的半导体器件，其特征在于，所述衬底上通过化学气相沉积法生长有GaN低温沉积层或者AlGaN层或者AlN层形成第一缓冲层；或者是所述衬底上生长有GaN低温沉积层、AlGaN层或AlN层中两层或混合多层形成第一缓冲层；或者所述衬底上通过外延横向过度生长法生长有GaN层、AlGaN层或AlN层中一层或多层而形成的第一缓冲层。

3.根据权利要求1所述的半导体器件，其特征在于，所述第二缓冲层中的InAlGaN为：In_xAl_yGa_zN，0.05<x<0.11,y＝4.66x,z＝1-x-y。

4.根据权利要求1或2或3所述的半导体器件，其特征在于，所述衬底用于生长外延的表面粗糙度限定在15nm以下。

5.根据权利要求4所述的半导体器件，其特征在于，所述衬底为单晶Al₂O₃、单晶SiC、单晶GaN、单晶Ga₂O₃、单晶ZnO、单晶GaAs、单晶InP或单晶Si；或者是上述材料在其多晶上结合其单晶而形成一体化的衬底；或者是上述材料在其非结晶上结合其单晶而形成一体化的衬底。