[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN103179393B - 降低运动补偿和显示刷新中的功耗的dram压缩方案 - Google Patents

降低运动补偿和显示刷新中的功耗的dram压缩方案 Download PDF

Info

Publication number
CN103179393B
CN103179393B CN201210599172.6A CN201210599172A CN103179393B CN 103179393 B CN103179393 B CN 103179393B CN 201210599172 A CN201210599172 A CN 201210599172A CN 103179393 B CN103179393 B CN 103179393B
Authority
CN
China
Prior art keywords
data
storage
decompression
module
compression
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210599172.6A
Other languages
English (en)
Other versions
CN103179393A (zh
Inventor
Z·方
N·B·古普特
X·江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN103179393A publication Critical patent/CN103179393A/zh
Application granted granted Critical
Publication of CN103179393B publication Critical patent/CN103179393B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H04N19/426—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements using memory downsizing methods
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H04N19/426—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements using memory downsizing methods
    • H04N19/428—Recompression, e.g. by spatial or temporal decimation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/79—Processing of colour television signals in connection with recording
    • H04N9/80—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • H04N9/804—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components
    • H04N9/8042—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components involving data reduction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
    • H04N19/91—Entropy coding, e.g. variable length coding [VLC] or arithmetic coding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一种操作存储控制器的系统和方法，能够从运动补偿模块接收写请求，其中所述写请求包括视频数据。进行所述视频数据压缩以获得压缩数据，其中所述视频数据的压缩对运动补偿模块是透明的。另外，将所述压缩数据存储到一个或多个存储芯片中。而且，可以接收读请求，其中响应于所述读请求，从一个或多个存储芯片的至少一个存储芯片提取存储的数据。此外，可以进行所述存储数据的解压缩以获得解压缩数据。

Description

降低运动补偿和显示刷新中的功耗的DRAM压缩方案
技术领域
本申请涉及降低运动补偿和显示刷新中的功耗的DRAM压缩方案。
背景技术
某些移动设备能够回放来自各种源的视频。典型的移动设备视频回放方案可能涉及在将数据存储到DRAM(动态随机存取存储器)帧缓存器之前，利用运动补偿技术来解码视频数据，其中显示控制器可以处理帧缓存器数据以输出到显示设备。降低用于运动补偿操作的数据的存储器占用的常规尝试可能对显示存储器功率效率有负面影响。另一方面，常规显示存储器功率降低技术从视频解码角度存在挑战。
附图说明
通过阅读以下说明书和所附权利要求以及通过引用下列附图，本发明实施例的各个优点对本领域技术人员来说是显而易见的，其中：
图1A是根据实施例与视频解码操作相关的帧数据的示例框图；
图1B是根据实施例在视频回放体系结构中帧数据的使用的示例框图；
图2A是根据实施例的运动补偿帧缓存器访问顺序的示例框图；
图2B是根据实施例的显示输出帧缓存器访问顺序的示例框图；
图3是根据实施例的存储控制器的示例框图；
图4是根据实施例的压缩方案的示例图解；
图5是根据实施例的压缩/解压缩体系结构的示例框图；
图6A是根据实施例的处理存储器写请求的方法的示例流程图；
图6B是根据实施例的处理存储器读请求的方法的示例流程图；
图7是根据实施例的系统的示例框图；
图8是根据实施例的具有导航控制器的系统的示例框图；以及
图9是根据实施例的小型化系统的示例框图。
具体实施方式
实施例可以包括具有从运动补偿模块接收写请求的压缩模块的存储控制器，其中写请求包括视频数据。压缩模块还可以进行视频数据压缩以获得压缩数据，并且将压缩数据存储到一个或多个存储芯片中。在一个例子中，存储控制器还具有解压缩模块。
实施例还可以包括系统，所述系统具有显示器、一个或多个存储芯片、以及具有运动补偿模块和存储控制器的处理器芯片。存储控制器可以包括从运动补偿模块接收写请求的压缩模块，其中所述写请求包括视频数据。另外，压缩模块可以进行视频数据的压缩以获得压缩数据，并且将压缩数据存储到一个或多个存储芯片中的至少一个中。
其它实施例可能涉及操作存储控制器的计算机实施的方法，在该方法中从运动补偿模块接收写请求。所述写请求可包括视频数据，其中该方法进一步包括执行视频数据的压缩以获得压缩数据，并且将压缩数据存储到一个或多个存储芯片中。
此外，实施例可能涉及操作存储控制器的计算机实施的方法，在该方法中从运动补偿模块接收写请求。所述写请求可以包括视频数据，其中该方法进一步包括执行视频数据的压缩以获得压缩数据。视频数据的压缩对运动补偿模块来说是透明的。该方法可以进一步将压缩数据存储到一个或多个存储芯片中，并接收读请求。响应于读请求，可以从一个或多个存储芯片的至少一个中提取存储的数据。另外，可以执行存储数据的解压缩以获得解压缩数据。在一个例子中，解压缩对存储数据的请求者来说是透明的。
现在转到图1A和图1B，分别示出了在诸如移动设备的平台上进行解码的视频内容的一组帧数据和视频回放架构16。具体而言，架构16的存储系统26可以包括包含重构像素的DRAM帧缓存器30，重构像素是由显示器控制器(未示出)提取并且根据视频协议(例如MPEG2(例如移动图像专家组2)协议)输出到显示器28。在该示例中，帧数据包括I帧(帧内编码帧)10，一组B帧(双向预测帧)12(12a-12c)和P帧(预测帧)14。时间上较早使用I帧10作为参考，较晚使用P帧14作为参考来对每个B帧12进行解码。因而由于需要反复从存储系统26中存取I帧10和P帧14数据，B帧12的重构的存储器负担相当密集。
例如，视频回放架构16可以包括向反离散余弦变换(“IDCT”)模块20和运动补偿(“MC”)22提供解码视频数据的可变长度解码器(“VLD”)18，其中MC模块22可以使用本质上是到参考帧(例如I帧和P帧)的像素坐标指针的运动向量，以一次一宏块(例如16x16像素)的方式重构帧。如更详细讨论的，这里描述的技术从MC模块22和显示器28的角度，使得访问帧缓存器30更有效率，其中增强的存储效率能够降低功耗并延长电池寿命。
图2A和2B分别从运动补偿模块和显示器角度示出了帧缓存器访问顺序。具体而言，所示的对于运动补偿模块的帧缓存器访问顺序是基于宏块32，而对于显示器的帧缓存器访问顺序是基于行34。因此，这两种访问顺序间存在的失配呈现出的困难可以由在此描述的技术避免。
具体而言，图3示出了管理到达和来自一个或多个DRAM芯片38的视频数据的传送的存储控制器36，其中DRAM芯片38可以用于实现帧缓存器，如已描述过的帧缓存器30(图1B)。在示例中，存储控制器36包括视频效率逻辑器件40，所述视频效率逻辑器件40具有处理(直接地或间接地)来自运动补偿模块22的写请求44的压缩模块42和处理(直接地或间接地)来自运动补偿模块22和显示器28的读请求48(48a，48b)的解压缩模块46。因而，来自运动补偿模块22的写请求44和来自显示器28的读请求48b可能涉及I帧10，B帧12和P帧14(图1A)视频数据的传输，而来自运动补偿模块22的读请求48a可能涉及I帧10和P帧14(图1A)数据(例如作为参考帧)的传输。
所示的压缩模块42被配置为从运动补偿模块22接收写请求44，压缩与写请求44相关的视频数据，并且如有需要将压缩数据写入DRAM芯片38。因而，压缩模块42可以在一宏块接一宏块的基础上来压缩接收自运动补偿模块22的I、B和P帧，其中压缩对运动补偿模块22来说是透明的。
图4示出了进行压缩的一种方法，其中使用差分脉冲编码调制(DPCM)和霍夫曼编码处理。具体而言，16亮度值(例如用16字节表达的)的宏块行可以被表达为DPCM“斜率”，其又可以转变为DPCM“斜率增量”集合。因而霍夫曼编码处理可以生成压缩了50％的码50。如果要求超过50％的压缩，可以截去一个或多个末尾AC(如交流电，非零频)DCT系数以获得有损压缩，其中截断是不多的并且可以不被非专业浏览者察觉到。
回到图3，所示的解压缩模块46被配置为从运动补偿模块22和显示器接收读请求48，响应于读请求48从DRAM芯片38提取存储的数据，并执行存储/提取数据的解压缩以获得解压缩数据。如果解压缩数据与来自运动补偿模块22的读请求48a对应，解压缩数据可被传输到运动补偿模块22，其中在所示的示例中，存储数据的解压缩对运动补偿模块22来说是透明的。如果解压缩数据与来自显示器28的读请求48b(如显示刷新)对应，解压缩数据可以被传输到显示器28，其中如例所示，存储数据的解压缩对显示器28来说是透明的。解压缩处理本质上与压缩处理相反。存储控制器36还可以支持其它去往和来自DRAM芯片38的非回放相关的传输49。
图5示出了压缩架构52，其中存储架构从运动补偿模块和显示器角度的虚拟视图54是在宏块中存储和提取的数据。然而，存储架构的真实视图56反映了视频数据可以使用显著更少的存储器。减少的存储器使用量又可以大量节省与存储器访问有关的功耗。特别注意的是所示的方法不需要DRAM中的额外缓存器或额外的存储器复制操作。因而在方案对除了存储架构本身外的系统保持透明的同时，实施存储控制器中的所示方案实现了较高的存储器访问效率。
图6A示出了处理写请求的方法60。方法60可以实现为存储控制器中的一组逻辑指令，该指令被存储在诸如RAM、只读存储器(ROM)、可编程ROM(PROM)、闪存等等的机器或计算机可读存储介质中，存储在诸如可编程逻辑阵列(PLAs)、现场可编程门阵列(FPGAs)、复杂可编程逻辑器件(CPLDs)的可配置逻辑器件中，存储在使用诸如专用集成电路(ASIC)、互补金属氧化物半导体(CMOS)或晶体管-晶体管逻辑电路(TTL)技术的电路技术的固定功能逻辑硬件中，或存储在它们的任意组合中。例如，执行方法60所示操作的计算机程序代码可以由一个或多个编程语言的任意组合编写，所述编程语言包括面向对象的编程语言如C++或类似语言以及常规的程序性的编程语言如C编程语言或相似的编程语言。此外，方法60可以使用上述任意电路技术来实现。
所示的处理块62实现从运动补偿模块接收写请求，其中该写请求可以包括视频数据。块64可以进行视频数据的压缩以获得压缩数据，其中视频数据的压缩对运动补偿模块来说是透明的。在块66，压缩数据可以被存储到一个或多个存储芯片中。
图6B示出了处理读请求的方法68。方法68可以实现为存储控制器中的一组逻辑指令，该指令被存储在诸如RAM、ROM、PROM、闪存等等的机器或计算机可读存储介质中，存储在诸如PLAs、FPGAs、CPLDs的可配置逻辑器件中，存储在使用诸如ASIC、CMOS或晶体管-晶体管逻辑电路(TTL)技术的电路技术的固定功能逻辑硬件中，或存储在它们的任意组合中。所示的处理块70实现从诸如运动补偿模块或显示控制器的系统部件接收读请求。在块72，从存储芯片的至少一个中提取存储的数据，其中块74可以进行存储数据的解压缩。然后解压缩数据被传输到数据的请求者。
现在回到图7，示出了视频使能计算系统76，在该系统中实现基于存储控制器的压缩和解压缩。计算系统76可以是移动平台的一部分，该移动平台例如是笔记本电脑、PDA、无线智能电话、媒体播放器、成像设备、MID、任何智能设备(例如智能电话、智能平板电脑等等)，或它们的任意组合。计算系统76也可以是固定平台的一部分，该固定平台例如是个人电脑(PC)、智能TV、服务器、工作站等。所示的计算系统76包括一个或多个处理器78、具有显示控制器82的显示器设备80、包含如双倍数据速率(DDR)、同步DRAM(SDRAM，例如DDR3SDRAMJEDEC标准JESD79-3C，4月2008)模块的系统存储器84。系统存储器84的模块可以合并入与单列直插存储模块(SIMM)、双列直插存储模块(DIMM)、小型双列直插存储模块(SODIMM)等等有关的一个或多个芯片中。
处理器78可以具有视频解码器86和集成的存储控制器88，以及用于执行与主机OS(操作系统)和/或应用软件相关的一个或多个驱动程序的一个或多个处理器内核(未示出)，其中每个内核可以是具有取指令单元、指令解码器、一级(L1)缓存、执行单元等等的全功能型。处理器78可以经由前端总线与也被称为北桥的存储控制器88的离片变型进行通信。所示的处理器78经由集线器总线与也被称为南桥的平台控制单元(PCH)90进行通信。存储控制器88/处理器78和PCH90有时被称作为芯片组。PCH可以耦合到网络控制器92和/或大容量存储器94(例如，硬盘驱动器/HDD，光盘驱动器等)。
所示的存储控制器88包括效率逻辑器件96，例如已述的效率逻辑器件40(图3)。因而，存储控制器88可以被配置为从解码器86的运动补偿模块(未示出)接收写请求，压缩与写请求相关的视频数据，存储压缩数据到系统存储器84。此外，存储控制器88可以被配置为从解码器86的运动补偿模块和显示器控制器82接收读请求，响应于读请求从系统存储器84提取存储的数据，在传输解压缩数据到请求者之前解压缩所提取的数据。压缩和解压缩处理可以对除了存储控制器88和系统存储器84外的所有系统部件是透明的。
图8示出了系统700的实施例。在实施例中，虽然系统700不限于该上下文，系统700可以是媒体系统。例如系统700可以被合并入个人电脑(PC)、笔记本电脑、超笔记本电脑、平板电脑、触摸板、便携式计算机、手持电脑、掌上电脑、个人数字助理(PDA)、蜂窝电话、组合蜂窝电话/PDA、电视机、智能设备(例如智能电话、智能平板电脑或智能电视)、移动互联网设备(MID)、消息设备、数据通信设备等等。
在实施例中，系统700包括耦合到显示器720的平台702。平台702可以从诸如内容服务设备730或内容发送设备740或其它类似内容源的内容设备接收内容。导航控制器750包括可以用于与如平台702和/或显示器720交互的一个或多个导航特征。下面更详细地描述这些部件的每一个。
在实施例中，平台702可以包括芯片组705、处理器710、存储器712、存储器714、图形子系统715、应用程序716和/或无线电设备718的任意组合。芯片组705可以提供处理器710、存储器712、存储器714、图形子系统715、应用程序716和/或无线电设备718间的互相通信。例如，芯片组705可以包括能够提供与存储器714进行互相通信的存储器适配器(未描述)。
处理器710可以被实现为复杂指令集计算机(CISC)或精简指令集计算机(RISC)处理器、x86指令集兼容处理器、多核、或任意其他微处理器或中央处理单元(CPU)。在实施例中，处理器710可以包括双核处理器、双核移动处理器等等。
存储器712可以被实现为易失性存储器设备，例如但不限于随机存取存储器(RAM)、动态随机存取存储器(DRAM)或静态RAM(SRAM)。
存储器714可以被实现为非易失性存储设备，例如但不限于磁盘驱动器、光盘驱动器、磁带驱动器、内部存储设备、附加存储设备、闪存、电池备份SDRAM(同步DRAM)、和/或网络可访问存储设备。在实施例中，当包括如多个硬盘驱动器时，存储器714可以包括为有价值的数据媒体提高存储性能加强保护的技术。
图形子系统715可以执行对诸如静止图像或视频等图像的处理以用于显示。图形子系统715可以例如是图形处理单元(GPU)或视觉处理单元(VPU)。模拟或数字接口可以用于可通信地耦合图形子系统715和显示器720。例如，所述接口可以是高清晰度多媒体接口、显示端口、无线HDMI、和/或无线HD兼容技术的任何一个。图形子系统715可以集成到处理器71O或芯片组705中。图形子系统715可以是通信地耦合到芯片组705的独立卡。
在此描述的图形和/或视频处理技术可以在各种硬件架构中实现。例如，图形和/或视频功能可以集成在芯片组中。可选地，可以使用分离的图形和/或视频处理器。如另一实施例所示，图形和/或视频功能可以由普通用途处理器、包括多核处理器来执行。在其它的实施例中，该功能可以在消费电子设备中实现。
无线电设备718可以包括一个或多个能够使用各种适用的无线通信技术来发送和接收信号的无线电设备。这些技术可以涉及跨一个或多个无线网络的通信。示范的无线网络包括(但不限于)无线局域网(WLANs)、无线个域网(WPANs)、无线城域网(WMANs)、蜂窝网络和卫星网络。在跨这些网络的通信中，无线电设备718可以根据一个或多个任意版本的适用标准进行操作。
在实施例中，显示器720可以包括任意电视类型的监控器或显示器。显示器720可以包括例如计算机显示屏、触摸屏显示器、视频监控器、类似电视机的设备、和/或电视机。显示器720可以是数字的和/或模拟的。在实施例中，显示器720可以是全息图形显示器。显示器720还可以是接收视觉投影的透明表面。这种投影可以表达各种形式的信息、图像和/或对象。例如，该投影可以是移动增强实况(MAR)应用的视觉叠加。在一个或多个软件应用716的控制下，平台702可以在显示器720上显示用户界面722。
在实施例中，内容服务设备730可以发起于任意国家的、国际的和/或独立的服务，并通过例如因特网接入平台702。内容服务设备730可以耦合到平台702和/或显示器720。平台702和/或内容服务设备730可以耦合到网络760以传输(例如发送和/或接收)去往以及来自网络760的媒体信息。内容发送设备740也可以耦合到平台702和/或显示器720。
在实施例中，内容服务设备730可以包括有线电视盒、个人电脑、网络、电话、能够传送数字信息和/或内容的可接入因特网的设备或装置，以及在内容提供者和平台702和/或显示器720之间通过网络760或直接地单向或双向传输内容的任意其它类似设备。应该理解的是可以通过网络760，单向和/或双向传输内容到系统700中的任何一个部件和内容提供者，以及传输来自系统700中任何一个部件和内容提供者的内容。内容的例子可以包括包含例如视频、音乐、医疗和游戏信息等等的任何媒体信息。
内容服务设备730接收例如包含媒体信息、数字信息和/或其它内容的有线电视节目的内容。内容提供者的示例可以包括任何有线或卫星电视或无线电设备或因特网内容提供者。提供的示例不意味着对本发明的实施例进行限制。
在实施例中，平台702可以从具有一个或多个导航特征的导航控制器750接收控制信号。控制器750的导航特征可以被用于例如与用户界面722进行交互。在实施例中，导航控制器750可以是定位设备，该定位设备可以是允许用户输入空间(如连续的和多维的)数据到计算机的计算机硬件部件(特别是人机接口设备)。诸如图形用户界面(GUI)以及电视和监控器的很多系统允许用户使用身体手势控制和提供数据到计算机或电视。
可以通过指针、光标、聚焦环或其它在显示器上显示的视觉指示器的移动在显示器(例如，显示器720)上回应控制器750的导航特征的移动。例如，在软件应用716的控制下，位于导航控制器750上的导航特征可以被映射为在例如用户界面722上显示的虚拟导航特征。在实施例中，控制器750可以不是独立部件而是集成在平台702和/或显示器720内。然而实施例不限于这些元素或此处显示或描述的内容。
在实施例中，驱动器(未示出)可以包括使用户能够通过例如在初始启动后启动的按钮的触摸立刻打开和关闭类似电视的平台702的技术。当平台被“关闭”时，程序逻辑可以允许平台702流出内容到媒体适配器或其他内容服务设备730或内容发送设备740。另外，芯片组705可以包括用于支持如5.1环绕声音频和/或高清7.1环绕声音频的硬件和/或软件。驱动器可以包括用于集成图形平台的图形驱动器。在实施例中，图形驱动器可以包括外围设备接口(PCI)快速图形卡。
在各个实施例中，可以对系统700中示出的任何一个或多个部件进行集成。例如，可以集成平台702和内容服务设备730，或者可以集成平台702和内容发送设备740，或可以集成平台702、内容服务设备730和内容发送设备740。在不同实施例中，平台702和显示器720可以是集成单元。例如，可以集成显示器720和内容服务设备730，或可以集成显示器720和内容发送设备740。这些示例不试图限制本发明。
在各个实施例中，系统700可以实现为无线系统、有线系统或这两者的结合。当实现为无线系统时，系统700可以包括适用于通过无线共享介质(例如一个或多个天线、发射机、接收机、收发机、放大器、滤波器、控制逻辑等等)进行通信的部件和接口。无线共享介质的示例可以包括无线频谱部分，例如RF频谱等。当实现为有线网络时，系统700可以包括适用于通过有线通信介质(例如输入/输出(I/O)适配器、利用相应有线通信介质连接I/O适配器的物理连接器、网络接口卡(NIC)、光盘控制器、视频控制器、音频控制器等等)进行通信的部件和接口。有线通信介质的示例可以包括电线、电缆、金属引线、印刷电路板(PCB)、背板、交换结构、半导体材料、双绞线、同轴电缆、光纤等。
平台702可以建立一个或多个逻辑或物理信道来传输信息。该信息可以包括媒体信息和控制信息。媒体信息可以指表示适用于用户的内容的任何数据。内容的示例可以包括例如来自语音对话、可视会议、视频流、电子邮件(“email”)消息、语音邮件消息、字母符号、图形、图像、视频、文本等等的数据。来自语音对话的数据可以例如是语音信息、静默时间、背景噪音、舒适噪音、铃声等。控制信息可以指表示适用于自动化系统的命令、指令或控制字的任何数据。例如，控制信息可以被用于通过系统路由媒体信息，或指导节点以预定方式处理媒体信息。然而实施例不限于这些元素或如图8所示或描述的内容。
如上所述，系统700可以体现为不同的物理模式或形状因数。图9例示了系统700可以被实施的小形状因数设备800的实施例。在实施例中，例如设备800可以实现为具有无线能力的移动计算设备。移动计算设备可以指具有处理系统和诸如一个或多个电池的移动电源或供应的任何设备。
如上所述，移动计算设备的示例可以包括个人计算机(PC)、笔记本电脑、超级本电脑、平板电脑、触摸板、便携式电脑、手持电脑、掌上电脑，个人数字助理(PDA)、蜂窝电话、组合蜂窝电话/PDA、电视机、智能设备(例如智能电话、智能平板电脑或智能电视)、移动互联网设备(MID)、消息设备、数据通信设备等等。
移动计算设备的示例还可以包括设置为由人佩戴的计算机，例如腕式电脑、手指电脑、戒指电脑、眼镜电脑、皮带夹电脑、臂带电脑、鞋子电脑、衣服电脑和其他可佩戴电脑。在实施例中，例如移动计算设备可以实现为能够执行计算机应用程序、以及语音通信和/或数据通信的智能电话。虽然一些实施例以示例的方式被描述为实施为智能电话的移动计算设备，但是应该理解的是其它实施例同样可以被实施为使用其它无线移动计算设备。这些实施例不受限于本上下文。
如图9所示，设备800可以包括外壳802、显示器804、输入/输出(I/O)设备806、以及天线808。设备800还可以包括导航特性812。显示器804可以包括适合移动计算设备的信息的显示的任何适当显示单元。I/O设备806可以包括用于输入信息到移动计算设备的任何适当I/O设备。I/O设备806的示例可以包括字符键盘、数字键盘、触摸板、输入键、按钮、开关、摇杆开关、麦克风、扬声器、语音识别设备和软件等等。信息也可以通过麦克风输入到设备800中。这样的信息可以由语音识别设备数字化。这些实施例不限于本上下文。
可以使用硬件元件、软件元件或这两者的组合来实现各个实施例。硬件元件的示例可以包括处理器、微处理器、电路、电路元件(例如晶体管、电阻、电容、电感等)、集成电路、专用集成电路(ASIC)、可编程逻辑器件(PLD)、数字信号处理器(DSP)、现场可编程门阵列(FPGA)、逻辑门、寄存器、半导体设备、芯片、微芯片、芯片组等。软件的示例可以包括软件组件、程序、应用、计算机程序、应用程序、系统程序、机器程序、操作系统软件、中间件、固件、软件模块、常规任务，子常规任务，功能、方法、程序、软件界面、应用程序界面(API)、指令集、计算代码、计算机代码、代码片段、计算机代码片段、字、值、符号或它们的组合。确定是否使用硬件元件和/或软件元件实施实施例可以按照任意数量的因素改变，这些因素例如是所需的计算速率、功率水平、热容限、处理周期预算、输入数据速率、输出数据速率、存储器资源、数据总线速度和其它设计或性能限制。
至少一个实施例的一个或多个方面可以由存储在表示处理器内的各种逻辑的机器可读介质上的代表指令来实现，当这些指令被机器读取时，使得机器创建用于执行此处描述的技术的逻辑。这些代表，被称为“IP核心”，其可以被存储在有形的、机器可读介质上，并被提供给不同客户或生产设备以加载至真正制造逻辑或处理器的制造机器。
因此，此处描述的技术可以提供前馈系统，该前馈系统确保客产视频管线的实时操作与操作管线的动态更新以传输最佳视觉感知质量和观看体验。特别地，视觉管线的离散控制系统可以动态适配操作点以优化与视频感知质量有关的交互部件模块的全局配置。在系列配置中，感知质量分析模块可以设置于视频处理管线前，为后续处理管线确定的参数可以用于同一帧。在质量分析模块的分布式计算情况下或当需要在管线的中间节点执行感知质量分析时，使用给定帧确定的参数可以被应用于下一帧以保证实时操作。有时分布式计算有利于降低复杂度，因为感知质量计算的某些元素已经在后续处理管线中计算出并可以被再度使用。阐明的方法也可以兼容闭环控制，其中感知质量分析在视频处理管线的输出端被再次使用以估计输出质量，这也被用于控制机制。
本发明的实施例适用于与所有类型的半导体集成电路(“IC”)芯片一起使用。这些IC芯片的示例包括但不限于处理器、控制器、芯片组部件、可编程逻辑阵列(PLA)、存储芯片、网络芯片等等。此外，在一些附图中，信号导线表现为线。有一些附图是不同的，以指示更多组成信号路径，用号码标签来指示若干组成信号路径，和/或在一个或多个末端具有箭头以指示主要信息流方向。然而这不应该被解释为限制性方式。相反，这种与一个或多个示范性实施例有关的添加的细节可以用来有助于对电路更容易的理解。任何表示的信号线路，不管是否包含额外信息，其实际上包括可以在多个方向传输并可与任意适当类型信号方案一起执行的一个或多个信号，如实现为差分对的数字或模拟线路、光纤线路和/或单端线路。
尽管已经给出了尺寸/型号/值/范围的示例，但是本发明的实施例不限于此。当制造技术(例如光刻)随着时间的推移变得成熟时，能制造出更小尺寸的设备是可预期的。另外，众所周知的到IC芯片的电源/地连接以及其他部件可以显示或不显示在附图中，以助于阐述和描述的简单化，从而不混淆本发明实施例的某些方面。而且，以框图的形式示出了设置以避免混淆本发明的实施例，并且鉴于关于此框图设置的实施的细节高度依赖于在其内实现本实施例的平台的事实，即，该细节在本领域技术人员的熟知的范围内。其中为了描述本发明的实施例而阐述了具体细节(例如电路)，但是可以不用这些具体细节或者用这些具体细节的变形来实践本发明的实施例对本领域技术人员来说是显而易见的。因而本说明书应该是示例性而不是限制性的。
可以实施一些实施例，例如通过使用机器或有形的计算机可读媒介或可以存储指令或指令集的物品，如果机器执行所述指令或指令集，则可以使得机器根据实施例执行方法和/或操作。该机器可以包括例如任何适当的处理平台、计算平台、计算设备、处理设备、计算系统、处理系统、计算机、处理器或类似物，并且可以使用硬件和/或软件的任何适当组合来实现。机器可读媒介或物品可以包括例如任何适当类型的存储器单元、存储器设备、存储器物品、存储器介质、存储设备、存储物品、存储介质和/或存储单元，例如存储器、可移动或不可移动介质、可擦除或不可擦除介质、可重写或不可重写介质、数字或模拟介质、硬盘、软盘、只读光盘驱动器(CD-ROM)、紧凑记录光盘(CD-R)、紧凑可重写光盘(CD-RW)、光盘、磁性介质、磁-光介质、可移动存储器卡或光盘、各种类型的数字化通用磁盘、磁带、盒式磁带等等。指令可以包括任何适当类型的代码，例如源代码、编译代码、直译码、可执行代码、静态代码、动态代码、加密代码和类似物，可以由任何适合的高级、中级、面向对象的、可视化的、编译和/或直译的程序语言实现。
另外，除非专门指出，应该意识到诸如“处理”、“计算”、“运算”、“确定”等术语是指计算机或计算系统、或类似电子计算设备的动作和/或处理，其将在计算系统的寄存器和/或存储器中的表示物理量(如电子的)的数据控制和/或转换成在计算系统的存储器、寄存器或其它信息存储器、传输或显示设备中的同样表示物理量的其它数据。实施例不限于本上下文。
此处使用的术语“耦合”是指讨论部件之间的任何类型的关系，直接的或间接的，并且可以应用于电的、机械的、流体的、光学的、电磁的、电动机械的或其它连接。另外，此处使用的术语“第一”，“第二”等只帮助讨论，除非另外指明，其不带有特殊的时间或级别意义。
本领域技术人员根据以上的描述将意识到本发明实施例的广泛技术可以通过多种形式来实现。因此，当结合其特殊示例来描述本发明的实施例时，本发明实施例的真实保护范围不限于此，因为基于对附图、说明书和后续权利要求的学习，其它变型对技术人员来说是显而易见的。

Claims (21)

1.一种计算机实施的操作存储控制器的方法，包括：
从运动补偿模块接收写请求，其中所述写请求包括视频数据；
进行所述视频数据的压缩以获得压缩数据，其中所述视频数据的压缩对所述运动补偿模块是透明的；
将所述压缩数据存储到一个或多个存储芯片中；
接收读请求；
响应于所述读请求，从所述一个或多个存储芯片中的至少一个存储芯片提取存储的数据；
进行所述存储的数据的解压缩以获得解压缩数据。
2.如权利要求1所述的方法，其中所述读请求是从所述运动补偿模块接收的，其中所述方法还包括传输所述解压缩数据至所述运动补偿模块，并且其中所述存储的数据的解压缩对所述运动补偿模块是透明的。
3.如权利要求1所述的方法，其中所述读请求是从显示控制器接收的，其中所述方法还包括传输所述解压缩数据至所述显示控制器，并且其中所述存储数据的解压缩对所述显示控制器是透明的。
4.如权利要求1所述的方法，还包括使用霍夫曼处理和差分脉冲编码调制处理中的一个或多个来进行所述视频数据的压缩和所述存储的数据的解压缩。
5.一种存储控制器，包括：
压缩模块，所述压缩模块用于：
从运动补偿模块接收写请求，其中所述写请求包括视频数据，
进行所述视频数据的压缩以获得压缩数据，其中所述视频数据的所述压缩对所述运动补偿模块是透明的，以及
将所述压缩数据存储到一个或多个存储芯片中。
6.如权利要求5所述的存储控制器，还包括：
解压缩模块，所述解压缩模块用于：
接收读请求，
响应于所述读请求，从所述一个或多个存储芯片中的至少一个存储芯片提取存储的数据，以及
进行所述存储的数据的解压缩以获得解压缩数据。
7.如权利要求6所述的存储控制器，其中所述读请求是从所述运动补偿模块接收的，其中所述解压缩模块用于将所述解压缩数据传输至所述运动补偿模块，并且其中所述存储的数据的解压缩对所述运动补偿模块是透明的。
8.如权利要求6所述的存储控制器，其中所述读请求是从显示控制器接收的，其中所述解压缩模块用于将所述解压缩数据传输至所述显示控制器，并且其中所述存储的数据的解压缩对所述显示控制器是透明的。
9.如权利要求5所述的存储控制器，其中所述存储控制器位于除了所述一个或多个存储芯片之外的芯片上。
10.如权利要求9所述的存储控制器，其中除了所述一个或多个存储芯片之外的所述芯片包括所述运动补偿模块。
11.如权利要求5所述的存储控制器，其中所述压缩模块使用霍夫曼处理和差分脉冲编码调制处理中的一个或多个来进行所述视频数据的压缩。
12.一种计算系统，包括：
显示器；
一个或多个存储芯片；以及
包括运动补偿模块和存储控制器的处理器芯片，所述存储控制器具有压缩模块，所述压缩模块用于：
从所述运动补偿模块接收写请求，其中所述写请求包括视频数据，
进行所述视频数据的压缩以获得压缩数据，其中所述视频数据的压缩对所述运动补偿模块是透明的，以及
将所述压缩数据存储至所述一个或多个存储芯片中的至少一个存储芯片中。
13.如权利要求12所述的计算系统，其中所述存储控制器还包括解压缩模块，所述解压缩模块用于：
接收读请求，
从所述一个或多个存储芯片中的至少一个存储芯片提取存储的数据，以及
进行所述存储的数据的解压缩以获得解压缩数据。
14.如权利要求13所述的计算系统，其中所述读请求是从所述运动补偿模块接收的，其中所述解压缩模块用于将所述解压缩数据传输至所述运动补偿模块，并且其中所述存储的数据的解压缩对所述运动补偿模块是透明的。
15.如权利要求13所述的计算系统，还包括耦合到所述显示器和所述处理器芯片的显示控制器，其中所述读请求是从所述显示控制器接收的，其中所述解压缩模块用于将所述解压缩数据传输至所述显示控制器，并且其中所述存储的数据的解压缩对所述显示控制器是透明的。
16.如权利要求12所述的计算系统，其中所述压缩模块使用霍夫曼处理和差分脉冲编码调制处理中的一个或多个来进行所述视频数据的压缩。
17.一种计算机实施的操作存储控制器的方法，包括：
从运动补偿模块接收写请求，其中所述写请求包括视频数据；
进行所述视频数据的压缩以获得压缩数据,其中所述视频数据的压缩对运动补偿模块是透明的；以及
将所述压缩数据存储至一个或多个存储芯片中。
18.如权利要求17所述的方法，还包括：
接收读请求；
响应于所述读请求，从所述一个或多个存储芯片中的至少一个存储芯片提取存储的数据；
进行所述存储的数据的解压缩以获得解压缩数据。
19.如权利要求18所述的方法，其中所述读请求是从所述运动补偿模块接收的，其中所述方法还包括将所述解压缩数据传输至所述运动补偿模块，并且其中所述存储的数据的解压缩对所述运动补偿模块是透明的。
20.如权利要求18所述的方法，其中所述读请求是从显示控制器接收的，其中所述方法还包括将所述解压缩数据传输至所述显示控制器，并且其中所述存储的数据的解压缩对所述显示控制器是透明的。
21.如权利要求17所述的方法，还包括使用霍夫曼处理和差分脉冲编码调制处理中的一个或多个来进行所述视频数据的压缩。
CN201210599172.6A 2011-12-21 2012-12-21 降低运动补偿和显示刷新中的功耗的dram压缩方案 Expired - Fee Related CN103179393B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
USPCT/US2011/066556 2011-12-21
PCT/US2011/066556 WO2013095448A1 (en) 2011-12-21 2011-12-21 Dram compression scheme to reduce power consumption in motion compensation and display refresh

Publications (2)

Publication Number Publication Date
CN103179393A CN103179393A (zh) 2013-06-26
CN103179393B true CN103179393B (zh) 2016-08-24

Family

ID=48638976

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210599172.6A Expired - Fee Related CN103179393B (zh) 2011-12-21 2012-12-21 降低运动补偿和显示刷新中的功耗的dram压缩方案

Country Status (9)

Country Link
US (1) US9268723B2 (zh)
EP (1) EP2795896A4 (zh)
JP (1) JP5639144B2 (zh)
KR (2) KR101605047B1 (zh)
CN (1) CN103179393B (zh)
IN (1) IN2014CN03371A (zh)
RU (1) RU2599959C2 (zh)
TW (1) TWI524326B (zh)
WO (1) WO2013095448A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9268723B2 (en) 2011-12-21 2016-02-23 Intel Corporation Dram compression scheme to reduce power consumption in motion compensation and display refresh
US20140355665A1 (en) * 2013-05-31 2014-12-04 Altera Corporation Adaptive Video Reference Frame Compression with Control Elements
US9864536B2 (en) 2013-10-24 2018-01-09 Qualcomm Incorporated System and method for conserving power consumption in a memory system
US20150121111A1 (en) * 2013-10-24 2015-04-30 Qualcomm Incorporated System and method for providing multi-user power saving codebook optmization
US10080028B2 (en) 2014-11-26 2018-09-18 Samsung Display Co., Ltd. System and method of compensating for image compression errors
KR102373544B1 (ko) 2015-11-06 2022-03-11 삼성전자주식회사 요청 기반의 리프레쉬를 수행하는 메모리 장치, 메모리 시스템 및 메모리 장치의 동작방법
US9721640B2 (en) * 2015-12-09 2017-08-01 Intel Corporation Performance of additional refresh operations during self-refresh mode
US10168909B1 (en) * 2016-03-29 2019-01-01 Amazon Technologies, Inc. Compression hardware acceleration
CN110457235B (zh) * 2019-08-20 2021-10-08 Oppo广东移动通信有限公司 内存压缩方法、装置、终端及存储介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1106117C (zh) * 1995-12-27 2003-04-16 汤姆森消费电子有限公司 图像信号处理系统和方法及其存储器管理

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW224553B (en) * 1993-03-01 1994-06-01 Sony Co Ltd Method and apparatus for inverse discrete consine transform and coding/decoding of moving picture
JPH08116539A (ja) 1994-10-17 1996-05-07 Hitachi Ltd 動画像符号化装置と動画像符号化方法
US5812791A (en) * 1995-05-10 1998-09-22 Cagent Technologies, Inc. Multiple sequence MPEG decoder
US5668599A (en) 1996-03-19 1997-09-16 International Business Machines Corporation Memory management for an MPEG2 compliant decoder
US6157740A (en) * 1997-11-17 2000-12-05 International Business Machines Corporation Compression/decompression engine for enhanced memory storage in MPEG decoder
US6278735B1 (en) 1998-03-19 2001-08-21 International Business Machines Corporation Real-time single pass variable bit rate control strategy and encoder
US6628714B1 (en) 1998-12-18 2003-09-30 Zenith Electronics Corporation Down converting MPEG encoded high definition sequences to lower resolution with reduced memory in decoder loop
US6510178B1 (en) * 1999-12-15 2003-01-21 Zenith Electronics Corporation Compensating for drift in the down conversion of high definition sequences to lower resolution sequences
US20020176507A1 (en) * 2001-03-26 2002-11-28 Mediatek Inc. Method and an apparatus for reordering a decoded picture sequence using virtual picture
KR100598093B1 (ko) * 2003-01-29 2006-07-07 삼성전자주식회사 낮은 메모리 대역폭을 갖는 동영상 압축 장치와 그 방법
KR100771401B1 (ko) * 2005-08-01 2007-10-30 (주)펄서스 테크놀러지 프로그래머블 프로세서에서 ｍｐｅｇ-2 또는 ｍｐｅｇ-4ａａｃ 오디오 복호 알고리즘을 처리하기 위한 연산 회로및 연산 방법
JP4384130B2 (ja) * 2006-03-28 2009-12-16 株式会社東芝 動画像復号方法及び装置
JP5245794B2 (ja) 2008-12-15 2013-07-24 富士通株式会社 画像処理装置および方法
JP5504885B2 (ja) 2009-12-25 2014-05-28 富士通株式会社 画像処理装置および画像処理方法
US9268723B2 (en) 2011-12-21 2016-02-23 Intel Corporation Dram compression scheme to reduce power consumption in motion compensation and display refresh

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1106117C (zh) * 1995-12-27 2003-04-16 汤姆森消费电子有限公司 图像信号处理系统和方法及其存储器管理

Also Published As

Publication number Publication date
US20140204105A1 (en) 2014-07-24
KR20150081373A (ko) 2015-07-13
IN2014CN03371A (zh) 2015-07-03
CN103179393A (zh) 2013-06-26
KR20140099501A (ko) 2014-08-12
JP2013132056A (ja) 2013-07-04
RU2599959C2 (ru) 2016-10-20
KR101605047B1 (ko) 2016-03-21
EP2795896A4 (en) 2015-05-20
TW201404158A (zh) 2014-01-16
US9268723B2 (en) 2016-02-23
JP5639144B2 (ja) 2014-12-10
EP2795896A1 (en) 2014-10-29
RU2014126348A (ru) 2016-01-27
TWI524326B (zh) 2016-03-01
WO2013095448A1 (en) 2013-06-27

Similar Documents

Publication Publication Date Title
CN103179393B (zh) 降低运动补偿和显示刷新中的功耗的dram压缩方案
CN103577269B (zh) 媒体工作负荷调度器
CN104205161B (zh) 用于块压缩图象的解压缩的系统、方法和计算机程序产品
CN103546158B (zh) 用于图形处理的方法、系统和装置
CN103959235B (zh) 在操作系统初始化过程中显示多媒体数据的技术
CN111340711A (zh) 一种超分辨率重建方法、装置、设备和存储介质
CN103581665B (zh) 转码视频数据
CN104782124B (zh) 利用编码器硬件对视频内容进行预处理
US20160027145A1 (en) Compression techniques for dynamically-generated graphics resources
CN104881367B (zh) 处理分布式缓存组织结构中的已压缩数据的方法、计算设备、计算系统和机器可读介质
CN104094312B (zh) 对基于测得的知觉质量特性的视频处理算法的控制
CN104756150B (zh) 深度缓冲
EP2630804A2 (en) Composite video streaming using stateless compression
CN112950471A (zh) 视频超分处理方法、装置、超分辨率重建模型、介质
JP6843462B2 (ja) イメージ処理装置及び方法
JP2016531502A (ja) 低電力画像圧縮及び表示のための技術
CN104952087A (zh) Mipmap压缩
CN107079192A (zh) 使用压缩视频流的动态屏幕上显示
CN104782130B (zh) 从丢失的空间可扩展层恢复运动向量
CN106664407A (zh) 用于无线显示器的并行编码
CN117173609A (zh) 基于多尺度特征和通道注意力的无参考屏幕视频质量评价方法及装置
CN104956671B (zh) 视频帧重建
US11514615B2 (en) Streaming systems and methods of providing interactive streaming service
CN104012078B (zh) 图像数据的感知无损压缩以减少存储器带宽和存储
CN106416231A (zh) 显示接口带宽调制

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160824

Termination date: 20181221

CF01 Termination of patent right due to non-payment of annual fee