[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN103035591A - 半导体封装件及其制造方法 - Google Patents

半导体封装件及其制造方法 Download PDF

Info

Publication number
CN103035591A
CN103035591A CN2012105836167A CN201210583616A CN103035591A CN 103035591 A CN103035591 A CN 103035591A CN 2012105836167 A CN2012105836167 A CN 2012105836167A CN 201210583616 A CN201210583616 A CN 201210583616A CN 103035591 A CN103035591 A CN 103035591A
Authority
CN
China
Prior art keywords
conductor
electric
packaging body
lateral surface
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012105836167A
Other languages
English (en)
Other versions
CN103035591B (zh
Inventor
沈家贤
刘盈男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN201210583616.7A priority Critical patent/CN103035591B/zh
Priority to CN201610858225.XA priority patent/CN106298742B/zh
Publication of CN103035591A publication Critical patent/CN103035591A/zh
Application granted granted Critical
Publication of CN103035591B publication Critical patent/CN103035591B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73227—Wire and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

一种半导体封装件及其制造方法。半导体封装件包括芯片、封装体、导电件及屏蔽膜。芯片具有主动面及背面且包括散热件，散热件从芯片的主动面延伸至芯片的背面。封装体包覆芯片且具有外侧面及相对的上表面及下表面且包括散热孔，散热孔从散热件延伸至封装体的上表面。导电件形成于芯片的主动面及封装体的下表面。屏蔽膜形成于封装体的上表面及外侧面并电性连接导电件。

Description

半导体封装件及其制造方法
技术领域
本发明是有关于一种半导体封装件及其制造方法，且特别是有关于一种具有散热孔的半导体封装件及其制造方法。
背景技术
传统半导体封装件包含封装体及芯片，其中封装体包覆芯片，而芯片提供半导体封装件的功能。然而，芯片会产生高热，且封装体的热传导性通常不佳，导致芯片周围温度过高而影响其工作效率。因此，如何驱散芯片的热量成为业界努力重点之一。
发明内容
本发明有关于一种半导体封装件及其制造方法，一实施例中，半导体封装件具有散热孔可驱散其芯片的热量。
根据本发明，提出一种半导体封装件。半导体封装件包括一芯片、一封装体、一导电件及一屏蔽膜。芯片具有一主动面及一背面且包括一散热件，散热件从芯片的主动面延伸至芯片的背面。封装体包覆芯片且具有一外侧面及相对的一上表面及一下表面且包括一散热孔，散热孔从散热件延伸至封装体的上表面。导电件形成于芯片的主动面及封装体的下表面。屏蔽膜形成于封装体的上表面及外侧面并电性连接导电件。
根据本发明，提出一种半导体封装件的制造方法。制造方法包括以下步骤。提供一暂时基板；形成一导电件于暂时基板上；设置一芯片于导电件上，其中芯片具有一主动面及一背面且包括一散热件，散热件从芯片的主动面延伸至芯片的该背面；形成一封装体包覆芯片及导电件，封装体具有相对的一上表面及一下表面；形成一散热孔从封装体的上表面延伸至散热件；形成一切割道经过封装体，使封装体形成一外侧面；以及，形成一屏蔽膜覆盖封装体的上表面及外侧面，并与导电件电性连接。
为让本发明的上述内容能更明显易懂，下文特举实施例，并配合附图，作详细说明如下：
附图说明
图1A绘示依照本发明一实施例的半导体封装件的剖视图。
图1B绘示图1A的俯视图。
图2绘示依照本发明另一实施例的半导体封装件的剖视图。
图3绘示依照本发明另一实施例的半导体封装件的剖视图。
图4A绘示依照本发明另一实施例的半导体封装件的剖视图。
图4B绘示图4A的俯视图。
图5A绘示依照本发明另一实施例的半导体封装件的剖视图。
图5B绘示图5A的俯视图。
图6绘示依照本发明另一实施例的半导体封装件的剖视图。
图7，其绘示依照本发明另一实施例的半导体封装件的剖视图。
图8绘示依照本发明另一实施例的半导体封装件的剖视图。
图9A至9G绘示图1A的半导体封装件的制造过程图。
图10A至10C绘示图2的半导体封装件的制造过程图。
图11A至11G绘示图3的半导体封装件的制造过程图。
图12A至12F绘示图4A的半导体封装件的制造过程图。
图13A至13C绘示图5A的半导体封装件的制造过程图。
图14A至14B绘示图8的半导体封装件的制造过程图。
主要元件符号说明：
100、200、300、400、500、600、700、800：半导体封装件
110：芯片
110a：主动面
110b：背面
111、471：散热件
120：封装体
120s、120s1、120s2、130s、140s、360s、470s、472s：外侧面
120u、130u、470u：上表面
120b、140b、470b：下表面
121：散热孔
1211：贯孔
1212：热导材料
130：导电件
140：屏蔽膜
150：焊球
151：信号焊球
152：接地焊球
153：散热焊球
360：导电架
470：基板
472：接地件
480：焊线
170：暂时基板
P、P1、P2：切割道
具体实施方式
请参照图1A，其绘示依照本发明一实施例的半导体封装件的剖视图。半导体封装件100包括芯片110、封装体120、导电件130、屏蔽膜140及焊球150。
芯片110具有相对的主动面110a与背面110b，芯片110以其主动面110a朝下方位设于导电件130上，且直接或间接接触于导电件130，藉以通过导电件130电性连接于焊球150。
芯片110可以单层或多层结构。芯片110更包括至少一散热件111，其中散热件111从芯片110的主动面110a延伸至芯片110的背面110b，即散热件111贯穿芯片110。本例中，散热件111散热孔，例如，芯片110硅晶圆，而散热件111硅穿孔(Through-Silicon Via，TSV)，然本发明实施例不限于此。另一例中，虽然图未绘示，然芯片110的散热件111包括至少一横向延伸的散热层及至少一直向延伸的散热孔，其中散热层连接于散热孔，以构成一散热路径。此外，散热件111的材料包括导热性佳的材料，如铜、铝、金、银或其组合。
封装体120包覆芯片110且具有相对的上表面120u及下表面120b且包括至少一散热孔121，散热孔121从散热件111延伸至封装体120的上表面120u。本例中，散热孔121及散热件111沿一直线方向延伸，而共同构成一垂直散热路径，此垂直散热路径较短或最短散热路径，可快速地传导芯片110的热量H至半导体封装件100外部。此外，散热孔121的材料包括导热性佳的材料，如铜、铝、金、银或其组合。
封装体120更具有外侧面120s，而导电件130具有外侧面130s，由于封装体120的外侧面120s与导电件130的外侧面130s于同一切割道中形成，使外侧面120s与导电件130s实质上对齐，例如是共面，如此的切割方法称为“全穿切(full-cut)”。
封装体120可包括酚醛基树脂(Novolac-based resin)、环氧基树脂(epoxy-basedresin)、硅基树脂(silicone-based resin)或其他适当的包覆剂。封装体120亦可包括适当的填充剂，例如是粉状的二氧化硅。可利用数种封装技术形成封装体，例如是压缩成型(compression molding)、注射成型(injection molding)或转注成型(transfer molding)。
导电件130例如是接垫(pad)或导电片(conductive sheet)，其形成于芯片110的主动面110a及封装体120的下表面120b。导电片另外以板金工法形成的元件。接垫可采用电镀方法或合适的方法形成，其厚度可薄于导电片。屏蔽膜140形成于导电件130的外侧面130s，以电性连接于导电件130。此外，导电件130具有下表面130b，屏蔽膜140具有下表面140b，其中导电件130的下表面130b与屏蔽膜140的下表面140b实质上对齐，例如是共面。
屏蔽膜140形成于封装体120的上表面120u及外侧面120s。本例中，屏蔽膜140共形屏蔽膜(conformal shielding)，亦即其覆盖封装体120的整个上表面120u及整个外侧面120s，以完整包覆封装体120，而提供电磁干扰屏蔽作用；然本发明实施例不限于此，屏蔽膜140亦可覆盖封装体120的部分上表面120u及/或部分外侧面120s。
屏蔽膜140除了提供电磁干扰屏蔽作用，亦提供一大散热面积。当芯片110的热量传导至屏蔽膜140后，可通过屏蔽膜140有效地对流或传导至半导体封装件100外部。
屏蔽膜140的材料铝、铜、铬、锡、金、银、镍、不锈钢或上述材料的组合所制成，其可应用例如是化学蒸镀(Chemical Vapor Deposition，CVD)、无电镀(electroless plating)、电镀、印刷(printing)、喷布(spraying)、溅镀或真空沉积(vacuum deposition)等技术制成。屏蔽膜140可以是单层或多层结构，以多层结构来说，屏蔽膜140三层结构，其内层不锈钢层、中间层铜层，而外层不锈钢层；或者，屏蔽膜140双层结构，其内层铜层，而其外层不锈钢层。
焊球150形成于导电件130上，使半导体封装件100形成一球栅阵列封装件；另一例中，可省略焊球150，使半导体封装件100形成一平面栅格阵列(Land GridArray，LGA)封装件。
数个焊球150包含至少一信号焊球151，其通过导电件130电性连接于芯片110的主动面110a，以输出芯片110的信号至半导体封装件100外的电路元件及/或输入来自于半导体封装件100外的信号至芯片110。
数个焊球150包含至少一接地焊球152，其通过导电件130电性连接于屏蔽膜140。接地焊球152可电性连接一电子元件的接地端(未绘示)，使屏蔽膜140通过接地焊球152而接地。
数个焊球150包含至少一散热焊球153，芯片110的热量H可通过散热件111及散热焊球153传导至半导体封装件100外部。经由散热焊球153、散热件111及散热孔121，芯片110的热量H可同时往上及往下传导至半导体封装件100外部。本例中，散热焊球153、散热件111与散热孔121共同沿一直线延伸，而构成一垂直散热路径，此垂直散热路径较短或最短散热路径，可快速地传导芯片110的热量H同时往上及往下至半导体封装件100外部。
请参照图1B，其绘示图1A的俯视图。散热孔121的数量多个，其可排列成n×m阵列，其中n及m为相同或相异的正整数；另一例中，散热孔121的数量可以是单个；然而，本发明实施例并不限制散热孔121的数量。如图1B所示，导电件130例如是走线，其可沿曲线及/或直线方向延伸，并可延伸至与芯片110重迭(如上下重迭)而电性连接于芯片110的主动面110a(图1A)。
请参照图2，其绘示依照本发明另一实施例的半导体封装件的剖视图。半导体封装件200包括芯片110、封装体120、导电件130、屏蔽膜140及焊球150(选择性)。
封装体120具有外侧面120s，而导电件130具有上表面130u，屏蔽膜140形成于封装体120的外侧面120s及导电件130的上表面130u。导电件130更具有外侧面130s，封装体120的外侧面120s与导电件130的外侧面130s分别于二不同切割工艺形成，使封装体120的外侧面120s相对导电件130的外侧面130s内凹而形成一横向段差结构，如此的切割方法称为“半穿切(half-cut)”。此外，屏蔽膜140更具有外侧面140s，由于屏蔽膜140的外侧面140s与导电件130的外侧面130s于同一切割道中形成，使外侧面140s与导电件130s实质上对齐，例如是共面。
请参照图3，其绘示依照本发明另一实施例的半导体封装件的剖视图。半导体封装件300包括芯片110、封装体120、导电件130、屏蔽膜140、焊球150(选择性)及导电架360。
本例中，封装体120具有第一外侧面120s1及第二外侧面120s2，第一外侧面120s1及第二外侧面120s2分别于二不同切割工艺形成，使第一外侧面120s1相对第二外侧面120s2内凹而形成一横向段差结构，如此的切割方法称“半穿切”。详细来说，导电架360具有外侧面360s，封装体120的第一外侧面120s1与导电架360的外侧面360s于同丨切割工艺形成，使外侧面360s与第一外侧面120s1实质上对齐，例如是共面。此外，屏蔽膜140具有外侧面140s，而导电件130具有外侧面130s，由于屏蔽膜140的外侧面140s、封装体120的第二外侧面120s2与导电件130的外侧面130s于另一切割工艺中形成，使外侧面140s、第二外侧面120s2与外侧面130s实质上对齐，例如是共面。
导电架360设于导电件130上。屏蔽膜140形成于导电架360的外侧面360s，且通过导电架360电性连接于导电件130。其中一导电件130接地导电件，使屏蔽膜140通过此接地导电件接地，以疏导一电磁干扰至接地端
请参照图4A，其绘示依照本发明另一实施例的半导体封装件的剖视图。半导体封装件400包括芯片110、封装体120、屏蔽膜140、焊球150(选择性)、基板470及至少一焊线480。
芯片110形成于基板470上。芯片110以其主动面110a朝上方位设于基板470上，并通过焊线480电性连接于基板470。
基板470可以是单层或多层结构。基板470具有相对的上表面470u与下表面470b，且包括至少一散热件471，其中散热件471从上表面470u延伸至上表面470u。芯片110的散热件111露出其背面110b以连接基板470的散热件471，并延伸至芯片110的主动面110a。芯片110的热量可通过基板470的散热件471、芯片110的散热件111、散热焊球153及封装体120的散热孔121传导至半导体封装件400的外部。本例中，基板470的散热件471、散热焊球153、散热件111与散热孔121共同沿一直线方向延伸，而构成一垂直散热路径，此垂直散热路径较短或最短散热路径，可快速地传导芯片110的热量H至半导体封装件400外部。另一例中，虽然图未绘示，然基板470的散热件471包括至少一横向延伸的散热层及至少一直向延伸的散热孔，其中散热层连接于散热孔，以构成一散热路径。
基板470更包括至少一接地件472，其延伸于基板470的上表面470u与下表面470b之间，本例从上表面470u延伸至下表面470b为例说明。虽然图未绘示，然接地件472可通过基板470的导电层(未绘示)电性连接于焊线480及/或焊球150，藉以电性连接至接地端。
请参照图4B，其绘示图4A的俯视图。接地件472的数量多个，其围绕芯片110，而提供芯片110电磁感扰屏蔽功能。此外，基板470具有外侧面470s，而封装体120具有外侧面120s，由于外侧面470s与外侧面120s于同一切割道中形成，使外侧面470s与外侧面120s实质上对齐，例如是共面，如此的切割方法称为“全穿切”。
请参照图5A，其绘示依照本发明另一实施例的半导体封装件的剖视图。半导体封装件500包括芯片110、封装体120、屏蔽膜140、焊球150(选择性)、基板470及至少一焊线480。
芯片110设置于基板470上。芯片110以其主动面110a朝上方位设于基板470上，并通过焊线480电性连接于基板470。
请参照图5B，其绘示图5A的俯视图。封装体120具有外侧面120s，而基板470具有外侧面470s，由于外侧面120s与外侧面470s分别于二不同切割工艺形成，使外侧面120s相对外侧面470s内凹而形成一横向段差结构，如此的切割方法称为“半穿切”。
请参照图6，其绘示依照本发明另一实施例的半导体封装件的剖视图。半导体封装件600包括芯片110、封装体120、屏蔽膜140、焊球150(选择性)及基板470。相较于半导体封装件400，本例的芯片110以其主动面110a朝下方位设于基板470上，且以至少一焊球电性连接于基板470。
请参照图7，其绘示依照本发明另一实施例的半导体封装件的剖视图。半导体封装件700包括芯片110、封装体120、屏蔽膜140、焊球150(选择性)及基板470。相较于半导体封装件600，本例的芯片110省略散热件111，通过封装体120的散热孔121仍可传导芯片110的热量至半导体封装件700外部。
请参照图8，其绘示依照本发明另一实施例的半导体封装件的剖视图。半导体封装件800包括芯片110、封装体120、屏蔽膜140、焊球150(选择性)及基板470。本例中，封装体120省略散热孔121。封装体120具有上表面120u，芯片110的背面110b从封装体120的上表面120u露出，其中封装体120的上表面120u与芯片110的背面110b实质上对齐，例如是共面。
请参照图9A至9G，其绘示图1A的半导体封装件的制造过程图。
如图9A所示，提供暂时基板170。
如图9A所示，形成至少一导电件130于暂时基板170上。本例中，导电件130导电片，其可采用例如是表面黏贴技术(SMT)放置于暂时基板170上。另一例中，导电件130亦可采用电镀方式形成。
如图9B所示，设置至少一芯片110于导电件130上，其中芯片110具有主动面110a及背面110b且包括至少一散热件111，其中散热件111从芯片110的主动面110a延伸至芯片110的背面110b。芯片110以其主动面110a朝下方位设置于导电件130上，其中散热件111接触导电件130。
如图9C所示，可采用例如是压缩成型、注射成型或转注成型，形成封装体120包覆芯片110及导电件130，其中封装体120具有相对的上表面120u及下表面120b。
如图9D所示，可采用例如是激光，形成至少一贯孔1211从封装体120的上表面120u延伸至芯片110的背面110b，例如是延伸至散热件111及/或芯片110的散热件111以外的区域。
如图9E所示，可采用例如材料形成技术，形成至少一热导材料1212填入贯孔1211，其中热导材料1212与贯孔1211构成散热孔121。热导材料1212例如是铜、铝、金、银或其组合。此处的材料形成技术例如是化学气相沉积、无电镀法(electroless plating)、电解电镀(electrolytic plating)、印刷、旋涂、喷涂、溅镀(sputtering)或真空沉积法(vacuum deposition)。
如图9F所示，可采用例如是刀具或激光，形成至少一切割道P经过整个封装体120、整个导电件130及部分暂时基板170，以完全切断封装体120及导电件130，如此的切割方法称“全穿切”。切割后，封装体120及导电件130分别形成外侧面120s及130s，其中外侧面120s及130s实质上对齐，如共面。
散热件111与散热孔121共同沿一直线方向延伸，而构成一垂直散热路径，此垂直散热路径较短或最短散热路径，可快速地传导芯片110的热量H至半导体封装件400外部。
如图9G所示，可采用上述材料形成技术，形成屏蔽膜140于封装体120的上表面120u及外侧面120s上，其中屏蔽膜140电性接触散热孔121。当芯片110的热量H传导至屏蔽膜140后，可通过屏蔽膜140的大面积进行有效的散热。
形成屏蔽膜140后，可移除暂时基板170，以露出导电件130的下表面；然后，形成图1A的焊球150及散热焊球153于导电件130的下表面，而形成至少一图1A所示的半导体封装件100。另一例中，焊球150及散热焊球153可于切割道P形成前形成。另一例中，亦可不形成焊球150于导电件130上。
请参照图10A至10C，其绘示图2的半导体封装件的制造过程图。
如图10A所示，可采用例如是刀具或激光，形成至少一第一切割道P1经过封装体120直到露出导电件130的上表面130u；或者，第一切割道P1可经过部分导电件130但不切断导电件130。切割后，封装体120形成外侧面120s。
如图10B所示，可采用上述材料形成技术，形成屏蔽膜140覆盖封装体120的上表面120u及外侧面120s上。本例中，屏蔽膜140覆盖封装体120的整个上表面120u及整个外侧面120s，而形成一共形屏蔽膜。
如图10C所示，可采用例如是刀具或激光，形成至少一第二切割道P2经过第一切割道P1、屏蔽膜140、导电件130及部分暂时基板170，以完全切断屏蔽膜140及导电件130。本例的半导体封装件200采用多个切割工艺完成，如此的切割方法称“半穿切”。
形成屏蔽膜140后，可移除暂时基板170，以露出导电件130的下表面；然后，形成图2的焊球150及散热焊球153于导电件130的下表面，而形成至少一图2所示的半导体封装件200。另一例中，焊球150及散热焊球153可于第一切割道P1或第二切割道P2形成前形成。另一例中，亦可不形成焊球150及散热焊球153于导电件130上。
请参照图11A至11G，其绘示图3的半导体封装件的制造过程图。
如图11A所示，可采用例如是表面黏贴技术，设置至少一导电架360于导电件130上。导电架360横跨在相邻二导电件130之间。
如图11B所示，可采用例如是压缩成型、注射成型或转注成型，形成封装体120包覆芯片110、导电件130及导电架360，其中封装体120具有相对的上表面120u及下表面120b。
如图11C所示，可采用例如是激光，形成至少一贯孔1211从封装体120的上表面120u延伸至芯片110的背面110b，例如是延伸至散热件111及/或芯片110的散热件111以外的区域。
如图11D所示，可采用例如上述材料形成技术，形成至少一热导材料1212填入贯孔1211，其中热导材料1212与贯孔1211构成散热孔121。
如图11E所示，可采用例如是刀具或激光，形成至少一第一切割道P1经过部分封装体120及至少部分的导电架360。切割后，封装体120及导电架360分别形成第一外侧面120s1及外侧面360s，其中第一外侧面120s1与外侧面360s实质上对齐，如共面。
如图11F所示，可采用上述材料形成技术，形成屏蔽膜140覆盖封装体120的上表面120u、第一外侧面120s1及导电架360的外侧面360s。
如图11G所示，可采用例如是刀具或激光，形成至少一第二切割道P2经过第一切割道P1、屏蔽膜140及部分暂时基板170，以完全切断封装体120、屏蔽膜140及导电件130。切割后，封装体120、屏蔽膜140及导电件130分别形成第二外侧面120s2、外侧面140s及外侧面130s，其中第二外侧面120s2、外侧面140s与外侧面130s实质上对齐，如共面。本例的半导体封装件300采用多个切割工艺完成，如此的切割方法称“半穿切”。
形成屏蔽膜140后，可移除暂时基板170，以露出基板导电件130的下表面；然后，形成图3的焊球150及散热焊球153于导电件130的下表面，而形成至少一图3所示的半导体封装件300。另一例中，焊球150及散热焊球153可于第一切割道P1或第二切割道P2形成前形成。另一例中，亦可不形成焊球150及散热焊球153于导电件130上。
请参照图12A至12F，其绘示图4A的半导体封装件的制造过程图。
如图12A所示，设置至少一芯片110于基板470上，其中芯片110具有主动面110a及背面110b且包括至少一散热件111，其中散热件111从芯片110的主动面110a延伸至芯片110的背面110b，且接触基板470的散热件471。芯片110以其主动面110a朝上方位设于导电件130上，并通过至少一焊线480电性连接于基板470。
如图12B所示，可采用例如是压缩成型、注射成型或转注成型，形成封装体120包覆芯片110及焊线480，其中封装体120具有相对的上表面120u及下表面120b。
如图12C所示，可采用例如是激光，形成至少一贯孔1211从封装体120的上表面120u延伸至芯片110的主动面110a，例如是延伸至散热件111及/或芯片110的散热件111以外的区域。
如图12D所示，可采用例如是上述材料形成技术，形成至少一热导材料1212填入贯孔1211，其中热导材料1212与贯孔1211构成散热孔121。
如图12E所示，可采用例如是刀具或激光，形成至少一切割道P经过封装体120及基板470的接地件472，以完全切断封装体120及基板470的接地件472，如此的切割方法称“全穿切”。切割后，封装体120及基板470的接地件472分别形成外侧面120s及472s，其中外侧面120s及130s实质上对齐，如共面。
如图12F所示，可采用上述材料形成技术，形成屏蔽膜140于封装体120的上表面120u、外侧面120s及接地件472的外侧面472s上。
形成屏蔽膜140后，可形成图4A的焊球150及散热焊球153于基板470的下表面，而形成至少一图4A所示的半导体封装件400。另一例中，焊球150及散热焊球153可于切割道P形成前形成。另一例中，亦可不形成焊球150于基板470上。
请参照图13A至13C，其绘示图5A的半导体封装件的制造过程图。
如图13A所示，可采用例如是刀具或激光，形成至少一第一切割道P1经过封装体120直到露出基板470的接地件472。切割后，封装体120形成外侧面120s；或者，第一切割道P1可经过整个封装体120及部分接地件472，但不切断接地件472。
如图13B所示，可采用上述材料形成技术，形成屏蔽膜140覆盖封装体120的上表面120u、外侧面120s及露出的接地件472。
如图13C所示，可采用例如是刀具或激光，形成至少一第二切割道P2经过第一切割道P1、屏蔽膜140及基板470的接地件472，以完全切断屏蔽膜140及基板470的接地件472。另一例中，第二切割道P2先后经过基板470及屏蔽膜140至第一切割道P1，而完全切断基板470及屏蔽膜140。本例的半导体封装件500采用多个切割工艺完成，如此的切割方法称“半穿切”。
形成屏蔽膜140后，可形成图5的焊球150及散热焊球153于基板470的下表面，而形成至少一图5所示的半导体封装件500。另一例中，焊球150及散热焊球153可于第一切割道P1或第二切割道P2形成前形成。另一例中，亦可不形成焊球150于基板470上。
图6的半导体封装件600的制造方法相似于图4A，容此不再赘述。图7的半导体封装件700的制造方法相似于图4A，容此不再赘述。
请参照图14A至14B，其绘示图8的半导体封装件的制造过程图。
如图14A所示，可采用例如是压缩成型、注射成型或转注成型，形成封装体120包覆芯片110。
如图14B所示，可采用材料移除技术移除封装体120部分材料，例如研磨(Grinding)，直到露出芯片110的散热件111及封装体120的上表面120u。移除封装体120部分材料后，芯片110的背面110b及封装体120的上表面120u实质上对齐，如共面。本例中，由于芯片110上方的封装体材料被移除，故芯片110上方可不形成散热孔121。芯片110通过自身的散热件111仍可散热。
半导体封装件800的其余步骤相似于上述半导体封装件400的对应步骤，容此不再赘述。
综上可知，半导体封装件可采用全穿切或半穿切方法完成切割。以半穿切来说，封装体形成第一外侧面及第二外侧面，其中封装体的第一外侧面相对封装体的第二外侧面内凹而形成一横向段差结构；或者，封装体与基板各形成一外侧面，其中封装体与基板的一者的外侧面相对另一者的外侧面内凹而形成一横向段差结构；或者，基板形成第一外侧面及第二外侧面，其中基板的第一外侧面相对基板的第二外侧面内凹而形成一横向段差结构。以全穿切来说，半导体封装件的整个外侧面实质上对齐，如共面。
综上所述，虽然本发明已以实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。

Claims (15)

1.一种半导体封装件，包括：
一芯片，具有一主动面及一背面且包括一散热件，该散热件从该芯片的该主动面延伸至该芯片的该背面；
一封装体，包覆该芯片且具有一外侧面及相对的一上表面及一下表面且包括一散热孔，该散热孔从该散热件延伸至该封装体的该上表面；
一导电件，形成于该芯片的该主动面及该封装体的该下表面；以及
一屏蔽膜，形成于该封装体的该上表面及该外侧面并电性连接该导电件。
2.如权利要求1所述的半导体封装件，其中该导电件接垫或导电片。
3.如权利要求1所述的半导体封装件，更包括：
一导电架，设于该导电件上且具有一外侧面；
其中，该屏蔽膜形成该导电架的该外侧面，而通过该导电架电性连接于该导电件。
4.如权利要求1所述的半导体封装件，其中该导电件具有一上表面及一外侧面，该屏蔽膜具有一外侧面，该屏蔽膜更形成于该导电件的该上表面上，且该导电件的该外侧面与该屏蔽膜的该外侧面对齐。
5.如权利要求1所述的半导体封装件，其中该导电件具有一外侧面，该屏蔽膜形成于该导电件的该外侧面，且该导电件的该外侧面与该封装体的该外侧面对齐。
6.如权利要求1所述的半导体封装件，其中该散热件及该散热孔直线地延伸。
7.如权利要求1所述的半导体封装件，其中该散热件硅穿孔。
8.如权利要求1所述的半导体封装件，其中该散热件包括相连接的一横向延伸的层结构与一直向延伸的散热孔。
9.如权利要求1所述的半导体封装件，其中该屏蔽膜共形屏蔽膜。
10.如权利要求1所述的半导体封装件，更包括：
数个焊球，形成于该导电件上。
11.一种半导体封装件的制造方法，包括：
提供一暂时基板；
形成一导电件于该暂时基板上；
设置一芯片于该导电件上，其中该芯片具有一主动面及一背面且包括一散热件，该散热件从该芯片的该主动面延伸至该芯片的该背面；
形成一封装体包覆该芯片及该导电件，该封装体具有相对的一上表面及一下表面；
形成一散热孔从该封装体的该上表面延伸至该散热件；
形成一切割道经过该封装体，使该封装体形成一外侧面；以及
形成一屏蔽膜覆盖该封装体的该上表面及该外侧面，并与该导电件电性连接。
12.如权利要求11所述的制造方法，其中于形成该导电件于该暂时基板的步骤中，该导电件采用电镀方式形成。
13.如权利要求11所述的制造方法，更包括：
设置一导电架于该导电件上；
于形成该切割道经过该封装体的步骤中，该切割道更经过该导电架，使该导电架形成一外侧面；
于形成该屏蔽膜覆盖该封装体的该上表面及该外侧面的步骤中，该屏蔽膜更覆盖该导电架的该外侧面。
14.如权利要求11所述的制造方法，其中于形成该切割道经过该封装体的步骤中，该切割道经过整个该封装体及整个该导电件，使该导电件形成一外侧面；
于形成该屏蔽膜于该封装体的该上表面及该外侧面的步骤中，该屏蔽膜更形成于该导电件的该外侧面。
15.如权利要求11所述的制造方法，其中于形成该切割道经过该封装体的步骤中，该切割道经过该封装体直到露出该导电件；
于形成该屏蔽膜于该封装体的该上表面及该外侧面的步骤中，该屏蔽膜更形成于露出的该导电件上；
该制造方法更包括：
形成另一切割道切断该导电件。
CN201210583616.7A 2012-12-28 2012-12-28 半导体封装件及其制造方法 Active CN103035591B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210583616.7A CN103035591B (zh) 2012-12-28 2012-12-28 半导体封装件及其制造方法
CN201610858225.XA CN106298742B (zh) 2012-12-28 2012-12-28 半导体封装件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210583616.7A CN103035591B (zh) 2012-12-28 2012-12-28 半导体封装件及其制造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201610858225.XA Division CN106298742B (zh) 2012-12-28 2012-12-28 半导体封装件及其制造方法

Publications (2)

Publication Number Publication Date
CN103035591A true CN103035591A (zh) 2013-04-10
CN103035591B CN103035591B (zh) 2016-12-28

Family

ID=48022353

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201610858225.XA Active CN106298742B (zh) 2012-12-28 2012-12-28 半导体封装件及其制造方法
CN201210583616.7A Active CN103035591B (zh) 2012-12-28 2012-12-28 半导体封装件及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201610858225.XA Active CN106298742B (zh) 2012-12-28 2012-12-28 半导体封装件及其制造方法

Country Status (1)

Country Link
CN (2) CN106298742B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105321933A (zh) * 2014-08-01 2016-02-10 乾坤科技股份有限公司 具有顺形电磁屏蔽结构的半导体封装件及其制造方法
CN109935557A (zh) * 2017-12-19 2019-06-25 凤凰先驱股份有限公司 电子封装件及其制法
WO2020047976A1 (zh) * 2018-09-04 2020-03-12 中芯集成电路（宁波）有限公司 晶圆级系统封装方法以及封装结构
CN112103192A (zh) * 2020-08-07 2020-12-18 珠海越亚半导体股份有限公司 芯片封装结构及其制作方法
US10910286B2 (en) 2018-09-04 2021-02-02 Ningbo Semiconductor International Corporation Wafer-level system-in-package packaging method and package structure thereof

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210007217A (ko) * 2019-07-10 2021-01-20 삼성전자주식회사 인터포저를 포함하는 전자 장치
TWI732509B (zh) * 2020-04-01 2021-07-01 矽品精密工業股份有限公司 電子封裝件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080211079A1 (en) * 2006-12-27 2008-09-04 Masanori Onodera Heat dissipation methods and structures for semiconductor device
CN101882606A (zh) * 2009-05-08 2010-11-10 日月光封装测试(上海)有限公司 散热型半导体封装构造及其制造方法
CN102054904A (zh) * 2009-10-27 2011-05-11 东莞市福地电子材料有限公司 具散热贯穿孔的氮化镓系发光二极管结构
CN102569242A (zh) * 2012-02-07 2012-07-11 日月光半导体制造股份有限公司 整合屏蔽膜的半导体封装件及其制造方法
CN102751254A (zh) * 2012-07-18 2012-10-24 日月光半导体制造股份有限公司 半导体封装件、应用其的堆迭封装件及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8198716B2 (en) * 2007-03-26 2012-06-12 Intel Corporation Die backside wire bond technology for single or stacked die package
US7829981B2 (en) * 2008-07-21 2010-11-09 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
CN102142403A (zh) * 2010-01-28 2011-08-03 矽品精密工业股份有限公司 具有电磁屏蔽的封装结构及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080211079A1 (en) * 2006-12-27 2008-09-04 Masanori Onodera Heat dissipation methods and structures for semiconductor device
CN101882606A (zh) * 2009-05-08 2010-11-10 日月光封装测试(上海)有限公司 散热型半导体封装构造及其制造方法
CN102054904A (zh) * 2009-10-27 2011-05-11 东莞市福地电子材料有限公司 具散热贯穿孔的氮化镓系发光二极管结构
CN102569242A (zh) * 2012-02-07 2012-07-11 日月光半导体制造股份有限公司 整合屏蔽膜的半导体封装件及其制造方法
CN102751254A (zh) * 2012-07-18 2012-10-24 日月光半导体制造股份有限公司 半导体封装件、应用其的堆迭封装件及其制造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105321933A (zh) * 2014-08-01 2016-02-10 乾坤科技股份有限公司 具有顺形电磁屏蔽结构的半导体封装件及其制造方法
CN105321933B (zh) * 2014-08-01 2019-08-09 乾坤科技股份有限公司 具有顺形电磁屏蔽结构的半导体封装件及其制造方法
CN109935557A (zh) * 2017-12-19 2019-06-25 凤凰先驱股份有限公司 电子封装件及其制法
CN109935557B (zh) * 2017-12-19 2023-05-30 恒劲科技股份有限公司 电子封装件及其制法
WO2020047976A1 (zh) * 2018-09-04 2020-03-12 中芯集成电路（宁波）有限公司 晶圆级系统封装方法以及封装结构
US10910286B2 (en) 2018-09-04 2021-02-02 Ningbo Semiconductor International Corporation Wafer-level system-in-package packaging method and package structure thereof
JP2021535606A (ja) * 2018-09-04 2021-12-16 中芯集成電路（寧波）有限公司 ウェハレベルシステムパッケージング方法及びパッケージング構造
JP7102609B2 (ja) 2018-09-04 2022-07-19 中芯集成電路（寧波）有限公司 ウェハレベルシステムパッケージング方法及びパッケージング構造
CN112103192A (zh) * 2020-08-07 2020-12-18 珠海越亚半导体股份有限公司 芯片封装结构及其制作方法

Also Published As

Publication number Publication date
CN106298742A (zh) 2017-01-04
CN106298742B (zh) 2019-03-15
CN103035591B (zh) 2016-12-28

Similar Documents

Publication Publication Date Title
US10453802B2 (en) Semiconductor package structure, semiconductor device and method for manufacturing the same
CN103035591A (zh) 半导体封装件及其制造方法
US9984983B2 (en) Semiconductor packages with thermal-enhanced conformal shielding and related methods
CN103219298A (zh) 具有散热结构及电磁干扰屏蔽的半导体封装件及其制造方法
US8248803B2 (en) Semiconductor package and method of manufacturing the same
US9773753B1 (en) Semiconductor devices and methods of manufacturing the same
US20110049704A1 (en) Semiconductor device packages with integrated heatsinks
CN103400825A (zh) 半导体封装件及其制造方法
CN104602446A (zh) 基板结构及其制作方法
US20160276242A1 (en) Thermal spreader having inter-metal diffusion barrier layer
US9893030B2 (en) Reliable device assembly
CN100358133C (zh) 晶背上具有整合散热座的晶圆级封装以及晶片的散热方法
US10020284B2 (en) Functional spacer for SIP and methods for forming the same
CN105489580B (zh) 半导体衬底及半导体封装结构
US9614128B2 (en) Surface mountable semiconductor device
US11075186B2 (en) Semiconductor package
JP2010239018A (ja) 半導体装置およびこれを用いた半導体装置の製造方法
US9601405B2 (en) Semiconductor package with an enhanced thermal pad
US11367676B2 (en) Semiconductor device packages including redistribution layer and method for manufacturing the same
US11289793B2 (en) Semiconductor packaging structure having antenna module
US20120175044A1 (en) Manufacturing method of thermal conductivity substrate
CN103681610A (zh) 芯片叠层结构及其制造方法
EP4227992A2 (en) Semiconductor package with exposed electrical contacts
US9922948B2 (en) Semiconductor device with modified pad spacing structure
US20160064614A1 (en) Light emitting diode package and manufacturing method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant