CN103034061B - 一种基板的制作方法 - Google Patents
一种基板的制作方法 Download PDFInfo
- Publication number
- CN103034061B CN103034061B CN201210540524.0A CN201210540524A CN103034061B CN 103034061 B CN103034061 B CN 103034061B CN 201210540524 A CN201210540524 A CN 201210540524A CN 103034061 B CN103034061 B CN 103034061B
- Authority
- CN
- China
- Prior art keywords
- pattern
- film
- auxiliary pattern
- edge
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 164
- 238000000034 method Methods 0.000 title claims abstract description 124
- 238000000576 coating method Methods 0.000 claims abstract description 152
- 239000011248 coating agent Substances 0.000 claims abstract description 146
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 135
- 238000004519 manufacturing process Methods 0.000 claims abstract description 78
- 238000000059 patterning Methods 0.000 claims abstract description 37
- 239000010408 film Substances 0.000 claims description 173
- 239000000203 mixture Substances 0.000 claims description 47
- 239000010409 thin film Substances 0.000 claims description 34
- 239000011347 resin Substances 0.000 claims description 33
- 229920005989 resin Polymers 0.000 claims description 33
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- 239000004065 semiconductor Substances 0.000 claims description 20
- 239000010410 layer Substances 0.000 description 118
- 238000010586 diagram Methods 0.000 description 17
- 239000011159 matrix material Substances 0.000 description 13
- 238000005530 etching Methods 0.000 description 7
- 239000011241 protective layer Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- NPXOKRUENSOPAO-UHFFFAOYSA-N Raney nickel Chemical class [Al].[Ni] NPXOKRUENSOPAO-UHFFFAOYSA-N 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 230000006854 communication Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明实施例提供了一种基板的制作方法,涉及显示技术领域,可避免或减少光刻胶涂布时涂布不良的发生率,进而提高量产产品良率;所述基板的制作方法包括:在透明基板上制作第一薄膜,并通过构图工艺在所述透明基板的至少一个第一边缘处,形成与所述第一边缘平行的第一辅助图案,同时在显示区域形成显示用图案;其中,所述第一薄膜为所述至少两层薄膜中除最后一层薄膜外的任一层;所述第一边缘与光刻胶涂布方向垂直,所述第一辅助图案沿所述光刻胶涂布方向的横截面的至少一侧边为阶梯状。用于显示面板的制造。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种基板的制作方法。
背景技术
光刻胶涂布是光刻工艺的必须环节,为了提高涂布时光刻胶的利用率,目前,LCD行业在涂布工艺中以狭缝式涂覆为主流,在提高光刻胶利用率,和提高生产效率的同时,也存在较难解决的问题,即存在涂布不良(Uncoating)的问题。
目前,构成薄膜场效应晶体管液晶显示器(ThinFilmTransistorLiquidCrystalDisplay,TFT-LCD)的阵列基板及彩膜基板的膜层一般由5层或更多层组成,其中通过构图工艺形成图案时,都必须经过光刻胶涂布这一步骤。然而,越在后面的薄膜层上形成图案时,涂布光刻胶所需跨越的段差就越大,涂布过程中发生涂布不良的几率就增大,此外,玻璃基板边缘表面状态差等都使得在涂布过程中发生涂布不良的可能性增大。
例如,如图1所示,当涂布光刻胶30的涂布装置的喷嘴60从透明基板10边缘开始涂布时,在经过段差区域时,会导致光刻胶30涂布不良的发生。
发明内容
本发明的实施例提供一种基板的制作方法,可避免或减少光刻胶涂布时涂布不良的发生率,进而提高量产产品良率。
为达到上述目的,本发明的实施例采用如下技术方案:
一方面,提供了一种基板的制作方法,包括:在透明基板上制作至少两层薄膜,并分别通过构图工艺在显示区域形成显示用图案;其中,在透明基板上制作至少两层薄膜,并分别通过构图工艺在显示区域形成显示用图案包括:在透明基板上制作第一薄膜,并通过构图工艺在所述透明基板的至少一个第一边缘处,形成与所述第一边缘平行的第一辅助图案,同时在显示区域形成显示用图案;其中,所述第一薄膜为所述至少两层薄膜中除最后一层薄膜外的任一层;所述第一边缘与光刻胶涂布方向垂直,所述第一辅助图案沿所述光刻胶涂布方向的横截面的至少一侧边为阶梯状。
可选的,所述在透明基板上制作至少两层薄膜,并分别通过构图工艺在显示区域形成显示用图案包括:在透明基板上制作至少三层导电薄膜,并分别通过构图工艺在显示区域形成显示用图案;所述第一薄膜为所述至少三层导电薄膜中除最后一层导电薄膜外的任一层。
进一步地,所述在透明基板上制作至少两层薄膜,并分别通过构图工艺在显示区域形成显示用图案还包括:在透明基板上制作第二薄膜,并通过构图工艺在所述至少一个第一边缘处,形成与所述第一边缘平行的第二辅助图案,同时在显示区域形成显示用图案;其中,所述第二导电薄膜为所述至少两层薄膜中除最后一层薄膜和所述第一薄膜外的任一层薄膜;所述第二辅助图案横截面呈矩形状。
进一步地,所述第一辅助图案位于所述第二辅助图案之上。
可选的,所述在透明基板上制作至少两层薄膜,并分别通过构图工艺在显示区域形成显示用图案还包括:在透明基板上制作半导体薄膜,并通过构图工艺在所述至少一个第一边缘处,形成与所述第一边缘平行的第三辅助图案,同时在显示区域形成显示用图案;其中,所述第三辅助图案横截面呈矩形状,且所述第三辅助图案位于所述第一辅助图案之下。
基于上述各种可能的阵列基板的制作方法,进一步可选的,所述至少三层导电薄膜包括:源漏金属薄膜、栅金属薄膜、像素电极薄膜。
进一步地,所述在透明基板上制作第一薄膜,并通过构图工艺在所述透明基板的至少一个第一边缘处,形成与所述第一边缘平行的第一辅助图案,同时在显示区域形成显示用图案包括:所述在透明基板上制作源漏金属薄膜,并通过构图工艺在所述透明基板的至少一个第一边缘处,形成与所述第一边缘平行的第一辅助图案,同时在显示区域形成源漏极图案。
可选的,所述在透明基板上制作至少两层薄膜,并分别通过构图工艺在显示区域形成显示用图案包括:在透明基板上制作至少四层树脂薄膜,并分别通过构图工艺在显示区域形成显示用图案;所述第一薄膜为所述至少四层树脂薄膜中除最后一层树脂薄膜外的任一层。
进一步地,所述第一树脂薄膜为最先制作形成的树脂薄膜。
基于上述各种可能的基板,进一步地,所述至少一个第一边缘为两个第一边缘。
进一步地,所述第一辅助图案的横截面为对称形状。
进一步地,所述第一辅助图案包括第一部分、第二部分和第三部分,所述第一部分的厚度高于所述第二部分或第三部分的厚度,且所述第二部分和第三部分分别位于所述第一部分的左右两侧,在光刻胶涂布方向上,第一部分的长度为0.2mm-0.5mm,第二部分的长度为0.2mm-0.5mm,第三部分的长度为0.2mm-0.5mm。
优选的,所述第一辅助图案距离所述第一边缘20cm~30cm。
本发明实施例提供了一种基板的制作方法,在至少两层薄膜中除最后一层薄膜外的任一层上,通过构图工艺在所述透明基板的至少一个第一边缘处,形成与所述第一边缘平行的辅助图案,并同时在显示区域形成显示用图案;当在后续制作的薄膜上涂布光刻胶以形成该层图案时,由于所述第一边缘与光刻胶涂布方向垂直及所述辅助图案的作用,当该辅助图案形成在涂布起始处的第一边缘处时,一方面,可避免由于透明基板边缘表面状态差导致的涂布不良,另一方面,涂布光刻胶时,先经过辅助图案,再经过起始处的显示区域内的段差高的图案时,可避免或减少涂布不良的发生率,进而提高量产产品良率;当该第一辅助图案形成在涂布结束处的第一边缘处时,可避免或减少由于光刻胶回吸导致的涂布不良。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为现有技术中发生光刻胶涂布不良的示意图;
图2为本发明实施例提供的一种阵列基板的结构示意图一;
图3为本发明实施例提供的一种阵列基板的结构示意图二;
图4为本发明实施例提供的一种阵列基板的结构示意图三;
图5为本发明实施例提供的第一辅助图案形成过程的意图;
图6为本发明实施例提供的阵列基板的结构示意图四;
图7为本发明实施例提供的一种阵列基板的结构示意图五;
图8为本发明实施例提供的一种阵列基板的结构示意图六;
图9为本发明实施例提供的一种阵列基板的结构示意图七;
图10为本发明实施例提供的一种阵列基板的结构示意图八;
图11为本发明实施例提供的另一种阵列基板的结构示意图一;
图12为本发明实施例提供的另一种阵列基板的结构示意图二;
图13为本发明实施例提供的另一种阵列基板的结构示意图三;
图14为本发明实施例提供的另一种阵列基板的结构示意图四;
图15为本发明实施例提供的又一种阵列基板的结构示意图;
图16为本发明实施例提供的一种彩膜基板的结构示意图一;
图17为本发明实施例提供的一种彩膜基板的结构示意图二;
图18为本发明实施例提供的一种彩膜基板的结构示意图三;
图19为本发明实施例提供的一种彩膜基板的结构示意图四;
图20为本发明实施例提供的一种彩膜基板的结构示意图五;
图21为本发明实施例提供的一种彩膜基板的结构示意图六。
附图标记:
10-透明基板,10a-第一边缘;101a-栅极,101b-栅线,101c-栅线引线;102-栅绝缘层;103-半导体有源层,103a-第三辅助图案;104a-源极,104b-漏极,104c-数据线,104d-数据线引线;105-第一辅助图案;106-保护层,107-过孔;108-像素电极层;109-第二辅助图案;201-黑矩阵图案;202-红色光阻图案,204a-红色树脂薄膜;204-绿色光阻图案;205-蓝色光阻图案;20-第一薄膜;30-光刻胶;40-半灰阶掩模版,40a-非曝光区,40b-部分曝光区;60-喷嘴。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明实施例提供了一种基板的制作方法,包括:在透明基板上制作至少两层薄膜,并分别通过构图工艺在显示区域形成显示用图案;其中,在透明基板上制作至少两层薄膜,并分别通过构图工艺在显示区域形成显示用图案包括:在透明基板上制作第一薄膜,并通过构图工艺在所述透明基板的至少一个第一边缘处,形成与所述第一边缘平行的第一辅助图案,同时在显示区域形成显示用图案;其中,所述第一薄膜为所述至少两层薄膜中除最后一层薄膜外的任一层;所述第一边缘与光刻胶涂布方向垂直,所述第一辅助图案沿所述光刻胶涂布方向的横截面的至少一侧边为阶梯状。
需要说明的是,此处所说的显示用图案是指当该基板用于制作显示面板时,该显示用图案是能使该显示面板进行显示的必不可少的图案。以阵列基板为例,通过构图工艺可形成栅极、栅线以及栅线引线图案,半导体有源层图案、源漏极、数据线以及数据线引线图案,像素电极图案等,这些都是显示用图案;以彩膜基板为例,通过构图工艺依次可形成黑矩阵、红色光阻图案、绿色光阻图案、蓝色光阻图案等,这些都是显示图案。
本发明实施例提供了一种基板的制作方法,在至少两层薄膜中除最后一层薄膜外的任一层上,通过构图工艺在所述透明基板的至少一个第一边缘处,形成与所述第一边缘平行的第一辅助图案,并同时在显示区域形成显示用图案;当在后续制作的薄膜上涂布光刻胶以形成该层图案时,由于所述第一边缘与光刻胶涂布方向垂直,且所述第一辅助图案沿所述光刻胶涂布方向的横截面的至少一侧边为阶梯状,当该第一辅助图案形成在涂布起始处的第一边缘处时,一方面,可避免由于透明基板边缘表面状态差导致的涂布不良,另一方面,涂布光刻胶时,先经过至少一侧边为阶梯状的第一辅助图案,再经过起始处的显示区域内的段差高的图案时,可避免或减少涂布不良的发生率,进而提高量产产品良率;当该第一辅助图案形成在涂布结束处的第一边缘处时,可避免或减少由于光刻胶回吸导致的涂布不良。
进一步地,所述在透明基板上制作至少两层薄膜,并分别通过构图工艺在显示区域形成显示用图案包括:在透明基板上制作至少三层导电薄膜,并分别通过构图工艺在显示区域形成显示用图案;所述第一薄膜为所述至少三层导电薄膜中除最后一层导电薄膜外的任一层。
进一步地,所述在透明基板上制作至少两层薄膜,并分别通过构图工艺在显示区域形成显示用图案还包括:在透明基板上制作第二薄膜,并通过构图工艺在所述至少一个第一边缘处,形成与所述第一边缘平行的第二辅助图案,同时在显示区域形成显示用图案;其中,所述第二薄膜为所述至少两层薄膜中除最后一层导电薄膜和所述第一薄膜外的任一层导电薄膜;所述第二辅助图案横截面呈矩形状。
进一步地,所述第一辅助图案位于所述第二辅助图案之上。
实施例一,本发明实施例提供了一种阵列基板的制作方法,包括:在透明基板上制作至少三层导电薄膜,并分别通过构图工艺在显示区域形成显示用图案;其中,所述在透明基板上制作至少三层导电薄膜,并分别通过构图工艺在显示区域形成显示用图案包括:在透明基板上制作第一薄膜,并通过构图工艺在所述透明基板的至少一个第一边缘处,形成与所述第一边缘平行的第一辅助图案,同时在显示区域形成显示用图案;其中,所述第一薄膜为所述至少三层导电薄膜中除最后一层薄膜外的任一层;所述第一边缘与光刻胶涂布方向垂直,所述第一辅助图案横截面的至少一侧边为阶梯状。
此外,所述第一辅助图案与任一层导电层图案无电连接。
需要说明的是,所述导电薄膜为在透明基板上涂覆的一层导电性材料;所述显示用图案、所述第一辅助图案为在薄膜上经过构图工艺后形成在该层的图案,其中构图工艺为光刻胶涂布、曝光、显影、刻蚀、剥离等。当所述阵列基板为一块用作显示面板的阵列基板时,所述显示区域仅指一块显示面板用的阵列基板的显示区及引线;当所述阵列基板为一张大的基板,其经切割可分为多个显示面板用的阵列基板时,所述显示区域指每个显示面板用的阵列基板上的显示区及引线的集合。第一边缘指与光刻胶涂布方向垂直的所述透明基板的两个边,因此,所述第一边缘最多有两个。
此外,所述第一辅助图案是相对在显示区域形成的显示用图案而言的,即所述第一辅助图案对于构成显示用的图案结构不起任何作用。
本发明实施例提供了一种阵列基板的制作方法,在至少三层导电薄膜中除最后一层导电薄膜外的任一层上,通过构图工艺在所述透明基板的至少一个第一边缘处,形成与所述第一边缘平行的第一辅助图案,并同时在显示区域形成显示用图案;当在后续制作的薄膜上涂布光刻胶以形成该层图案时,由于所述第一边缘与光刻胶涂布方向垂直,且所述第一辅助图案沿所述光刻胶涂布方向的横截面的至少一侧边为阶梯状,当该第一辅助图案形成在涂布起始处的第一边缘处时,一方面,可避免由于透明基板边缘表面状态差导致的涂布不良,另一方面,涂布光刻胶时,先经过至少一侧边为阶梯状的第一辅助图案,再经过起始处的显示区域内的段差高的图案时,可避免或减少涂布不良的发生率,进而提高量产产品良率;当该第一辅助图案形成在涂布结束处的第一边缘处时,可避免或减少由于光刻胶回吸导致的涂布不良。
进一步地,所述方法还包括:在透明基板上制作第二薄膜,并通过构图工艺在所述至少一个第一边缘处,形成与所述第一边缘平行的第二辅助图案,同时在显示区域形成显示用图案;其中,所述第二薄膜为所述至少三层导电薄膜中除最后一层导电薄膜和所述第一薄膜外的任一层导电薄膜;所述第二辅助图案横截面呈矩形状。
此外,所述第二辅助图案与任一层导电层图案无电连接。
进一步地,所述第一辅助图案位于所述第二辅助图案之上。
需要说明的是,此处所说的第一辅助图案位于所述第二辅助图案之上,是按时间顺序来说的,即,先形成第二辅助图案再形成第一辅助图案。
为了说明的方面,在以下示例的描述中,按阵列基板的制作方法,以依次形成至少三层导电薄膜为薄膜A、薄膜B、薄膜C、依次类推进行描述。
示例1,下面结合图2至图10所示的结构,以一种底栅型阵列基板的制作方法为例,其制作过程如下:
S101、如图2所示,在透明基板10上制作薄膜A,即,上述的第二薄膜,通过构图工艺处理在规定区域形成栅极101a、栅线101b(在图9和图10中标出)、栅线引线101c(在图9和图10中标出)图案,同时在所述透明基板10的一个第一边缘10a(在图9和图10中标出)处,形成与所述第一边缘平行的第二辅助图案109。
其中,所述第一边缘10a与光刻胶涂布方向垂直,所述第二辅助图案109的横截面呈矩形状,且所述第二辅助图案109与任一层导电层图案无电连接。
此处,由于薄膜A通过沟通工艺形成栅极,因此,该薄膜A也可称为栅金属薄膜,通过构图工艺形成栅金属层图案,其中该栅金属层图案包括栅极图案、栅线图案、栅线引线图案。
具体的,可以使用磁控溅射方法,在透明基板10上制作一层厚度在至的金属薄膜。金属材料通常可以采用钼、铝、铝镍合金、钼钨合金、铬、或铜等金属,也可以使用上述几种材料薄膜的组合结构。然后,用掩模版通过曝光、显影、刻蚀、剥离等构图工艺处理,在透明基板10的规定区域上形成多条横向的栅线101b和与栅线相连的栅极101a、以及栅线引线101c的图案,同时在所述透明基板10的一个第一边缘10a处,形成与所述第一边缘平行的第二辅助图案109,其中所述第二辅助图案109的横截面呈矩形状,且所述第二辅助图案109与任一层导电层图案无电连接。
在本示例的附图中仅绘示出位于一个第一边缘处的第二辅助图案109,但本发明实施例并不限于此。
需要说明的是,所述规定区域在本发明所有实施例中如无特殊说明均指上述的显示区域。
S102、如图3所示,在栅极101a、栅线101b上形成栅绝缘层102,并在栅绝缘层102上制作一层半导体薄膜,通过构图工艺处理在规定区域形成半导体有源层103图案。
由于在步骤S101中形成栅极101a、栅线101b的同时,在与光刻胶涂布方向垂直的一个第一边缘10a处形成有与所述第一边缘平行的第二辅助图案109,一方面,当所述第二辅助图案109位于光刻胶涂布起始位置处时,在步骤S102中通过构图工艺处理形成半导体有源层103图案前的涂布光刻胶时,可使喷嘴60从第二辅助图案10的上方涂布,这样可避免或减少由于起始涂布位置处前层的栅极101a图案的较大段差导致的涂布不良的发生率;另一方面,当所述第二辅助图案109位于光刻胶涂布结束位置处时,可避免或减少由于光刻胶回吸导致的涂布不良。
具体的,可以在栅绝缘层102之上沉积金属氧化物半导体薄膜,然后,用普通的掩模版对形成有半导体薄膜的透明基板10进行曝光、显影、刻蚀,形成半导体有源层103图案。
S103、如图4所示,在半导体有源层103上制作薄膜B,即,上述的第一薄膜,通过构图工艺处理在规定区域形成源极104a、漏极104b、数据线104c(在图9和图10中标出)、数据线引线104d(在图9和图10中标出)图案,同时在所述第一边缘10a(在图9和图10中标出)处,形成与所述第一边缘平行的第一辅助图案105。
由于该薄膜B通过构图工艺形成源漏极,因此,该薄膜B也可称为源漏金属薄膜,通过构图工艺形成源漏金属层图案,其中该源漏金属图案包括源漏极图案、数据线图案、数据线引线图案。
其中,所述第一边缘10a与光刻胶涂布方向垂直,所述第一辅助图案105沿所述光刻胶涂布方向的横截面的至少一侧边为阶梯状,且所述第一辅助图案105与任一层导电层图案无电连接。
在本示例的附图中仅绘示出位于一个第一边缘处的第一辅助图案105,但本发明实施例并不限于此。
具体的,可以在半导体有源层103上沉积一层厚度在到金属薄膜。在规定区域用掩模版对基板进行曝光、显影、刻蚀,形成源极104a、漏极104b、数据线104c、数据线引线104d的图案,同时在与光刻胶涂布方向垂直的所述第一边缘10a处,用半灰阶掩模版进行曝光、显影、刻蚀,形成与所述第一边缘平行的第一辅助图案105,且该第一辅助图案105沿光刻胶涂布方向的横截面的至少一侧边为阶梯状,所述第一辅助图案与源极104a、漏极104b、数据线104c、数据线引线104d的图案无电连接。
其中,若在步骤S101中所述第二辅助图案109位于光刻胶涂布起始位置处,则在形成源极104a、漏极104b图案前的光刻胶涂布中,可使喷嘴60从S101中在先形成的第二辅助图案10的上方涂布,这样,在光刻胶涂布过程中,可避免涂布不良的发生率,进而提高量产产品良率;若在S101中所述第二辅助图案109位于光刻胶涂布结束位置处时,可避免或减少由于光刻胶回吸导致的涂布不良。
上述在形成源极104a、漏极104b、数据线104c、数据线引线104d图案的同时,形成第一辅助图案105,可通过一块半灰阶掩模版便可实现。
其中,如图5所示,第一辅助图案的形成过程可以为:先在透明基板10的与光刻胶涂布方向垂直的一个第一边缘处,对第一薄膜20上的光刻胶30使用半灰阶掩模版40进行曝光,该半灰阶掩模版40包括非曝光区40a和部分曝光区40b,且所述部分曝光区40b位于所述非曝光区40a的左右两侧;当经过曝光、显影、刻蚀、剥离后,形成图5中的第一辅助图案105。
需要说明的是,此处以形成的第一辅助图案105的横截面的两个侧面均具有阶梯状为例进行说明,但本发明并不限于此,可以是只有一个侧面具有阶梯状。
S104、如图6-图7所示,在源极104a、漏极104b、数据线104c、数据线引线104d上制作保护层106,并通过构图工艺处理,在漏极104b上方的保护层106上形成露出该漏极104b的过孔107。
具体的,可以在源漏金属层上涂覆一层厚度在到的保护层,其材料通常是氮化硅或透明的有机树脂材料,通过掩模版,利用构图工艺在漏极104b上方的保护层106上形成露出所述漏极104b的过孔107。
由于在步骤S103中形成源极104a、漏极104b、数据线104c、数据线引线104d的同时,在与光刻胶涂布方向垂直的所述第一边缘10a处形成有与所述第一边缘平行的第一辅助图案105,且当所述第一辅助图案105位于光刻胶涂布起始位置处时,使得在S104中形成过孔107前的涂布光刻胶时,可避免或减少由于起始涂布位置处前层的源极104a、漏极104b图案的较大段差导致的涂布不良的发生率;当所述第一辅助图案105位于光刻胶涂布结束位置处时,可避免或减少由于光刻胶回吸导致的涂布不良。其中,此处沿光刻胶涂布方向,将所述第一辅助图案105设计成其横截面具有至少一侧边为阶梯状的图案,是为了将一个段差分为两段段差,从而减少制作下一层图形时,涂布光刻胶的喷嘴在经过涂布起始位置的段差高的图形时导致的涂布不良。
S105、如图8所示,在保护层106上制作薄膜C,通过构图工艺在规定区域内形成像素电极层108图案。
由于该薄膜C通过构图工艺形成像素电极,因此,该薄膜C也可称为像素电极薄膜,通过构图工艺形成像素电极层图案,其中该像素电极层图案包括像素电极图案。
具体的,可以利用化学汽相沉积法在整个保护层106上沉积一层导电薄膜层,之后通过构图工艺得到像素电极图案。常用的导电薄膜可以为ITO(IndiumTinOxides,铟锡氧化物)或IZO(IndiumZincOxide,铟锌氧化物),厚度在至之间。
经过上述步骤后,如图9-图10所示,为制作成的阵列基板的俯视图。如图9所示,当光刻胶涂布方向为从左到右时,所述第一辅助图案105形成在与所述光刻胶涂布方向垂直的左边的第一边缘10a处或右边的第一边缘10a处(图中未标出),此时,由于数据线104c与第一边缘10a平行,使得第一辅助图案105不会与数据线104c相交,因此该第一辅助图案105为连续。此外,如图10所示,当光刻胶涂布方向为从上到下时,所述第一辅助图案105形成在与所述光刻胶涂布方向垂直的上边的第一边缘10a处和/或下边的第一边缘10a处(图中未标出),此时,由于数据线104c与第一边缘10a垂直,使得该第一辅助图案105会与数据线引线104d相交,因而所述第一辅助图案需形成为不连续状态以避开数据线引线104d。
此外,在透明基板10上还可以制作另外一层导电薄膜,以形成公共电极层图案,在此不再赘述。
需说明的是,在本发明实施例中仅以在形成栅极的同时,形成第二辅助图案,在形成源、漏极图案的同时,形成第一辅助图案,但本发明实施例并不限于此,优选的,以第一辅助图案位于所述第二辅助图案之上佳。
示例2,下面结合图11至图14所示的结构,以一种顶栅型阵列基板的制作方法为例,其制作过程如下:
S201、如图11所示,在透明基板10上制作薄膜A,即上述的第二薄膜,通过构图工艺处理在规定区域内形成像素电极层108图案,同时在所述透明基板10的一个第一边缘10a(在图9和图10中标出)处,形成与所述第一边缘平行的第二辅助图案109。
其中,所述第一边缘10a与光刻胶涂布方向垂直,所述第二辅助图案109的横截面呈矩形状,且所述第二辅助图案109与任一层显示用图案无电连接。
在本示例的附图中仅绘示出位于一个第一边缘处的第二辅助图案109,但本发明实施例并不限于此。
S202、参照图11所示,在像素电极层108上制作薄膜B,即上述的第一薄膜,通过构图工艺处理在规定区域形成源极104a、漏极104b、数据线104c(在图9和图10中标出)、数据线引线104d(在图9和图10中标出)的图案,其中所述漏极104b与像素电极108连接;同时,在所述第一边缘10a处,形成与所述第一边缘平行的第一辅助图案105。
其中,所述第一边缘10a与光刻胶涂布方向垂直,所述第一辅助图案105沿所述光刻胶涂布方向的横截面的至少一侧边为阶梯状,且所述第一辅助图案105与任一层导电层图案无电连接。
在本示例的附图中仅绘示出位于一个第一边缘处的第一辅助图案105,但本发明实施例并不限于此。
由于在步骤S201中形成像素电极层108图案的同时,在与光刻胶涂布方向垂直的一个第一边缘10a处形成有与所述第一边缘平行的第二辅助图案109,一方面,当所述第二辅助图案109位于光刻胶涂布起始位置处时,在步骤S202中通过构图工艺处理形成源极104a、漏极104b前的涂布光刻胶时,可使喷嘴60从第二辅助图案10的上方涂布,这样可避免或减少由于起始涂布位置处前层的像素电极层108图案的较大段差导致的涂布不良的发生率;另一方面,当所述第二辅助图案109位于光刻胶涂布结束位置处时,可避免或减少由于光刻胶回吸导致的涂布不良。
S203、如图12-图13所示,在源极104a、漏极104b、数据线104c、数据线引线104d上制作一层半导体薄膜,通过构图工艺处理在规定区域形成半导体有源层103图案。
由于在步骤S202中形成源极104a、漏极104b、数据线104c、数据线引线104d的同时,在与光刻胶涂布方向垂直的透明基板10的第一边缘10a处形成有与所述第一边缘平行的第一辅助图案105,且当所述第一辅助图案105位于光刻胶涂布起始位置处时,使得在S203中形成半导体有源层103图案前的涂布光刻胶30时,避免或减少由于起始涂布位置处前层的源极104a、漏极104b图案的较大段差导致的涂布不良;当所述第一辅助图案105位于光刻胶涂布结束位置处时,可避免或减少由于光刻胶回吸导致的涂布不良。
S204、如图14所示,在半导体有源层103上形成栅绝缘层102。
S205、参考图14所示,在栅绝缘层102上制作薄膜C,通过构图工艺处理在规定区域形成栅极101a、栅线101b、栅线引线101c(在图9和图10标出)图案。
同上述步骤S203中第一辅助图案105的作用,使得在S205中形成栅极101a、栅线101b(在图9和图10中标出)、栅线引线101c(在图9和图10标出)前的光刻胶涂布时,可避免或减少了涂布不良的发生率。
经过上述步骤后,参考图9-图10所示,为制作成的阵列基板的俯视图,在此不再赘述。
在本发明实施例中以形成的第一辅助图案的横截面的两个侧面均具有阶梯状为例进行说明,但本发明并不限于此,可以是只有一个侧面具有阶梯状。
对于上述两个示例,当在透明基板10上制作三层以上导电薄膜时,在除最后一层薄膜、第一薄膜、第二薄膜外的其他层导电薄膜上,还可在第一辅助图案105之下形成与所述第二辅助图案109相同的图案,其形成方法与所述第二辅助图案109形成方法相同,在此不再赘述。
进一步地,所述方法还包括:在透明基板上制作半导体薄膜,并通过构图工艺在所述至少一个第一边缘处,形成与所述第一边缘平行的第三辅助图案103a,同时在显示区域形成显示用图案;其中,所述第三辅助图案103a横截面呈矩形状,且所述第三辅助图案103a位于所述第一辅助图案105之下。
此处,所述显示用图案即为半导体有源层图案103。
示例的,在上述第一个示例的基础上,可在步骤S102中,在形成半导体有源层103图案,同时在所述透明基板10的一个第一边缘10a处,形成与所述第一边缘平行的第三辅助图案103a,其中,所述第三辅助图案103a横截面呈矩形状。经过后续步骤后,形成如图15所示的阵列基板结构示意图。其形成过程及所述第三辅助图案103a对于后层的作用在此不再赘述。
优选的,所述至少一个第一边缘为两个第一边缘。
这样,一方面,可避免由于透明基板边缘表面状态差导致的涂布不良,另一方面,涂布光刻胶时,先经过辅助图案,再经过起始处的显示区域内的段差高的图案时,可避免或减少涂布不良的发生率,进而提高量产产品良率;当辅助图案形成在涂布结束处的第一边缘处时,可避免或减少由于光刻胶回吸导致的涂布不良。
需要说明的是,当在所述透明基板的两个第一边缘处,分别形成与所述第一边缘平行的第一辅助图案时,该两个第一辅助图案可以相同也可以不相同,只需使沿光刻胶涂布方向的横截面至少有一侧边为阶梯状即可。当分别形成第二辅助图案,或第三辅助图案时,优选的在两个第一边缘处相同。
优选的,所述第一辅助图案105的横截面为对称形状。
示例的,参考附图(例如图8)中第一辅助图案105,其横截面为对称的阶梯形状,其在形成过程可以参考图5的过程,在此情况下,需使掩模版的位于非曝光区40两侧的部分曝光区40b的大小一致,且需配合刻蚀工艺,使经掩模版左右两侧的部分曝光区曝光、显影并刻蚀后所保留的第一薄膜的对应部分大小一致,这样,便可使最后形成的第一辅助图案105沿光刻胶涂布方向的横截面为对称形状。
这样,在形成下一层图案的光刻胶涂布工艺中,由于前层的第一辅助图案的两个侧面均为阶梯状,在光刻胶涂布时,该第一辅助图案可将前层图形的段差分为两个高度,当两侧面均为阶梯状时,可更进一步可避免或减少涂布不良的发生率,进而提高量产产品良率。
需要说明的是,上述所说的前层图形,是指按时间顺序,相对下一层要形成的图案而言的。
进一步地,所述第一辅助图案105包括第一部分、第二部分和第三部分,所述第一部分的厚度高于所述第二部分或第三部分的厚度,且所述第二部分和第三部分分别位于所述第一部分的左右两侧,在光刻胶涂布方向上,第一部分的长度为0.2mm-0.5mm,第二部分的长度为0.2mm-0.5mm,第三部分的长度为0.2mm-0.5mm。
可选的,所述第一辅助图案105距离所述第一边缘20cm~30cm。
同样,所述第二辅助图案109及第三辅助图案103a也距离所述第一边缘20cm~30cm。
基于上述各种可能的阵列基板的制作方法,所述至少三层导电薄膜包括:源漏金属薄膜、栅金属薄膜、像素电极薄膜。
进一步优选的,所述在透明基板上制作第一薄膜,并通过构图工艺在所述透明基板的至少一个第一边缘处,形成与所述第一边缘平行的第一辅助图案,同时在显示区域形成显示用图案包括:在透明基板上制作源漏金属薄膜,并通过构图工艺在所述透明基板的至少一个第一边缘处,形成与所述第一边缘平行的第一辅助图案,同时在显示区域形成源漏极图案。
这样,相比在其他导电层上形成第一辅助图案而言,可减少曝光工艺,进而节约成本。
本发明实施例提供了一种阵列基板的制作方法,在至少三层导电薄膜中除最后一层薄膜外的源漏金属层上,通过构图工艺在所述透明基板的至少一个第一边缘处,形成与所述第一边缘平行的第一辅助图案,并同时在显示区域形成源漏极图案;进一步还可以在至少三层导电薄膜中除最后一层导电薄膜和源漏金属层外的其他导电层上,通过构图工艺在所述至少一个第一边缘处,形成与所述第一边缘平行的第二辅助图案且所述第二辅助图案位于所述第一辅助图案之下,并同时在显示区域形成导电层图案;此外还可以在半导体薄膜层上,通过构图工艺在所述透明基板的至少一个第一边缘处,形成与所述第一边缘平行的第三辅助图案且所述第三辅助图案位于所述第一辅助图案之下,并同时在显示区域形成有源层图案;当在后续制作的薄膜上涂布光刻胶以形成该层图案时,由于所述第一边缘与光刻胶涂布方向垂直且辅助图案的作用,当辅助图案形成在涂布起始处的第一边缘处时,一方面,可避免由于透明基板边缘表面状态差导致的涂布不良,另一方面,涂布光刻胶时,先经过辅助图案,再经过起始处的显示区域内的段差高的图案时,可避免或减少涂布不良的发生率,进而提高量产产品良率;当辅助图案形成在涂布结束处的第一边缘处时,可避免或减少由于光刻胶回吸导致的涂布不良。
进一步地,所述在透明基板上制作至少两层薄膜,并分别通过构图工艺在显示区域形成显示用图案包括:在透明基板上制作至少四层树脂薄膜,并分别通过构图工艺在显示区域形成显示用图案;所述第一薄膜为所述至少四层树脂薄膜中除最后一层树脂薄膜外的任一层。
进一步地,所述第一薄膜为最先制作形成的树脂薄膜。
实施例二,本发明实施例提供了一种彩膜基板的制作方法,包括:在透明基板上制作至少四层树脂薄膜,并分别通过构图工艺在显示区域形成显示用图案;其中,所述在透明基板上制作至少四层树脂薄膜,并分别通过构图工艺在显示区域形成显示用图案包括:在透明基板上制作第一薄膜,并通过构图工艺在所述透明基板的至少一个第一边缘处,形成与所述第一边缘平行的第一辅助图案,同时在显示区域形成显示用图案;其中,所述第一薄膜为所述至少四层树脂薄膜中除最后一层树脂薄膜外的任一层;所述第一边缘与光刻胶涂布方向垂直,所述第一辅助图案沿所述光刻胶涂布方向的横截面的至少一侧边为阶梯状,且所述第一辅助图案与任一光阻图案无连接。
需要说明的是,树脂薄膜为在透明基板上涂覆的一层树脂材料;所述显示用图案、第一辅助图案为所述树脂薄膜经过构图工艺后形成在该层的图案,其中显示用图案例如可以为黑矩阵图案、红色光阻图案、绿色光阻图案、蓝色光阻图案等。当所述彩膜基板为一块用作显示面板的彩膜基板时,所述显示区域仅指一块显示面板用的彩膜基板的显示区;当所述彩膜基板为一张大的基板,其经切割可分为多个显示面板用的彩膜基板时,所述显示区域指每个显示面板用的彩膜基板上的显示区的集合。第一边缘指与光刻胶涂布方向垂直的所述透明基板的两个边,因此,所述第一边缘最多有两个。
此外,所述第一辅助图案是相对在显示区域形成的光阻图案而言的,即所述第一辅助图案对于构成显示用的图案结构不起任何作用。
本发明实施例提供了一种彩膜基板的制作方法,在至少四层树脂薄膜中除最后一层树脂薄膜外的任一层上,通过构图工艺在所述透明基板的至少一个第一边缘处,形成与所述第一边缘平行的第一辅助图案,并同时在显示区域形成显示用图案;当在后续制作的薄膜上涂布光刻胶以形成该层图案时,由于所述第一边缘与光刻胶涂布方向垂直,且所述第一辅助图案沿所述光刻胶涂布方向的横截面的至少一侧边为阶梯状,当该第一辅助图案形成在涂布起始处的第一边缘处时,一方面,可避免由于透明基板边缘表面状态差导致的涂布不良,另一方面,涂布光刻胶时,先经过至少一侧边为阶梯状的第一辅助图案,再经过起始处的显示区域内的段差高的图案时,可避免或减少涂布不良的发生率,进而提高量产产品良率;当该第一辅助图案形成在涂布结束处的第一边缘处时,可避免或减少由于光刻胶回吸导致的涂布不良。
可选的,在透明基板上制作第一树脂薄膜,并通过构图工艺在所述透明基板的两个第一边缘处,分别形成与所述第一边缘平行的第一辅助图案。
需要说明的是,当在所述透明基板的两个第一边缘处,分别形成与所述第一边缘平行的第一辅助图案时,该两个第一辅助图案可以相同也可以不相同,只需满足沿光刻胶涂布方向的横截面至少有一侧边为阶梯状即可。
进一步地,所述第一薄膜为最先制作形成的树脂薄膜。
示例的,下面结合图16至图21所示的结构,以一种彩膜基板的制作方法为例,其制作过程如下:
S301、如图16所示,在透明基板10上制作一层黑矩阵用树脂薄膜,即上述的第一薄膜,通过构图工艺处理在规定区域形成黑矩阵图案201,同时在所述透明基板10的第一边缘10a(在图21中标出)处,形成与所述第一边缘平行的第一辅助图案105。
其中,所述第一边缘10a与光刻胶涂布方向垂直,所述第一辅助图案105沿所述光刻胶涂布方向的横截面的至少一侧边为阶梯状,且所述第一辅助图案105与任一层显示用图案无连接。
在本示例的附图中仅绘示出位于一个第一边缘处的第一辅助图案105,但本发明实施例并不限于此。此外,此处以形成的第第一辅助图案105的横截面的两个侧面均具有阶梯状为例进行说明,但本发明并不限于此,可以是只有一个侧面具有阶梯状。
S302、如图17-18所示,在所述黑矩阵201图案上制作一层红色树脂薄膜202a,通过构图工艺处理在规定区域形成红色光组图案202。
由于在步骤S301中形成黑矩阵图案201的同时,在与光刻胶涂布方向垂直的透明基板10的第一边缘10a处形成有与所述第一边缘平行的第一辅助图案105,且当所述第一辅助图案105位于光刻胶涂布起始位置处时,使得在步骤S302中形成红色光组图案202前的涂布光刻胶30时,避免或减少了由于起始涂布位置处下层的黑矩阵201图案的较大段差导致的涂布不良。其中,此处沿光刻胶涂布方向,将所述第一辅助图案105设计成其横截面具有至少一侧边为阶梯状的图案,是为了将一个段差分为两段段差,从而减少制作下一层图形时,涂布光刻胶的喷嘴在经过涂布起始位置的段差高的图形时导致的涂布不良;当所述第一辅助图案105位于光刻胶涂布结束位置处时,可避免或减少由于光刻胶回吸导致的涂布不良。
S303、如图19所示,在黑矩阵图案201、红色光组图案202上制作一层绿色树脂薄膜,并通过构图工艺处理在规定区域形成绿色光组图案204。
同上述步骤S302第一辅助图案105的作用,使得在S303中形成绿色光组图案204前的光刻胶涂布时,可避免或减少了涂布不良的发生率。
S304、如图20所示,在黑矩阵图案201、红色光组图案202、绿色光组图案204上制作一层蓝色树脂薄膜,并通过构图工艺处理在规定区域形成蓝色光组图案205。
同上述步骤S303第一辅助图案105的作用,使得在S304中形成蓝色光组图案205前的光刻胶涂布时,可避免或减少了涂布不良的发生率。
经过上述步骤后,制作成如图21所示的彩膜基板。
需要说明的是,首先,在本发明实施例中在先形成黑矩阵,再依次形成红色光阻图案、第二次形成绿色光阻图案、第三层形成蓝色光阻图案为例进行说明,但本发明实施例并不限于上述的形成顺序;其次,还可以形成其他光阻图案,在此不做限定;再次,此处以在形成黑矩阵同时,形成第一辅助图案,但本发明实施例并不限于此,可以在至少四层树脂薄膜中除最后一层树脂薄膜外的任一层形成。
进一步地,所述第一辅助图案距离第一边缘20cm~30cm。
优选的,所述第一辅助图案的横截面为对称形状。
这样,在形成下一层图案(例如绿色光阻图案)的光刻胶涂布工艺中,由于前层的第一辅助图案的两个侧面均为阶梯状,在光刻胶涂布时,该第一辅助图案可将前层图形的段差分为两个高度,当两侧面均为阶梯状时,可更进一步可避免或减少涂布不良的发生率,进而提高量产的产品良率。
进一步地,所述第一辅助图案包括第一部分、第二部分和第三部分,所述第一部分的厚度高于所述第二部分或第三部分的厚度,且所述第二部分和第三部分分别位于所述第一部分的左右两侧,在光刻胶涂布方向上,第一部分的长度为0.2mm-0.5mm,第二部分的长度为0.2mm-0.5mm,第三部分的长度为0.2mm-0.5mm。
本发明实施例提供了一种彩膜基板的制作方法,在至少四层树脂薄膜中除最后一层树脂薄膜外的任一层上,通过构图工艺在所述透明基板的至少一个第一边缘处,形成与所述第一边缘平行的第一辅助图案,并同时在显示区域形成黑矩阵图案;当在后续制作的薄膜上涂布光刻胶以形成该层图案时,由于所述第一边缘与光刻胶涂布方向垂直,且所述第一辅助图案沿所述光刻胶涂布方向的横截面的至少一侧边为阶梯状,当该第一辅助图案形成在涂布起始处的第一边缘处时,一方面,可避免由于透明基板边缘表面状态差导致的涂布不良,另一方面,涂布光刻胶时,先经过至少一侧边为阶梯状的第一辅助图案,再经过起始处的显示区域内的段差高的图案时,可避免或减少涂布不良的发生率,进而提高量产产品良率;当该第一辅助图案形成在涂布结束处的第一边缘处时,可避免或减少由于光刻胶回吸导致的涂布不良。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
Claims (13)
1.一种基板的制作方法,包括:在透明基板上制作至少两层薄膜,并分别通过构图工艺在显示区域形成显示用图案;其特征在于,在透明基板上制作至少两层薄膜,并分别通过构图工艺在显示区域形成显示用图案包括:
在透明基板上制作第一薄膜,并通过构图工艺在所述透明基板的至少一个第一边缘处,形成与所述第一边缘平行的第一辅助图案,同时在显示区域形成显示用图案;其中,
所述第一薄膜为所述至少两层薄膜中除最后一层薄膜外的任一层;所述第一边缘与光刻胶涂布方向垂直,所述第一辅助图案沿所述光刻胶涂布方向的横截面的至少一侧边为阶梯状。
2.根据权利要求1所述的方法,其特征在于,所述在透明基板上制作至少两层薄膜,并分别通过构图工艺在显示区域形成显示用图案包括:在透明基板上制作至少三层导电薄膜,并分别通过构图工艺在显示区域形成显示用图案;
所述第一薄膜为所述至少三层导电薄膜中除最后一层导电薄膜外的任一层。
3.根据要求2所述的方法,其特征在于,所述在透明基板上制作至少两层薄膜,并分别通过构图工艺在显示区域形成显示用图案还包括:
在透明基板上制作第二薄膜,并通过构图工艺在所述至少一个第一边缘处,形成与所述第一边缘平行的第二辅助图案,同时在显示区域形成显示用图案;其中,
所述第二薄膜为所述至少两层薄膜中除最后一层导电薄膜和所述第一薄膜外的任一层导电薄膜;所述第二辅助图案横截面呈矩形状。
4.根据权利要求3所述的方法,其特征在于,所述第一辅助图案位于所述第二辅助图案之上。
5.根据权利要求2所述的方法,其特征在于,所述在透明基板上制作至少两层薄膜,并分别通过构图工艺在显示区域形成显示用图案还包括:
在透明基板上制作半导体薄膜,并通过构图工艺在所述至少一个第一边缘处,形成与所述第一边缘平行的第三辅助图案,同时在显示区域形成显示用图案;其中,所述第三辅助图案横截面呈矩形状,且所述第三辅助图案位于所述第一辅助图案之下。
6.根据权利要求2所述的方法,其特征在于,所述至少三层导电薄膜包括:源漏金属薄膜、栅金属薄膜、像素电极薄膜。
7.根据权利要求6所述的方法,其特征在于,所述在透明基板上制作第一薄膜,并通过构图工艺在所述透明基板的至少一个第一边缘处,形成与所述第一边缘平行的第一辅助图案,同时在显示区域形成显示用图案包括:
所述在透明基板上制作源漏金属薄膜,并通过构图工艺在所述透明基板的至少一个第一边缘处,形成与所述第一边缘平行的第一辅助图案,同时在显示区域形成源漏极图案。
8.根据权利要求1所述的方法,其特征在于,所述在透明基板上制作至少两层薄膜,并分别通过构图工艺在显示区域形成显示用图案包括:在透明基板上制作至少四层树脂薄膜,并分别通过构图工艺在显示区域形成显示用图案;
所述第一薄膜为所述至少四层树脂薄膜中除最后一层树脂薄膜外的任一层。
9.根据权利要求8所述的方法,其特征在于,所述第一薄膜为最先制作形成的树脂薄膜。
10.根据权利要求1至9任一项所述的方法,其特征在于,所述至少一个第一边缘为两个第一边缘。
11.根据权利要求1至9任一项所述的方法,其特征在于,所述第一辅助图案的横截面为对称形状。
12.根据权利要求11所述的方法,其特征在于,所述第一辅助图案包括第一部分、第二部分和第三部分,所述第一部分的厚度高于所述第二部分或第三部分的厚度,且所述第二部分和第三部分分别位于所述第一部分的左右两侧,在光刻胶涂布方向上,第一部分的长度为0.2mm-0.5mm,第二部分的长度为0.2mm-0.5mm,第三部分的长度为0.2mm-0.5mm。
13.根据权利要求1至9任一项所述的方法,其特征在于,所述第一辅助图案距离所述第一边缘20cm~30cm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210540524.0A CN103034061B (zh) | 2012-12-13 | 2012-12-13 | 一种基板的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210540524.0A CN103034061B (zh) | 2012-12-13 | 2012-12-13 | 一种基板的制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103034061A CN103034061A (zh) | 2013-04-10 |
CN103034061B true CN103034061B (zh) | 2016-04-27 |
Family
ID=48021075
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210540524.0A Expired - Fee Related CN103034061B (zh) | 2012-12-13 | 2012-12-13 | 一种基板的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103034061B (zh) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4980644B2 (ja) * | 2005-05-30 | 2012-07-18 | 東京エレクトロン株式会社 | 塗布方法及び塗布装置 |
CN102768989A (zh) * | 2011-05-06 | 2012-11-07 | 京东方科技集团股份有限公司 | 一种薄膜晶体管阵列基板结构及制造方法 |
-
2012
- 2012-12-13 CN CN201210540524.0A patent/CN103034061B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN103034061A (zh) | 2013-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10192904B2 (en) | Array substrate and manufacturing method thereof, display device | |
US8692258B2 (en) | Array substrate of TFT-LCD including a black matrix and method for manufacturing the same | |
US10381382B2 (en) | Array substrate, method for manufacturing the same and display device | |
CN104216183B (zh) | 一种阵列基板及其制备方法、显示装置 | |
US20160254296A1 (en) | Array Substrate, Method for Manufacturing the Same, and Display Device | |
US9305945B2 (en) | TFT array substrate, manufacturing method of the same and display device | |
US10504943B2 (en) | Method for manufacturing an array substrate motherboard | |
US9502437B2 (en) | Method of manufacturing array substrate, array substrate and display device | |
WO2017012306A1 (zh) | 阵列基板的制备方法、阵列基板及显示装置 | |
US10879278B2 (en) | Display substrate, manufacturing method therefor, and display device | |
CN105070727A (zh) | 一种薄膜晶体管阵列基板、其制作方法及显示装置 | |
US9268182B2 (en) | Color filter substrate, TFT array substrate, manufacturing method of the same, and liquid crystal display panel | |
CN102931138B (zh) | 阵列基板及其制造方法、显示装置 | |
CN103489874B (zh) | 阵列基板及其制备方法、显示装置 | |
US9019462B2 (en) | Array substrate and method for manufacturing the same, and display device | |
CN102254861B (zh) | 薄膜晶体管矩阵基板及显示面板的制造方法 | |
KR101294689B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치의 제조방법 | |
CN102610564A (zh) | Tft阵列基板的制作方法 | |
EP3355346B1 (en) | Manufacturing method of array substrate, array substrate, and display device | |
CN103034061B (zh) | 一种基板的制作方法 | |
CN113013181B (zh) | 一种显示基板及其制备方法、显示装置 | |
US8603844B2 (en) | Pixel structure and manufacturing method thereof | |
TWI453519B (zh) | 顯示面板之畫素結構及其製作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160427 Termination date: 20201213 |
|
CF01 | Termination of patent right due to non-payment of annual fee |