[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN103000537B - 一种晶圆级的封装结构及其制备方法 - Google Patents

一种晶圆级的封装结构及其制备方法 Download PDF

Info

Publication number
CN103000537B
CN103000537B CN201110290446.9A CN201110290446A CN103000537B CN 103000537 B CN103000537 B CN 103000537B CN 201110290446 A CN201110290446 A CN 201110290446A CN 103000537 B CN103000537 B CN 103000537B
Authority
CN
China
Prior art keywords
wafer
chip
plastic packaging
layer
thinning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110290446.9A
Other languages
English (en)
Other versions
CN103000537A (zh
Inventor
薛彦迅
黄平
何约瑟
哈姆扎·耶尔马兹
鲁军
鲁明联
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alpha and Omega Semiconductor Cayman Ltd
Original Assignee
Alpha and Omega Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha and Omega Semiconductor Inc filed Critical Alpha and Omega Semiconductor Inc
Priority to CN201110290446.9A priority Critical patent/CN103000537B/zh
Publication of CN103000537A publication Critical patent/CN103000537A/zh
Application granted granted Critical
Publication of CN103000537B publication Critical patent/CN103000537B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明一般涉及一种半导体器件的封装体及其制备方法，更确切的说，本发明涉及一种在晶圆级封装技术中，将芯片进行整体封装而使其并无裸露在塑封料之外的封装结构及其制备方法。在本发明所提供的晶圆级封装结构中，利用重分布技术将分布在芯片顶面的焊垫重新布局设计成位于覆盖芯片的顶部绝缘介质层中的排列焊点，并通过形成在硅衬底中的通孔及通孔中填充的金属材料，将芯片顶面的一些电极或信号端子连接到位于芯片底面的底面电极金属层上。并且晶圆级封装结构中所包含的顶部塑封体与底部塑封体能较好的将芯片无缝隙的密封，形成良好的机械保护和电气保护。

Description

一种晶圆级的封装结构及其制备方法
技术领域
本发明一般涉及一种半导体器件的封装体及其制备方法，更确切的说，本发明涉及一种在晶圆级封装技术中，将芯片进行整体封装而使其并无裸露在塑封料之外的封装结构及其制备方法。
背景技术
在先进芯片封装方式中，晶圆级封装WLCSP(WaferLevelChipScalePackaging)是先行在整片晶圆上进行封装和测试，并对其进行塑封，然后才将其切割成一个个的IC封装体颗粒，因此封装后的封装体的体积即几乎等同于裸芯片的原尺寸，该封装体具备良好的散热及电气性能。
通常，在晶圆级封装的复杂工艺流程中，无论是基于考虑衬底电阻的降低还是缩小芯片的尺寸，最终需要减薄芯片至一定的厚度。而芯片愈薄愈容易碎裂，这就要求极力避免对芯片造成任何形态的损伤，但实际工艺制备流程却恰恰不尽人意，例如晶圆的切割容易导致芯片的边缘或角落处有所崩裂，其后果之一就是所获得的芯片是易碎或缺角的。另一方面，当前大部分晶圆级的芯片尺度封装体中，器件中的芯片部分是裸露在塑封料之外的，其不良影响是导致芯片抗湿能力差及塑封体无法提供全方位的机械保护，并且电气性能在一定程度上也受到抑制。公开号为US2009/0032871的美国专利揭露了一种晶圆级封装的方法，其中芯片完成塑封并被从晶圆上分割下来之后，芯片正面的一部分电极通过位于芯片侧面的导电结构与芯片背面的电极进行连接，然而芯片背面的电极仍然是裸露在塑封料之外。专利号为6107164的美国专利同样也公开了一种晶圆级封装的方法，通过先在晶圆的正面进行切割并进行塑封，再从晶圆的背面减薄晶圆，之后将芯片从晶圆上分割下来，所获得的完成塑封的芯片的背面仍然还是裸露在塑封料之外。类似的，还有专利号分别为US6420244和6852607的美国专利案，这些专利申请均没有解决如何在减薄晶圆的同时还能将芯片进行完全密封保护的问题。
发明内容
鉴于上述问题，本发明提出了一种晶圆级封装的方法，在一包含有多个芯片的晶圆上，利用重分布技术RDL将分布在芯片顶面的焊垫重新布局设计成位于覆盖芯片的绝缘介质层中的排列焊点，排列焊点包含第一类排列焊点，包括以下步骤：于所述排列焊点上安置焊料凸块；塑封所述晶圆的正面，以第一塑封层包覆位于晶圆正面的绝缘介质层及焊料凸块；于晶圆的背面进行研磨；涂覆一层阻挡层至减薄后的晶圆的背面，并形成位于阻挡层中的开口；通过开口于减薄后的晶圆的背面进行刻蚀，于晶圆所包含的衬底及绝缘介质层中形成接触第一类排列焊点的通孔，并移除阻挡层；填充金属材料至所述通孔中；于减薄后的晶圆的背面覆盖一层金属层；于减薄后的晶圆的覆盖有金属层的背面对晶圆进行切割，形成隔离芯片的切割槽，并且切割槽停止在第一塑封层中；于减薄后的晶圆的覆盖有金属层的背面对晶圆进行塑封，形成包覆金属层的第二塑封层，同时塑封料还填充在切割槽中；研磨第一塑封层以将焊料凸块在减薄后的第一塑封层中予以外露；于所述切割槽中进行切割，将芯片进行分离。
上述的方法，在形成所述通孔后，还在所述通孔的内壁上沉积有隔离衬垫层，并且填充的金属材料通过隔离衬垫层与环绕在通孔周围的的衬底区域绝缘。上述的方法，形成通孔的方式为干法刻蚀或湿法刻蚀或激光刻蚀。上述的方法，与通孔所接触的所述第一类排列焊点的位置，位于覆盖在的衬底内非有源器件单元区域之上的绝缘介质层中。上述的方法，所述芯片为垂直式的MOSFET。上述的方法，形成接触第一类排列焊点的通孔的过程中，与通孔所接触的所述第一类排列焊点构成所述MOSFET的漏极电极；以及在所有非第一类排列焊点的排列焊点中，至少一部分未构成与通孔所接触的排列焊点构成所述MOSFET的栅极电极与源极电极。
本发明提供的另一种晶圆级封装的方法，在一包含有多个芯片的晶圆上，利用重分布技术RDL将分布在芯片顶面的焊垫重新布局设计成位于覆盖芯片的绝缘介质层中的排列焊点，排列焊点包含第一类排列焊点，包括以下步骤：涂覆一层覆盖位于晶圆正面的绝缘介质层及排列焊点的阻挡层，并形成位于阻挡层中接触第一类排列焊点的开口；通过所述开口对第一类排列焊点、绝缘介质层及晶圆所包含的衬底进行刻蚀，直至于绝缘介质层、衬底中形成贯穿第一类排列焊点的通孔，之后移除阻挡层；于所述排列焊点上安置焊料凸块，部分焊料同时填充在所述通孔中；塑封所述晶圆的正面，以第一塑封层包覆位于晶圆正面的绝缘介质层及焊料凸块；于晶圆的背面进行研磨直至在减薄后的晶圆的背面外露出填充在所述通孔中的焊料；于减薄后的晶圆的背面覆盖一层金属层；于减薄后的晶圆的覆盖有金属层的背面对晶圆进行切割，形成隔离芯片的切割槽，并且切割槽停止在第一塑封层中；于减薄后的晶圆的覆盖有金属层的背面对晶圆进行塑封，形成包覆金属层的第二塑封层，同时塑封料还填充在切割槽中；研磨第一塑封层以将焊料凸块在减薄后第一塑封层中予以外露；于所述切割槽中进行切割，将芯片进行分离。
上述的方法，在形成所述通孔后，还在所述通孔的内壁上沉积有隔离衬垫层，并且填充的金属材料通过隔离衬垫层与环绕在通孔周围的的衬底区域绝缘。上述的方法，形成通孔的方式为干法刻蚀或湿法刻蚀或激光刻蚀。上述的方法，所形成的通孔的平面截面尺寸小于排列焊点的平面尺寸。上述的方法，与通孔所接触的所述第一类排列焊点的位置，位于覆盖在的衬底内非有源器件单元区域之上的绝缘介质层中。上述的方法，所述芯片为垂直式的MOSFET。上述的方法，形成接触第一类排列焊点的通孔的过程中，与通孔所接触的所述第一类排列焊点构成所述MOSFET的漏极电极；以及在所有非第一类排列焊点的排列焊点中，至少一部分未构成与通孔所接触的排列焊点构成所述MOSFET的栅极电极与源极电极的排列焊点。
本发明提供的一种晶圆级的封装结构，在该封装结构中，利用重分布技术将分布在芯片顶面的焊垫重新布局设计成位于覆盖芯片的顶部绝缘介质层中的排列焊点，排列焊点包含第一类排列焊点，还包括：包覆顶部绝缘介质层及焊料凸块的顶部塑封体，其中所述焊料凸块安置在排列焊点上，且焊料凸块于顶部塑封体中予以外露；覆盖在芯片背面的一层底部电极金属层；形成在芯片所包含的衬底单元及顶部绝缘介质层中接触第一类排列焊点的通孔，并且通孔中所填充的金属材料将与通孔所接触的第一类排列焊点电性连接至所述底部电极金属层上；包覆所述芯片的底部塑封体，底部塑封体的横向延伸部分覆盖所述底部电极金属层，与横向延伸部分垂直的底部塑封体的侧向延伸部分同时还将芯片的侧壁、绝缘介质层的侧壁、顶部塑封体的侧壁予以覆盖。
上述的晶圆级的封装结构，在所述通孔的内壁上还设置有隔离衬垫层，并且填充的金属材料通过隔离衬垫层与环绕在通孔周围的衬底区域绝缘。上述的晶圆级的封装结构，于覆盖在芯片所包含的衬底单元内非有源器件单元区域之上的绝缘介质层中，通过所述重分布技术设置与通孔所接触的所述第一类排列焊点。上述的晶圆级的封装结构，所述通孔进一步贯穿与通孔所接触的该第一类排列焊点；以及通孔的平面截面尺寸小于排列焊点的平面尺寸，且通孔中所填充的金属材料是安置在第一类排列焊点上的焊料凸块的延伸部分。上述的晶圆级的封装结构，所述芯片为垂直式的MOSFET。上述的晶圆级的封装结构，与通孔所接触的所述第一类排列焊点构成所述MOSFET的漏极电极；以及在所有非第一类排列焊点的排列焊点中，至少一部分未构成与通孔所接触的排列焊点构成所述MOSFET的栅极电极与源极电极。
本发明提供的一种晶圆级封装的方法，在一包含有多个芯片的晶圆上，在晶圆的正面形成有凸出于晶圆正面的并电性连接至芯片焊垫的焊料凸块，包括以下步骤：塑封所述晶圆的正面，以第一塑封层包覆晶圆的正面及焊料凸块；于晶圆的背面进行研磨；于减薄后的晶圆的背面对晶圆进行切割，形成隔离芯片的切割槽，并且切割槽停止在第一塑封层中；于减薄后的晶圆的背面对晶圆进行塑封，形成包覆减薄后的晶圆的背面的第二塑封层，同时塑封料还填充在切割槽中；研磨第一塑封层以将焊料凸块在减薄后的第一塑封层中予以外露；于所述切割槽中进行切割，将芯片进行分离。
上述的方法，完成晶圆的背面研磨之后，还包括于减薄后的晶圆的背面覆盖一层金属层的步骤；以及在形成隔离芯片的切割槽的过程中，于减薄后的晶圆的覆盖有金属层的背面对晶圆进行切割；并且在形成包覆减薄后的晶圆的背面的第二塑封层的过程中，所述第二塑封层还同时包覆金属层。上述的方法，所述芯片为平面结构的IC，其所有的信号输入输出端子均设置在芯片顶面的一侧。上述的方法，所述芯片为垂直式的共漏极的双MOSFET；并且双MOSFET中一个MOSFET的漏极与另一个MOSFET的漏极通过所述金属层进行电性连接，以及至少一部分排列焊点分别构成双MOSFET中任意一个MOSFET的源极电极和栅极电极。上述的方法，所述芯片中至少包含多个二极管，并且所述二极管的一个电极端子共同电性连接在所述金属层上；以及至少一部分排列焊点构成所述二极管的另一个电极端子。
本发明提供的一种晶圆级封装的方法，在一包含有多个芯片的晶圆上，利用重分布技术RDL将分布在芯片顶面的焊垫重新布局设计成位于覆盖芯片的绝缘介质层中的排列焊点，包括以下步骤：于所述排列焊点上安置焊料凸块；塑封所述晶圆的正面，以第一塑封层包覆位于晶圆正面的绝缘介质层及焊料凸块；于晶圆的背面进行研磨；于减薄后的晶圆的背面对晶圆进行切割，形成隔离芯片的切割槽，并且切割槽停止在第一塑封层中；于减薄后的晶圆的背面对晶圆进行塑封，形成包覆减薄后的晶圆的背面的第二塑封层，同时塑封料还填充在切割槽中；研磨第一塑封层以将焊料凸块在第一塑封层中予以外露；于所述切割槽中进行切割，将芯片进行分离。
上述的方法，完成晶圆的背面研磨之后，还包括于减薄后的晶圆的背面覆盖一层金属层的步骤；以及在形成隔离芯片的切割槽的过程中，于减薄后的晶圆的覆盖有金属层的背面对晶圆进行切割；并且在形成包覆减薄后的晶圆的背面的第二塑封层的过程中，所述第二塑封层还同时包覆金属层。
本发明提供的一种晶圆级的封装结构，在该封装结构中，在芯片的顶面形成有凸出于芯片顶面的并电性连接至芯片焊垫的焊料凸块，还包括：包覆在芯片顶面的顶部塑封体，且焊料凸块于顶部塑封体中予以外露；包覆所述芯片的底部塑封体，底部塑封体的横向延伸部分覆盖芯片的底面，与横向延伸部分垂直的底部塑封体的侧向延伸部分同时还将芯片的侧壁、顶部塑封体的侧壁予以覆盖。
上述的晶圆级的封装结构，还包括覆盖芯片底面的一层底部电极金属层，所述第二塑封层的横向延伸部分覆盖芯片的背面的同时还覆盖底部电极金属层。上述的晶圆级的封装结构，所述芯片为平面结构的IC，并且其所有的信号输入输出端子均设置在芯片顶面的一侧。上述的晶圆级的封装结构，所述芯片为垂直式的共漏极的双MOSFET；并且双MOSFET中一个MOSFET的漏极与另一个MOSFET的漏极通过所述金属层进行电性连接，以及至少一部分排列焊点分别构成双MOSFET中任意一个MOSFET的源极电极和栅极电极。上述的晶圆级的封装结构，所述芯片中至少包含多个二极管，并且所述二极管的一个电极端子共同电性连接在所述金属层上；以及至少一部分排列焊点构成所述二极管的另一个电极端子。
本发明提供的一种晶圆级的封装结构，在该封装结构中，利用重分布技术将分布在芯片顶面的焊垫重新布局设计成位于覆盖芯片的顶部绝缘介质层中的排列焊点，还包括：包覆顶部绝缘介质层及焊料凸块的顶部塑封体，其中所述焊料凸块安置在排列焊点上，且焊料凸块于顶部塑封体中予以外露；包覆所述芯片的底部塑封体，底部塑封体的横向延伸部分覆盖芯片的底面，与横向延伸部分垂直的底部塑封体的侧向延伸部分同时还将芯片的侧壁、顶部绝缘介质层的侧壁、顶部塑封体的侧壁予以覆盖。
上述的晶圆级的封装结构，还包括覆盖芯片底面的一层底部电极金属层，所述底部塑封体的横向延伸部分覆盖芯片的底面的同时还覆盖底部电极金属层。
本发明提供的一种晶圆级封装的方法，在一包含有多个芯片的晶圆上，在晶圆的正面形成有凸出于晶圆正面的并电性连接至芯片焊垫的焊料凸块，包括以下步骤：于晶圆的正面进行切割，形成位于晶圆正面一侧的用于隔离芯片的切割槽，并且该切割槽停止在晶圆所包含的衬底中；于晶圆的正面进行塑封，形成包覆晶圆的正面的第一塑封层，同时塑封料还填充在位于晶圆正面一侧的切割槽中；于晶圆的背面进行研磨；于减薄后的晶圆的背面对晶圆进行切割，形成位于减薄后的晶圆的背面一侧的用于隔离芯片的切割槽，且位于减薄后的晶圆背面一侧的切割槽停止在衬底中并进一步与填充在位于晶圆正面一侧的切割槽中的塑封料接触；于减薄后的晶圆的背面对晶圆进行塑封，形成包覆减薄后的晶圆的背面的第二塑封层，同时塑封料还填充在位于减薄后的晶圆背面一侧的切割槽中；研磨第一塑封层以将焊料凸块在减薄后的第一塑封层中予以外露；同时于位于晶圆正面一侧的切割槽中、位于减薄后的晶圆背面一侧的切割槽中进行切割，将芯片进行分离。
上述的方法，其特征在于，晶圆的背面完成研磨后，还包括于减薄后的晶圆的背面进行蚀刻，并覆盖一层金属层至减薄后的晶圆的背面的步骤；以及形成位于减薄后的晶圆背面一侧的用于隔离芯片的切割槽的过程中，于减薄后的晶圆的覆盖有金属层的背面对晶圆进行切割；并且在形成包覆减薄后的晶圆的背面的第二塑封层的过程中，所述第二塑封层还同时包覆所述金属层。
本发明提供的一种晶圆级封装的方法，在一包含有多个芯片的晶圆上，利用重分布技术RDL将分布在芯片顶面的焊垫重新布局设计成位于覆盖芯片的绝缘介质层中的排列焊点，排列焊点包含第一类排列焊点，包括以下步骤：于所述排列焊点上安置焊料凸块；于晶圆的正面进行切割，形成位于晶圆正面一侧的用于隔离芯片的切割槽，并且该切割槽停止在晶圆所包含的衬底中；塑封所述晶圆的正面，以第一塑封层包覆位于晶圆正面的绝缘介质层及焊料凸块，同时塑封料还填充在形成位于晶圆正面一侧的切割槽中；于晶圆的背面进行研磨；于减薄后的晶圆的背面对晶圆进行切割，形成位于减薄后的晶圆背面一侧的用于隔离芯片的切割槽，且位于减薄后的晶圆背面一侧的切割槽停止在衬底中并进一步与填充在位于晶圆正面一侧的切割槽中的塑封料接触；于减薄后的晶圆的背面对晶圆进行塑封，形成包覆减薄后的晶圆的背面的第二塑封层，同时塑封料还填充在位于减薄后的晶圆背面一侧的切割槽中；研磨第一塑封层以将焊料凸块在减薄后的第一塑封层中予以外露；同时于位于晶圆正面一侧的切割槽中、位于减薄后的晶圆背面一侧的切割槽中进行切割，将芯片进行分离。
上述的方法，晶圆的背面完成研磨后，还包括于减薄后的晶圆的背面进行蚀刻，并覆盖一层金属层至减薄后的晶圆的背面的步骤；以及形成位于减薄后的晶圆背面一侧的用于隔离芯片的切割槽的过程中，于减薄后的晶圆的覆盖有金属层的背面对晶圆进行切割；并且在形成包覆减薄后的晶圆的背面的第二塑封层的过程中，所述第二塑封层还同时包覆所述金属层。上述的方法，在覆盖一层金属层至减薄后的晶圆的背面之前，还包括以下步骤：
在减薄后的晶圆的背面涂覆一层阻挡层，并形成位于阻挡层中的开口；通过开口于减薄后的晶圆的背面进行刻蚀，于晶圆所包含的衬底及绝缘介质层中形成接触第一类排列焊点的通孔，并移除阻挡层；填充金属材料至所述通孔中，并且于减薄后的晶圆的背面覆盖的一层金属层通过填充在所述通孔中的金属材料而电性连接至与通孔所接触的第一类排列焊点上。上述的方法，与通孔所接触的所述第一类排列焊点的位置，位于覆盖在的衬底内非有源器件单元区域之上的绝缘介质层中。
上述方法，于排列焊点上安置焊料凸块之前，还包括以下步骤：涂覆一层包覆位于晶圆正面的绝缘介质层及排列焊点的阻挡层，并形成位于阻挡层中接触第一类排列焊点的开口；通过所述开口对所述第一类排列焊点及绝缘介质层、衬底进行刻蚀，于衬底及绝缘介质层中形成贯穿该第一类排列焊点的通孔，并移除阻挡层；之后在排列焊点上安置焊料凸块的同时，部分焊料还一并填充在所述通孔中。上述方法，于晶圆的背面进行研磨过程中，在减薄后的晶圆的背面外露出填充在通孔中的焊料，并且之后于减薄后的晶圆的背面覆盖的一层金属层通过填充在通孔中的焊料而电性连接在与通孔所接触的第一类排列焊点上。
本发明提供的一种晶圆级的封装结构，在该结构中，在芯片的顶面形成有凸出于芯片顶面的并电性连接至芯片焊垫的焊料凸块，包括：包覆芯片的顶部塑封体，顶部塑封体的横向延伸部分覆盖在芯片的正面，与顶部塑封体的横向延伸部分垂直的顶部塑封体的侧向延伸部分同时还将芯片的部分侧壁予以覆盖，且焊料凸块于顶部塑封体中予以外露；包覆芯片的底部塑封体，底部塑封体的横向延伸部分覆盖在芯片的底面，与底部塑封体的横向延伸部分垂直的底部塑封体的侧向延伸部分同时还将芯片的另外一部分侧壁予以覆盖，顶部塑封体的侧向延伸部分与底部塑封体的侧向延伸部分相互接触以将芯片无缝隙的密封。
上述的晶圆级的封装结构，还包括覆盖芯片底面的一层底部电极金属层，所述底部塑封体的横向延伸部分覆盖芯片的底面的同时还覆盖底部电极金属层。上述的晶圆级的封装结构，所述芯片为平面结构的IC，其所有的信号输入输出端子均设置在芯片顶面的一侧。上述的晶圆级的封装结构，所述芯片为垂直式的共漏极的双MOSFET；并且双MOSFET中一个MOSFET的漏极与另一个MOSFET的漏极通过所述底部电极金属层进行电性连接，以及至少一部分排列焊点分别构成双MOSFET中任意一个MOSFET的源极电极和栅极电极。上述的晶圆级的封装结构，所述芯片中至少包含多个二极管，并且所述二极管的一个电极端子共同电性连接在所述底部电极金属层上；以及至少一部分排列焊点构成所述二极管的另一个电极端子。
本发明提供一种晶圆级的封装结构，在该封装结构中，利用重分布技术将分布在芯片顶面的焊垫重新布局设计成位于覆盖芯片的顶部绝缘介质层中的排列焊点，排列焊点包含第一类排列焊点，其特征在于，包括：包覆芯片的顶部塑封体，顶部塑封体的横向延伸部分覆盖在顶部绝缘介质层上，与顶部塑封体的横向延伸部分垂直的顶部塑封体的侧向延伸部分同时还将顶部绝缘介质层的侧壁、芯片的部分侧壁予以覆盖，且焊料凸块于顶部塑封体中予以外露；包覆芯片的底部塑封体，底部塑封体的横向延伸部分覆盖在芯片的底面，与底部塑封体的横向延伸部分垂直的底部塑封体的侧向延伸部分同时还将芯片的另外一部分侧壁予以覆盖，顶部塑封体的侧向延伸部分与底部塑封体的侧向延伸部分相互接触以将芯片无缝隙的密封。
上述的晶圆级的封装结构，还包括于芯片底面覆盖的一层底部电极金属层，所述底部塑封体的横向延伸部分覆盖芯片的底面的同时还覆盖底部电极金属层。上述的晶圆级的封装结构，还包括：形成在芯片所包含的衬底单元及顶部绝缘介质层中接触第一类排列焊点的通孔，并且通孔中所填充的金属材料将与通孔所接触的第一类排列焊点电性连接至所述底部电极金属层上。上述的晶圆级的封装结构，所述通孔进一步贯穿与通孔所接触的该第一类排列焊点；以及通孔的平面截面尺寸小于排列焊点的平面尺寸，且通孔中所填充的金属材料是安置在第一类排列焊点上的焊料凸块的延伸部分。上述的晶圆级的封装结构，其中，所述芯片为垂直式的MOSFET。
本领域的技术人员阅读以下较佳实施例的详细说明，并参照附图之后，本发明的这些和其他方面的优势无疑将显而易见。
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1A-1B是芯片顶面的焊垫的原有设计示意图。
图1C-1D是将芯片顶面原有的焊垫进行从新布局设计成排列焊点的示意图。
图1E、1F分别是在原有的焊垫和在从新布局的排列焊点上进行植球的示意图。
图2A-2M是一种实施方式中，将芯片的一部分排列焊点通过通孔中的填充金属材料连接至芯片背面的电极的制备流程。
图3A-3J是另一种实施方式中，将芯片的一部分排列焊点通过通孔中的填充金属材料连接至芯片背面的电极的制备流程。
图4A-4E是一种实施方式中，经RDL技术处理后在芯片的背面形成电极并将芯片封装的制备流程。
图5A-5F是一种实施方式中，在无RDL技术处理的芯片的背面形成电极并将芯片封装的制备流程。
图6A-6E是一种实施方式中，经RDL技术处理后在芯片的背面不形成电极并将芯片封装的制备流程。
图7A-7E是一种实施方式中，在无RDL技术处理的芯片的背面不形成电极并将芯片封装的制备流程。
图8A-8I是一种实施方式中，在无RDL技术处理的晶圆的正面进行切割并塑封，再在减薄后的晶圆的背面进行塑封并切割，将芯片从晶圆上分离的制备流程。
图9A-9E是一种实施方式中，在无RDL技术处理的晶圆的正面进行切割并塑封，减薄晶圆正面的塑封料，在减薄后的晶圆的背面塑封并切割，将芯片从分离的制备流程。
图10A-10I是一种实施方式中，经RDL技术处理后在晶圆的正面进行切割并塑封再在减薄后的晶圆的背面进行塑封并切割，将芯片从晶圆上分离的制备流程。
具体实施方式
参见图1A所示，在芯片100顶面的俯视示意图中，原本沿着芯片100顶面四周的边缘设计有连接芯片100内部电路的多个焊垫(BondPad)101，焊垫101通常为铝垫(Peripheralpads)用于与外界形成电性接触，例如在其上直接进行引线键合或在其上先沉积Ti/Cu/Ni等的底部金属层UBM，再进行植球，其可为芯片100内部电路的信号输入/输出接触端子(I/OPad)，或是Power或Ground的接口等。图1B描述了在部分厚度的芯片100的顶面上所设置的焊垫101的截面示意图。
参见图1C所示，利用重分布技术RDL(RedistributionLayer)，将芯片100顶面现有的排列在四周的焊垫101重新设计成任何合理位置的排列焊点104，排列焊点104可被重新分配到芯片100顶面的周边、两侧或任何一侧，甚至是构成矩阵式排列。为了便于理解，图1C展示了焊垫101完成重分布而形成排列焊点104后的俯视示意图，图1D则是焊垫101经RDL处理从新布局之后位于绝缘介质层102中的截面示意图，绝缘介质层102覆盖在芯片100的顶面之上，绝缘介质层102通常为聚酰亚胺材料(Polyimide)，排列焊点104可以通过同时生成在绝缘介质层102中的互连线(Trace)103而相对应的与焊垫101电性连接，同时排列焊点104也可以选择在RDL之后不与任何焊垫101连接而单独存在以备后用。互连线103通常带有弯曲的路径，所以图1D并未将互连线103与排列焊点104、焊垫101的具体连接关系描绘出来，但此时一部分与排列焊点104连接的焊垫101与外界进行信号传输则依赖于与之相连的排列焊点104。
参见图1B及1E所示，焊料凸块(Solderbump)105直接焊接在芯片100顶面原有的焊垫101上；而图1D及1F中，焊料凸块105却是焊接在排列焊点104上。
参见图2A-2M的一种晶圆级封装的方法，在图2A所示的包含有多个芯片200′的晶圆200上，多颗芯片200′相互彼此铸造连接在一起并共同形成在晶圆200所包含的硅衬底(或硅基板)200A中，相邻的芯片通过晶圆正面的划片槽(ScribeLine，未示出)相互界定彼此间的边界，芯片200′的焊垫201位于晶圆200正面的一侧。利用重分布技术将分布在芯片200′顶面的焊垫201重新布局设计成位于覆盖晶圆200(同时覆盖芯片200′)的绝缘介质层202中的排列焊点204，如图2B所示。并在排列焊点204上进行植球安置焊料凸块205，如图2C所示。之后于晶圆200的正面进行塑封工艺，以第一塑封层206包覆焊料凸块205及覆盖晶圆200正面的绝缘介质层202，如图2D所示。之后在晶圆200的背面进行研磨以减薄晶圆200的厚度，例如进行化学机械研磨CMP，如图2E所示，晶圆200背面的部分厚度(如D1)被研磨掉，即衬底200A的厚度获得减薄。再涂覆一层阻挡层207至减薄后的晶圆200的背面，如图2F所示，并形成位于阻挡层207中图案化的开口207′，阻挡层207有多种选择，如光阻或SiN或SiO2，主要是为了在阻挡层207中形成在垂直方向上对准一部分排列焊点204(如图2G中的第一类排列焊点204a)的开口207′，以便利用硅通孔技术(TSV，ThroughSiliconVia)，以阻挡层207作为硬掩膜并通过开口207′于减薄后的晶圆200的背面对衬底200A及绝缘介质层202进行刻蚀，使得在开口207′中暴露的硅衬底200A区域被刻蚀掉，并且刻蚀持续到在开口207′中暴露的绝缘介质层202也被刻蚀掉，直至刻蚀停止在第一类排列焊点204a上，最终在衬底200A及绝缘介质层202中形成接触第一类排列焊点204a的通孔208。第一类排列焊点204a其实是所有排列焊点204中的一部分，只是第一类排列焊点204a起始并未与芯片200′的任何焊垫201连接而单独存在，第一类排列焊点204a用于在后续步骤中与形成在芯片200′底面的一些电极或信号端子进行连接，从而将这些电极引导至芯片200′正面的一侧。完成通孔208的刻蚀之后移除阻挡层207，其中，通孔208的形成有多种方式，例如干法刻蚀或湿法刻蚀或激光刻蚀；通常在形成通孔208之后，还需要在通孔208的内壁上沉积一层氧化膜的隔离衬垫层，以便后续填充在通孔208中的金属材料可以通过隔离衬垫层而与环绕在通孔208周围的的硅衬底区域，即包围通孔208的衬底200A区域进行绝缘。为了防止通孔208尺寸过大导致第一类排列焊点204a在通孔208中悬空而无法获得绝缘介质层202的物理支撑，可以控制开口207′的开口尺寸大小，并进一步控制通孔208的平面截面(横截面)尺寸大小使其小于排列焊点204的平面尺寸大小，从而避免第一类排列焊点204a的脱落。
参见图2H-2I所示，填充金属材料208′至通孔208中，并于减薄后的晶圆200的背面覆盖一层金属层209，此时金属层209接触通孔208中的金属材料208′。之后于覆盖有金属层209并且是减薄后的晶圆200的背面，对晶圆200进行切割，形成隔离相邻芯片200′的切割槽210，此时切割刀触及一定厚度的第一塑封层206，导致切割槽210停止在第一塑封层206中，也即多颗芯片200′此时依靠第一塑封层206而相互连接在一起，同时金属层209被切割成位于每颗芯片200′底面的底部电极金属层209′，绝缘介质层202也被切割成位于每颗芯片200′顶面的顶部绝缘介质层202′，如图2J所示。再在覆盖有金属层209并且是减薄后的晶圆200的背面，对晶圆200进行塑封，尽管此时金属层209被切割成多个位于每颗芯片200′底面的底部电极金属层209′，但所有的底部电极金属层209′仍然共同构成一个整体的金属层209，从而完成塑封后形成包覆金属层209的第二塑封层211，具体而言，第二塑封层211包覆位于每颗芯片200′底面的底部电极金属层209′，与此同时，第二塑封层211所包含的部分塑封料还填充在切割槽210中，如图2K所示。
参见图2L-2M所示，对第一塑封层206进行研磨以减薄一定厚度(如D2)的第一塑封层206，以将焊料凸块205在第一塑封层206中予以外露，如焊料凸块205外露于减薄后的第一塑封层206′。之后于切割槽210中进行切割，图2M所示的切割口212即是切割痕迹，而且形成切割口212所利用的切割刀的宽度，是小于形成切割槽210所利用的切割刀的宽度的，从而最终将芯片200′从晶圆200上进行分离下来以获得多个晶圆级的封装结构200″A，减薄后的第一塑封层206′在该切割过程中形成覆盖顶部绝缘介质层202′的顶部塑封体206″，第二塑封层211在该切割过程中形成覆盖底部电极金属层209′的底部塑封体211′，而且底部塑封体211′的横向延伸部分211′a覆盖底部电极金属层209′，与横向延伸部分211′a垂直的侧向延伸部分211′b还覆盖芯片200′的侧壁、顶部绝缘介质层202′的侧壁、顶部塑封体206″的侧壁，其中，底部塑封体211′所包含的侧向延伸部分211′b其实是第二塑封层211填充在切割槽210中的一部分塑封料经图2M所示的切割过程而形成。
由于在图2J-2M所示的制备过程中，晶圆200所包含的衬底200A被切割成芯片200′所包含的衬底单元200′A，所以对于图2M所示的晶圆级的封装结构200″A而言，芯片200′所包含的硅衬底单元200′A中，接触第一类排列焊点204a的通孔208中所填充的金属材料208′将与通孔208所接触的第一类排列焊点204a电性连接至底部电极金属层209′上。在一个可选实施方式中，芯片200′为垂直式(Verticalstructure)的MOSFET，也即其主电流从器件顶部流至底部，或反之亦然。芯片200′的漏区通常形成在衬底单元200′A中靠近芯片200′底面的一侧，为了增强底部电极金属层209′与芯片200′漏区的欧姆接触，可以在沉积金属层209至减薄后的晶圆200的背面之前，在减薄后的晶圆200的背面重掺杂植入与漏区掺杂类型相同的离子。由于底部电极金属层209′接触靠近芯片200′底面一侧的衬底单元200′A中的漏区构成漏极，所以与通孔208所接触的第一类排列焊点204a由于与MOSFET的漏极电性连接从而构成垂直式MOSFET的漏极电极，并且在所有的排列焊点204中，除了第一类排列焊点204a之外，未构成与通孔208所接触的排列焊点204中，至少有一部分排列焊点204连接在位于芯片200′顶面一侧的MOSFET的栅极与源极上，并分别构成垂直式MOSFET的栅极电极与源极电极。由此可见，为垂直式MOSFET的芯片200′的漏极原本制作在芯片200′底面一侧的底部电极金属层209′上，但是通过通孔208中填充的金属材料208′将第一类排列焊点204a与底部电极金属层209′形成电接触，从而将底漏顶源的垂直结构器件的源、漏极均设置在芯片200′顶面的一侧。同样，如果需要将底源顶漏的垂直结构器件的源、漏极均设置在芯片200′顶面的一侧，只要在形成通孔208的时候选定通孔208接触的第一类排列焊点204a是接触MOSFET底部的源极即可。值得一提的是，在RDL制备流程中，与通孔208所接触的第一类排列焊点204a所形成的位置，是位于覆盖在的硅衬底200A内非有源器件单元区域之上的绝缘介质层202中，这样刻蚀衬底200A形成通孔208的时候就不至于破坏芯片200′的集成电路单元。具体而言，任意一个通孔208的形成，务必保证通孔208形成在不参与构成芯片200′的电路结构的硅衬底区域中。
为了便于理解，以图1F进行解释，与通孔108所接触的第一类排列焊点104所形成的位置，是位于覆盖在的衬底单元100′A内非有源器件单元区域(如R区域)之上的绝缘介质层102中，衬底单元100′A源于对芯片100所在的晶圆所包含的衬底的切割分离。图中绝缘介质层102所包含的一部分区域102′覆盖在的衬底单元100′A内非有源器件单元区域之上，第一类排列焊点104则形成在这部分区域102′中。衬底单元100′A所包含的用于容纳通孔108的R区域范围内，其横向区域(X轴)和纵向区域(Y轴)以及垂直区域(Z轴)内没有制备或者说不包含芯片100的任何有效电路单元，同时，第一类排列焊点104的平面尺寸选取不大于R区域范围的平面尺寸(横向区域和纵向区域)。
参见图3A-3J，本发明还提供在图2A-2M步骤上进行局部变化的另一种晶圆级封装的方法，图3A所示的晶圆200是在图2B示出的晶圆200上涂覆了一层覆盖位于晶圆200正面一侧的绝缘介质层202及排列焊点204的阻挡层213，之后形成位于阻挡层213中的开口213′，并且开口213′接触排列焊点204中的第一类排列焊点204a，开口213′的形成可以通过对光阻之类的阻挡层213进行光刻，从而选定开口213′在垂直方向上对准第一类排列焊点204a。之后通过开口213′对该第一类排列焊点204a及绝缘介质层202、晶圆200所包含的硅衬底200A进行刻蚀。其中，必须保障开口213′的平面尺寸小于第一类排列焊点204a的平面尺寸，以保证第一类排列焊点204a仅仅是暴露在开口213′中的区域被刻蚀掉而并非第一类排列焊点204a所有的区域完全被刻蚀掉，其结果是，第一类排列焊点204a暴露在开口213′中的区域先被刻蚀掉从而在开口213′暴露出绝缘介质层202，继续对开口213′中暴露的绝缘介质层202进行刻蚀，直至在开口213′暴露出硅衬底200A，并继续对开口213′中暴露的硅衬底200A进行刻蚀，并且刻蚀停止在硅衬底200A中，最终在绝缘介质层202、部分厚度的硅衬底200A中形成贯穿该第一类排列焊点204a的通孔214，如图3B所示，之后移除阻挡层213。通常在形成通孔214之后，还要在通孔214的内壁上沉积一层氧化膜的隔离衬垫层，以便为后续填充在通孔214中的金属材料通过隔离衬垫层而与环绕在通孔214周围的的硅衬底区域进行绝缘。
参见图3C所示，在包括第一类排列焊点204a的排列焊点204上安置焊料凸块205，此过程中，部分焊料214′同时流入并填充在通孔214中，该部分焊料214′与第一类排列焊点204a上的焊料凸块205铸造连接在一起，可见焊料214′是安置在与通孔214所接触的第一类排列焊点204a上的焊料凸块205的延伸部分。完成上述步骤后，在晶圆200的正面进行塑封，以第一塑封层206包覆焊料凸块205及覆盖在晶圆200正面的绝缘介质层202，如图3D所示。并于晶圆200的背面进行CMP研磨直至在减薄后的晶圆200的背面外露出填充在通孔214中的焊料214′，如图3E所示，晶圆200的部分厚度(如D3)被研磨掉。再于减薄后的晶圆200的背面覆盖一层金属层209，如化学气相沉积，参见图3F所示，此时焊料214′与金属层209保持电性接触。之后于覆盖有金属层209并且是减薄后的晶圆200的背面，对晶圆200进行切割，形成隔离相邻芯片200′的切割槽210，切割刀在厚度上部分切割第一塑封层206，此时切割槽210停止在第一塑封层206中，如图3G所示。多颗芯片200′此时依靠第一塑封层206而相互连接在一起，金属层209被切割成位于每颗芯片200′底面的底部电极金属层209′，绝缘介质层202也被切割成位于每颗芯片200′顶面的顶部绝缘介质层202′。再在覆盖有金属层209并且是减薄后的晶圆200的背面，对晶圆200进行塑封，此时金属层209被切割成多个位于每颗芯片200′底面的底部电极金属层209′，但底部电极金属层209′仍然共同组成一层整体性的金属层209，从而完成塑封后形成包覆金属层209的第二塑封层211，第二塑封层211所包含的部分塑封料同时还填充在切割槽210中。之后如图3I所示，研磨第一塑封层206以将焊料凸块205在减薄后的第一塑封层206′中予以外露，第一塑封层206的部分厚度(如D4)被研磨掉。参见图3J，最后于切割槽210中进行切割，以将芯片200′进行分离，获得图3J所示的晶圆级的封装结构200″B。在一个实施方式中，芯片200′与图2M所示的器件并无区别，均为垂直式的MOSFET。晶圆级的封装结构200″B中，在通孔214形成的刻蚀过程中，所产生的结果是通孔214贯穿与通孔214所接触的第一类排列焊点204a，以及焊料214′与在第一类排列焊点204a上安置的焊料凸块205同时生成，并且通孔214中所填充的金属材料是在第一类排列焊点204a上所安置的焊料凸块205的延伸部分。
参见图4A-4E，本发明还提供在图2E所示的减薄后的晶圆200上进行其他工艺步骤的另一种晶圆级封装的方法，值得注意的是，在此实施例中，是以RDL设计的排列焊点104作为示例，但须注意的是，将图1A的芯片100顶面的焊垫101重新设计成排列焊点104并不是必要条件。
参见图4A所示，在晶圆200正面的一侧进行塑封，以第一塑封层206包覆晶圆200的正面及焊料凸块205，第一塑封层206同时还覆盖绝缘介质层202；于晶圆200的背面进行CMP研磨，并在完成晶圆200的背面研磨之后，还包括于减薄后的晶圆200的背面覆盖一层金属层209的步骤；之后于覆盖有金属层209并且是减薄后的晶圆200的背面，对晶圆200进行切割，形成隔离相邻芯片200′的切割槽210，部分厚度的第一塑封层206被切割以构成切割槽210位于第一塑封层206中的深度，此时切割槽210停止在第一塑封层206中，也即多颗芯片200′此时依靠第一塑封层206而相互铸造连接在一起，同时金属层209被切割成覆盖每颗芯片200′底面的底部电极金属层209′，绝缘介质层202也被切割成覆盖每颗芯片200′顶面的顶部绝缘介质层202′，如图4B所示。再在覆盖有金属层209并且是减薄后的晶圆200的背面，对晶圆200进行塑封，完成塑封后形成包覆金属层209的第二塑封层211，同时第二塑封层211所包含的部分塑封料还填充在切割槽210中，如图4C所示。再研磨第一塑封层206获得减薄后的第一塑封层206′，并将焊料凸块205在减薄后的第一塑封层206′中予以外露，如图4D所示。于切割槽210中进行切割，将芯片200′进行分离，获得图4E所示的晶圆级的封装结构200″C，减薄后的第一塑封层206′在该切割过程中形成覆盖顶部绝缘介质层202′的顶部塑封体206″。在此实施方式中，不必要选定一些芯片200′顶面的排列焊点204使其通过任何填充有金属材料的通孔而连接到底部电极金属层209′，所以，在此类芯片200′的类型中，与外界进行信号传输的排列焊点204都在其顶面的一侧，而其底面的一侧则没有需要引导至200′顶面一侧的信号端子。一个实施例中，芯片200′为垂直式的共漏极的双MOSFET(CommonDrainMOSFET)，双MOSFET中一个MOSFET的漏极与另一个MOSFET的漏极通过底部电极金属层209′进行电性连接，并且至少一部分排列焊点204分别连接在双MOSFET中任意一个MOSFET的源极电极和栅极电极上，并构成双MOSFET中任意一个MOSFET的源极电极和栅极电极。在另一个实施例中，芯片200′中至少包含多个集成在衬底200A中的二极管，并且二极管的一个电极端子共同电性连接在底部电极金属层209′上形成并联，这样至少一部分排列焊点204就分别构成了二极管的另一个电极端子，并且都位于芯片200′正面的一侧。封装结构200″C中，顶部绝缘介质层202′源于绝缘介质层202的切割，利用重分布技术将分布在芯片200′顶面的焊垫201重新布局设计成位于覆盖芯片的顶部绝缘介质层202′中的排列焊点204，包括减薄后的第一塑封层206′在切割过程中形成覆盖顶部绝缘介质层202′的顶部塑封体206″，第二塑封层211在切割过程中形成覆盖底部电极金属层209′的底部塑封体211′，而且底部塑封体211′的横向延伸部分211′a覆盖底部电极金属层209′，与横向延伸部分211′a垂直的侧向延伸部分211′b还覆盖芯片200′的侧壁、顶部绝缘介质层202′的侧壁、顶部塑封体206″的侧壁，其中，底部塑封体211′所包含的侧向延伸部分211′b其实是第二塑封层211填充在切割槽210中的一部分塑封料经图4E所示的切割过程而形成，焊料凸块205则于顶部塑封体206″中予以外露。
其实，还可以直接在图1A的芯片100顶面的焊垫101上安置焊球并进行图4A-4E的流程，而且芯片的类型相同，只不过焊垫101是没有经过RDL进行重新分布，其间也少了沉积一层绝缘绝缘介质层202的过程，正如图5A-5F所示。图5A是先在图2A所示的晶圆200的焊垫201上直接安置焊球205，从而在晶圆200的正面形成有凸出于晶圆200正面(也即芯片200′的顶面)的并电性连接至芯片200′焊垫201的焊料凸块205，之后在晶圆200的正面进行塑封，以第一塑封层206包覆晶圆200的正面及焊料凸块205；并在晶圆200的背面进行CMP研磨，完成研磨之后，还包括于减薄后的晶圆200的背面覆盖一层金属层209的步骤，如图5A-5B所示。之后于覆盖有金属层209并且是减薄后的晶圆200的背面，对晶圆200进行切割，形成隔离相邻芯片200′的切割槽210，此时部分厚度的第一塑封层206被切割并构成切割槽210位于第一塑封层206中的深度，切割槽210停止在第一塑封层206中，也即多颗芯片200′此时依靠第一塑封层206而相互连接在一起，同时金属层209被切割成位于每颗芯片200′底面的底部电极金属层209′。再在覆盖有金属层209并且是减薄后的晶圆200的背面，对晶圆200进行塑封，完成塑封后形成包覆金属层209的第二塑封层211，同时第二塑封层211所包含的部分塑封料还填充在切割槽210中，如图5D所示。研磨第一塑封层206以将焊料凸块205在减薄后的第一塑封层206′中予以外露，如图5E所示。在切割槽210中进行切割，将芯片200′进行分离，获得图5F所示的晶圆级的封装结构200″D。值得注意的是，由于此实施例的步骤中并没有形成硅通孔TSV，所以无需考虑硅通孔TSV要形成的位置。因此是否将图1A的芯片100顶面的焊垫101重新设计成排列焊点104也不是必要条件。封装结构200″D中，在芯片200′的顶面形成有凸出于芯片200′顶面的并电性连接至芯片200′焊垫201的焊料凸块205，包括减薄后的第一塑封层206′在切割过程中形成覆盖芯片200′顶面的顶部塑封体206″，第二塑封层211在切割过程中形成覆盖底部电极金属层209′的底部塑封体211′，而且底部塑封体211′的横向延伸部分211′a覆盖底部电极金属层209′，与横向延伸部分211′a垂直的侧向延伸部分211′b覆盖芯片200′的侧壁、顶部塑封体206″的侧壁，焊料凸块205于顶部塑封体206″中予以外露。
参见图6A-6E，本发明还提供在图2E所示的减薄后的晶圆200上进行其他工艺步骤的另一种晶圆级封装的方法，值得注意的是，在此实施例中，与4A-4E的区别在于，没有在减薄后的晶圆200的背面沉积金属层。
参见图6A所示，在晶圆200的正面进行塑封，以第一塑封层206包覆晶圆200的正面及焊料凸块205，第一塑封层206同时还覆盖绝缘介质层202；于晶圆200的背面进行CMP研磨，完成背面研磨之后对晶圆200进行切割，形成隔离相邻芯片200′的切割槽210，此时切割槽210停止在第一塑封层206中，同时绝缘介质层202也被切割成位于每颗芯片200′顶面的顶部绝缘介质层202′，图6B所示。再在减薄后的晶圆200的背面，对晶圆200进行塑封，完成塑封后形成第二塑封层211，同时第二塑封层211所包含的部分塑封料还填充在切割槽210中，如图6C所示。研磨第一塑封层206以将焊料凸块205在第一塑封层206中予以外露，如图6D所示，焊料凸块205暴露在减薄后的第一塑封层206′之外。再于切割槽210中进行切割，将芯片200′进行分离，获得图6E所示的晶圆级的封装结构200″E，减薄后的第一塑封层206′在该切割过程中形成覆盖顶部绝缘介质层202′的顶部塑封体206″。在此实施方式中，晶圆200减薄后其背面没有沉积任何金属层，芯片200′的底面也没有任何底部电极金属层，芯片200′的类型为平面结构(Lateralstructure)的IC，排列焊点204构成该平面结构的IC的信号端子，其所有的信号输入输出端子均设置在芯片200′顶面的一侧。封装结构200″E中，利用重分布技术将分布在芯片200′顶面的焊垫201重新布局设计成位于覆盖芯片200′的顶部绝缘介质层202′中的排列焊点204，还包括减薄后的第一塑封层206′在切割过程中形成的覆盖顶部绝缘介质层202′的顶部塑封体206″，第二塑封层211在切割过程中形成覆盖芯片200′底面的横向延伸部分211′a，而与横向延伸部分211′a垂直的侧向延伸部分211′b还覆盖芯片200′的侧壁、顶部绝缘介质层202′的侧壁、顶部塑封体206″的侧壁，焊料凸块205于顶部塑封体206″中予以外露。
较于图6A-6E的流程，在另外一种实施方式中，还可以直接在图1A的芯片100顶面的焊垫101上安置焊球并进行图6A-6E的流程，只不过焊垫101是没有经过RDL进行重新分布，并且少了沉积一层绝缘绝缘介质层202的过程，正如图7A-7E所示。如图7A所示，在图2A所示的晶圆200的焊垫201上直接植焊球205，并于晶圆200的正面进行塑封，以第一塑封层206包覆晶圆200的正面及焊料凸块205；于晶圆200的背面进行CMP研磨，减薄衬底200A的厚度；之后于减薄后的晶圆200的背面，对晶圆200进行切割，形成隔离相邻芯片200′的切割槽210，此时切割槽210停止在第一塑封层206中，此时衬底200A被分割成每颗芯片200′所包含的衬底单元200′A。再在减薄后的晶圆200的背面，对晶圆200进行塑封，形成第二塑封层211，同时第二塑封层211所包含的部分塑封料还填充在切割槽210中，如图7C所示。研磨第一塑封层206以将焊料凸块205在减薄后的第一塑封层206′中予以外露，如图7D所示。在切割槽210中进行切割，将芯片200′进行分离，获得图7E所示的晶圆级的封装结构200″F。由于此实施例的步骤中同样并没有形成硅通孔TSV，无需考虑硅通孔TSV要形成的位置。因此将图1A的芯片100顶面的焊垫101重新设计成排列焊点104并不是必要条件。封装结构200″F中，芯片200′的类型为平面结构的IC，在芯片200′的顶面形成有凸出于芯片200′顶面的并电性连接至芯片200′焊垫201的焊料凸块205，包括减薄后的第一塑封层206′在切割过程中形成覆盖芯片200′顶面的顶部塑封体206″，第二塑封层211在切割过程中形成覆盖芯片200′底面的底部塑封体211′，底部塑封体211′的横向延伸部分211′a覆盖芯片200′底面，与横向延伸部分211′a垂直的侧向延伸部分211′b还覆盖芯片200′的侧壁、顶部塑封体206″的侧壁，焊料凸块205于顶部塑封体206″中予以外露。
以上实施例均是先实施在晶圆的背面的一侧进行切割形成切割槽，再对切割槽中的塑封料进行切割从而将芯片进行分离。下述内容将提供先实施在晶圆的正面的一侧进行切割，再在晶圆的背面一侧进行切割以分离芯片的实施方式。
参见图8A-8I的一种晶圆级封装的方法，在晶圆200的正面形成有凸出于晶圆200正面的并电性连接至芯片200′焊垫201的焊料凸块205，如图8A-8B所示。并于焊垫201上进行植球安置焊料凸块205，如图8B所示，之后于晶圆200的正面进行切割，形成位于晶圆200正面一侧的用于隔离芯片200′的切割槽215，并且该切割槽215停止在晶圆200的衬底200A中，相邻的芯片200′之间切割槽215可以在晶圆正面的划片槽(ScribeLine)处进行切割形成。之后于晶圆200的正面进行塑封，以第一塑封层206包覆晶圆200的正面及焊料凸块205，如图8C所示，同时第一塑封层206所包含的塑封料还填充在切割槽215中。再在晶圆200的背面进行CMP研磨以减薄晶圆200的厚度，即减薄晶圆200所包含的衬底200A的厚度，如图8D所示，晶圆200的部分厚度(如D5)被研磨掉，即衬底200A的厚度获得减薄，之后可以选择于减薄后的晶圆200的背面进行蚀刻，以修复其研磨造成的晶格损伤或消除减薄后的晶圆200的背面所残存的应力层。参见图8E所示，于减薄后的晶圆200的背面覆盖一层金属层209。之后于覆盖有金属层209并且是减薄后的晶圆200的背面，对晶圆200进行切割，形成位于减薄后的晶圆200背面一侧的用于隔离芯片200′的切割槽216，且位于减薄后的晶圆200背面一侧的切割槽216停止在晶圆200的衬底200A中并进一步与填充在位于晶圆200正面一侧的切割槽215中的塑封料接触，即保持切割槽216与切割槽215在垂直方向上对准并相互接触，如图8F所示。同时金属层209被切割成覆盖每颗芯片200′底面的底部电极金属层209′。于减薄后的晶圆200的背面对晶圆200进行塑封，形成包覆减薄后的晶圆200的背面的第二塑封层211，第二塑封层211还同时包覆金属层209，同时第二塑封层211所包含的塑封料还填充在位于减薄后的晶圆200背面一侧的切割槽216中，如图8G所示。之后研磨第一塑封层206以将焊料凸块205在减薄后的第一塑封层206′中予以外露，获得图8H中减薄的第一塑封层206′。同时于位于晶圆200正面一侧的切割槽216中、位于减薄后的晶圆200背面一侧的切割槽215中进行切割，将多个芯片200′进行分离以获得晶圆级的封装结构200″G，如图8I所示，减薄后的第一塑封层206′在该切割过程中形成覆盖芯片200′正面的顶部塑封体206″。
晶圆级的封装结构200″G中，包括包覆芯片200′的顶部塑封体206″，顶部塑封体206″的横向延伸部分206″a覆盖在芯片200′的正面，与顶部塑封体206″的横向延伸部分206″a垂直的顶部塑封体206″的侧向延伸部分206″b同时还将芯片200′的一部分侧壁予以覆盖，且焊料凸块205于顶部塑封体206″中予以外露。还包括包覆芯片200′的底部塑封体211′，底部塑封体211′的横向延伸部分211′a覆盖在芯片200′的底面，并同时还覆盖在底部电极金属层209′上；与底部塑封体211′的横向延伸部分211′a垂直的底部塑封体211′的侧向延伸部分211′b，同时还将芯片200′的另外一部分未被侧向延伸部分206″b包覆的侧壁予以覆盖，此时顶部塑封体206″的侧向延伸部分206″b与底部塑封体211′的侧向延伸部分211′b相互接触并将芯片200′无缝隙的密封。一种实施方式中，在上述制备流程中取消金属层209的沉积过程，则后续获得的器件中就不存在底部电极金属层209′，此时芯片200′为平面结构的IC，其所有的信号输入输出端子均设置在芯片200′顶面的一侧。一种实施方式中，包含底部电极金属层209′的芯片200′则可以为垂直式的共漏极的双MOSFET；并且双MOSFET中一个MOSFET的漏极与另一个MOSFET的漏极通过所述底部电极金属层209′进行电性连接，以及至少一部分排列焊点204分别构成双MOSFET中任意一个MOSFET的源极电极和栅极电极。一种实施方式中，包含底部电极金属层209′的芯片200′中至少包含多个二极管，并且所述二极管的一个电极端子共同电性连接在底部电极金属层上209′，以及至少一部分排列焊点204分别构成所述二极管的另一个电极端子，每一个排列焊点204构成一个二极管的另一个电极端子。
基于图8A-8I，封装体200″G还可以按照图9A-9E所示的流程进行制备，完成图8C中塑封晶圆200的正面，以第一塑封层206包覆晶圆200的正面及焊料凸块205之后，如图9A所示，先研磨第一塑封层206以将焊料凸块205在减薄后的第一塑封层206′中予以外露，再在晶圆200的背面进行CMP研磨以减薄晶圆200的厚度，如图9B所示。晶圆200的部分厚度(如D6)被研磨掉之后，可以选择于减薄后的晶圆200的背面进行蚀刻并在减薄后的晶圆200的背面覆盖一层金属层209，如图9C。之后于覆盖有金属层209并且是减薄后的晶圆200的背面，对晶圆200进行切割，形成位于减薄后的晶圆200背面一侧的用于隔离芯片200′的切割槽216，且位于减薄后的晶圆200背面一侧的切割槽216停止在晶圆200的衬底200A中并进一步与填充在位于晶圆200正面一侧的切割槽215中的塑封料接触，即保持切割槽216与切割槽215在垂直方向上对准并相互接触，如图9D所示。再于减薄后的晶圆200的背面对晶圆200进行塑封，形成包覆减薄后的晶圆200的背面的第二塑封层211，第二塑封层211还同时包覆金属层209，同时第二塑封层211所包含的塑封料还填充在位于减薄后的晶圆200背面一侧的切割槽216中，如图9E所示。此时，图9E即图8H，两者并无区别。如图8I所示的晶圆级的封装结构200″G中，包括包覆芯片200′的顶部塑封体206″，顶部塑封体206″的横向延伸部分206″a覆盖在芯片200′的正面，与顶部塑封体206″的横向延伸部分206″a垂直的顶部塑封体206″的侧向延伸部分206″b同时还将芯片200′的部分侧壁予以覆盖，且焊料凸块205于顶部塑封体206″中予以外露；第二塑封层211在切割过程中形成覆盖底部电极金属层209′的底部塑封体211′，底部塑封体211′的横向延伸部分211″a覆盖在芯片200′的底面的底部电极金属层209′上，与底部塑封体211′的横向延伸部分211″a垂直的底部塑封体211′的侧向延伸部分211″b同时还将芯片200′的另外一部分侧壁予以覆盖，则刚好顶部塑封体206″的侧向延伸部分206″b与底部塑封体211′的侧向延伸部分211″b相互接触并将芯片200′无缝隙的密封。
上述图8A-8I或9A-9E所示的流程适用于平面结构的IC及垂直结构的MOSFET的制备，并且同样也适用于经由RDL技术处理或未经过RDL技术处理的芯片的制备。
参见图10A-10G的一种晶圆级封装的方法，结合图1B-1D，利用重分布技术RDL将分布在芯片200′顶面的焊垫201重新布局设计成位于覆盖芯片200′的绝缘介质层202中的排列焊点204，如图10A所示。并于排列焊点204上进行植球安置焊料凸块205，之后于晶圆200的正面进行切割，形成位于晶圆200正面一侧的用于隔离芯片200′的切割槽215，并且该切割槽215停止在晶圆200的衬底200A中。之后于晶圆200的正面进行塑封，以第一塑封层206包覆绝缘介质层202及焊料凸块205，如图10B所示，同时第一塑封层206所包含的塑封料还填充在切割槽215中。再在晶圆200的背面进行CMP研磨以减薄晶圆200的厚度，如图10C所示，之后可以选择于减薄后的晶圆200的背面进行蚀刻，并于减薄后的晶圆200的背面覆盖一层金属层209。之后于覆盖有金属层209并且是减薄后的晶圆200的背面，对晶圆200进行切割，形成位于减薄后的晶圆200背面一侧的用于隔离芯片200′的切割槽216，且位于减薄后的晶圆200背面一侧的切割槽216停止在晶圆200的衬底200A中并进一步与填充在位于晶圆200正面一侧的切割槽215中的塑封料接触，即保持切割槽216与切割槽215在垂直方向上对准并相互接触，如图10D所示。金属层209被切割成位于每颗芯片200′底面的底部电极金属层209′。于减薄后的晶圆200的背面对晶圆200进行塑封，形成包覆减薄后的晶圆200的背面的第二塑封层211，第二塑封层211还同时包覆金属层209，同时第二塑封层211所包含的塑封料还填充在位于减薄后的晶圆200背面一侧的切割槽216中，如图10E所示。研磨第一塑封层206以将焊料凸块205在减薄后的第一塑封层206′中予以外露，获得图10F中减薄的第一塑封层206′。同时于位于晶圆200正面一侧的切割槽216中、位于减薄后的晶圆200背面一侧的切割槽215中进行切割，将多个芯片200′进行分离以获得晶圆级的封装结构200″H，如图10G所示，绝缘介质层202也被切割成位于每颗芯片200′顶面的顶部绝缘介质层202′，减薄后的第一塑封层206′在该切割过程中形成覆盖顶部绝缘介质层202′的顶部塑封体206″，并且晶圆200所包含的衬底200A被切割成每个芯片200′所包含的衬底单元200′A。
图10A-10G所示的方法流程中，在覆盖一层金属层209至减薄后的晶圆200的背面之前，还可以选择实施类似2F-2I的步骤：在减薄后的晶圆200的背面涂覆一层阻挡层207，并形成位于阻挡层207中的开口207′；通过开口207′于减薄后的晶圆200的背面进行刻蚀，于晶圆所包含的衬底200A及绝缘介质层202中形成接触第一类排列焊点204a的通孔208，之后移除阻挡层207；填充金属材料208′至所述通孔208中，并且于减薄后的晶圆200的背面覆盖的一层金属层209通过填充在所述通孔208中的金属材料208′而电性连接至与通孔208所接触的第一类排列焊点204a上，此时选择与通孔208所接触的所述第一类排列焊点204a的位置，位于覆盖在的衬底200A内非有源器件单元区域之上的绝缘介质层202中。
图10A-10G所示的方法流程中，于排列焊点204上安置焊料凸块205之前，还可以选择实施类似图3A-3F的步骤：涂覆一层包覆位于晶圆200正面的绝缘介质层202及排列焊点204的阻挡层213，并形成位于阻挡层213中接触第一类排列焊点204a的开口213′；通过所述开口213′对所述第一类排列焊点204a及绝缘介质层202、衬底200A进行刻蚀，于衬底200A及绝缘介质层202中形成贯穿该第一类排列焊点204a的通孔214，并移除阻挡层213；之后在排列焊点204上安置焊料凸块205的同时，部分焊料214′还一并填充在所述通孔214中。此流程中，于晶圆200的背面进行研磨过程中，在减薄后的晶圆200的背面外露出填充在通孔214中的焊料214′，并且之后于减薄后的晶圆200的背面覆盖的一层金属层209通过填充在通孔214中的焊料214′而电性连接在与通孔214所接触的第一类排列焊点204a上。
晶圆级的封装结构200″H中，包覆芯片200′的顶部塑封体206″，顶部塑封体206″的横向延伸部分206″a覆盖在顶部绝缘介质层202′上，与顶部塑封体206″的横向延伸部分206″a垂直的顶部塑封体206″的侧向延伸部分206″b同时还将顶部绝缘介质层202′的侧壁、芯片200′的部分侧壁予以覆盖，且焊料凸块205于顶部塑封体206″中予以外露；及包覆芯片200′的底部塑封体211′，底部塑封体211′的横向延伸部分211′a覆盖在芯片200′的底面，与底部塑封体211′的横向延伸部分211′a垂直的底部塑封体211′的侧向延伸部分211′b同时还将芯片200′的另外一部分侧壁予以覆盖，顶部塑封体206″的侧向延伸部分206″b与底部塑封体211′的侧向延伸部分211′b相互接触以将芯片200′无缝隙的密封。还包括于芯片200′底面覆盖的一层底部电极金属层209′，底部塑封体211′的横向延伸部分211′a覆盖芯片200′的底面的同时还覆盖底部电极金属层209′。图10G中还可以包含有类似图2M所示的通孔208，此时芯片200′为垂直式的MOSFET，形成在芯片200′所包含的衬底单元200′A及顶部绝缘介质层202′中接触第一类排列焊点204a的通孔208，并且通孔208中所填充的金属材料208′将与通孔208所接触的第一类排列焊点204a电性连接至所述底部电极金属层209′上，底部电极金属层209′构成MOSFET的漏极。如图10H所示的晶圆级封装结构200″H-1。在另一个实施例中，图10G中的芯片200′也为垂直式的MOSFET，并且还可以包含有类似图3J所示的通孔214，此时通孔214贯穿与通孔214所接触的第一类排列焊点204a，并将与通孔214所接触的第一类排列焊点204a电性连接至底部电极金属层209′上；以及通孔214的平面截面尺寸小于排列焊点204的平面尺寸，且通孔214中所填充的金属材料是安置在第一类排列焊点204a上的焊料凸块205的延伸部分，如图10I所示的晶圆级封装结构200″H-2。
上述实施例中，完成对第一塑封层206进行研磨后获得一个减薄后的第一塑封层206′的顶面，并且该研磨过程中可以选择将焊料凸块205进行部分研磨直至焊料凸块205外露于减薄后的第一塑封层206′，同时焊料凸块205由于被研磨而形成的表面(未标注)外露于减薄后的第一塑封层206′(也即外露于顶部塑封体206″)，且焊料凸块205的表面与减薄后的第一塑封层206′的顶面(也即顶部塑封体206″的顶面)保持共面。所以所形成的各封装体中，顶部塑封体206″并未将焊料凸块205完全包覆住，而是顶部塑封体206″围绕在焊料凸块205的侧面的周围，并且顶部塑封体206″的顶面与任意一个焊料凸块205的外露于顶部塑封体206″的表面共面。在上述实施例中，可以利用不同的塑封材料进行塑封工艺以分别获得不同塑封材质的第一塑封层206、第二塑封层211。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，例如，本案是以MOSFET、共漏极双MOSFET进行阐述，基于本发明精神，芯片还可作其他类型的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (26)

1.一种晶圆级封装的方法，其特征在于，包括以下步骤：
提供一包含有多个芯片的晶圆，在晶圆的正面形成凸出于晶圆正面并电性连接至芯片焊垫的焊料凸块，
塑封所述晶圆的正面，以第一塑封层包覆晶圆的正面及焊料凸块；
于晶圆的背面进行研磨；
于减薄后的晶圆的背面对晶圆进行切割，形成隔离芯片的切割槽，并且切割槽停止在第一塑封层中；
于减薄后的晶圆的背面对晶圆进行塑封，形成包覆减薄后的晶圆的背面的第二塑封层，同时塑封料还填充在切割槽中；
研磨第一塑封层以将焊料凸块在减薄后的第一塑封层中予以外露；
于所述切割槽中进行切割，将芯片进行分离，所述第一塑封层及第二塑封层包覆所述分离的芯片，所述焊料凸块在减薄后的第一塑封层中予以外露；
其中在晶圆的背面研磨之后，于减薄后的晶圆的背面，穿透晶圆所包含的衬底及绝缘介质层形成接触所述芯片焊垫中的第一类焊垫的通孔，并填充金属材料至所述通孔中；与通孔所接触的所述第一类焊垫的位置，位于覆盖在晶圆的衬底内非有源器件单元区域之上的绝缘介质层上。
2.如权利要求1所述的方法，其特征在于，在形成所述通孔后，还在所述通孔的内壁上沉积有隔离衬垫层，并且填充的金属材料通过隔离衬垫层与环绕在通孔周围的的衬底区域绝缘。
3.如权利要求2所述的方法，其特征在于，还覆盖一层金属层至减薄后的晶圆的背面。
4.如权利要求3所述的方法，其特征在于，所述芯片为垂直式的MOSFET，所述的背面金属层通过所述填充通孔的金属材料电连接到所述第一类焊垫构成所述MOSFET的漏极电极。
5.如权利要求1所述的方法，其特征在于，所形成的通孔的平面截面尺寸小于焊垫的平面尺寸。
6.一种晶圆级封装的方法，其特征在于，包括以下步骤：
提供一包含有多个芯片的晶圆，在晶圆的正面形成凸出于晶圆正面并电性连接至芯片焊垫的焊料凸块，
塑封所述晶圆的正面，以第一塑封层包覆晶圆的正面及焊料凸块；
于晶圆的背面进行研磨；
于减薄后的晶圆的背面对晶圆进行切割，形成隔离芯片的切割槽，并且切割槽停止在第一塑封层中；
于减薄后的晶圆的背面对晶圆进行塑封，形成包覆减薄后的晶圆的背面的第二塑封层，同时塑封料还填充在切割槽中；
研磨第一塑封层以将焊料凸块在减薄后的第一塑封层中予以外露；
于所述切割槽中进行切割，将芯片进行分离，所述第一塑封层及第二塑封层包覆所述分离的芯片，所述焊料凸块在减薄后的第一塑封层中予以外露；
其中在晶圆的正面形成焊料凸块之前，于晶圆的正面，穿透所述芯片焊垫中的第一类焊垫、绝缘介质层及部分晶圆所包含的衬底，形成接触第一类焊垫的通孔；所述第一类焊垫的位置，位于覆盖在晶圆的衬底内非有源器件单元区域之上的绝缘介质层上；以及
于所述焊垫上安置焊料凸块的过程中，部分焊料同时填充在所述通孔中。
7.如权利要求6所述的方法，其特征在于，在形成所述通孔后，还在所述通孔的内壁上沉积有隔离衬垫层，并且填充在所述通孔中的焊料通过隔离衬垫层与环绕在通孔周围的衬底区域绝缘。
8.如权利要求7所述的方法，其特征在于，还覆盖一层金属层至减薄后的晶圆的背面。
9.如权利要求8所述的方法，其特征在于，所述芯片为垂直式的MOSFET，所述的背面金属层通过所述填充通孔的焊料电连接到所述第一类焊垫构成所述MOSFET的漏极电极。
10.如权利要求6所述的方法，其特征在于，形成通孔的方式为干法刻蚀或湿法刻蚀或激光刻蚀。
11.一种晶圆级封装的方法，其特征在于，包括以下步骤：
提供一包含有多个芯片的晶圆，在晶圆的正面形成凸出于晶圆正面并电性连接至芯片焊垫的焊料凸块，
塑封所述晶圆的正面，以第一塑封层包覆晶圆的正面及焊料凸块；
于晶圆的背面进行研磨；
于减薄后的晶圆的背面对晶圆进行切割，形成隔离芯片的切割槽，并且切割槽停止在第一塑封层中；
于减薄后的晶圆的背面对晶圆进行塑封，形成包覆减薄后的晶圆的背面的第二塑封层，同时塑封料还填充在切割槽中；
研磨第一塑封层以将焊料凸块在减薄后的第一塑封层中予以外露；
于所述切割槽中进行切割，将芯片进行分离，所述第一塑封层及第二塑封层包覆所述分离的芯片，所述焊料凸块在减薄后的第一塑封层中予以外露；
其中于晶圆的正面进行塑封之前，在晶圆的正面进行切割，形成位于晶圆正面一侧的用于隔离芯片的切割槽，并且该切割槽停止在晶圆所包含的衬底中；
在形成包覆晶圆的正面的第一塑封层的过程中，塑封料还填充在位于晶圆正面一侧的切割槽中；
且形成位于减薄后的晶圆背面一侧的切割槽停止在衬底中并进一步与填充在位于晶圆正面一侧的切割槽中的塑封料接触。
12.如权利要求11所述的方法，其特征在于，晶圆的背面完成研磨后，还包括于减薄后的晶圆的背面进行蚀刻，并覆盖一层金属层至减薄后的晶圆的背面的步骤；以及
形成位于减薄后的晶圆背面一侧的用于隔离芯片的切割槽的过程中，于减薄后的晶圆的覆盖有金属层的背面对晶圆进行切割；并且
在形成包覆减薄后的晶圆的背面的第二塑封层的过程中，所述第二塑封层还同时包覆所述金属层。
13.如权利要求11所述的方法，其特征在于，在覆盖一层金属层至减薄后的晶圆的背面之前，还包括以下步骤：
在减薄后的晶圆的背面涂覆一层阻挡层，并形成位于阻挡层中的开口；
通过开口于减薄后的晶圆的背面进行刻蚀，于晶圆所包含的衬底及绝缘介质层中形成接触所述芯片焊垫中的第一类焊垫的通孔，并移除阻挡层；
填充金属材料至所述通孔中，并且于减薄后的晶圆的背面覆盖的一层金属层通过填充在所述通孔中的金属材料而电性连接至与通孔所接触的第一类焊垫上。
14.如权利要求13所述的方法，其特征在于，与通孔所接触的所述第一类焊垫的位置，位于覆盖在的衬底内非有源器件单元区域之上的绝缘介质层中。
15.如权利要求11所述的方法，其特征在于，于焊垫上安置焊料凸块之前，还包括以下步骤：
涂覆一层包覆位于晶圆正面的绝缘介质层及焊垫的阻挡层，并形成位于阻挡层中接触第一类焊垫的开口；
通过所述开口对所述第一类焊垫及绝缘介质层、衬底进行刻蚀，形成贯穿该第一类焊垫及绝缘介质层并终止于衬底一预定深处的通孔，并移除阻挡层；
之后在焊垫上安置焊料凸块的同时，部分焊料还一并填充在所述通孔中。
16.如权利要求15所述的方法，其特征在于，于晶圆的背面进行研磨过程中，在减薄后的晶圆的背面外露出填充在通孔中的焊料，并且之后于减薄后的晶圆的背面覆盖的一层金属层通过填充在通孔中的焊料而电性连接在与通孔所接触的第一类焊垫上。
17.一种晶圆级封装的方法，其特征在于，包括以下步骤：
提供一包含有多个芯片的晶圆，在晶圆的正面形成凸出于晶圆正面并电性连接至芯片焊垫的焊料凸块，
塑封所述晶圆的正面，以第一塑封层包覆晶圆的正面及焊料凸块；
于晶圆的背面进行研磨；
于减薄后的晶圆的背面对晶圆进行切割，形成隔离芯片的切割槽，并且切割槽停止在第一塑封层中；
于减薄后的晶圆的背面对晶圆进行塑封，形成包覆减薄后的晶圆的背面的第二塑封层，同时塑封料还填充在切割槽中；
研磨第一塑封层以将焊料凸块在减薄后的第一塑封层中予以外露；
于所述切割槽中进行切割，将芯片进行分离，所述第一塑封层及第二塑封层包覆所述分离的芯片，所述焊料凸块在减薄后的第一塑封层中予以外露；
其中在完成晶圆的背面研磨之后，还包括于减薄后的晶圆的背面覆盖一层金属层的步骤；以及
在形成隔离芯片的切割槽的过程中，于减薄后的晶圆的覆盖有金属层的背面对晶圆进行切割；并且
在形成包覆减薄后的晶圆的背面的第二塑封层的过程中，所述第二塑封层还同时包覆金属层。
18.如权利要求17所述的方法，其特征在于，所述芯片为垂直式的共漏极的双MOSFET；并且
双MOSFET中一个MOSFET的漏极与另一个MOSFET的漏极通过所述金属层进行电性连接，以及至少一部分焊垫分别构成双MOSFET中任意一个MOSFET的源极电极和栅极电极。
19.一种晶圆级的封装结构，在该封装结构中，在芯片的顶面形成有凸出于芯片顶面的并电性连接至芯片焊垫的焊料凸块，其特征在于，还包括：
包覆在芯片顶面的顶部塑封体，所述顶部塑封体围绕在所述焊料凸块的侧面的周围，所述顶部塑封体的顶面与任意一个所述焊料凸块的外露于顶部塑封体的表面共面；
包覆所述芯片底部的底部塑封体，所述底部塑封体的横向延伸部分覆盖芯片的底面，与横向延伸部分垂直的底部塑封体的侧向延伸部分同时还将芯片的侧壁予以覆盖，所述底部塑封体的侧向延伸部分延伸接触所述顶部塑封体以将芯片无缝隙的密封；
覆盖在芯片底面的一层底部电极金属层，所述底部塑封体的横向延伸部分覆盖芯片的背面的同时还覆盖底部电极金属层。
20.如权利要求19所述的晶圆级的封装结构，其特征在于，还包括
形成在芯片所包含的衬底单元及顶部绝缘介质层中接触所述芯片焊垫中的第一类焊垫的通孔，并且通孔中所填充的金属材料将与通孔所接触的第一类焊垫电性连接至所述底部电极金属层上。
21.如权利要求20所述的晶圆级的封装结构，其特征在于，在所述通孔的内壁上还设置有隔离衬垫层，并且填充的金属材料通过隔离衬垫层与环绕在通孔周围的衬底区域绝缘。
22.如权利要求21所述的晶圆级的封装结构，其特征在于，所述通孔进一步贯穿与通孔所接触的该第一类焊垫；以及
通孔的平面截面尺寸小于焊垫的平面尺寸，且通孔中所填充的金属材料是安置在第一类焊垫上的焊料凸块的延伸部分。
23.如权利要求20所述的晶圆级的封装结构，其特征在于，所述芯片为垂直式的MOSFET，与通孔所接触的所述第一类焊垫构成所述MOSFET的漏极电极。
24.如权利要求19所述的晶圆级的封装结构，其特征在于：
所述顶部塑封体包括横向延伸部分覆盖在芯片的正面，以及与顶部塑封体的横向延伸部分垂直的顶部塑封体的侧向延伸部分同时还将芯片的部分侧壁予以覆盖；
包覆芯片的底部塑封体，底部塑封体的横向延伸部分覆盖在芯片的底面，与底部塑封体的横向延伸部分垂直的底部塑封体的侧向延伸部分同时还将芯片的另外一部分侧壁予以覆盖，顶部塑封体的侧向延伸部分与底部塑封体的侧向延伸部分相互接触以将芯片无缝隙的密封。
25.如权利要求19所述的晶圆级的封装结构，其特征在于：所述的顶部塑封体和所述的底部塑封体由不同的塑封材料组成。
26.如权利要求19所述的晶圆级的封装结构，其特征在于，所述芯片为垂直式的共漏极的双MOSFET；并且
双MOSFET中一个MOSFET的漏极与另一个MOSFET的漏极通过所述金属层进行电性连接。
CN201110290446.9A 2011-09-15 2011-09-15 一种晶圆级的封装结构及其制备方法 Active CN103000537B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110290446.9A CN103000537B (zh) 2011-09-15 2011-09-15 一种晶圆级的封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110290446.9A CN103000537B (zh) 2011-09-15 2011-09-15 一种晶圆级的封装结构及其制备方法

Publications (2)

Publication Number Publication Date
CN103000537A CN103000537A (zh) 2013-03-27
CN103000537B true CN103000537B (zh) 2015-12-09

Family

ID=47928963

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110290446.9A Active CN103000537B (zh) 2011-09-15 2011-09-15 一种晶圆级的封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN103000537B (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015062155A1 (zh) * 2013-11-04 2015-05-07 北京嘉岳同乐极电子有限公司 微型电感及其制作方法
CN104616859B (zh) * 2013-11-04 2019-10-25 北京嘉岳同乐极电子有限公司 微型电感及其制作方法
CN103698969B (zh) * 2013-12-10 2017-09-29 华进半导体封装先导技术研发中心有限公司 光阻墙成型方法
US9412662B2 (en) 2014-01-28 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and approach to prevent thin wafer crack
CN105590867A (zh) * 2014-10-24 2016-05-18 无锡超钰微电子有限公司 晶圆级芯片尺寸封装结构的制造方法
CN104576564A (zh) * 2015-01-26 2015-04-29 华天科技（昆山）电子有限公司 晶圆级芯片尺寸封装结构及其制作工艺
CN105140211A (zh) * 2015-07-14 2015-12-09 华进半导体封装先导技术研发中心有限公司 一种fan-out的封装结构及其封装方法
US10020239B2 (en) * 2016-01-12 2018-07-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
CN105870098B (zh) * 2016-06-07 2019-03-26 华天科技（昆山）电子有限公司 Mosfet封装结构及其制作方法
CN109716511A (zh) * 2016-08-12 2019-05-03 Qorvo美国公司 具有增强性能的晶片级封装
CN109844937B (zh) * 2016-08-12 2023-06-27 Qorvo美国公司 具有增强性能的晶片级封装
CN107910274A (zh) * 2017-12-18 2018-04-13 苏州晶方半导体科技股份有限公司 一种指纹芯片的封装方法以及封装结构
WO2019195428A1 (en) 2018-04-04 2019-10-10 Qorvo Us, Inc. Gallium-nitride-based module with enhanced electrical performance and process for making the same
US12046505B2 (en) 2018-04-20 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same utilizing localized SOI formation
WO2020009759A1 (en) 2018-07-02 2020-01-09 Qorvo Us, Inc. Rf semiconductor device and manufacturing method thereof
CN109473362B (zh) * 2018-10-29 2020-04-21 上海朕芯微电子科技有限公司 一种功率器件的csp封装方法
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
CN111377393B (zh) * 2018-12-27 2023-08-25 中芯集成电路（宁波）有限公司上海分公司 Mems封装结构及其制作方法
US12057374B2 (en) 2019-01-23 2024-08-06 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12046483B2 (en) 2019-01-23 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12046570B2 (en) 2019-01-23 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12125825B2 (en) 2019-01-23 2024-10-22 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
WO2020153983A1 (en) 2019-01-23 2020-07-30 Qorvo Us, Inc. Rf semiconductor device and manufacturing method thereof
CN110277321B (zh) * 2019-05-30 2021-04-20 全球能源互联网研究院有限公司 功率芯片预封装、封装方法及其结构、晶圆预封装结构
CN110246814B (zh) * 2019-05-30 2021-07-06 全球能源互联网研究院有限公司 功率芯片预封装、封装方法及其结构、晶圆预封装结构
CN110211885B (zh) * 2019-05-30 2021-08-06 全球能源互联网研究院有限公司 功率芯片预封装、封装方法及其结构、晶圆预封装结构
CN112582334A (zh) * 2019-09-27 2021-03-30 中芯长电半导体（江阴）有限公司 一种重新布线层及其制备方法
US12074086B2 (en) 2019-11-01 2024-08-27 Qorvo Us, Inc. RF devices with nanotube particles for enhanced performance and methods of forming the same
US11646289B2 (en) 2019-12-02 2023-05-09 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive
US12129168B2 (en) 2019-12-23 2024-10-29 Qorvo Us, Inc. Microelectronics package with vertically stacked MEMS device and controller device
US12062571B2 (en) 2021-03-05 2024-08-13 Qorvo Us, Inc. Selective etching process for SiGe and doped epitaxial silicon
CN113241300A (zh) * 2021-04-30 2021-08-10 武汉新芯集成电路制造有限公司 半导体及其制作方法
CN118248568A (zh) * 2022-12-23 2024-06-25 华润润安科技(重庆)有限公司 半导体结构的制造方法及半导体结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101452862A (zh) * 2007-11-28 2009-06-10 南茂科技股份有限公司 晶粒重新配置的堆栈封装方法及其堆栈结构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175327A (ja) * 2003-12-15 2005-06-30 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US8883559B2 (en) * 2009-09-25 2014-11-11 Stats Chippac, Ltd. Semiconductor device and method of forming adhesive material to secure semiconductor die to carrier in WLCSP

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101452862A (zh) * 2007-11-28 2009-06-10 南茂科技股份有限公司 晶粒重新配置的堆栈封装方法及其堆栈结构

Also Published As

Publication number Publication date
CN103000537A (zh) 2013-03-27

Similar Documents

Publication Publication Date Title
CN103000537B (zh) 一种晶圆级的封装结构及其制备方法
TWI466250B (zh) 具有增大焊接接觸面的晶圓級封裝結構及製備方法
KR101918608B1 (ko) 반도체 패키지
US10141264B2 (en) Method and structure for wafer level packaging with large contact area
KR101692955B1 (ko) 반도체 패키지 및 그 제조 방법
CN103681535B (zh) 带有厚底部基座的晶圆级封装器件及其制备方法
US8710648B2 (en) Wafer level packaging structure with large contact area and preparation method thereof
KR101920715B1 (ko) 고 전자 이동도 트랜지스터 및 그 제조방법
TWI564992B (zh) Manufacturing method of semiconductor device
TWI254425B (en) Chip package structure, chip packaging process, chip carrier and manufacturing process thereof
CN103050473B (zh) 具有可再造底部填充物的晶圆级芯片尺寸封装件
US7535062B2 (en) Semiconductor device having SOI structure
CN102543767A (zh) 一种在晶圆级封装的塑封工序中避免晶圆破损的方法
CN105244339B (zh) 影像传感芯片的封装方法以及封装结构
US9698103B2 (en) Semiconductor device and manufacturing method therefor
TW201247093A (en) Semiconductor packaging method to form double side electromagnetic shielding layers and device fabricated from the same
JP2008294127A (ja) 半導体装置、半導体装置の製造方法
CN206293426U (zh) 芯片多面包封保护结构
US20180301434A1 (en) Packaging method and package structure for image sensing chip
TWI473178B (zh) 一種晶圓級的封裝結構及其製備方法
CN105720007B (zh) 电子封装结构及其制法
JP2023154103A (ja) 半導体装置
CN106129031A (zh) 芯片封装结构及其封装方法
JP2009239213A (ja) チップサイズパッケージおよびその製造方法
CN205159327U (zh) 影像传感芯片封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200520

Address after: Ontario, Canada

Patentee after: World semiconductor International Limited Partnership

Address before: 475 oakmead Avenue, Sunnyvale, California 94085, USA

Patentee before: Alpha and Omega Semiconductor Inc.